JP4931785B2 - バースト光送信器 - Google Patents

Description

この発明は、バースト光送信器に関するものである。

例えば、特許文献１に開示された従来のバースト光送信器では、外部から入力する、バーストデータ信号とバイアス制御信号とを用いて、バースト光信号を送信しない待機区間では、半導体レーザに、バイアス駆動用パルス電流のみを供給する。そして、バースト光信号を送信する送信区間では、半導体レーザに、バーストデータ用駆動パルス電流の流し出しよりも微小な時間Δｔ早くバイアス用駆動パルス電流を流し始め、該バイアス用駆動パルス電流は、バーストデータ用駆動パルス電流の流れ終わりまで流すことで、バーストデータ用駆動パルス電流とバイアス用駆動パルス電流との和の電流でもって半導体レーザを駆動する。これによって、半導体レーザの発光遅延を回避するとともに、消光比を大きく保つ動作が行えるようにしている。

特開平９−８３０５０号公報

しかしながら、従来のバースト光送信器では、データ入力信号としてバーストデータ信号を入力する必要があるので、バースト光送信器の前段に、バーストデータ信号生成回路を用意する必要がある。なお、バーストデータ信号生成回路は、バーストデータ信号が埋め込まれた連続データ信号中からそのバーストデータ信号を抜き出す構成を採る場合が多い。

そうすると、前段のバーストデータ信号生成回路とバースト光送信器との接続では、バーストデータ信号の論理値“１”“０”の急峻な立ち上がり、立ち下がりを良好に維持するために、ＡＣ結合が行えず、バーストデータ信号生成回路の信号出力電圧レベルとバースト光送信器の信号入力電圧レベルとを一致させなければならないという問題がある。

この発明は、上記に鑑みてなされたものであり、バーストデータ信号を内部で発生しつつ、半導体レーザを発振遅延無くバースト発光駆動できるバースト光送信器を得ることを目的とする。

上述した目的を達成するために、この発明は、半導体レーザと、バーストデータ信号の論理値“１”“０”を前記半導体レーザの駆動に必要な電流値を有するデータ駆動用パルス電流に変換するデータ用駆動回路と、送信区間の間論理値“１”と論理値“０”のいずれか一方の信号レベルを維持するプリバイアス信号を前記半導体レーザのバイアス値として必要な電流値を有するバイアス駆動用パルス電流に変換するバイアス用駆動回路とを備え、前記データ駆動用パルス電流と前記バイアス駆動用パルス電流とを重畳して前記半導体レーザに供給して駆動するバースト光送信器において、外部から入力される、送信するバーストデータ信号を保有する連続データ信号と、送信区間の開始時に論理値“１”の信号レベルになり前記連続データ信号が保有するバーストデータ信号と同じ時間長の間その論理値“１”の信号状態を維持するバイアス制御信号とを用いて、前記連続データ信号が保有するバーストデータ信号を送信区間の開始時から所定時間遅れた形で抽出しそれを前記データ用駆動回路に与えるバーストデータ信号生成回路と、前記バイアス制御信号から前記プリバイアス信号を生成しそれを前記バイアス用駆動回路に与えるプリバイアス信号生成回路とを備えていることを特徴とする。

この発明によれば、前段回路から、送信区間におけるバーストデータ信号を保有する連続データ信号と、送信区間の開始時に論理値“１”の信号レベルになり前記連続データ信号が保有するバーストデータ信号と同じ時間長の間その論理値“１”の信号状態を維持するバイアス制御信号とを取得して、プリバイアス信号生成回路がバイアス制御信号を用いて送信区間の間一方の信号レベルを維持するプリバイアス信号を生成し、バーストデータ信号生成回路が連続データ信号とバイアス制御信号とを用いて連続データ信号が保有するバーストデータ信号を送信区間の開始時から所定時間遅れた形で抽出する。

これによって、半導体レーザを、送信区間の開始時から所定時間を経過するまではバイアス電流のみを供給して、バーストデータ信号の先頭ビットが入力するタイミングでは遅延なくレーザ発振が行える状態にすることができる。

すなわち、バーストデータ信号を内部で発生しつつ、半導体レーザを発振遅延無くバースト発光駆動できるバースト光送信器が得られる。この場合、連続データ信号とバイアス制御信号は、ＡＣ結合によって前段回路から取得することができるので、信号レベルを合わせなければならないなどの制約がなくなり、当該バースト光送信器の設計の自由度を高めることができるという効果を奏する。

以下に図面を参照して、この発明にかかるバースト光送信器の好適な実施の形態を詳細に説明する。

実施の形態１．
図１は、この発明の実施の形態１によるバースト光送信器の構成を示すブロック図である。図２は、図１に示すバースト光送信器の動作を説明するタイムチャートである。

図１に示すように、この実施の形態１によるバースト光送信器は、論理積回路１１、データ用駆動回路２１、半導体レーザ３１、遅延回路４１、論理和回路５１、及びバイアス用駆動回路６１を備えている。半導体レーザ３１は、アノードに動作電源が接続され、カソードにデータ用駆動回路２１の出力端とバイアス用駆動回路６１の出力端とが並列に接続されている。

そして、当該バースト光送信器は、前段回路とＡＣ結合にて接続されていて、そのＡＣ結合を介して前段回路から、連続データ信号とバイアス制御信号とが入力される。

請求項１，２との対応関係を示すと、バーストデータ信号生成回路には遅延回路４１と論理積回路１１との全体が対応し、プリバイアス信号生成回路には遅延回路４１と論理和回路５１との全体が対応している。

次に、図１と図２とを参照して、動作について説明する。図２に示すように、バースト光送信器は、バーストデータ信号を送信する送信区間（発光区間）Ｔ１と、バーストデータ信号を送信しない待機区間（消光区間）Ｔ２とを交互に繰り返す動作を行う。

前段回路から論理積回路１１の一方の入力端に入力される連続データ信号は、各送信区間Ｔ１において送信するバーストデータ信号が埋め込まれ、各バーストデータ信号間にはダミーデータ信号が埋め込まれ、図２（１）に示すように全体として隙間のないデータ信号である。この実施の形態１では、バーストデータ信号は、送信区間Ｔ１の開始端ａから予め定めた時間Δｔ経過したタイミングから所定時間経過するまでの期間内に埋め込まれていて、この時間Δｔが遅延回路４１に設定されている。なお、この時間Δｔは、半導体レーザ３１に固有の応答特性とバースト光信号の伝送速度とで定まる時間である。

また、図２（２）に示すように、前段回路から入力するバースト制御信号は、送信区間Ｔ１の開始端ａで、論理値“１”の信号レベルとして、例えば高レベルに立ち上がり、その高レベルの信号状態を上記の連続データ信号に埋め込まれているバーストデータ信号（図２（４））の時間長と同じ時間幅だけ維持し、その後、次の送信期間Ｔ１の開始端ａまで低レベルを維持することを繰り返す２値のレベル信号である。

このバースト制御信号は、論理和回路５１の一方の入力端に入力されるとともに、遅延回路４１にて時間Δｔの遅延処理を受けて（図２（３））、論理積回路１１の他方の入力端と、論理和回路５１の他方の入力端とに入力される。

論理積回路１１は、連続データ信号（図２（１））と遅延回路４１を通過後のバースト制御信号（図２（３））との論理積を取り、当該遅延バースト制御信号（図２（３））が高レベルである期間内に連続データ信号（図２（１））中に存するバーストデータ信号（図２（４））をビット欠損なく抜き出し、それをデータ用駆動回路２１に出力する。

データ用駆動回路２１は、バーストデータ信号（図２（４））の論理値“１”“０”を対応する時間幅のパルス電流に変換する。これは、半導体レーザ３１のカソードに、データ電流として供給される。なお、データ用駆動回路２１は、例えば差動回路で構成することができる。

一方、論理和回路５１は、前段回路から入力するバースト制御信号（図２（２））と遅延回路４１にて時間Δｔの遅延処理を受けたバースト制御信号（図２（３））との論理和を取るので、図２（５）に示すように、送信区間Ｔ１の開始端ａから終了端ｂまで、論理値“１”“０”のいずれか一方の信号レベル、例えば高レベルを維持し、待機区間Ｔ２では、低レベルを維持するプリバイアス信号を生成する。このプリバイアス信号は、バイアス用駆動回路６１に入力される。

バイアス用駆動回路６１は、プリバイアス信号（図２（５）を送信区間Ｔ１内、一定値であるパルス電流に変換する。これは、半導体レーザ３１のカソードに、バイアス電流として供給される。なお、バイアス用駆動回路６１は、例えば差動回路で構成することができる。

すなわち、半導体レーザ３１のカソードには、データ用駆動回路２１が変換出力するデータ電流とバイアス用駆動回路６１が変換出力するバイアス電流との和の電流が供給されるので、その電流波形は、図２（６）に示すようになる。

図２（６）に示すように、待機区間Ｔ２では、半導体レーザ３１にバイアス電流を供給しない。送信区間Ｔ１では、半導体レーザ３１に、まず、開始端ａから時間Δｔを経過するまではバイアス電流のみを供給し、時間Δｔのタイミングからデータ電流が重畳されて供給されるという経過を取る。

この場合、半導体レーザ３１では、開始端ａから時間Δｔを経過するまでに、レーザ発振に必要なキャリアの移動が行われるので、データ電流が流れ出す時間Δｔのタイミングでは遅滞なくレーザ発振が行えることになる。

そして、データ用駆動回路２１は、バーストデータ信号から出力光の消光比を充分に大きく取るために必要な電流値を有するパルス電流で半導体レーザ３１を駆動できる。

以上のように、この実施の形態１によれば、前段回路から入力された連続データ信号中からバースト制御信号を用いてバーストデータ信号のみを抜き出すと同時に、バイアス制御信号から半導体レーザがバーストデータ信号の入力タイミングで遅延なくレーザ発振を行えるようにするプリバイアス信号を生成するようにしたので、半導体レーザを発振遅延なく、消光比を大きく保つ形でバースト発光させることができる。

また、前段回路とはＡＣ結合にて接続することができるので、信号レベルを合わせなければならないなどの制約がなくなり、設計の自由度を高めることができる。

実施の形態２．
図３は、この発明の実施の形態２によるバースト光送信器の構成を示すブロック図である。なお、図３では、図１（実施の形態１）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、この実施の形態２に関わる部分を中心に説明する。

図３に示すように、この実施の形態２によるバースト光送信器では、図１（実施の形態１）に示した構成において、遅延回路４１に代えて可変遅延回路４２が設けられている。これが、請求項３に示す内容である。

可変遅延回路４２は、前段回路から入力するプリバイアス時間に従って、実施の形態１にて示した時間Δｔなる遅延時間量を可変できる遅延回路である。

実施の形態１にて示した時間Δｔは、バーストデータ信号の先頭ビットが入力したタイミングでは、半導体レーザ３１がレーザ発振を遅延無く行える状態になっていることを期待して定めたキャリアの移動時間である。それをプリバイアス時間と呼んでいるが、このプリバイアス時間は、半導体レーザ３１の種類、個体差、動作温度などの影響を受けてズレが生ずる。そこで、前段回路では、半導体レーザ３１の種類、個体差、動作温度などの条件に応じて発振遅延を起こさない最小のプリバイアス時間を算出して保持し、発振遅延時間にズレが生じた場合に、それに対する最小のプリバイアス時間を出力するようになっている。

以上のように、この実施の形態２によれば、半導体レーザの種類、個体差、動作温度などによって、発振遅延時間にズレが生じた場合に、最小のプリバイアス時間で発振遅延無く半導体レーザを駆動することができる。

実施の形態３．
図４は、この発明の実施の形態３によるバースト光送信器の構成を示すブロック図である。図５は、図４に示すバースト光送信器の動作を説明するタイムチャートである。

この実施の形態３では、連続データ信号にバーストデータ信号が送信区間の開始時から遅延無く埋め込まれていて、その先頭ビットのタイミングが、バイアス制御信号が高レベルに立ち上がるタイミングと一致している場合の構成例を示す。なお、図４では、説明の便宜から、図１（実施の形態１）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。

図４に示すように、この実施の形態３によるバースト光送信器では、図１（実施の形態１）に示した構成において、連続データ信号は、遅延回路７１を介して論理積回路１１の一方の入力端に入力するようになっている。遅延回路７１には、遅延回路４１と同じ遅延時間量Δｔが設定されている。

請求項４との対応関係を示すと、バーストデータ信号生成回路には遅延回路７１と遅延回路４１と論理積回路１１との全体が対応し、プリバイアス信号生成回路には遅延回路４１と論理和回路５１との全体が対応している。

次に、図４と図５とを参照して、動作について説明する。図５に示すように、バースト光送信器は、実施の形態１と同様に、バーストデータ信号を送信する送信区間（発光区間）Ｔ１と、バーストデータ信号を送信しない待機区間（消光区間）Ｔ２とを交互に繰り返す動作を行う。

前段回路から連続データ信号は、遅延回路７１にて、時間Δｔの遅延処理を受けて論理積回路１１の一方端に入力される。前段回路から連続データ信号は、実施の形態１にて説明したように、全体として隙間のないデータ信号である（図５（１））が、この実施の形態３では、バーストデータ信号は、送信区間Ｔ１の開始端ａから遅延無く埋め込まれていて、その先頭ビットのタイミングが、バイアス制御信号が高レベルに立ち上がるタイミングと一致している。

また、前段回路から入力するバースト制御信号は、実施の形態１にて説明したように、送信区間Ｔ１の開始端ａで論理値“１”としての高レベルに立ち上がり、その高レベルの信号状態を上記の連続データ信号に埋め込まれているバーストデータ信号（図５（３）））の時間長と同じ時間幅だけ維持し、その後、次の送信期間Ｔ１の開始端ａまで低レベルを維持することを繰り返す２値のレベル信号である。

このバースト制御信号は、論理和回路５１の一方の入力端に入力されるとともに、遅延回路４１にて時間Δｔの遅延処理を受けて（図５（２））、論理積回路１１の他方の入力端と、論理和回路５１の他方の入力端とに入力される。

論理積回路１１は、遅延回路７１を通過後の連続データ信号（図５（１））と遅延回路４１を通過後のバースト制御信号（図５（２））との論理積を取り、遅延処理を受けたバースト制御信号（図５（２））が高レベルである期間内に連続データ信号（図５（１））中に存するバーストデータ信号（図５（３））をビット欠損なく抜き出し、それをデータ用駆動回路２１に出力する。

一方、論理和回路５１は、前段回路から入力するバースト制御信号と遅延回路４１にて時間Δｔの遅延処理を受けたバースト制御信号（図５（２））との論理和を取るので、図５（４）に示すように、送信区間Ｔ１の開始端ａから終了端ｂまで高レベルを維持し、待機区間Ｔ２では、低レベルを維持するプリバイアス信号を生成する。このプリバイアス信号は、バイアス用駆動回路６１に入力される。

これによって、図５（５）に示すように、半導体レーザ３１の駆動は、実施の形態１と同様に、待機区間Ｔ２では、半導体レーザ３１にバイアス電流を供給せず、送信区間Ｔ１では、半導体レーザ３１に、まず、開始端ａから時間Δｔを経過するまではバイアス電流のみを供給し、時間Δｔのタイミングからデータ電流が重畳されて供給されるという経過を取る。

以上のように、この実施の形態３によれば、バーストデータ信号の先頭ビットのタイミングがバイアス制御信号の高レベルへの立ち上がりタイミングと一致している場合でも、バーストデータ信号を抜き出す前に所定時間の遅延処理を行うようにしたので、実施の形態１と同様に、半導体レーザを発振遅延なく大きな消光比を保つ形でバースト発光させることができる。

実施の形態４．
図６は、この発明の実施の形態４によるバースト光送信器の構成を示すブロック図である。この実施の形態４では、実施の形態３と同様に、連続データ信号にバーストデータ信号が送信区間の開始時から遅延無く埋め込まれていて、その先頭ビットのタイミングが、バイアス制御信号が高レベルに立ち上がるタイミングと一致している場合おいて、実施の形態２と同様に、半導体レーザの種類、個体差、動作温度などによって発振遅延時間にズレが生じた場合に対する構成例を示す。

図６に示すように、この実施の形態４によるバースト光送信器では、前段回路から入力する連続データ信号とバイアス制御信号とは、直接論理積回路１１に入力し、論理積回路１１の出力端とデータ用駆動回路２１の入力端との間に可変遅延回路７２が介挿されている。また、論理和回路５１には、前段回路から入力するバイアス制御信号と、それを可変遅延回路４２にて遅延処理したバイアス制御信号とが入力するようになっている。

可変遅延回路４２，７２は、それぞれ、前段回路から入力するプリバイアス時間に従って実施の形態３にて示した時間Δｔなる遅延時間量を可変できる遅延回路である。このプリバイアス時間は、実施の形態２に説明したように、前段回路から、半導体レーザ３１の種類、個体差、動作温度などの条件に応じて発振遅延を起こさない最小のプリバイアス時間として入力される。

以上のように、この実施の形態４によれば、実施の形態３と同様に、連続データ信号にバーストデータ信号が送信区間の開始時から遅延無く埋め込まれていて、その先頭ビットのタイミングが、バイアス制御信号が高レベルに立ち上がるタイミングと一致している場合おいて、半導体レーザの種類、個体差、動作温度などによって、発振遅延時間にズレが生じた場合に、最小のプリバイアス時間で発振遅延無く半導体レーザを駆動することができる。

なお、図６において、可変遅延回路４２，７２をそれぞれ固定の遅延回路（４１，７１）に置き換えれば、半導体レーザの種類、個体差、動作温度などを問題にしない実施の形態３の状況に対応した構成になる。これが、請求項５に示した構成である。

また、図４に示した構成において半導体レーザの種類、個体差、動作温度などを問題にすれば、図４において、固定の遅延回路４１，７１をそれぞれ可変遅延回路（４２，７２）に置き換えればよい。これが、請求項６の内容である。

そして、実施の形態１，３では、半導体レーザに固有の応答特性等から定めた固定の遅延時間Δｔを用いた構成を示したが、以上の説明から理解できるように、データ信号駆動回路に与えるバーストデータ信号が遅延時間Δｔを有していればよいので、連続データ信号に埋め込むバーストデータ信号のその埋め込むタイミングを遅延時間Δｔの時間以内において任意に定めて、遅延回路に差分の遅延時間を設定することでも、半導体レーザを発振遅延なく、消光比を大きく保つ形でバースト発光させるバースト光送信器が得られる。すなわち、この構成によれば、前段回路では、バースト光送信器に連続データ信号を出力する前においてバーストデータ信号のタイミング制御が容易に行える。

以上のように、この発明にかかるバースト光送信器は、前段回路とＡＣ結合して用いるのに有用である。

この発明の実施の形態１によるバースト光送信器の構成を示すブロック図である。 図１に示すバースト光送信器の動作を説明するタイムチャートである。 この発明の実施の形態２によるバースト光送信器の構成を示すブロック図である。 この発明の実施の形態３によるバースト光送信器の構成を示すブロック図である。 図４に示すバースト光送信器の動作を説明するタイムチャートである。 この発明の実施の形態４によるバースト光送信器の構成を示すブロック図である。

符号の説明

１１ 論理積回路
２１ データ用駆動回路
３１ 半導体レーザ
４１，７１ 遅延回路
４２，７２ 可変遅延回路
５１ 論理和回路
６１ バイアス用駆動回路

Claims (6)

1. 半導体レーザと、バーストデータ信号の論理値“１”“０”を前記半導体レーザの駆動に必要な電流値を有するデータ駆動用パルス電流に変換するデータ用駆動回路と、送信区間の間論理値“１”と論理値“０”のいずれか一方の信号レベルを維持するプリバイアス信号を前記半導体レーザのバイアス値として必要な電流値を有するバイアス駆動用パルス電流に変換するバイアス用駆動回路とを備え、前記データ駆動用パルス電流と前記バイアス駆動用パルス電流とを重畳して前記半導体レーザに供給して駆動するバースト光送信器において、
   外部から入力される、送信するバーストデータ信号を保有する連続データ信号と、送信区間の開始時に論理値“１”の信号レベルになり前記連続データ信号が保有するバーストデータ信号と同じ時間長の間その論理値“１”の信号状態を維持するバイアス制御信号とを用いて、前記連続データ信号が保有するバーストデータ信号を送信区間の開始時から所定時間遅れた形で抽出しそれを前記データ用駆動回路に与えるバーストデータ信号生成回路と、
   前記バイアス制御信号から前記プリバイアス信号を生成しそれを前記バイアス用駆動回路に与えるプリバイアス信号生成回路と、
   を備えていることを特徴とするバースト光送信器。
2. 前記連続データ信号が前記バーストデータ信号を送信区間の開始時から前記所定時間遅れた形で保有している場合に、
   前記バーストデータ信号生成回路は、前記バイアス制御信号に前記所定時間の遅延処理を施す遅延回路と、該遅延回路の出力と前記連続データ信号との論理積を取った信号を前記バーストデータ信号として出力する論理積回路とで構成され、
   前記プリバイアス信号生成回路は、前記遅延回路と、該遅延回路の入力信号と出力信号との論理和を取った信号を前記プリバイアス信号として出力する論理和回路とで構成される、
   ことを特徴とする請求項１に記載のバースト光送信器。
3. 前記遅延回路は、前記外部から入力するプリバイアス時間情報に従って前記バイアス制御信号に与える遅延時間を可変できる可変遅延回路であることを特徴とする請求項２に記載のバースト光送信器。
4. 前記連続データ信号が保有する前記バーストデータ信号の先頭ビットのタイミングと前記バイアス制御信号が論理値“１”の信号レベルになるタイミングとが一致している場合に、
   前記バーストデータ信号生成回路は、前記連続データ信号に前記所定時間の遅延処理を施す第１の遅延回路と、前記バイアス制御信号に前記所定時間の遅延処理を施す第２の遅延回路と、前記第１及び第２の遅延回路の各出力の論理積を取った信号を前記バーストデータ信号として出力する論理積回路とで構成され、
   前記プリバイアス信号生成回路は、前記第２の遅延回路と、該第２の遅延回路の入力信号と出力信号との論理和を取った信号を前記プリバイアス信号として出力する論理和回路とで構成される、
   ことを特徴とする請求項１に記載のバースト光送信器。
5. 前記連続データ信号が保有する前記バーストデータ信号の先頭ビットのタイミングと前記バイアス制御信号が論理値“１”の信号レベルになるタイミングとが一致している場合に、
   前記バーストデータ信号生成回路は、前記連続データ信号と前記バイアス制御信号との論理積を取る論理積回路と、該論理積回路が出力する信号に前記所定時間の遅延処理を施しそれを前記バーストデータ信号として出力する第１の遅延回路とで構成され、
   前記プリバイアス信号生成回路は、前記バイアス制御信号に前記所定時間の遅延処理を施す第２の遅延回路と、該第２の遅延回路の入力信号と出力信号との論理和を取った信号を前記プリバイアス信号として出力する論理和回路とで構成される、
   ことを特徴とする請求項１に記載のバースト光送信器。
6. 前記第１の遅延回路と前記第２の遅延回路は、それぞれ、前記外部から入力するプリバイアス時間情報に従って対応する信号に与える遅延時間を可変できる可変遅延回路であることを特徴とする請求項４または５に記載のバースト光送信器。

Images