JP4930528B2 - 回転角検出装置 - Google Patents

Description

この発明は、回転体の回転角度を検出する回転角検出装置に関し、特に車両におけるエンジン制御装置に好適に用いられる回転角検出装置に関する。

従来、この種の回転角検出装置として、エンジンのクランク角を検出するクランク角センサが知られている。図６は、従来のクランク角センサの主な電気的構成を示す説明図である。図７は、ロータと検出信号との関係を示す説明図である。

図６に示す従来のクランク角センサは、磁気センサ１，２と、アンプ３と、コンパレータ４と、フィルタ回路５と、Ｎ型ＭＯＳＦＥＴ６と、抵抗Ｒ１〜Ｒ４とを備える。図７に示すロータ１０は、エンジンのクランク軸に挿通固定されており、磁性体により形成された山（歯、凸部）１１および谷（凹部）１２が外周に沿って交互に形成されている。磁気センサ１，２は、たとえば、磁気抵抗素子であり、ロータ１０の山１１および谷１２の通過を検出できるようにロータ１０の外周に対向して配置されている。

クランク軸の回転に伴ってロータ１０が回転し、磁気センサ１，２の前方をロータ１０の山１１および谷１２が通過すると、磁気センサ１，２の磁気抵抗が山１１および谷１２の通過に対応して周期的に変化する。磁気センサ１，２は、磁気抵抗の変化に応じたアナログ信号を検出信号として周期的にアンプ３へ出力する。アンプ３は、磁気センサ１，２から出力されたアナログ信号を増幅する。コンパレータ４は、アンプ３から出力された増幅信号の電圧Ｖ１と、分割抵抗Ｒ１，Ｒ２の中点に発生した閾値電圧Ｖｔｈとを比較し、その比較結果に応じたパルス信号（２値化信号）を出力する（図７）。

たとえば、図７に示すように、コンパレータ４が出力するパルス信号は、増幅信号の電圧Ｖ１が閾値電圧Ｖｔｈを超えたときにハイレベルに変化し、増幅信号の電圧Ｖ１が閾値電圧Ｖｔｈ未満のときにローレベルに変化する。
コンパレータ４が生成したパルス信号はフィルタ回路５に入力され、パルス信号に重畳したノイズ成分がある程度除去される。フィルタ回路５は、たとえばＣＲフィルタ回路などのローパスフィルタまたはハイパスフィルタである。フィルタ回路５が出力したパルス信号は、出力トランジスタであるＮ型ＭＯＳＦＥＴ６のゲートに印加され、パルス信号がハイレベルの期間Ｎ型ＭＯＳＦＥＴ６がオンし、電流制限抵抗Ｒ３を介してドレイン・ソース間に電流が流れる。

その電流の変化は、プルアップ抵抗Ｒ４を介してＥＣＵ（electronic control unit）側で電圧の変化として検出される。そして、ＥＣＵは、検出した電圧の変化のタイミング間隔をクロック信号に基いて計測し、その計測したタイミング間隔に基づいてロータ１０の回転数を算出し、その回転数に基づいてクランク角を算出する。そして、ＥＣＵは、算出したクランク角に基づいてエンジンの点火タイミングおよび燃料の噴射タイミングなどを制御する。

特開昭５８−１１８９０８号公報（第２頁左下欄〜第４頁左上欄、第１図〜第７図）。

図８は、クランク角センサに侵入したノイズによってコンパレータ４が出力するパルス信号（コンパレータ出力）が異常になった状態を示す模式図である。磁気センサ１，２の前面においてロータ１０が山１１から谷１２、または、谷１２から山１１に切替わるタイミングでノイズが侵入し、閾値電圧Ｖｔｈが変化したり、アンプ３からの増幅信号のレベルが変化したりすることがある。このような事態が発生すると、コンパレータ４は、本来ならば上記のタイミングからハイレベルを継続するパルス信号を出力しなければならないところ、ハイレベルおよびローレベルを繰り返すパルス信号を出力してしまう。このため、ＥＣＵは、ノイズによって発生したエッジレベル（パルス信号のエッジが示す電圧）をクランク角の算出に含めるため、算出したクランク角に誤差が発生してしまう。

また、フィルタ回路５の時定数（たとえば、ＣＲ時定数）を大きくすることにより、上記のノイズを除去することも考えられるが、時定数を大きくすると、パルス信号をＥＣＵへ出力するタイミングが遅れてしまう。
特に、近年、エンジン制御の高度化に伴い、クランク角の検出を高速で行うことが要求されているため、フィルタ回路の時定数を大きくすることは困難である。

そこでこの発明は、上述の諸問題を解決するためになされたものであり、回転体の回転角度の検出精度を高めることのできる回転角検出装置を実現することを目的とする。

上記の目的を達成するため、この発明の第１の特徴は、
回転体（１０）の回転角度の変化に応じて大きさが周期的に変化するアナログ信号を出力する検出部（１，２，３）と、
前記検出部から出力されたアナログ信号を所定の基準値（Ｖｔｈ）と比較し、その比較結果に応じたパルス信号を生成するパルス信号生成回路（４）と、
前記パルス信号生成回路が前記アナログ信号の半周期に付き最初に生成したパルス信号の最初のエッジレベルを検出し、その検出した最初のエッジレベルを、その検出タイミングから所定時間（ｔａ）保持するエッジレベル保持回路（２１，２２，２３，２５，６０，７０）と、
前記エッジレベル保持回路に保持されているエッジレベルを有する信号を出力する信号出力回路（２４）と
を備えた回転角検出装置であって、
前記エッジレベル保持回路（２１，２２，２３，２５，６０，７０）は、
前記パルス信号生成回路（４）が生成したパルス信号のエッジレベルを検出するエッジレベル検出回路（２１，２２，２５）と、
前記所定時間（ｔａ）を計測すると共に、前記信号出力回路（２４）が前記信号を出力するタイミング（ｔｂ）を計測する時間計測回路（７０）と、
前記エッジレベル検出回路（２１，２２，２５）が検出した最初のパルス信号の最初のエッジレベルを、前記時間計測回路（７０）により計測される時間が前記所定時間（ｔａ）に達するまで保持する保持回路（２３）とを備え、
少なくとも前記信号出力回路（２４）が前記信号を出力するタイミング（ｔｂ）になるまでは、前記検出した最初のエッジレベル以外のエッジレベルを無視することにある。

この発明の第２の特徴は、前述した第１の特徴において、前記所定時間（ｔａ）の終期は、前記信号出力回路（２４）が前記信号を出力した後であることにある。

この発明の第３の特徴は、前述した第１または第２の特徴において、前記保持回路（２３）は、前記エッジレベル検出回路（２１，２２，２５）が検出した最初のパルス信号の最初のエッジレベルを、その検出タイミングから前記アナログ信号の次の半周期が開始されるタイミングになるまでの期間内であって、前記検出タイミングから前記所定時間（ｔａ）保持することにある。

この発明の第４の特徴は、前述した第１〜第３の特徴のいずれか１つにおいて、前記信号出力回路（２４）は、前記エッジレベル保持回路により保持されているエッジレベルを有する信号を、前記所定時間が経過する前に出力するように構成されてなることにある。

この発明の第５の特徴は、前述した第１〜第４の特徴のいずれか１つにおいて、前記パルス信号生成回路（４）が生成したパルス信号をフィルタリングするフィルタ回路（５）を備えており、前記フィルタ回路から出力された前記最初のパルス信号の最初のエッジレベルを検出するように構成されてなることにある。

前述した第１〜第５の特徴におけるエッジレベル保持回路は、検出部から出力されたアナログ信号の半周期に付き最初に生成したパルス信号の最初のエッジレベルを所定時間保持する。また、少なくとも信号出力回路が、エッジレベル保持回路に保持されているエッジレベルを有する信号を出力するタイミングになるまでは、検出した最初のエッジレベル以外のエッジレベルを無視する。

したがって、前述した第１〜第５の特徴のいずれか１つを用いれば、パルス信号がノイズの影響を受け、そのパルス信号の半周期のうち最初のエッジレベルよりも後の部分においてレベルが変化している場合であっても、そのレベルの変化が、信号出力回路の出力する出力信号に現れないため、回転体の回転角度の検出精度を高めることができる。
また、第１の特徴を用いれば、保持回路が最初のパルス信号の最初のエッジレベルを保持している所定時間と、信号出力回路が信号を出力するタイミングとを計測する時間計測回路を備えるため、その所定時間およびタイミングを回転体の仕様に応じて変更することができる。

特に、第２の特徴を用いれば、保持回路は、最初のパルス信号の最初のエッジレベルを、信号出力回路が信号を出力した後まで保持することができる。
したがって、保持回路が保持しているエッジレベルが、信号出力回路が信号を出力する前に変化するおそれがない。

また、第３の特徴を用いれば、最初のエッジレベルの検出タイミングからアナログ信号の次の半周期が開始されるタイミングになるまでの期間内であって、上記検出タイミングから所定時間保持することができる。

また、第４の特徴を用いれば、エッジレベル保持回路により保持されているエッジレベルを有する信号を、上記所定時間が経過する前に出力することができるため、ノイズの影響を受けてレベルの変化した信号が確実に出力されないようにすることができる。

また、第５の特徴を用いれば、フィルタ回路を通過したパルス信号にノイズが含まれている場合であっても、そのノイズによる影響を受けるおそれがないため、回転体の回転角度の検出精度を高めることができる。

なお、上記各括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

この発明の第１実施形態に係るクランク角センサの主な電気的構成を示す説明図である。 エッジレベル保持回路２０の構成を示す回路図である。 エッジレベル保持回路２０の各点に発生する信号のタイミングチャートである。 第２実施形態に係るクランク角センサに備えられたエッジレベル保持回路２０の構成を示す回路図である。 エッジレベル保持回路２０の各点に発生する信号のタイミングチャートである。 従来のクランク角センサの主な電気的構成を示す説明図である。 ロータと検出信号との関係を示す説明図である。 クランク角センサに侵入したノイズによってコンパレータ４が出力するパルス信号（コンパレータ出力）が異常になった状態を示す模式図である。

〈第１実施形態〉
この発明に係る回転角検出装置の実施形態について図を参照して説明する。以下の各実施形態では、この発明に係る回転角検出装置としてエンジンのクランク角を検出するクランク角センサを例に挙げて説明する。図１は、この実施形態に係るクランク角センサの主な電気的構成を示す説明図である。なお、図６に示した従来のクランク角センサと同じ構成については同じ符号を用い、説明を省略する。

（主要構成）
クランク角センサは、フィルタ回路５の出力側に接続されたエッジレベル保持回路２０と、このエッジレベル保持回路２０と接続されたクロック発生回路６０と、タイマ回路７０とを備える。

エッジレベル保持回路２０は、フィルタ回路５を通過したパルス信号のエッジレベルを検出する機能を有する。また、エッジレベル保持回路２０は、検出したエッジレベルのうち、フィルタ回路５を通過したパルス信号の半周期の最初のエッジレベルのみを所定時間保持する機能を有する。フィルタ回路５を通過したパルス信号は、磁気センサ１，２が周期的に出力するアナログの検出信号に対応するから、エッジレベル保持回路２０は、磁気センサ１，２が出力した検出信号の半周期に対応するパルス信号の最初のエッジレベルのみを保持する。

また、エッジレベル保持回路２０は、保持しているエッジレベルを有するパルス信号を所定時間経過時に出力トランジスタであるＮ型ＭＯＳＦＥＴ６へ出力する機能を有する。
クロック発生回路６０は、エッジレベル保持回路２０が各種の処理を実行するときの基準となるクロック信号と、タイマ回路７０の計測時間の基準となるクロック信号とを発生する。タイマ回路７０は、エッジレベル保持回路２０がエッジレベルを保持している時間（以下、保持時間という）と、エッジレベル保持回路２０が保持しているエッジレベルに対応するレベルを有するパルス信号を出力するタイミングになるまで待機している時間（以下、待機時間という）とを計測する。

タイマ回路７０が計測する保持時間および待機時間は、クランク角センサを配置するエンジンの仕様に応じて変更することができる。また、Ｎ型ＭＯＳＦＥＴに代えてＰ型ＭＯＳＦＥＴまたはバイポーラトランジスタを出力トランジスタとして用いることもできる。

（エッジレベル保持回路）
図２は、エッジレベル保持回路２０の構成を示す回路図である。エッジレベル保持回路２０は、５つの入力端子５０〜５４と、４つのＤＦＦ（Delay Flip-Flop）回路２１〜２４と、１つのＸＯＲ（Exclusive-OR）回路２５と、２つのＮＡＮＤ回路２６，２７と、５つのＮＯＴ回路２８〜３２と、２つの出力端子５５，５６とを備える。

入力端子５０はフィルタ回路５の出力と接続されており、フィルタ回路５から出力されたパルス信号を入力する。この実施形態では、フィルタ回路５の時定数は、クロック発生回路６０が発生するクロックの２周期分に設定されている。このため、フィルタ回路５から出力されるパルス信号は、少なくともクロックの２周期以上のパルス幅を有する（図３においてＩＮで示すパルス信号）。

入力端子５１はクロック発生回路６０の出力と接続されており、クロック発生回路６０から発生したクロック信号を入力する。入力端子５２，５３はタイマ回路７０の出力と接続されており、入力端子５２は、タイマ回路７０の計測時間が予め設定された保持時間に達したことを示す信号を入力する。入力端子５３は、タイマ回路７０の計測時間が予め設定された待機時間に達したことを示す信号を入力する。入力端子５４は、パワーオンリセット回路などのリセット回路（図示せず）から出力されたリセット信号を入力する。

入力端子５０はＤＦＦ回路２１の入力端子Ｄと接続されている。入力端子５１はＤＦＦ回路２１のクロック端子Ｃと接続されており、さらにＮＯＴ回路２９を介してＤＦＦ回路２２のクロック端子Ｃと接続されている。入力端子５２はＮＡＮＤ回路２６の一方の入力と接続されている。入力端子５３はＮＡＮＤ回路２７の一方の入力と接続されている。入力端子５４はＮＯＴ回路２８を介してＤＦＦ回路２１，２２の各リセットバー端子ＲＢと接続されている。また、入力端子５４はＮＯＴ回路３２を介してＮＡＮＤ回路２６，２７の各他方の入力と接続されている。

ＤＦＦ回路２１の出力端子Ｑは、ＤＦＦ回路２２の入力端子Ｄと接続されている。ＤＦＦ回路２１，２２の各出力端子Ｑは、ＸＯＲ回路２５の入力と接続されており、ＸＯＲ回路２５の出力はＤＦＦ回路２３のクロック端子Ｃと接続されている。ＤＦＦ回路２３の出力端子ＱはＤＦＦ回路２４のクロック端子Ｃと接続されており、さらに、ＮＯＴ回路３１を介して出力端子５６と接続されている。出力端子５６はタイマ回路７０と接続されている。

ＤＦＦ回路２４の出力端子ＱはＮＯＴ回路３０を介して出力端子５５と接続されている。出力端子５５は出力トランジスタであるＮ型ＭＯＳＦＥＴ６と接続されている。ＤＦＦ回路２３のリセットバー端子ＲＢはＮＡＮＤ回路２６の出力と接続されており、ＤＦＦ回路２４のリセットバー端子ＲＢはＮＡＮＤ回路２７の出力と接続されている。

ＤＦＦ回路２１，２２およびＸＯＲ回路２５は、入力端子５０に入力されたパルス信号のエッジの切替わりタイミングを検出する。
ＤＦＦ回路２３は、その検出されたエッジの切替わりタイミングで切り替わったエッジレベルのうち、入力したパルス信号の半周期において最初に切り替わったエッジレベルのみを保持時間が経過するまで保持する。

また、ＤＦＦ回路２３は、エッジレベルを保持している保持時間に新たなエッジの切替わりタイミングが検出された場合であっても、現在保持しているエッジレベルが変化しないようにする。換言すると、ＤＦＦ回路２３は、エッジレベルを保持している期間中は、新たなレベル変化を受け付けない（無視する）。

ＤＦＦ回路２４は、待機時間が経過したときに、ＤＦＦ回路２３が保持しているエッジレベルと同じレベルを有するパルス信号であって、入力端子５０から入力されたパルス信号がノイズの影響を受けていない場合の本来のパルス幅と同じパルス幅を有するパルス信号を作成し、それをＮＯＴ回路３０を介して出力端子５５から出力する。その出力するパルス信号のパルス幅は、ロータ１０の山１１のピッチによって決定され、クランク角センサが設けられるエンジンの仕様によって変わる。また、ＤＦＦ回路２３は、ＤＦＦ回路２４がパルス信号を出力した後、保持時間が経過したときに次のエッジレベルを保持可能な状態に遷移する。

（クランク角センサの動作）
次に、クランク角センサの動作について図を参照して説明する。図３は、エッジレベル保持回路２０の各点に発生する信号のタイミングチャートである。

ロータ１０（図１）が回転し、ロータ１０の外周に形成された山１１および谷１２が磁気センサ１，２を通過すると、その通過に対応して磁気センサ１，２の各磁気抵抗が周期的に変化し、その変化に対応するアナログの検出信号が磁気センサ１，２から出力される。磁気センサ１，２から出力された検出信号はアンプ３に入力され、所定の増幅率で増幅される。アンプ３から出力された増幅信号はコンパレータ４に入力され、増幅信号の電圧Ｖ１と閾値電圧Ｖｔｈとが比較され、その比較結果に対応するパルス信号（２値化信号）が出力される（コンパレータ出力）。

コンパレータ４から出力されたパルス信号は、フィルタ回路５に入力され、ノイズ成分がある程度除去される。フィルタ回路５は、たとえばＣＲフィルタ回路などのローパスフィルタまたはハイパスフィルタである。フィルタ回路５から出力されたパルス信号は、エッジレベル保持回路２０の入力端子５０からＤＦＦ回路２１の入力端子Ｄに入力される。その入力端子Ｄに入力されている入力信号がハイレベルに変化すると、ＤＦＦ回路２１は、クロック端子Ｃに入力されているクロック信号がハイレベルに変化したときに（図３の時間ｔ１）、出力端子Ｑからハイレベル信号を出力する。

その出力されたハイレベル信号は、ＤＦＦ回路２２の入力端子ＤおよびＸＯＲ回路２５に入力される。ＤＦＦ回路２２は、入力端子Ｄにハイレベル信号を入力したタイミングでは、クロック端子Ｃに入力されるクロック信号はローレベルであるため、出力端子Ｑからはローレベル信号を出力する。

したがって、ＸＯＲ回路２５の入力はハイレベル「１」およびローレベル「０」であるため、ＸＯＲ回路２５はハイレベル信号（図３にてＥＤＧＥで示す）を出力する（時間ｔ１）。つまり、ＸＯＲ回路２５は、入力端子５０から入力されたパルス信号がローレベルからハイレベルに切り替わったタイミングを検出する。

ＸＯＲ回路２５から出力されたハイレベル信号は、ＤＦＦ回路２３のクロック端子Ｃに入力される。ＤＦＦ回路２３の入力端子Ｄは、電源に接続されており、常時継続してハイレベルが印加されている。このため、クロック端子Ｃにハイレベル信号が入力されたことをトリガーとして出力端子Ｑからハイレベル信号を継続して出力する。

つまり、ＤＦＦ回路２３は、ＸＯＲ回路２５からハイレベル信号が出力されたときからリセットバー端子ＲＢにローレベルのリセット信号が入力されるまでの保持時間（ｔａ）、出力端子Ｑからハイレベル信号を継続して出力する。換言すると、ＤＦＦ回路２３は、入力端子５０から入力されたパルス信号がローレベルからハイレベルに切り替わったときのハイレベルをエッジレベルとして上記の保持時間（ｔａ）が経過するまで保持する。

ここで、入力端子５０から入力されているパルス信号がノイズの影響を受けて変化した場合を説明する。図３に示す「ノイズ期間」とは、パルス信号（ＩＮ）がノイズの影響を受けて変化した期間を示す。そのノイズ期間においてパルス信号は、本来であればハイレベル状態を継続しなければならないところ、ノイズの影響を受けてハイレベルからローレベルへ２回変化している。

ＤＦＦ回路２１，２２は、ノイズによるレベル変化であっても正常なパルス信号と同様に処理するため、ノイズによるレベルの切替わりに応じた信号を出力する。このため、ＸＯＲ回路２５からもノイズのレベルの切替わりに応じた信号が出力される。
しかし、ＤＦＦ回路２３の入力端子Ｄには、継続してハイレベル信号が入力されているため、リセットバー端子ＲＢにリセット信号が入力されるまでは、クロック端子Ｃの入力レベルに関係なく出力端子Ｑからハイレベル信号を継続して出力する。

つまり、ＤＦＦ回路２３は、入力端子５０に入力されたパルス信号がノイズの影響を受けてレベルを変化させた場合であっても、そのレベル変化を無視し、パルス信号が半周期の最初にローレベルからハイレベルに切り替わったときの最初のエッジレベル（ハイレベル）を保持時間（ｔａ）が経過するまで保持することができる（時間ｔ１〜ｔ１４）。

ＤＦＦ回路２３の出力端子Ｑから出力されたハイレベル信号は、ＤＦＦ回路２４のクロック端子Ｃに入力される。このＤＦＦ回路２４の入力端子Ｄも電源に接続されており、常時継続してハイレベル信号が入力されている。このため、ＤＦＦ回路２３の出力端子Ｑから出力されたハイレベル信号がクロック端子Ｃに入力されたことをトリガーとして出力端子Ｑからハイレベル信号を継続して出力する。この出力されたハイレベル信号は、ＮＯＴ回路３０によってローレベル信号に変化し、出力端子５５を介して出力トランジスタであるＮ型ＭＯＳＦＥＴ６へ出力される。

また、ＤＦＦ回路２３の出力端子Ｑから出力されたハイレベル信号は、ＮＯＴ回路３１によってローレベル信号に変化し、出力端子５６からタイマ回路７０へ出力される。これにより、タイマ回路７０は、保持時間ｔａおよび待機時間ｔｂの計測を開始する。この保持時間ｔａは、磁気センサ１，２がロータ１０に形成された山１１のピッチに対応する時間よりも短い時間に設定する。また、ノイズ期間を特定できる場合は、上記の一定時間は、少なくともノイズ期間よりも長い時間であって上記のピッチに対応する時間よりも短い時間に設定することもできる。

また、保持時間ｔａは待機時間ｔｂよりも長い時間に設定することにより、待機時間ｔｂ内にノイズの影響を受けた信号がＥＣＵへ出力されないようにすることができる。換言すると、待機時間ｔｂを保持時間ｔａよりも短い時間に設定することにより、ＤＦＦ回路２３により保持されているエッジレベルと同じレベルを有するパルス信号を、保持時間ｔａが経過する前に確実に、かつ、速くＤＦＦ回路２４から出力できるようにする。

そして、タイマ回路７０の計測時間が待機時間ｔｂを経過すると（時間ｔ１２）、タイマ回路７０からハイレベル信号（図３にてＰＷＭ出力用で示す）が入力端子５３に出力される。これにより、ＮＡＮＤ回路２７の出力がローレベルに変化し、ＤＦＦ回路２４がリセットされ、出力端子Ｑのレベルがローレベルに変化する。これにより、出力端子５５の出力レベルがハイレベルに変化する（時間ｔ１２）。

そして、タイマ回路７０の計測時間が保持時間ｔａを経過すると（時間ｔ１４）、タイマ回路７０からハイレベル信号が入力端子５２に出力される。これにより、ＮＡＮＤ回路２６の出力がハイレベルに変化し、ＤＦＦ回路２３がリセットされ、出力端子Ｑのレベルがローレベルに変化する。また、出力端子５６の出力レベルがハイレベルに変化し（時間ｔ１４）、タイマ回路７０がリセットされる。

そして、入力端子５０に入力されているパルス信号が、次の半周期でハイレベルからローレベルに変化すると、その切替わりタイミングにおけるハイレベルがＤＦＦ回路２３によって保持時間ｔａの間保持され、その保持中に待機時間ｔｂになると、ＤＦＦ回路２４がハイレベル信号を出力する。

以降、エッジレベル保持回路２０は、入力端子５０から入力されるパルス信号に対して上記の処理を繰り返す。一方、ＥＣＵは、そのハイレベル信号の出力時間間隔を計測し、その計測値に基いてロータ１０の回転角を算出し、その算出値に基いてクランク角を算出する。

［第１実施形態の効果］
以上のように、第１実施形態のクランク角センサを用いれば、フィルタ回路５が出力したパルス信号のレベルがノイズの影響を受けて変化した場合であっても、そのレベルの変化がＥＣＵに伝達されないため、ＥＣＵはクランク角を精度良く算出することができる。

〈第２実施形態〉
次に、この発明の第２実施形態について図を参照して説明する。この実施形態に係るクランク角センサは、ロータ１０の山１１および谷１２の切替わりタイミングから次の切替わりタイミングまで継続して同じレベルの信号を出力できることを特徴とする。図４は、エッジレベル保持回路２０の構成を示す回路図である。図５は、エッジレベル保持回路２０の各点に発生する信号のタイミングチャートである。なお、エッジレベル保持回路２０の構成以外は前述の第１実施形態と同じ構成であるため、同じ構成については同じ符号を用い、説明を省略する。

（エッジレベル保持回路）
この実施形態に係るクランク角センサに備えられたエッジレベル保持回路２０は、４つの入力端子５０，５１，５２，５４と、６つのＤＦＦ回路２１，２２，２４，３３，３４，３９と、２つのＡＮＤ回路３５，３６と、２つのＮＡＮＤ回路３７，３８と、２つのＯＲ回路４０，４１と、１つのＸＯＲ回路２５と、１つのＮＯＲ回路４２と、６つのＮＯＴ回路２８，２９，３１，３２，４３，４４と、２つの出力端子５５，５６とを備える。

フィルタ回路５（図１）から出力されたパルス信号（２値化信号）を入力する入力端子５０は、ＤＦＦ回路２１の入力端子Ｄと接続されている。クロック発生回路６０から出力されたクロック信号を入力する入力端子５１はＤＦＦ回路２１のクロック端子Ｃと接続されており、さらにＮＯＴ回路２９を介してＤＦＦ回路２２のクロック端子Ｃと接続されている。

ＤＦＦ回路２１の出力端子Ｑは、ＤＦＦ回路２２の入力端子Ｄと接続されている。ＤＦＦ回路２１の出力端子Ｑは、ＡＮＤ回路３５，３６およびＸＯＲ回路２５の各一方の入力と接続されている。ＤＦＦ回路２２の出力端子Ｑは、ＮＯＴ回路４３を介してＡＮＤ回路３５の他方の入力と接続されており、ＮＯＴ回路４４を介してＡＮＤ回路３６の他方の入力と接続されており、さらに、ＸＯＲ回路２５の他方の入力と接続されている。

ＸＯＲ回路２５の出力はＤＦＦ回路３９の入力端子Ｄと接続されており、ＤＦＦ回路３９のクロック端子Ｃは入力端子５１と接続されている。ＤＦＦ回路３９の出力端子Ｑは、ＤＦＦ回路３３のクロック端子Ｃと接続されており、ＤＦＦ回路３３の出力端子Ｑは、ＯＲ回路４０，４１の各一方の入力と接続されている。ＡＮＤ回路３５の出力はＯＲ回路４０の他方の入力と接続されており、ＡＮＤ回路３６の出力はＯＲ回路４１の他方の入力と接続されている。

ＯＲ回路４１の出力はＮＯＲ回路４２の一方の入力と接続されており、ＮＯＲ回路４２の出力はＤＦＦ回路２４のリセットバー端子ＲＢと接続されている。ＯＲ回路４０の出力はＤＦＦ回路２４のクロック端子Ｃと接続されている。ＤＦＦ回路２４の出力端子Ｑは出力端子５５と接続されている。

ＸＯＲ回路２５の出力はＤＦＦ回路３４のクロック端子Ｃと接続されており、ＤＦＦ回路３４の出力端子ＱはＮＯＴ回路３１を介して出力端子５６と接続されている。出力端子５６は、タイマ回路７０と接続されている。入力端子５２，５４は、それぞれＮＡＮＤ回路３７，３８の各一方の入力と接続されている。

入力端子５４はＮＯＴ回路２８を介してＤＦＦ回路２１，２２，３９の各リセットバー端子ＲＢと接続されている。さらに、入力端子５４はＮＯＴ回路３２を介してＮＡＮＤ回路３７，３８およびＮＯＲ回路４２の各他方の入力と接続されている。ＮＡＮＤ回路３７の出力はＤＦＦ回路３４のリセットバー端子ＲＢと接続されており、ＮＡＮＤ回路３８の出力はＤＦＦ回路３３のリセットバー端子ＲＢと接続されている。

（クランク角センサの動作）
次に、クランク角センサの動作について図を参照して説明する。図５は、エッジレベル保持回路２０の各点に発生する信号のタイミングチャートである。

フィルタ回路５から出力されたパルス信号は、エッジレベル保持回路２０の入力端子５０からＤＦＦ回路２１の入力端子Ｄに入力される。その入力端子Ｄに入力されている入力信号がハイレベルに変化すると、ＤＦＦ回路２１は、クロック端子Ｃに入力されているクロック信号がハイレベルに変化したときに（図５の時間ｔ１）、出力端子Ｑからハイレベル信号を出力する。

その出力されたハイレベル信号は、ＤＦＦ回路２２の入力端子Ｄ、ＡＮＤ回路３５，３６およびＸＯＲ回路２５に入力される。ＤＦＦ回路２２は、入力端子Ｄにハイレベル信号を入力したタイミングでは、クロック端子Ｃに入力されるクロック信号はローレベルであるため、出力端子Ｑからローレベル信号を出力する。

したがって、ＸＯＲ回路２５の入力はハイレベル「１」およびローレベル「０」であるため、ＸＯＲ回路２５はハイレベル信号（図５にてＥＤＧＥで示す）を出力する（時間ｔ１）。つまり、ＸＯＲ回路２５は、入力端子５０から入力されたパルス信号がローレベルからハイレベルに切り替わったタイミングを検出する。

また、ＤＦＦ回路２２の出力端子Ｑから出力されたローレベル信号は、ＮＯＴ回路４３によってハイレベル信号となり、ＡＮＤ回路３５に入力される。また、ＤＦＦ回路２１の出力端子Ｑから出力されたハイレベル信号はＡＮＤ回路３５に入力される。したがって、ＡＮＤ回路３５はハイレベル信号（図５にてＲＥＤＧＥで示す）を出力する（時間ｔ１）。

また、ＤＦＦ回路２２の出力端子Ｑから出力されたローレベル信号は、ＡＮＤ回路３６に入力される。また、ＤＦＦ回路２１の出力端子Ｑから出力されたハイレベル信号は、ＮＯＴ回路４４によってローレベル信号に変化し、ＡＮＤ回路３６に入力される。したがって、ＡＮＤ回路３６はローレベル信号（図５にてＦＥＤＧＥで示す）を出力する。

ＸＯＲ回路２５から出力されたハイレベル信号は、ＤＦＦ回路３９の入力端子Ｄに入力され、ＤＦＦ回路３９の出力端子Ｑからハイレベル信号が出力される。そのハイレベル信号は、ＤＦＦ回路３３のクロック端子Ｃに入力される。ＤＦＦ回路３３の入力端子Ｄは電源に接続されており、常時継続してハイレベル信号が印加されている。このため、ＤＦＦ回路３３は、クロック端子Ｃにハイレベル信号が入力されたことをトリガーとして出力端子Ｑからハイレベル信号（図５にてＡで示す）を継続して出力する。

ＤＦＦ回路３３の出力端子Ｑから出力されたハイレベル信号は、ＯＲ回路４０，４１に入力される。このとき、ＯＲ回路４０にはハイレベル信号が入力されているため、ＯＲ回路４０はハイレベル信号（図５にてＲＰＵＬＳＥで示す）を出力する（時間ｔ１）。そのハイレベル信号はＤＦＦ回路２４のクロック端子Ｃに入力される。ＤＦＦ回路２４の入力端子Ｄは電源に接続されており、常時継続してハイレベル信号が印加されている。このため、ＤＦＦ回路２４は、クロック端子Ｃにハイレベル信号が入力されたことをトリガーとして出力端子Ｑからハイレベル信号（図５にてＯＵＴで示す）を継続して出力する。

つまり、ＤＦＦ回路２４は、ＯＲ回路４０からハイレベル信号が出力されたときから、次の周期でロータ１０の山１１および谷１２が切替わり、入力端子５０に入力されたパルス信号がローレベルに変化し、リセットバー端子ＲＢにリセット信号が入力されるまでの時間、出力端子Ｑからハイレベル信号を継続して出力する。

ここで、入力端子５０から入力されているパルス信号がノイズの影響を受けて変化した場合を説明する。図５に示す「ノイズ期間」とは、パルス信号（ＩＮ）がノイズの影響を受けて変化した期間を示す。そのノイズ期間におけるパルス信号は、本来であればハイレベル状態を継続しなければならないところ、ノイズの影響を受けてハイレベルからローレベルへ２回変化している。

ＤＦＦ回路２１，２２は、ノイズによるレベル変化であっても正常なパルス信号と同様に処理するため、ノイズによるレベルの切替わりに応じた信号を出力する。このため、ＯＲ回路４０からもノイズのレベルの切替わりに応じた信号が出力される。
しかし、ＤＦＦ回路２４の入力端子Ｄには、継続してハイレベル信号が入力されているため、リセットバー端子ＲＢにリセット信号が入力されるまでは、クロック端子Ｃの入力レベルに関係なく出力端子Ｑからハイレベル信号を継続して出力する。

つまり、ＤＦＦ回路２４は、入力端子５０に入力されたパルス信号がノイズの影響を受けてレベルを変化させた場合であっても、パルス信号が半周期の最初にローレベルからハイレベルに切り替わったときの最初のエッジレベル（ハイレベル）を有する信号を継続して出力することができる（時間ｔ１〜ｔ１４）。

ＸＯＲ回路２５から出力されたハイレベル信号は、ＤＦＦ回路３４のクロック端子Ｃにも入力される。ＤＦＦ回路３４の入力端子Ｄは電源に接続されており、常時継続してハイレベル信号が印加されている。このため、ＤＦＦ回路３４は、クロック端子Ｃにハイレベル信号が入力されたことをトリガーとして出力端子Ｑからハイレベル信号を出力する。その出力されたハイレベル信号はＮＯＴ回路３１によってローレベル信号（図５にてＴＳＴＡで示す）に変化し、出力端子５６を介してタイマ回路７０へ出力される（時間ｔ１）。

これにより、タイマ回路７０は、ＤＦＦ回路２４がハイレベル信号を保持している保持時間ｔａの計測を開始する。この時間ｔａは、磁気センサ１，２がロータ１０に形成された山１１のピッチに対応する時間よりも短い時間に設定する。また、ノイズ期間を特定できる場合は、上記の一定時間は、少なくともノイズ期間よりも長く、かつ、上記のピッチに対応する時間よりも短い時間に設定することもできる。

そして、タイマ回路７０の計測時間が保持時間を経過すると（時間ｔ１２）、タイマ回路７０から、エッジレベルの保持状態を解除して次のエッジレベルを保持可能な状態にするためのハイレベル信号が入力端子５２に出力される。これにより、ＮＡＮＤ回路３７，３８の各出力がハイレベルに変化し、ＤＦＦ回路３４，３３がリセットされ、各出力端子Ｑのレベルがローレベルに変化する。ＤＦＦ回路３３がリセットされると、ＤＦＦ回路３３の出力端子Ｑからローレベル信号がＯＲ回路４１へ出力される（時間ｔ１２）。

この段階では、まだ、入力端子５０から入力されているパルス信号は、ローレベルに変化していないため、ＡＮＤ回路３６からはローレベル信号が出力されている。したがって、ＯＲ回路４１はローレベル信号を出力するため、ＮＯＲ回路４２はハイレベル信号を出力するため、ＤＦＦ回路２４はリセットされず、継続してハイレベル信号を出力している（時間ｔ１２）。

そして、入力端子５０から入力されているパルス信号が半周期を経過し、ローレベルに変化すると、ＤＦＦ回路２１の出力端子Ｑの出力がハイレベルからローレベルに変化し、ＤＦＦ回路２２の出力端子Ｑの出力がローレベルからハイレベルに変化する（時間ｔ１４）。これにより、ＡＮＤ回路３５の出力はハイレベルからローレベルに変化し、ＡＮＤ回路３６の出力は、ローレベルからハイレベルに変化する。

したがって、ＯＲ回路４１の出力はローレベルからハイレベルに変化するため、ＮＯＲ回路４２の出力は、ハイレベルからローレベルに変化し、ＤＦＦ回路２４がリセットされる。また、ＯＲ回路４０の出力はハイレベルからローレベルに変化するため、ＤＦＦ回路２４は出力端子Ｑからローレベルの信号を出力する。ＤＦＦ回路２４は、クロック端子Ｃの入力が次の半周期でハイレベルに変化するまでローレベル信号を継続して出力する。

以降、エッジレベル保持回路２０は、入力端子５０から入力されるパルス信号に対して上記の処理を繰り返す。一方、ＥＣＵは、エッジレベル保持回路２０から出力されるハイレベル信号およびローレベル信号の時間間隔を計測し、その計測値に基いてロータ１０の回転角を算出し、その算出値に基いてクランク角を算出する。

［第２実施形態の効果］
以上のように、第２実施形態のクランク角センサを用いれば、フィルタ回路５が出力したパルス信号のレベルがノイズの影響を受けて変化した場合であっても、そのレベルの変化がＥＣＵに伝達されないため、ＥＣＵはクランク角を精度良く算出することができる。

この発明に係る回転角検出装置は、クランク角センサの他、エンジン回転センサ、カム角センサ、車速センサ、ＡＴセンサ、車輪速センサなどにも適用することができる。

１，２・・磁気センサ、３・・アンプ、４・・コンパレータ、５・・フィルタ回路、
６・・出力トランジスタ、１０・・ロータ、２０・・エッジレベル保持回路。

Claims (5)

1. 回転体の回転角度の変化に応じて大きさが周期的に変化するアナログ信号を出力する検出部と、
   前記検出部から出力されたアナログ信号を所定の基準値と比較し、その比較結果に応じたパルス信号を生成するパルス信号生成回路と、
   前記パルス信号生成回路が前記アナログ信号の半周期に付き最初に生成したパルス信号の最初のエッジレベルを検出し、その検出した最初のエッジレベルを、その検出タイミングから所定時間保持するエッジレベル保持回路と、
   前記エッジレベル保持回路に保持されているエッジレベルを有する信号を出力する信号出力回路と
   を備えた回転角検出装置であって、
   前記エッジレベル保持回路は、
   前記パルス信号生成回路が生成したパルス信号のエッジレベルを検出するエッジレベル検出回路と、
   前記所定時間を計測すると共に、前記信号出力回路が前記信号を出力するタイミングを計測する時間計測回路と、
   前記エッジレベル検出回路が検出した最初のパルス信号の最初のエッジレベルを、前記時間計測回路により計測される時間が前記所定時間に達するまで保持する保持回路とを備え、
   少なくとも前記信号出力回路が前記信号を出力するタイミングになるまでは、前記検出した最初のエッジレベル以外のエッジレベルを無視することを特徴とする回転角検出装置。
2. 前記所定時間の終期は、前記信号出力回路が前記信号を出力した後であることを特徴とする請求項１に記載の回転角検出装置。
3. 前記保持回路は、
   前記エッジレベル検出回路が検出した最初のパルス信号の最初のエッジレベルを、その検出タイミングから前記アナログ信号の次の半周期が開始されるタイミングになるまでの期間内であって、前記検出タイミングから前記所定時間保持することを特徴とする請求項１または請求項２に記載の回転角検出装置。
4. 前記信号出力回路は、
   前記エッジレベル保持回路により保持されているエッジレベルを有する信号を、前記所定時間が経過する前に出力するように構成されてなることを特徴とする請求項１〜３のいずれか１つに記載の回転角検出装置。
5. 前記パルス信号生成回路が生成したパルス信号をフィルタリングするフィルタ回路を備えており、
   前記フィルタ回路から出力された前記最初のパルス信号の最初のエッジレベルを検出するように構成されてなることを特徴とする請求項１〜４のいずれか１つに記載の回転角検出装置。

Images