JP2010048725A - 異常検出回路 - Google Patents

Abstract

【課題】異常動作時でも正確に異常検出が可能な異常検出回路を提供する。
【解決手段】物理量の変化に応じた検出信号を出力する検出回路１００と、検出回路１００の出力と基準電圧３１０を比較する比較回路３００と、比較回路３００の非反転出力により動作する第１スイッチング回路４１０及びこれに直列に接続された第１分圧抵抗４２０と、比較回路３００の反転出力により動作する第２スイッチング回路４３０及びこれに直列に接続された第２分圧抵抗４４０とが並列に接続された異常判別回路４００と、一端部が電源電圧Ｖｃｃに接続され、他端部５２０が第１分圧抵抗４２０及び第２分圧抵抗４４０に接続されたプルアップ抵抗５００と、を有して構成する。
【選択図】図１

Description

本発明は、異常検出回路に関する。

従来、異常検出回路の一例として、回転角の異常検出の精度が高い回転角検出装置が提案されている（例えば、特許文献１）。この装置は、レゾルバ励磁信号の差を出力する差動回路と、励磁基準信号を入力して、差動回路からの差動出力信号と同位相となるように励磁基準信号の位相を補正して、補正励磁基準信号として出力する位相補正回路と、差動回路からの差動出力信号と、位相補正回路から出力された位相補正後の出力信号である補正励磁基準信号とに基づいてレゾルバの異常を検出するレゾルバ異常検出回路とを備えるものである。この装置によれば、レゾルバ異常検出回路は、差動出力信号と補正励磁基準信号に基づいてウインドコンパレータの出力が所定レベルになった場合に異常と判定する。
特開２００５−３３７８９３号公報

しかし、特許文献１の異常検出回路は、ウインドコンパレータの出力がプルアップ抵抗により基準電源に接続され、この出力がＬｏの場合にレゾルバエラー信号が出力される。このため、異常検出回路側が、例えば、オープン故障した場合等により出力が不定状態になると、異常検出信号は、Ｈｉ又はＬｏとなり、異常検出が正常に行なわれない場合があるという問題があった。

従って、本発明の目的は、異常動作時でも正確に異常検出が可能な異常検出回路を提供することにある。

［１］本発明は、上記目的を達成するため、物理量の変化に応じた検出信号を出力する検出回路と、前記検出回路の出力と基準電圧を比較する比較回路と、前記比較回路の非反転出力により動作する第１スイッチング回路及びこれに直列に接続された第１分圧抵抗と、前記比較回路の反転出力により動作する第２スイッチング回路及びこれに直列に接続された第２分圧抵抗とが並列に接続された異常判別回路と、一端部が電源電圧に接続され、他端部が前記第１分圧抵抗及び前記第２分圧抵抗に接続されたプルアップ抵抗と、を有することを特徴とする異常検出回路を提供する。

［２］本発明は、上記目的を達成するため、印加される磁界の方向に応じて抵抗値が変化する複数の磁気抵抗素子をブリッジ状に接続し、前記抵抗値の変化に応じた検出信号を出力する検出回路と、前記検出信号を増幅して出力する増幅回路と、前記増幅回路の出力を基準電圧と比較して出力する比較回路と、前記比較回路の非反転出力により動作する第１スイッチング回路及びこれに直列に接続された第１分圧抵抗と、前記比較回路の反転出力により動作する第２スイッチング回路及びこれに直列に接続された第２分圧抵抗とが並列に接続された検出回路と、一端部が電源電圧に接続され、他端部が前記第１分圧抵抗及び前記第２分圧抵抗に接続されたプルアップ抵抗と、を有することを特徴とする異常検出回路を提供する。

［３］前記プルアップ抵抗の前記他端部が、異常検出用端子であることを特徴とする上記［１］又は［２］に記載の異常検出回路であってもよい。

本発明によれば、異常動作時でも正確に異常検出が可能な異常検出回路を提供することができる。

[本発明の実施の形態]
図１は、本発明の実施の形態に係る異常検出回路１の回路図である。図２は、本発明の実施の形態に係る異常検出回路１を磁気抵抗素子（以下、ＭＲ素子という）を用いた磁気センサ装置の異常検出に適用した回路図である。

（異常検出回路１の構成）
異常検出回路１は、物理量の変化に応じた検出信号を出力する検出回路１００と、検出回路１００の出力と基準電圧３１０を比較する比較回路３００と、比較回路３００の非反転出力により動作する第１スイッチング回路４１０及びこれに直列に接続された第１分圧抵抗４２０と、比較回路３００の反転出力により動作する第２スイッチング回路４３０及びこれに直列に接続された第２分圧抵抗４４０とが並列に接続された異常判別回路４００と、一端部が電源電圧Ｖｃｃに接続され、他端部５２０が第１分圧抵抗４２０及び第２分圧抵抗４４０に接続されたプルアップ抵抗５００と、を有して構成されている。

検出回路１００は、例えば、ＭＲ素子、ＧＭＲ素子、ＭＩ素子、ホール素子等の磁気センサが挙げられるが、他に、変位センサ、角度センサ、圧力センサ等、物理量の変化に応じた検出信号を出力するものであれば種々のセンサが適用できる。

比較回路３００は、検出回路１００の出力信号と閾値Ｖｔｈとしての基準電圧３１０とを比較し、基準電圧３１０を超えればＨｉレベル、基準電圧３１０以下であればＬｏレベルの信号を出力する。比較回路３００は、コンパレータ、オペアンプ等を使用して容易に構成可能である。

異常判別回路４００は、第１スイッチング回路４１０及びこれに直列に接続された第１分圧抵抗４２０と、第２スイッチング回路４３０及びこれに直列に接続された第２分圧抵抗４４０とが並列に接続されている。第１スイッチング回路４１０は、図１に示すように、Ｎ型ＦＥＴのゲートＧが比較回路３００の出力側に接続されると共に、ドレインＤが第１分圧抵抗４２０に接続され、又、ソースＳがＧＮＤに接続されている。第２スイッチング回路４３０も同様に、ゲートＧが比較回路３００の出力側に接続されると共に、ドレインＤが第２分圧抵抗４４０に接続され、又、ソースＳがＧＮＤに接続されている。

ここで、第１スイッチング回路４１０のゲートＧは、比較回路３００の出力の非反転信号が入力され、一方、第２スイッチング回路４３０のゲートＧには、比較回路３００の出力の反転信号が入力される。図１では、第１スイッチング回路４１０のゲートＧには非反転増幅器（ユニティゲイン）４５０を介して比較回路３００の出力信号が入力され、一方、第２スイッチング回路４３０のゲートＧには反転増幅器４６０を介して比較回路３００の出力信号が入力される構成としている。尚、図１における非反転増幅器４５０、反転増幅器４６０は簡易的に図示している。

プルアップ抵抗５００は、一端部５１０が電源電圧Ｖｃｃに接続され、もう一方の他端部が出力部５２０として第１分圧抵抗４２０及び第２分圧抵抗４４０に接続されている。異常検出信号は、出力部５２０から出力される。

（異常検出回路１の動作）
検出回路１００の出力信号は、比較回路３００で基準電圧３１０（閾値Ｖｔｈ）と比較され、閾値Ｖｔｈを越えればＨｉレベル、閾値Ｖｔｈ以下であればＬｏレベルの信号を出力する。

比較回路３００の出力信号がＨｉレベルのときは、第１スイッチング回路４１０のゲートＧには上記信号が非反転で入力されるので、Ｈｉレベルであり第１スイッチング回路４１０が導通し、電源電圧Ｖｃｃからプルアップ抵抗５００及び第１分圧抵抗４２０に電流が流れる。一方、第２スイッチング回路４３０のゲートＧには上記信号が反転して入力されるので、Ｌｏレベルとなって第２スイッチング回路４３０は導通しない。従って、出力部５２０には、電源電圧Ｖｃｃからプルアップ抵抗５００及び第１分圧抵抗４２０で分圧された電圧が出力電圧Ｖoutとして出力される。

逆に、比較回路３００の出力信号がＬｏレベルのときは、第１スイッチング回路４１０のゲートＧには上記信号が非反転で入力されるので、Ｌｏレベルであり第１スイッチング回路４１０は導通しない。一方、第２スイッチング回路４３０のゲートＧには上記信号が反転して入力されるので、Ｈｉレベルとなって第２スイッチング回路４３０が導通し、電源電圧Ｖｃｃからプルアップ抵抗５００及び第２分圧抵抗４４０に電流が流れる。従って、出力部５２０には、電源電圧Ｖｃｃからプルアップ抵抗５００及び第２分圧抵抗４４０で分圧された電圧が出力電圧Ｖoutとして出力される。

検出回路１００、比較回路３００から異常判別回路４００への入力が、オープン故障した場合、第１スイッチング回路４１０及び第２スイッチング回路４３０は導通せず、従って、出力部５２０には、電源電圧の電圧Ｖｃｃがそのまま出力される。

上記示したように、異常検出回路１が正常に動作している場合と、正常に動作していない場合で、異常検出回路１から異なった出力（ＶoutとＶｃｃ）が出力されるので、検出回路１００及び比較回路３００が正常に動作しているかどうか検出することが可能となる。

（検出回路１００がＭＲ素子で構成された異常検出回路１）
図２は、異常検出回路１をＭＲ素子を用いた磁気センサ装置の異常検出に適用した回路図である。図１における検出回路１００がＭＲ素子を用いたＭＲブリッジで構成され、増幅回路２００を介して比較回路３００に接続された構成である。

検出回路１００は、第１〜第４のＭＲ素子Ｒａ,Ｒｂ,Ｒｃ,Ｒｄがブリッジ状に接続されて構成されている。第１のＭＲ素子Ｒａ及び第３のＭＲ素子Ｒｃには電源電圧Ｖｃｃ（＋５Ｖ）が供給され、第２のＭＲ素子Ｒｂ及び第４のＭＲ素子ＲｄはグランドＧＮＤに接続されている。第１のＭＲ素子Ｒａと第２のＭＲ素子Ｒｂの接続点は第１の中点電圧Ｖ１として出力され、第３のＭＲ素子Ｒｃと第４のＭＲ素子Ｒｄの接続点は第２の中点電圧Ｖ２として出力される。

電源電圧ＶｃｃとグランドＧＮＤ間には、入力側に過大電圧が印加された場合の保護としてツェナーダイオード１１０が接続され、又、ノイズやサージ電流から保護するためのコンデンサ１２０が接続されている。

増幅回路２００は、オペアンプ２０１で構成される。オペアンプ２０１のプラス入力端子に接続される抵抗Ｒ１、マイナス入力端子に接続される抵抗Ｒ２、マイナス入力端子と出力端子間に接続される抵抗Ｒ３で反転増幅器が構成されている。プラス入力端子には、基準電圧として抵抗Ｒ４とＲ５で分圧されたＶｃｃ・Ｒ５／（Ｒ４＋Ｒ５）が印加されている。よって、出力端子での出力信号は、プラス端子の上記基準電圧にオペアンプ２０１の入力（Ｖ１−Ｖ２）がゲイン（−Ｒ３／Ｒ２）で反転増幅されて重畳された信号となり、（Ｖ２−Ｖ１）・Ｒ３／Ｒ２＋Ｖｃｃ・Ｒ５／（Ｒ４＋Ｒ５）である。

比較回路３００は、オペアンプで構成されたコンパレータ３０１であって、プラス入力端子にはオペアンプ２０１の出力が入力され、マイナス入力端子には閾値Ｖｔｈとしての基準電圧３１０が印加されている。電源電圧ＶｃｃとグランドＧＮＤ間に、抵抗Ｒ７，Ｒ８を接続して、閾値Ｖｔｈ＝Ｖｃｃ・Ｒ８／（Ｒ７＋Ｒ８）としている。閾値Ｖｔｈは、抵抗Ｒ７，Ｒ８を適宜設定することにより任意に設定することができる。

異常判別回路４００は、第１スイッチング回路４１０及びこれに直列に接続された第１分圧抵抗Ｒ９と第２スイッチング回路４３０及びこれに直列に接続された第２分圧抵抗Ｒ１０とが並列に接続されている。第１スイッチング回路４１０は、図２に示すように、Ｎ型ＦＥＴのゲートＧがコンパレータ３０１の出力側に接続されると共に、ドレインＤが第１分圧抵抗Ｒ９に接続され、又、ソースＳがＧＮＤに接続されている。第２スイッチング回路４３０も同様に、ゲートＧがコンパレータ３０１の出力側に接続されると共に、ドレインＤが第２分圧抵抗Ｒ１０に接続され、又、ソースＳがＧＮＤに接続されている。

ここで、第１スイッチング回路４１０のゲートＧは、コンパレータ３０１の出力の非反転信号が入力され、一方、第２スイッチング回路４３０のゲートＧには、コンパレータ３０１の出力の反転信号が入力される。第１スイッチング回路４１０のゲートＧには非反転増幅器（ユニティゲイン）４５０を介してコンパレータ３０１の出力信号が入力され、一方、第２スイッチング回路４３０のゲートＧには反転増幅器４６０を介してコンパレータ３０１の出力信号が入力される構成としている。尚、図２における非反転増幅器４５０、反転増幅器４６０は簡易的に図示している。

プルアップ抵抗Ｒ１１は、一端部５１０が電源電圧Ｖｃｃに接続され、もう一方の他端部が出力部５２０として第１分圧抵抗Ｒ９及び第２分圧抵抗Ｒ１０に接続されている。異常検出信号は、出力部５２０から出力される。尚、入力側と同様に出力側にも、電源電圧ＶｃｃとグランドＧＮＤ間には、出力側に過大電圧が印加された場合の保護としてツェナーダイオード５３０が接続され、又、ノイズやサージ電流から保護するためのコンデンサ５４０が接続されている。

（検出回路１００がＭＲ素子で構成された異常検出回路１の動作）
第１〜第４のＭＲ素子Ｒａ,Ｒｂ,Ｒｃ,Ｒｄで構成されたＭＲブリッジを透過する磁界が変化すると、各ＭＲ素子の抵抗値が変化し、オペアンプ２０１に（Ｖ１−Ｖ２）が入力され、反転増幅された出力（Ｖ２−Ｖ１）・Ｒ３／Ｒ２＋Ｖｃｃ・Ｒ５／（Ｒ４＋Ｒ５）がコンパレータ３０１に入力される。ここで、所定の閾値Ｖｔｈと比較され、コンパレータ３０１からＨｉまたはＬｏレベルの出力信号が出力される。

ここで、第１分圧抵抗Ｒ９及び第２分圧抵抗Ｒ１０をそれぞれ３ｋΩ、２５０Ω、プルアップ抵抗Ｒ１１を１ｋΩとする。

コンパレータ３０１の出力信号がＨｉレベルのときは、第１スイッチング回路４１０のゲートＧには上記信号が非反転で入力されるので、Ｈｉレベルであり第１スイッチング回路４１０が導通し、一方、第２スイッチング回路４３０のゲートＧには上記信号が反転して入力されるので、Ｌｏレベルとなって第２スイッチング回路４３０は導通しない。従って、電源電圧＋５Ｖからプルアップ抵抗Ｒ１１及び第１分圧抵抗Ｒ９に電流が流れ、５Ｖ×３ｋΩ／（３ｋΩ＋１ｋΩ）＝３．７５Ｖから、出力電圧はＶout＝３．７５Ｖとなる。

また、コンパレータ３０１の出力信号がＬｏレベルのときは、第１スイッチング回路４１０のゲートＧには上記信号が非反転で入力されるので、Ｌｏレベルであり第１スイッチング回路４１０は導通しない。一方、第２スイッチング回路４３０のゲートＧには上記信号が反転して入力されるので、Ｈｉレベルとなって第２スイッチング回路４３０は導通する。従って、電源電圧＋５Ｖからプルアップ抵抗Ｒ１１及び第２分圧抵抗Ｒ１０に電流が流れ、５Ｖ×０．２５ｋΩ／（０．２５ｋΩ＋１ｋΩ）＝１Ｖから、出力電圧はＶout＝１Ｖとなる。

以上から、異常検出回路１が正常に動作している場合は、出力電圧はＶout＝１Ｖまたは３．７５Ｖとなる。

一方、検出回路１００、増幅回路２００、比較回路３００から異常判別回路４００への入力が、オープン故障した場合、第１スイッチング回路４１０及び第２スイッチング回路４３０は導通せず、従って、出力部５２０には、電源電圧Ｖｃｃの＋５Ｖがそのまま出力され、出力電圧はＶout＝５Ｖとなる。

上記示したように、異常検出回路１が正常に動作している場合と、正常に動作していない場合で、異常検出回路１から異なった出力（Ｖout＝１Ｖまたは３．７５ＶとＶout＝５Ｖ）が出力されるので、検出回路１００、増幅回路２００、比較回路３００が正常に動作しているかどうか確実に検出することが可能となる。

尚、第１分圧抵抗Ｒ９、第２分圧抵抗Ｒ１０、及び、プルアップ抵抗Ｒ１１の値は上記示した抵抗値以外でも異常検出回路は機能する。例えば、第１分圧抵抗Ｒ９及び第２分圧抵抗Ｒ１０が共に３ｋΩの場合は、正常動作時における出力は、コンパレータ３０１の出力信号がＨｉレベルでもＬｏレベルでも、出力電圧はＶout＝３．７５Ｖとなるが、異常時の出力電圧はＶout＝５Ｖであるので、上記と同様に検出回路１００、増幅回路２００、比較回路３００が正常に動作しているかどうか確実に検出することが可能である。

[本発明の実施の形態の効果]
上記示した本発明の実施の形態によれば以下のような効果を有する。
（１）図１に示すような回路構成により、異常検出回路１が正常に動作している場合と、正常に動作していない場合で、異常検出回路１から異なった出力（ＶoutとＶｃｃ）が出力されるので、検出回路１００及び比較回路３００が正常に動作しているかどうか検出することが可能となる。
（２）図２に示すような検出回路１００がＭＲ素子で構成された回路構成により、異常検出回路１が正常に動作している場合と、正常に動作していない場合で、異常検出回路１から異なった出力（Ｖout＝１Ｖまたは３．７５ＶとＶout＝５Ｖ）が出力されるので、検出回路１００、増幅回路２００、比較回路３００が正常に動作しているかどうか確実に検出することが可能となる。
（３）本発明の実施の形態では、比較回路３００から異常判別回路４００への入力が、非反転入力及び反転入力の２出力（２系統）あり、これにより正常動作時と異常動作時の判別が可能となる。この効果について、以下に比較例を挙げて説明する。

図３は、本発明の実施の形態に係る図２において、比較回路３００から異常判別回路への入力を１出力とした、比較例として挙げる回路図である。図３において、コンパレータ３０１からの出力信号は、非反転でスイッチング回路に入力される、１出力のみである。

ここで、分圧抵抗Ｒ１２及び分圧抵抗Ｒ１３をそれぞれ２５０Ω、３ｋΩ、プルアップ抵抗Ｒ１１を１ｋΩとする。

このような回路構成では、コンパレータ３０１の出力信号がＨｉレベルのときは、第１スイッチング回路４１０のゲートＧには上記信号が非反転で入力されるので、Ｈｉレベルであり第１スイッチング回路４１０が導通し、主に分圧抵抗Ｒ１２から第１スイッチング回路４１０に電流が流れるので、５Ｖ×０．２５ｋΩ／（０．２５ｋΩ＋１ｋΩ）＝１Ｖから、出力電圧はＶout＝１Ｖとなる。

また、コンパレータ３０１の出力信号がＬｏレベルのときは、第１スイッチング回路４１０のゲートＧには上記信号が非反転で入力されるので、Ｌｏレベルであり第１スイッチング回路４１０は導通しない。従って、電流は分圧抵抗Ｒ１３を通ってＧＮＤに流れるので、５Ｖ×３ｋΩ／（３ｋΩ＋１ｋΩ）＝３．７５Ｖから、出力電圧はＶout＝３．７５Ｖとなる。

以上から、異常検出回路１が正常に動作している場合は、出力電圧はＶout＝１Ｖまたは３．７５Ｖとなる。

一方、検出回路１００、増幅回路２００、比較回路３００から異常判別回路４００への入力が、オープン故障した場合、第１スイッチング回路４１０は導通せず、従って、電流は分圧抵抗Ｒ１３を通ってＧＮＤに流れるので、５Ｖ×３ｋΩ／（３ｋΩ＋１ｋΩ）＝３．７５Ｖから、出力電圧はＶout＝３．７５Ｖとなる。

よって、図３に示すような回路構成では、異常検出回路１が正常に動作している場合と、正常に動作していない場合で、共に出力電圧がＶout＝３．７５Ｖになる場合があり、検出回路１００、増幅回路２００、比較回路３００が正常に動作しているかどうか検出することができない。

従って、図１又は図２に示すような回路構成、すなわち、比較回路３００から異常判別回路４００への入力が、非反転入力及び反転入力の２出力（２系統）あることにより、正常動作時と異常動作時の判別が可能となる顕著な効果を有する。

なお、本発明は、上記した実施の形態に限定されず、本発明の技術思想を逸脱あるいは変更しない範囲内で種々の変形が可能である。

図１は、本発明の実施の形態に係る異常検出回路１の回路図である。 図２は、本発明の実施の形態に係る異常検出回路１を磁気抵抗素子を用いた磁気センサ装置の異常検出に適用した回路図である。 図３は、本発明の実施の形態に係る図２において、比較回路３００から異常判別回路への入力を１出力とした、比較例として挙げる回路図である。

符号の説明

１…異常検出回路、１００…検出回路、２００…増幅回路、２０１…オペアンプ、３００…比較回路、３１０…基準電圧、４００…異常判別回路、４１０…第１スイッチング回路、４２０…第１分圧抵抗、４３０…第２スイッチング回路、４４０…第２分圧抵抗、４５０…非反転増幅器、４６０…反転増幅器、５００…プルアップ抵抗、５１０…一端部、５２０…出力部

Claims (3)

1. 物理量の変化に応じた検出信号を出力する検出回路と、
   前記検出回路の出力と基準電圧を比較する比較回路と、
   前記比較回路の非反転出力により動作する第１スイッチング回路及びこれに直列に接続された第１分圧抵抗と、前記比較回路の反転出力により動作する第２スイッチング回路及びこれに直列に接続された第２分圧抵抗とが並列に接続された異常判別回路と、
   一端部が電源電圧に接続され、他端部が前記第１分圧抵抗及び前記第２分圧抵抗に接続されたプルアップ抵抗と、
   を有することを特徴とする異常検出回路。
2. 印加される磁界の方向に応じて抵抗値が変化する複数の磁気抵抗素子をブリッジ状に接続し、前記抵抗値の変化に応じた検出信号を出力する検出回路と、
   前記検出信号を増幅して出力する増幅回路と、
   前記増幅回路の出力を基準電圧と比較して出力する比較回路と、
   前記比較回路の非反転出力により動作する第１スイッチング回路及びこれに直列に接続された第１分圧抵抗と、前記比較回路の反転出力により動作する第２スイッチング回路及びこれに直列に接続された第２分圧抵抗とが並列に接続された検出回路と、
   一端部が電源電圧に接続され、他端部が前記第１分圧抵抗及び前記第２分圧抵抗に接続されたプルアップ抵抗と、
   を有することを特徴とする異常検出回路。
3. 前記プルアップ抵抗の前記他端部が、異常検出用端子であることを特徴とする請求項１又は２に記載の異常検出回路。
   

Images