JP4930095B2 - ウエットエッチング方法および半導体装置の製造方法 - Google Patents

ウエットエッチング方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP4930095B2
JP4930095B2 JP2007042303A JP2007042303A JP4930095B2 JP 4930095 B2 JP4930095 B2 JP 4930095B2 JP 2007042303 A JP2007042303 A JP 2007042303A JP 2007042303 A JP2007042303 A JP 2007042303A JP 4930095 B2 JP4930095 B2 JP 4930095B2
Authority
JP
Japan
Prior art keywords
etching
wet etching
insulating film
wiring
laser light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007042303A
Other languages
English (en)
Other versions
JP2008205369A (ja
Inventor
忠紘 今田
義弘 中田
耕司 野崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007042303A priority Critical patent/JP4930095B2/ja
Priority to US12/035,832 priority patent/US8449787B2/en
Publication of JP2008205369A publication Critical patent/JP2008205369A/ja
Application granted granted Critical
Publication of JP4930095B2 publication Critical patent/JP4930095B2/ja
Priority to US13/873,849 priority patent/US20130233489A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC

Description

本発明は、新規なウエットエッチング技術に関する。より具体的には、例えば半導体装置等における配線溝形成時のエッチング損傷を低減し、配線溝のボウイング等の不具合を防止できる技術に関する。
半導体集積回路、多層配線装置等の半導体装置において、従来から、配線層絶縁膜中の漏洩電流による消費電力の増加が知られていたが、半導体デバイスの配線間隔が１μｍを超える世代では漏洩電流によるデバイス全体への影響は少なかった。しかし、配線間隔が１μｍ以下では配線間隔の狭隘化と配線規模の増大から消費電力への影響が大きくなり、特に、今後０．１μｍ以下の配線間隔で回路を形成すると、配線間の漏洩電流がデバイスの特性・寿命に大きく影響を及ぼすようになってくる。
現在、このような半導体装置の配線形成には、一般的に、まずエッチングにより絶縁膜に配線の形状を持つ溝を形成し、そこにめっきで銅配線を形成するダマシン法が用いられている。しかし、このダマシン法ではエッチングの際に配線溝側壁の絶縁膜がエッチングにより損傷しやすい。このため、絶縁膜内部に損傷が生じることによる漏洩電流量の増大、配線溝のボウイング等によるＴＤＤＢ（時間依存性絶縁破壊）特性の劣化等が発生し、半導体装置製造における歩留まり・信頼性低下の大きな一因となっている。
ここで、配線溝のボウイングとは、図１８に示すように、エッチング溝をその深さ方向に切断した断面で見る場合に、Ｘの矢印で示したように横方向に膨らむ現象を意味する。これは、エッチングが等方性を有すること（すなわち、異方性に欠けること）によって生じるものと考えられている。ボウイングが起こると、配線間の実効的な幅が狭くなることにより、ＴＤＤＢ特性が劣化する。なお、図１８中、１８１はレジストを、１８２は絶縁膜を、１８３は絶縁膜の下の層を、それぞれ意味する。
このような事情から、配線溝形成のためのエッチングの際のエッチング液による損傷を抑える技術の必要性が注目されている。
ウエットエッチング方法によるエッチングでは、エッチング時のエッチング液による損傷を抑えるための方法としては、配線溝形成のためにウェットエッチングを行う際に光を照射することが行われている。例えば、紫外光（ＵＶ光）を照射する方法（特許文献１，２参照。）等を用いれば、エッチング時の配線溝側壁へのエッチング液による損傷を減少させることができ、水分による誘電率の上昇等の特性の劣化が抑えられるとされている。
これは、恐らく、ＵＶ光の照射により被照射面の親水化が促進され、これにより、エッチングが迅速に行われるためであろうと考えられる。
特開２００１−１７２４１６号公報（請求の範囲） 特開２００４−３３５８４７号公報（請求の範囲）
本発明は、ウエットエッチングの際のエッチング液による損傷を抑える新しい技術を提供することを目的としている。本発明の更に他の目的および利点は、以下の説明から明らかになるであろう。
本発明の一態様によれば、エッチング液を使用して対象物をエッチングするウエットエッチング方法において、当該エッチング中に当該対象物にレーザ光を照射する、ウエットエッチング方法が提供される。
本発明態様によれば、ウエットエッチングにおいて、上記対象物、すなわち、エッチング液によるウエットエッチングの対象となるもの（以下、単に「対象物」ともいう）、の損傷を抑制し、きれいなエッチング形状を得ることのできる技術が提供される。
前記対象物が半導体装置の一部であること、前記対象物が絶縁膜であること、前記対象物がＬＳＩ層間絶縁膜であること、前記レーザ光の照射をレンズを介して行うこと、前記エッチング液が前記レンズと接触していること、前記対象物を構成する材料が不飽和結合を有すること、前記絶縁膜の比誘電率が２．７以下であること、前記レーザ光の波長が１５０ｎｍ〜４００ｎｍの範囲にあること、とりわけ、前記レーザ光の波長が１８０〜３００ｎｍの範囲にあること、前記レーザ光がＡｒＦレーザ光、ＫｒＦレーザ光、ＫｒＣｌレーザ光、Ｎｄ：ＹＡＧ第４高調波レーザ光およびＮｄ：ＹＡＧ第５高調波レーザ光からなる群から選ばれたものであること、前記レーザ光をステップ・アンド・リピート方式またはステップ・アンド・スキャン方式で照射すること、が好ましい。
本発明の他の一態様によれば、エッチング液を使用して対象物をエッチングするためのウェットエッチング装置であって、
エッチング液に対象物を浸漬させるための浸漬槽またはエッチング液を対象物に向けて吐出するためのスプレー装置と、
当該エッチング中に当該対象物にレーザ光を照射するためのレーザ光照射装置と
を含んでなるウェットエッチング装置が提供される。
本発明態様によれば、ウエットエッチングにおいてエッチング液による対象物の損傷を抑制し、きれいなエッチング形状を得ることのできるウェットエッチング装置が提供される。
更にレンズを含んでなり、前記レーザ光の照射をレンズを介して行うことのできること、更に、前記レンズを前記エッチング液と接触して置くことができること、前記対象物が絶縁膜であること、前記対象物がＬＳＩ層間絶縁膜であること、前記対象物を構成する材料が不飽和結合を有すること、前記絶縁膜の比誘電率が２．７以下であること、前記レーザ光の波長が１５０ｎｍ〜４００ｎｍの範囲にあること、とりわけ、前記レーザ光の波長が１８０〜３００ｎｍの範囲にあること、前記レーザ光がＡｒＦレーザ光、ＫｒＦレーザ光、ＫｒＣｌレーザ光、Ｎｄ：ＹＡＧ第４高調波レーザ光およびＮｄ：ＹＡＧ第５高調波レーザ光からなる群から選ばれたものであること、前記レーザ光をステップ・アンド・リピート方式またはステップ・アンド・スキャン方式で照射することができること、が好ましい。
本発明の他の一態様によれば、上記のウエットエッチング方法を用いて溝形成を行うことを含む、半導体装置の製造方法が提供される。
本発明態様によれば、漏洩電流量が少なく、ＴＤＤＢ耐性の高い配線層を得ることができ、これにより、消費電力が小さく、信頼性の高い半導体装置を製造することができる。
本発明によれば、ウエットエッチングにおいてエッチング液による対象物の損傷を抑制し、きれいなエッチング形状を得ることのできる技術が提供される。本発明により、たとえば、漏洩電流量が少なく、ＴＤＤＢ耐性の高い配線層を得ることができ、これにより、消費電力が小さく、信頼性の高い半導体装置を製造することができる。
以下に、本発明の実施の形態を図、表、実施例等を使用して説明する。なお、これらの図、表、実施例等および説明は本発明を例示するものであり、本発明の範囲を制限するものではない。本発明の趣旨に合致する限り他の実施の形態も本発明の範疇に属し得ることは言うまでもない。図中、同一の符号は同一の要素を表す。
ウエットエッチングにおいてエッチング液を使用して対象物をエッチングする際に、対象物にレーザ光を照射すると、極めてきれいな形状を生み出すことができ、エッチング液による損傷を抑制でき、きれいなエッチング形状を得ることができることが判明した。これは、例えば、半導体装置の絶縁膜の場合には、そのようなエッチング液による損傷に起因する漏洩電流量の増大、配線溝のボウイング等によるＴＤＤＢ（時間依存性絶縁破壊）特性の劣化等を抑制できることを意味する。従って、本発明態様により、半導体装置製造における歩留まり向上・信頼性向上を実現でき、消費電力が小さく、信頼性の高い半導体装置を製造することができる。例えば、本発明によれば実効比誘電率の低いＬＳＩ配線層を得ることができ、これにより高速な半導体装置を製造することができる。なお、本発明において「きれいな」とは、所望の形状が正しく得られること、例えば、直交する二つの面の作る角度が、少なくとも顕微鏡下における目視観察では丸みを帯びることなく得られることやボウイングを抑制できること、を意味する。
上記効果の理由は、レーザ光が対象物の構成材料を励起して、その化学結合に電子の偏りを生じさせ、これにより、対象物がエッチング液となじみやすくなるようにできること（すなわち、親水化できること）、単なる紫外線とは異なり、大きな直進性を有するため、目的とする部位のみに光を照射することが可能となり、例えば配線溝を形成する場合に、底面にのみレーザ光が集中し、壁面にはレーザ光が至らず、親水化された底面を掘り下げる方向へのエッチングが優先的に進み、壁面は親水化されない選択的親水化のためエッチング液による損傷を受けがたくなること、被照射部分の親水化が速く、エッチングが従来よりスムーズに進むこと等の理由によるのではないかと考えられる。なお、壁面の親水化によるエッチング液による損傷には、物理的な損傷の他に、親水化した壁面がエッチング液と接触することによる、水酸基等の極性基との結合も含まれる。この極性基との結合は、例えばその部分への水分の吸着の増大を招き、誘電率の上昇や漏洩電流の増大の原因になる。
レーザ光の照射はウエットエッチングの際に行うが、ウエットエッチングの前に行っておいてもよい。更に、断続的に照射してもよい。
レーザ光の照射はレンズを介して行うと、解像度が上がり、光の散乱を少なくできるためよりきれいなエッチングが可能になり、エッチング液による損傷を抑制できる。レンズを使用することで、広がったレーザ光を照射の中心軸方向に揃えることができる。このレンズは公知のものから適宜選択することができる。例えば、投影レンズと呼ばれるものを使用できる。レンズはエッチング液と接触するよう配置すると、レンズを出た光がエッチング液面で乱反射されるのを防止できるのでより好ましい。この接触はレンズの液面側が没するようになっていれば十分である。レンズのかなりの部分がエッチング液中に没していてもよい。
ただし、この際、レンズが汚れたり、レンズの下に気泡が巻き込まれないように注意すべきである。汚れがあれば光の乱反射が起こり、気泡があれば、気泡とエッチング液との界面で光の乱反射が起こり、エッチング液による損傷を引き起こし得るからである。これらの目的のためには、エッチング液を常に流動させる既知の機構を適用することやエッチング液に界面活性剤を含有させることが有用である。この界面活性剤についても特に制限はなく、ウエットエッチングに使用される公知のものから適宜選択することが可能である。
使用するレーザ光の波長は１５０ｎｍ〜４００ｎｍの範囲、すなわちいわゆる紫外域にあることが好ましく、１８０〜３００ｎｍの範囲にあることがより好ましい。１５０ｎｍ未満では、本発明の効果に特段の改良が観察されず、かえってエッチング液による損傷が増大する場合があり得、４００ｎｍを超えると本発明の効果が得られにくくなる場合がある。
使用するレーザ光の種類については特に制限はないが、ＡｒＦレーザ光、ＫｒＦレーザ光、ＫｒＣｌレーザ光、Ｎｄ：ＹＡＧ第４高調波レーザ光またはＮｄ：ＹＡＧ第５高調波レーザ光を好ましく使用することができる。これらのレーザー光はいずれも１８０〜３００ｎｍの範囲にあり、光の強度も十分大きい。ＡｒＦレーザ光は１９３ｎｍ程度の波長を有し、ＫｒＦレーザ光は２４８ｎｍ程度の波長を有し、ＫｒＣｌレーザ光は２２２ｎｍ程度の波長を有し、Ｎｄ：ＹＡＧ第４高調波レーザ光は２６６ｎｍ程度の波長を有し、Ｎｄ：ＹＡＧ第５高調波レーザ光は２１３ｎｍ程度の波長を有する。
なお、このようなレーザ光はステップ・アンド・リピート方式またはステップ・アンド・スキャン方式で照射することが好ましい。ステップ・アンド・リピート方式とは、対象物（たとえばチップ）のある単位で行われる露光を繰り返す方式で、たとえば、１〜２個のチップに対する露光が終わると、チップサイズに応じて、場所を移動（ステップ）して、次のチップを露光するやり方である。また、ステップ・アンド・スキャン方式とは、帯状の照明光束に対して対象物を走査すること（またはその逆）により１露光フィールドを露光し、次に１露光フィールドだけステップ移動し、同様に露光する動作を繰り返す方法である。いずれも、小さい投影光学系により大フィールドを露光できるメリットを有する。
本発明におけるウエットエッチング法には特に制限はなく、公知のウエットエッチング法から適宜選択することができる。エッチング液に対象物を浸漬する浸漬法、エッチング液を対象物に向けて吐出するスプレー法などが挙げられる。浸漬やスプレーの際に、更に超音波を照射する方法も有効な場合がある。エッチング液を吐出する場合には、通常スプレーノズルを吹き出し口の先端に取り付け、圧力により吹き出す方法が用いられる。
本発明に係るエッチング液としては、公知のエッチング液の中から、対象物に適したエッチング液を適宜選択すればよい。ヒドラジン系溶液；エチレンジアミン、エタノールアミン、ジエタノールアミン、ヘキサメチレンジアミンなどの脂肪族アミン系溶液；ベンジルアミン、ｐ−フェニレンジアミン、ｍ−フェニレンジアミン、３−キシリレンジアミン、４−キシリレンジアミンなどの芳香族アミン系溶液；水酸化カリウムや水酸化ナトリウムなどのアルカリ金属化合物を含んだ溶液；およびこれらの組み合わせた塩基性溶液を例示できるが、これらに限定される訳ではない。
本発明に係る対象物については、ウエットエッチングの対象となり得るものならば特に制限はないが、ウエットエッチングにおける対象物における損傷が特に問題視されているのは特に半導体装置の分野であるので、「半導体装置の一部」が対象物である場合に本発明の効果は特に期待される。なお、ここで、「半導体装置の一部」とは、完成品としての半導体装置の一部を指すのではなく、この半導体装置を製造する中間段階における一部を意味する。半導体装置の一部は、後述する実施例５の「ビニル基を有する低誘電率膜１７と保護膜としてＴＥＯＳ−ＳｉＯ２１８」の場合のように複数の部品から構成されていてもよい。
このような半導体装置の一部としては、配線やビア穴を設けるための絶縁膜をあげることができるが、これに限定されるわけではない。この絶縁膜は層間絶縁膜と呼ばれることが多いが、他のどのような名称であっても、本発明における対象物であり得る。対象物がＬＳＩ層間絶縁膜である場合に特に効果が大きく、好ましい。ＬＳＩの配線を作製する際のＬＳＩ層間絶縁膜に付与されるエッチング液による損傷を低減するのに、本手法が特に有効であるためである。
使用できる絶縁膜用材料の種類には特に制限はないが、本発明を好ましく適用できる配線間隔の小さい半導体装置においては、低誘電率の絶縁膜用材料が好んで使用されるので、そのような絶縁膜に本発明を好適に適用できる。
このような絶縁膜用材料には、ケイ素と酸素とを主成分とする公知の絶縁膜形成用材料、ケイ素と酸素と炭素とを主成分とする公知の絶縁膜形成用材料、または、ケイ素と酸素と窒素とを主成分とする公知の絶縁膜形成用材料、有機系の公知の絶縁膜形成用材料を挙げることができる。ケイ素と酸素とを主成分とする絶縁膜は、ＳｉＯ２系絶縁膜ということもでき、ＳｉＯ２に近い原子組成割合のものを例示できる。このような組成としては、具体的には、たとえばＳｉＯＣ含有絶縁組成物（たとえばＣＶＤによる、カーボンドープのＳｉＯ２：比誘電率は約３．３〜３．５程度）、ＳｉＯＣＨ含有絶縁組成物、ＳｉＯＣＨＮ含有絶縁組成物等が知られている。
ケイ素と酸素と炭素とを主成分とする絶縁膜形成用材料は、たとえば、原料としてケイ素と炭素とを主鎖に含むポリカルボシランや主鎖に酸素も含むポリカルボキシシランを使用して作製されることが多いが、その他任意の原料から作製されたものでもよい。
有機系の公知の絶縁膜形成用材料にはメチル基含有ＳｉＯ２（メチルシルセスキオキサン：ＭＳＱ）、ハイドロシリシスキオキサン（ＨＳＱ）、ポリイミド系材料、ＳｉＬｋ（Ｄｏｗ Ｃｈｅｍｉｃａｌ）、ＦＬＡＲＥ（Ｈｏｎｅｙｗｅｌｌ Ｅｌｅｃｔｒｉｃ Ｍａｔｅｒｉａｌｓ）、ＨＳＧ（日立化成）、ナノクラスタリングシリカ（ＮＣＳ：Ｎａｎｏｃｌｕｓｔｅｒｉｎｇ Ｓｉｌｉｃａ：比誘電率は２．２５）、アモルファスカーボン（Ｆドープ）等が知られている。
これらの絶縁膜形成用材料から形成される絶縁膜は比誘電率が２．７以下であるものが好ましい。比誘電率が２．７よりも高い場合、絶縁膜形成用材料の密度も高いことから、現在絶縁膜の配線溝形成の主流であるドライエッチングにも耐えられる絶縁膜が多い。しかしながら、比誘電率が２．７以下になると密度も低下し、ドライエッチングにより漏洩電流の増加、比誘電率の低下といった損傷を受けることが多い。このような場合には、きれいなパターン形状が得られ、エッチング液による損傷の少ない、本発明のウエットエッチング方法の効果が発揮しやすい。
レーザ光の効果を上げる観点からは対象物を構成する材料が不飽和結合を有することが好ましいことが判明した。具体的には、たとえば、絶縁膜形成用材料が不飽和結合を有することが好ましい。これはケイ素を含有する系のものでも有機系のものであってもよい。
この理由は、恐らく、不飽和結合に関わる電子がレーザ光により励起されることに起因する電子の偏りが生じやすく、また場合によっては、レーザ光により不飽和結合が開裂し、雰囲気中の水分等と反応して親水性の基を生じるためであろうと思われる。不飽和結合は対象物を構成する材料の骨格中に有していても、置換基として有していても構わない。
不飽和結合はどのような元素が関与するものでもよく、二重結合、三重結合、共役不飽和結合、π結合のいずれでもよく、例えばＣ＝Ｎ結合でもよいが、炭素−炭素二重結合または炭素−炭素三重結合が実用上好ましい。
骨格中の不飽和結合の例としては、アセチレン基、ジアゾ基等が挙げられる。置換基としての不飽和結合の例としては、ビニル基、フェニル基等が挙げられる。また、不飽和結合を有する絶縁膜形成用材料としては、ビニルトリエトキシシラン、ビニルトリメトキシシラン、ビニルトリプロポキシシラン、ビニルトリクロロシラン、フェニルトリエトキシシラン、ビニルトリメトキシシラン、ビニルトリプロポキシシラン、ビニルトリクロロシラン等を挙げることができる。
本発明に係るウエットエッチング方法は、エッチング液を使用して対象物をエッチングするためのウェットエッチング装置であって、エッチング液に対象物を浸漬させるための浸漬槽またはエッチング液を対象物に向けて吐出するためのスプレー装置と、エッチング中に対象物にレーザ光を照射するためのレーザ光照射装置とを含んでなるウェットエッチング装置で好適に実施することができる。
この装置は、更にレンズを含んでなり、レーザ光の照射をレンズを介して行うことのできるものであることが好ましく、更に、レンズをエッチング液と接触して置くことができることがより好ましい。
なお、上記構成要素である対象物およびレーザ光、ならびにその他の構成要素については、上記ウエットエッチング方法についての説明で述べた好ましい、態様、形態および属性等が本発明態様にも適用できる。
このようにして、本設備を使用すれば、ウエットエッチング対象物の損傷を抑制し、きれいなエッチング形状を得ることができる。
本発明に係る方法や装置を半導体装置の製造工程に組み込み、ウエットエッチングにより、配線溝等の溝形成を行えば、漏洩電流量が少なく、ＴＤＤＢ耐性の高い配線層を得ることができ、これにより、本方法を使用して、消費電力が小さく、信頼性の高い半導体装置を製造することができる。
次に本発明の実施例および比較例を詳述する。なお、エッチング速度、エッチング最大幅、比誘電率の測定は下記方法によった。
（エッチング速度）
分光エリプソメータを用いて分光エリプソメトリ法で膜厚を測定し、エッチングの前後で膜厚を比較して算出した。レーザ光の照射によりエッチング速度が増大することは、その光の当たる方向におけるエッチング速度が選択的に増大したことを意味する。すなわち、エッチングの異方性が増大したことを意味する。このことにより、ウエットエッチングにおける対象物の損傷を抑制し、きれいなエッチング形状を得ることができるようになる。
（エッチング最大幅）
エッチング後の断面形状をＳＥＭ（走査電子顕微鏡）で観察を行うことにより測定した。具体的には、エッチング部分を劈開し、図１８のＸの長さをＳＥＭで測定した。エッチング最大幅を小さく抑えることができることは、エッチングの異方性が増大したことを意味する。このことにより、ウエットエッチングにおける対象物の損傷を抑制し、きれいなエッチング形状を得ることができるようになる。
（比誘電率）
誘電率は水銀プローバ（ＣＶｍａｐ９２Ａ、Ｆｏｕｒ Ｄｉｍｅｎｓｉｏｎｓ Ｉｎｃ．）で測定した容量から算出した。なお、装置や素子全体の比誘電率である実効比誘電率の測定には、プレシジョンＬＣＲメータ（４２８４Ａ、Ａｇｉｌｅｎｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ）を使用した。
［実施例１］
下記の構造を有するモノマーから作製された、ビニル基を含むケイ素含有化合物からなる比誘電率２．４の塗布型低誘電率絶縁材料を、Ｓｉにイオンドープした低抵抗基板上に２５０ｎｍの膜厚になるようスピンコートし、２５０℃、３分でプリベークを行った後、Ｎ２雰囲気の電気炉にて４００℃、３０分の条件でキュアを行った。
Ｈ２Ｃ＝（ＣＨ）−Ｓｉ（ＯＣ２Ｈ５）３
その後、前記のように成膜したサンプルをエッチング液に浸漬し、投影レンズを水を溶媒とするアルカリエッチング液に接触させ、投影レンズを介してレーザ光を照射し、エッチング速度を測定した。Ａｒガスレーザを用いたものをサンプル２、ＫｒＦレーザを用いたものをサンプル３、ＡｒＦレーザを用いたものをサンプル４、Ｋｒ２レーザを用いたものをサンプル５とした。レーザ光を照射せずに同様の実験を行ったものをサンプル１とした。また、比較用に、ビニル基がない点以外は上記のビニル基を含むケイ素含有化合物と類似した、下記の構造を有するモノマーから作製された、ビニル基を含まないケイ素含有化合物からなる、比誘電率２．６の塗布型低誘電率絶縁材料を、上記と同じ低抵抗基板上に２５０ｎｍの膜厚になるようスピンコートし、２５０℃、３分でプリベークを行った後、Ｎ２雰囲気の電気炉にて４００℃、３０分の条件でキュアを行った後、サンプル３と同様の処理を行ったものをサンプル６とした。
なお、エッチング液は常時撹拌し、レーザ光は連続照射した。
Ｈ３Ｃ−Ｓｉ（ＯＣ２Ｈ５）３
いずれも膜厚が２００ｎｍになるまでエッチングを行った。得られたエッチング速度を下記に示す。
Figure 0004930095
［実施例２］
実施例１と同じビニル基を含むケイ素含有化合物からなる比誘電率２．４の塗布型低誘電率絶縁材料を、実施例１と同じ基板上に２５０ｎｍの膜厚になるようスピンコートし、２５０℃、３分でプリベークを行った後、Ｎ２雰囲気の電気炉にて４００℃、３０分の条件でキュアを行った。このサンプル上にレジストを、パターン幅７０ｎｍでパターニングした。その後、このサンプルをエッチング液に浸漬し、投影レンズを、水を溶媒とするアルカリエッチング液に接しさせ、投影レンズを介してレーザ光を照射し、エッチング速度を測定した。Ａｒガスレーザを用いたものをサンプル２’、ＫｒＦレーザを用いたものをサンプル３’、ＡｒＦレーザを用いたものをサンプル４’、Ｋｒ２レーザを用いたものをサンプル５’とした。レーザ光ではなく水銀ランプを用いたものをサンプル６’とした。レーザ光を照射せずに同様の実験を行ったものをサンプル１’とした。絶縁膜を１００ｎｍエッチングしたときの最大幅を比較した。結果を表２に示す。なお、エッチング液は常時撹拌し、レーザ光は連続照射した。
Figure 0004930095
［実施例３］
実施例１で用いたサンプル３，４，５について、比誘電率を測定した。結果を表３に示す。表３中、「ベタ膜」と記載されているのは、エッチング処理前のサンプルを意味する。
Figure 0004930095
サンプル５で比誘電率が上昇したのは、エッチングの底部分にエッチング液による損傷が入ったためと思われる。
［実施例４］
投影レンズを水と接触させない以外は実施例１，２と同様にし、ＫｒＦレーザを用いたものをサンプルとして処理した。得られたエッチング速度は、３．７ｎｍ／秒、エッチング最大幅は１７８．５ｎｍであった。
［実施例５］
図１に本発明に関わる多層配線実施例の作製法を示す。まず、素子間分離膜２で分離され、ソース拡散層５ａとドレイン拡散層５ｂ、サイドウォール絶縁膜３を有するゲート電極４を形成したトランンジスタ層が形成された（図１）Ｓｉウェハ１に層間絶縁膜６（リンガラス）、ストッパ膜７を形成し（図２）、電極取り出し用のコンタクトホールを形成した（図３）。
このコンタクトホ−ルにスパッタ法でＴｉＮ８を３０ｎｍ形成した（図４）後にＷＦ６と水素の混合し還元することで導体プラグ９を埋め込み（図５）、化学的機械研磨法（ＣＭＰ）によりビア以外の部分を除去した（図６）。
続いて、実施例１と同じビニル基を有する低誘電率絶縁材料からなる絶縁膜（配線分離絶縁膜、比誘電率２．４）１０をＳｉウエハ平板上１５０ｎｍとなる条件で成膜した後、保護膜としてＴＥＯＳ−ＳｉＯ２１１を３０ｎｍ積層した（図７）。
１層目配線パターンを有するレジスト層をマスクに、実施例２のサンプル４’の条件を採用して、この膜をウエットエッチングにより加工した（図８）。
更にこの配線溝に、Ｃｕの絶縁膜への拡散バリアとして働くＴｉＮ１２を３０ｎｍと電解メッキの際に電極として働くシード層Ｃｕ３０ｎｍをスパッタにより形成した（図９）。更に、電解メッキによりＣｕ１３を６００ｎｍ積層した（図１０）後、ＣＭＰにより配線パターン部以外のメタルを除去し、配線層を形成した（図１１）。
次に、ビア層と配線層を同時に形成するデュアルダマシン法について説明する。
第１層目配線層上にＣｕ拡散防止を目的としてキャップＳｉＮ１４を３０ｎｍ成膜し、プラズマＣＶＤ法により形成したＳｉＯＣ膜１５を１５０ｎｍ積層した。
配線層部分にはまず、シランとアンモニアガスを用いてプラズマＣＶＤによりストッパ膜としてＳｉＮ膜１６を３０ｎｍ成膜し、上記と同様の低誘電率絶縁膜｛ビニル基を有する低誘電率膜（配線分離絶縁膜、比誘電率２．４）｝１７をＳｉ平板上２５０ｎｍとなる条件で成膜を行った後に保護膜としてＴＥＯＳ−ＳｉＯ２１８を３０ｎｍ積層した（図１２）。
この絶縁膜に対し、ビアパターンを有するレジスト層をマスクとして、ＴＥＯＳ−ＳｉＯ２／低誘電率絶縁膜／ＳｉＮ／ＳｉＯＣ／ＳｉＮの順に、実施例２のサンプル４’の条件を採用して、この膜をウエットエッチングにより加工した（図１３）。
続いて、第２層目配線パターンを施したレジスト層をマスクにＣＦ４／ＣＨＦ３ガスを原料としたＦプラズマにより加工した（図１４）。更にこのビアと配線溝に、Ｃｕの絶縁膜への拡散バリアとして働くＴｉＮ１９を３０ｎｍと電解メッキの際に電極として働くシード層Ｃｕを３０ｎｍスパッタにより形成した（図１５）。電解メッキによりＣｕ２０を１４００ｎｍ積層した（図１６）後、ＣＭＰにより配線パターン部以外のメタルを除去し、配線層を形成した（図１７）。以下、上記工程を繰り返し、３層配線を形成した。試作した多層配線の櫛歯パターンを用いて配線間容量測定を行ったところ、実効比誘電率は３．０であった。
［比較例１］
実施例５のエッチング工程において、ウエットエッチングを採用せず、ＣＦ４／ＣＨＦ３ガスを原料としたＦプラズマによりエッチングを行った以外は全く同様にして３層配線を形成した。試作した多層配線の櫛歯パターンを用いて配線間容量測定を行ったところ、実効比誘電率は３．７であった。
なお、上記に開示した内容から、下記の付記に示した発明が導き出せる。
（付記１）
エッチング液を使用して対象物をエッチングするウエットエッチング方法において、当該エッチング中に当該対象物にレーザ光を照射する、ウエットエッチング方法。
（付記２）
前記対象物が半導体装置の一部である、付記１に記載のウエットエッチング方法。
（付記３）
前記対象物が絶縁膜である、付記１または２に記載のウエットエッチング方法。
（付記４）
前記対象物がＬＳＩ層間絶縁膜である、付記１〜３のいずれかに記載のウエットエッチング方法。
（付記５）
前記レーザ光の照射をレンズを介して行う、付記１〜４のいずれかに記載のウエットエッチング方法。
（付記６）
前記エッチング液が前記レンズと接触している、付記５に記載のウエットエッチング方法。
（付記７）
前記対象物を構成する材料が不飽和結合を有する、付記１〜６のいずれかに記載のウエットエッチング方法。
（付記８）
前記絶縁膜の比誘電率が２．７以下である、付記３〜７のいずれかに記載のウエットエッチング方法。
（付記９）
前記レーザ光の波長が１５０ｎｍ〜４００ｎｍの範囲にある、付記１〜８のいずれかに記載のウエットエッチング方法。
（付記１０）
前記レーザ光がＡｒＦレーザ光、ＫｒＦレーザ光、ＫｒＣｌレーザ光、Ｎｄ：ＹＡＧ第４高調波レーザ光およびＮｄ：ＹＡＧ第５高調波レーザ光からなる群から選ばれたものである、付記９に記載のウエットエッチング方法。
（付記１１）
エッチング液を使用して対象物をエッチングするためのウェットエッチング装置であって、
エッチング液に対象物を浸漬させるための浸漬槽またはエッチング液を対象物に向けて吐出するためのスプレー装置と、
当該エッチング中に当該対象物にレーザ光を照射するためのレーザ光照射装置と
を含んでなるウェットエッチング装置。
（付記１２）
更にレンズを含んでなり、前記レーザ光の照射をレンズを介して行うことのできる、付記１１に記載のウエットエッチング装置。
（付記１３）
更に、前記レンズを前記エッチング液と接触して置くことができる、付記１２に記載のウエットエッチング装置。
（付記１４）
前記対象物が絶縁膜である、付記１１〜１３に記載のウエットエッチング装置。
（付記１５）
前記対象物がＬＳＩ層間絶縁膜である、付記１４に記載のウエットエッチング装置。
（付記１６）
前記対象物を構成する材料が不飽和結合を有する、付記１１〜１５のいずれかに記載のウエットエッチング装置。
（付記１７）
前記絶縁膜の比誘電率が２．７以下である、付記１４〜１６のいずれかに記載のウエットエッチング装置。
（付記１８）
前記レーザ光の波長が１５０ｎｍ〜４００ｎｍの範囲にある、付記１１〜１７のいずれかに記載のウエットエッチング装置。
（付記１９）
前記レーザ光がＡｒＦレーザ光、ＫｒＦレーザ光、ＫｒＣｌレーザ光、Ｎｄ：ＹＡＧ第４高調波レーザ光およびＮｄ：ＹＡＧ第５高調波レーザ光からなる群から選ばれたものである、付記１８に記載のウエットエッチング装置。
（付記２０）
付記１〜１０のいずれかに記載のウエットエッチング方法を用いて溝形成を行うことを含む、半導体装置の製造方法。
本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 絶縁膜／界面ラフネス緩和膜／配線の構造を示す模式的平面図である。 絶縁膜／界面ラフネス緩和膜／配線の構造を示す模式的断面図である。 本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 配線溝のボウイングを示す模式図である。
符号の説明
１ シリコンウェハ
２ 素子間分離膜
３ サイドウォール絶縁膜
４ ゲート電極
５ａ ソース拡散層
５ｂ ドレイン拡散層
６ 層間絶縁膜
７ ストッパ膜
８ ＴｉＮ（バリア膜）
９ 導体プラグ（Ｗ）
１０ 低誘電率被膜（配線分離絶縁膜）
１１ ＴＥＯＳ−ＳｉＯ２膜
１２ ＴｉＮ
１３ Ｃｕ
１４ ＳｉＮ膜
１５ ＳｉＯＣ膜
１６ ＳｉＮ膜
１７ 低誘電率被膜（配線分離絶縁膜）
１８ ＴＥＯＳ−ＳｉＯ２膜
１９ ＴｉＮ
２０ Ｃｕ層
１８１ レジスト
１８２ 絶縁膜
１８３ 絶縁膜の下の層

Claims (7)

  1. エッチング液を使用して対象物をエッチングするウエットエッチング方法において、
    当該対象物がビニル基を含むケイ素含有化合物から構成され、
    当該エッチング中に当該対象物にレーザ光を照射する、
    ウエットエッチング方法。
  2. 前記対象物が半導体装置の一部である、請求項１に記載のウエットエッチング方法。
  3. 前記対象物が絶縁膜である、請求項１または２に記載のウエットエッチング方法。
  4. 前記レーザ光の照射をレンズを介して行う、請求項１〜３のいずれかに記載のウエットエッチング方法。
  5. 前記エッチング液が前記レンズと接触している、請求項４に記載のウエットエッチング方法。
  6. 前記絶縁膜の比誘電率が２．７以下である、請求項３〜５のいずれかに記載のウエットエッチング方法。
  7. 請求項１〜６のいずれかに記載のウエットエッチング方法を用いて溝形成を行うことを含む、半導体装置の製造方法。
JP2007042303A 2007-02-22 2007-02-22 ウエットエッチング方法および半導体装置の製造方法 Expired - Fee Related JP4930095B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007042303A JP4930095B2 (ja) 2007-02-22 2007-02-22 ウエットエッチング方法および半導体装置の製造方法
US12/035,832 US8449787B2 (en) 2007-02-22 2008-02-22 Method for wet etching while forming interconnect trench in insulating film
US13/873,849 US20130233489A1 (en) 2007-02-22 2013-04-30 Apparatus for wet etching while forming interconnect trench in insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007042303A JP4930095B2 (ja) 2007-02-22 2007-02-22 ウエットエッチング方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008205369A JP2008205369A (ja) 2008-09-04
JP4930095B2 true JP4930095B2 (ja) 2012-05-09

Family

ID=39716391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007042303A Expired - Fee Related JP4930095B2 (ja) 2007-02-22 2007-02-22 ウエットエッチング方法および半導体装置の製造方法

Country Status (2)

Country Link
US (2) US8449787B2 (ja)
JP (1) JP4930095B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI449958B (zh) * 2010-06-30 2014-08-21 Luxnet Corp 微型透鏡之製造方法
US9276057B2 (en) * 2014-01-27 2016-03-01 United Microelectronics Corp. Capacitor structure and method of manufacturing the same
CN104759753B (zh) * 2015-03-30 2016-08-31 江苏大学 多系统自动化协调工作提高激光诱导空化强化的方法
KR102538179B1 (ko) * 2018-09-04 2023-06-01 삼성전자주식회사 습식 식각 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6148581A (ja) * 1984-08-10 1986-03-10 Toshiba Corp レ−ザ併用ケミカルエツチング方法
JP2595997B2 (ja) 1987-10-13 1997-04-02 富士通株式会社 半導体装置の製造方法
JPH03253025A (ja) * 1990-03-02 1991-11-12 Nippon Telegr & Teleph Corp <Ntt> 加工基板及びシリコン異方性エッチング方法
US5057184A (en) * 1990-04-06 1991-10-15 International Business Machines Corporation Laser etching of materials in liquids
US6009888A (en) * 1998-05-07 2000-01-04 Chartered Semiconductor Manufacturing Company, Ltd. Photoresist and polymer removal by UV laser aqueous oxidant
JP2001172416A (ja) * 1999-12-15 2001-06-26 Toray Ind Inc エッチング方法
KR100357981B1 (ko) * 2000-06-29 2002-10-25 삼성전자 주식회사 회절격자 제조장치 및 그 제조방법
US6555017B1 (en) * 2000-10-13 2003-04-29 The Regents Of The University Of Caliofornia Surface contouring by controlled application of processing fluid using Marangoni effect
US6720522B2 (en) * 2000-10-26 2004-04-13 Kabushiki Kaisha Toshiba Apparatus and method for laser beam machining, and method for manufacturing semiconductor devices using laser beam machining
JP2003297802A (ja) * 2002-03-29 2003-10-17 Tokyo Electron Ltd 基板処理装置及び基板処理方法
JP3776092B2 (ja) * 2003-03-25 2006-05-17 株式会社ルネサステクノロジ エッチング装置、エッチング方法および半導体装置の製造方法
JP2004335847A (ja) 2003-05-09 2004-11-25 Mitsubishi Electric Corp 半導体集積回路ウエハの製造方法
WO2007058284A1 (ja) * 2005-11-18 2007-05-24 Mitsubishi Gas Chemical Company, Inc. ウエットエッチング方法及びウエットエッチング装置
US20080067159A1 (en) * 2006-09-19 2008-03-20 General Electric Company Laser processing system and method for material processing
US20080073321A1 (en) * 2006-09-22 2008-03-27 Tokyo Electron Limited Method of patterning an anti-reflective coating by partial etching
US7851232B2 (en) * 2006-10-30 2010-12-14 Novellus Systems, Inc. UV treatment for carbon-containing low-k dielectric repair in semiconductor processing

Also Published As

Publication number Publication date
US8449787B2 (en) 2013-05-28
US20080206999A1 (en) 2008-08-28
US20130233489A1 (en) 2013-09-12
JP2008205369A (ja) 2008-09-04

Similar Documents

Publication Publication Date Title
US11264321B2 (en) Semiconductor devices employing a barrier layer
JP4256347B2 (ja) 半導体装置の製造方法
JP2006128543A (ja) 電子デバイスの製造方法
US7830012B2 (en) Material for forming exposure light-blocking film, multilayer interconnection structure and manufacturing method thereof, and semiconductor device
JP4930095B2 (ja) ウエットエッチング方法および半導体装置の製造方法
KR100500932B1 (ko) 비아 콘택 식각 후의 감광막 제거 및 건식 세정 방법
JP2009123866A (ja) 半導体装置の製造方法、および被エッチング膜の加工方法
JP2006128542A (ja) 電子デバイスの製造方法
JP4571880B2 (ja) 半導体装置の製造方法
US6703302B2 (en) Method of making a low dielectric insulation layer
JP4994566B2 (ja) ハイブリッド型低誘電率物質と炭素を含まない無機充填材を使用する微細電子素子のデュアルダマシン配線の製造方法
JP4684866B2 (ja) 半導体装置の製造方法
US20050170653A1 (en) Semiconductor manufacturing method and apparatus
JP2008210970A (ja) 絶縁膜材料、多層配線及びその製造方法、並びに、半導体装置の製造方法
KR100657166B1 (ko) 구리 금속 배선의 형성 방법
JPWO2004061926A1 (ja) 半導体装置の製造方法及び製造装置
JP4579181B2 (ja) 多層配線における配線の還元方法、多層配線の製造方法、並びに、半導体装置の製造方法
JP2006133315A (ja) 平坦化材料、反射防止膜形成材料、及びこれらを用いた半導体装置の製造方法
JP2006073569A (ja) 半導体装置とその製造方法
JP2004363447A (ja) 半導体装置およびその製造方法
JP2004281837A (ja) 半導体装置の製造方法
JP2006269580A (ja) 半導体装置とその製造方法
CN109427659A (zh) 半导体器件和制造方法
US20230305401A1 (en) Silver patterning and interconnect processes
JP2006351877A (ja) 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120130

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees