JP4929187B2 - マッチトフィルタおよび受信機 - Google Patents

Description

本発明は、マッチトフィルタおよび受信機に係り、特に複素乗算器の数量を削減したマッチトフィルタおよび受信機に関する。

無線通信の分野では、周波数利用効率の向上を目指して種々の方式が研究・実用化されている。その一つであるＯＦＤＭ（Orthogonal Frequency Division Multiplexing）は、マルチパス遅延波に強く、第４世代移動通信方式として本命視されている。

非特許文献１は、マッチトフィルタを開示している。非特許文献１はＣＤＭＡ(Code Division Multiple Access)の場合であり、データ巡回型とコード巡回型の２種類が開示されている。ＯＦＤＭを想定したデータ巡回型のマッチトフィルタ構成を図１を参照して説明する。ここで、図１はデータ巡回型マッチトフィルタのブロック図である。図１において、マッチトフィルタ４００は、（Ｎ−１）段に直列接続された遅延回路４０１と、共役回路４０２を介してシンボルＹ［ｋ］（ｋ＝０、…、Ｎ−１）を入力されるＮ台の乗算回路４０３と、乗算回路４０３の出力を加算する加算回路４０４と、加算回路４０４の出力の絶対値を演算する絶対値回路４０５とから構成される。受信信号ＳＲは、クロック毎に、それぞれ乗算回路４０３に出力され、シンボルＹ［ｋ］と乗算される。マッチトフィルタの動作原理は、基本的なＦＩＲ（Finite Impulse Response）ディジタルフィルタであって、入力信号とフィルタ係数との相関を繰り返し計算しているに過ぎない。

マッチトフィルタ係数は、次のように作成する。まず、Ｌを偶数として、上記既知データＣを前半Ｌ／２点、後半Ｌ／２点に分割して、
Ｘ＝［０、Ｃ［Ｌ／２］、Ｃ［Ｌ／２＋１］、…、Ｃ［Ｌ−１］、０、０、…、０、Ｃ［０］、Ｃ［１］、…、Ｃ［Ｌ／２−１］］…（式１）
に従ってサイズがＮ（２のべき乗数）となるように、先頭と後半Ｌ／２の後で前半Ｌ／２の前にゼロを挿入し、配列Ｘを作る。次に、これを逆ＦＦＴして得た系列Ｙを用い、受信信号ＳＲとの相関を計算する。

相関関数の性質から、マッチトフィルタ係数Ｙと受信信号ＳＲのタイミングが合致したとき、出力絶対値が最大となる。このとき、絶対値回路４０５に接続されたシリアル−パラレル変換器で、信号を切り出す。これによって、シンボルのタイミングを捉えることができる。なお、配列Ｘの先頭の「０」は直流、中間に挿入された「０」は帯域外周波数に相当し、それぞれ逆ＦＦＴ演算から排除することを意味する。ここで、直流を排除するのは、直流分は、回路のオフセットにより、変動するからである。

マッチトフィルタ係数Ｙには、自己相関がインパルスに近く、サブキャリアの電力がほぼ均等に分布し、Peak to Average Power Ratio（ＰＡＰＲ）が低い信号が適している。このような性質を持つ系列として、既知データＣに用いる信号である式２のＣＨＵ系列がある。以下、系列長Ｌは任意の偶数、Ｍは任意の整数として説明する。ＣＨＵ系列は、非特許文献２に開示されている。

Ｃ［ｋ］＝ｅｘｐ［ｊ＊π＊Ｍ／Ｌ＊ｋ＾２］（ｋ＝０、１、…、Ｌ−１）…（式２）
ＣＨＵ系列において、自己相関を高くし、ＰＡＰＲを低くするために、定数Ｍは、系列長Ｌと互いに素の整数が選択される。

Ｌ＝５０、Ｍ＝３、Ｎ＝６４に選んだ場合のＣ［ｋ］をプロットしたグラフを図２に示す。図２において、上段は実部、下段は虚部である。Ｃ［ｋ］を前半Ｌ／２点、後半Ｌ／２点に分割して、式１に従ってサイズがＮとなるようにゼロを挿入し配列Ｘを作る。このとき、先頭の１個の「０」、２５個の後半Ｌ／２点「Ｃ［Ｌ／２］、Ｃ［Ｌ／２＋１］、…、Ｃ［Ｌ−１］」、１３個の「０」、２５個の前半Ｌ／２点「Ｃ［１］、…、Ｃ［Ｌ／２−１］」としている。

この配列Ｘを逆ＦＦＴして得た系列Ｙを図３にプロットする。図３において、上段は実部、下段は虚部である。また、系列Ｙの自己相関関数と絶対値を図４にプロットする。図４において、上段は自己相関、下段は振幅である。図４から、系列Ｙは、ＰＡＰＲが低く、自己相関がインパルス状となっていることがわかる。ここでは、既知シンボルＹの実効値は０.１１０５であり、振幅最大値は０.２０１７である。系列ＹのＰＡＰＲを計算すると、
２０ｌｏｇ１０（０.２０１７／０.１１０５）＝５.２２８［ｄＢ］
となる。

北村他、「低消費電力ディジタルマッチトフィルタ−プラスチックハードマクロ技術の応用事例」、情報処理学会論文誌、Ｖｏｌ．４２、Ｎｏ．４、２００１ David C. Chu、"Polyphase Codes With Good Periodic Correlation Properties"、IEEE Transactions on Information Theory、July 1972

以上説明した手順で得られた既知シンボルＹの基となる既知データＣは、図２を参照して、インデックス２５（図面上の破線）に関して対称である。これを前半部分と後半部分に分割して配列Ｘを作ると、Ｘは非対称となる。このため、図３に示した系列Ｙもまた非対称となる。よって、マッチトフィルタを構成する複素乗算器は、Ｎ個必要である。もしＮに大きな値に選ばれると、それに応じて必要な複素乗算器数が増え、マッチトフィルタ実現が困難となってくる。このため、タイミング検出性能を犠牲にしてフィルタタップ長を切り詰めるといった対処が必要となる。本発明の課題は、マッチトフィルタ性能を犠牲にせずに複素乗算器数を削減することにある。

本発明では、マッチトフィルタの課題を解決するため、既知データＣを式３から生成する。
Ｃ［ｋ］＝ｅｘｐ［ｊ＊π＊Ｍ／Ｌ＊（ｋ＋０.５）＾２］（ｋ＝０、１、…、Ｌ−１）…（式３）
ここで、式３の式２との違いは、インデックスｋに０.５のオフセットを付加している点である。

このＣ［ｋ］を前半Ｌ／２点、後半Ｌ／２点に分割して、式１に従ってサイズが２のべき乗数（Ｎ）となるようにゼロ（１個＋１３個）を挿入し配列Ｘを作る。これを逆ＦＦＴして得た系列Ｙを既知シンボルとして使用する。このとき、系列Ｙは、インデックスｋのバイアス０.５によって、式１の先頭の「０」の影響を排除し、対称形となる。
〔発明の効果〕

系列Ｙが対称形なので、マッチトフィルタは、係数絶対値の等しい複素乗算器をまとめて１つの乗算器で実現することができる。この結果、複素乗算器数を半減させることが可能となる。

以下、本発明の実施の形態について、実施例を用い図面を参照しながら説明する。なお、実質同一部位には同じ参照番号を振り、説明は繰り返さない。

まず、ＯＦＤＭ送信機について、図５を参照して説明する。ここで、図５はＯＦＤＭ送信機の機能ブロック図である。図５において、ＯＦＤＭ送信機１００は、シリアル／パラレル（Ｓ／Ｐ）変換部１１０と、セレクタ１２０と、ゼロ挿入部１３０と、逆ＦＦＴ部１４０と、ＣＰ付加部１５０と、パラレル／シリアル（Ｐ／Ｓ）変換部１６０とから構成される。

シリアル／パラレル変換部１１０は、ＱＡＭ（Quadrature Amplitude Modulation）などで１次変調した送信データＤＴを、Ｌ点ごとにシリアル／パラレル変換する。セレクタ１２０は、パラレル変換された送信データＤＴまたは既知データＣの一方を選択する。ゼロ挿入部１３０は、セレクタ１２０が選択したデータをデータ数が２のべき乗数（Ｎ）になるよう直流（先頭）と帯域外周波数（中間部）に相当するデータ位置にゼロを挿入する。逆ＦＦＴ部１４０は、ゼロ挿入されたパラレルデータを逆ＦＦＴして送信シンボルを得る。

ＣＰ付加部１５０は、送信シンボルにサイクリックプレフィックス（ＣＰ：Cyclic Prefix）と呼ばれる冗長部分（シンボル後半の一部分コピー）を送信シンボルの前に付加する。パラレル／シリアル変換部１６０部は、再びパラレル−シリアル変換して送信信号ＳＴを得る。

なお、セレクタ１２０は、特定のシンボル位置に既知データＣから生成したシンボルＹを挿入するために設ける。フレームフォーマットが６シンボルから成るとき、既知シンボルＹを第１シンボル、送信データＤＴを後続の第２〜第６シンボルに割り当てた場合のフレームフォーマットは図６のようになる。

図６において、送信フレームフォーマット３００は、左端を先頭とする。既知シンボル３１０の前には、既知シンボル３１０の後半部分のコピーであるＣＰ３１１が付加されている。以下同様に、シンボル３２０〜３６０の前には、シンボル３２０〜３６０の後半部分のコピーであるＣＰ３２１〜３６１が付加されている。ＣＰ３１１〜３６１は、無線パスにおける遅延波による混信を軽減するために設けられている。

ＯＦＤＭ受信機について、図７を参照して説明する。ここで、図７はＯＦＤＭ受信機の機能ブロック図である。図７において、ＯＦＤＭ受信機２００は、受信信号ＳＲと既知シンボルＹとを入力とし、タイミング抽出を行うマッチトフィルタ２２０と、受信信号ＳＲについて、マッチトフィルタ２２０の出力から変換タイミングを得てＳ／Ｐ変換するシリアル／パラレル変換部２１０と、パラレル信号からサイクリックプレフィックスを除去するＣＰ除去部２３０と、ＣＰ除去部の出力をフーリエ変換するＦＦＴ部２４０と、挿入されたゼロを除去するゼロ除去部２５０と、等化部２６０と、パラレル／シリアル変換部２７０とからなる。

マッチトフィルタ２２０は、タイミング抽出を行い、受信信号ＳＲのシリアル−パラレル変換タイミングをマッチトフィルタ出力によって制御する。逆ＦＦＴタイミングに合わせて信号を切り出さないと、シンボル間干渉が生じてしまう。ただし、送信側でサイクリックプレフィックスを挿入してあるので、サイクリックプレフィックス長に満たない程度の若干のタイミングずれは許容される。ＣＰ除去部２３０は、サイクリックプレフィックスを除去する。ＦＦＴ２４０は、ＦＦＴ処理を行う。ゼロ除去部２６０は、挿入されたゼロを除去する。このようにして復調されたデータは、伝播路の周波数特性やマルチパス受信の影響を受けて振幅、位相が歪んでいる。等化部２６０は、既知データＣと、その復調結果との比較から伝播路の補正値を算出する。等化部２６０は、後続するデータシンボルに対してこの補正値を適用することで伝播路の影響を等化する。パラレル／シリアル変換部２７０は、等化部２６０の出力をパラレル−シリアル変換して受信データＤＲを得る。

Ｌ＝５０、Ｍ＝３、Ｎ＝６４に選んだ場合の、Ｃ［ｋ］をプロットしたグラフを図８に示す。図８において、上段に実部を下段に虚部を示す。図８の既知データＣは、インデックス２４.５（図面上の破線）との交点に関して、点対称となっている。このＣ［ｋ］を前半Ｌ／２点、後半Ｌ／２点に分割して、式１に従って、サイズが２のべき乗数（Ｎ）となるように、先頭および中間部にゼロを挿入し、配列Ｘを作る。

配列Ｘは、インデックスに対して、オフセット（バイアス）０.５を加えているので、先頭のゼロの影響を受けず、分割しても対称性が崩れない。すなわち、Ｘもまた対称となる。さらに、ＦＦＴ（逆ＦＦＴ）の性質から、入力に対称性があれば出力に対称性がある。

したがって、配列Ｘを逆ＦＦＴして得た系列Ｙは、図９に示すようにインデックス０の値がゼロで、インデックス３２（図面上の破線）との交点に関して点対称となる。また、系列Ｙの自己相関関数と絶対値を図１０にプロットする。図９において、上段は実部、下段は虚部である。図１０において、上段に自己相関、下段に振幅を表示する。図１０によれば、ＰＡＰＲが低く、自己相関がインパルス状となっており、図４と比較して同等の結果が得られる。図１０では、既知シンボルＹの実効値は０.１１０５であり、振幅最大値は０.１９２８であるため、ＰＡＰＲは
２０ｌｏｇ１０（０.１９２８／０.１１０５）＝４.８３５［ｄＢ］
となる。

上記の系列Ｙを係数として用いるマッチトフィルタは、係数絶対値が等しい部分をまとめて１つの乗算器で実現できる。これについて、図１１を参照して説明する。図１１において、マッチトフィルタ２２０は、（Ｎ−２）段に直列接続された遅延回路２２１と、共役回路２２２を介してシンボルＹ［ｋ］（ｋ＝１、…、Ｎ／２）を入力されるＮ／２台の乗算回路２２３と、乗算回路２２３の出力を加算する加算回路２２４と、加算回路２２４の出力の絶対値を演算する絶対値回路２２５と、対称関係にある受信信号ＳＲを加算／減算する加算回路２２６とから構成される。加算回路２２６により加算／減算された受信信号ＳＲは、クロック毎に、それぞれ乗算回路２２３に出力され、シンボルＹ［ｋ］と乗算される。絶対値回路２２５は、図示しない閾値との比較により、検出したパタンマッチを外部に出力する。なお、図１１のｎは、フレームの番号であり、これまでの説明では、ｎ＝０と考えてよい。

図１１のマッチトフィルタ２２０の乗算回路数は、図１の半分である。よって、このマッチトフィルタ２２０を搭載したＯＦＤＭ受信機２００は、図１のマッチトフィルタを搭載した受信機と比較して、ハードウェア量を削減することが可能である。

データ巡回型マッチトフィルタのブロック図である。 Ｌ＝５０、Ｍ＝３、Ｎ＝６４に選んだ場合のＣ［ｋ］をプロットしたグラフである。 配列Ｘを逆ＦＦＴして得た系列Ｙである。 系列Ｙの自己相関関数と振幅である。 ＯＦＤＭ送信機の機能ブロック図である。 フレームフォーマットを説明する図である。 ＯＦＤＭ受信機の機能ブロック図である。 Ｌ＝５０、Ｍ＝３、Ｎ＝６４に選んだ場合のＣ［ｋ］をプロットしたグラフである。 配列Ｘを逆ＦＦＴして得た系列Ｙである。 系列Ｙの自己相関関数と振幅である。 マッチトフィルタのブロック図である。 〔符号の説明〕

符号の説明

１００…ＯＦＤＭ送信機、１１０…シリアル／パラレル変換部、１２０…セレクタ部、１３０…ゼロ挿入部、１４０…逆ＦＦＴ部、１５０…ＣＰ（サイクリックプレフィックス）付加部、１６０…パラレル／シリアル変換部、２００…ＯＦＤＭ受信機、２１０…シリアル／パラレル変換部、２２０…マッチトフィルタ、２２１…遅延回路、２２２…共役回路、２２３…乗算回路、２２４…加算回路、２２５…絶対値回路、２２６…加算回路、２３０…ＣＰ（サイクリックプレフィックス）除去部、２４０…ＦＦＴ部、２５０…ゼロ除去部、２６０…等化部、２７０…パラレル／シリアル変換回路、３００…送信信号フォーマット、４００…マッチトフィルタ、４０１…遅延回路、４０２…共役回路、４０３…乗算回路、４０４…加算回路、４０５…絶対値回路。

Claims (3)

1. 受信信号と既知シンボルとの相関を計算し、絶対値を出力するマッチトフィルタにおいて、
   Ｎを２のべき乗数として（Ｎ−２）段に直列接続された遅延回路と、共役回路を介してシンボルＹ［ｋ］（ｋ＝１、…、Ｎ／２）を入力されるＮ／２台の乗算回路と、これらの乗算回路の出力を加算する第１の加算回路と、この第１の加算回路の出力の絶対値を演算する絶対値回路と、前記遅延回路により遅延され、前半と後半とで対称関係にあるべき前記受信信号の前半部から対応する後半部を減算する（Ｎ／２−１）台の第２の加算回路とから構成され、
   前記乗算回路は、前記第２の加算回路により減算された受信信号について、クロック毎に、前記シンボルＹ［ｋ］と乗算し、
   シンボルＹ［ｉ］（ｉ＝１、…、Ｎ−１）は、対称性を有することを特徴とするマッチトフィルタ。
2. 請求項１に記載のマッチトフィルタであって、
   前記シンボルＹ［ｉ］は、Ｌを偶数、Ｍを前記Ｌと互いに素な整数として、
   Ｃ［ｋ］＝ｅｘｐ［ｊ＊π＊Ｍ／Ｌ＊（ｋ＋０.５）＾２］（ｋ＝０、１、…、Ｌ−１）について、サイズがＮとなるように、先頭にゼロを１つおよび中央にゼロを（Ｎ−Ｌ−１）だけ挿入して求めた
   Ｘ＝［０、Ｃ［Ｎ／２］、Ｃ［Ｎ／２＋１］、…、Ｃ［Ｎ−１］、０、０、…、０、Ｃ［０］、Ｃ［１］、…、Ｃ［Ｎ／２−１］］を、逆ＦＦＴして得ることを特徴とするマッチトフィルタ。
3. マッチトフィルタと、受信信号を前記マッチトフィルタが検出したタイミングでシリアル−パラレル変換するシリアル−パラレル変換回路と、パラレル信号からサイクリックプレフィックスを除去するサイクリックプレフィックス除去回路と、前記サイクリックプレフィックス除去回路の出力をフーリエ変換する高速フーリエ変換回路と、前記高速フーリエ変換回路の出力から不要なゼロを削除するゼロ除去回路と、前記ゼロ除去回路の出力をパラレル−シリアル変換するパラレル−シリアル変換回路とから構成される受信機において、
   前記マッチトフィルタは、Ｎを２のべき乗数として（Ｎ−２）段に直列接続された遅延回路と、共役回路を介してシンボルＹ［ｋ］（ｋ＝１、…、Ｎ／２）を入力される（Ｎ／２−１）台の乗算回路と、これらの乗算回路の出力を加算する第１の加算回路と、この第１の加算回路の出力の絶対値を演算する絶対値回路と、前記遅延回路により遅延され、前半と後半とで対称関係にあるべき前記受信信号の前半部から対応する後半部を減算するＮ／２台の第２の加算回路とから構成され、
   前記乗算回路は、前記第２の加算回路により減算された受信信号について、クロック毎に、前記シンボルＹ［ｋ］と乗算し、
   シンボルＹ［ｉ］（ｉ＝１、…、Ｎ−１）は、対称性を有することを特徴とする受信機。

Images