JP4926380B2 - 集積回路装置及び電気的組立体 - Google Patents

集積回路装置及び電気的組立体 Download PDF

Info

Publication number
JP4926380B2
JP4926380B2 JP2004093393A JP2004093393A JP4926380B2 JP 4926380 B2 JP4926380 B2 JP 4926380B2 JP 2004093393 A JP2004093393 A JP 2004093393A JP 2004093393 A JP2004093393 A JP 2004093393A JP 4926380 B2 JP4926380 B2 JP 4926380B2
Authority
JP
Japan
Prior art keywords
integrated circuit
exposed
die
integrated
circuit die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004093393A
Other languages
English (en)
Other versions
JP2004297071A (ja
Inventor
エム． チュウ アンソニー
マイケル シーゲル ハリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
STMicroelectronics lnc USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics lnc USA filed Critical STMicroelectronics lnc USA
Publication of JP2004297071A publication Critical patent/JP2004297071A/ja
Application granted granted Critical
Publication of JP4926380B2 publication Critical patent/JP4926380B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/4848—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Credit Cards Or The Like (AREA)

Description

本発明は、大略、集積回路（ＩＣ）パッケージに関するものであって、更に詳細には、露出されている上側及び下側ＩＣダイ表面及び該上側及び下側ＩＣダイ表面の一方又は両方の上に装着されている補助アタッチメントを具備しているＩＣ装置に関するものである。
集積回路（ＩＣ）パッケージの寸法は継続的に減少しており、且つＩＣパッケージにおける回路集積化の複雑性及びレベルは継続して増加している。このことは、特に、ｓｙｓｔｅｍ−ｏｎ−ａ−ｃｈｉｐ（ＳｏＣ）装置の場合に言えることであって、その場合には、全てではないにしても電子的装置の殆どが単一の集積回路ダイ上に集積化されている。従って、例えば携帯電話、ネットワークインターフェースカード（ＮＩＣ）、通信バス等の比較的複雑な装置は、現在のところ、単一の集積回路又は、多分、単に数個の集積回路として実現されている。
多くの集積回路（ＩＣ）装置はＩＣチップ全体を保護パッケージ内に収容するものではない。例えば、Ｔｏｕｃｈ−ｃｈｉｐ（商標）装置（エスティーマイクロエレクトロニクス、インコーポレイテッドによって製造されている）等の指紋読取器において使用されているＩＣセンサーチップは指紋を読取るためのセンサーアレイを使用している。適切に動作するために、該センサーアレイはユーザの指を受取るために少なくとも部分的に露出されていなければならない。集積回路の表面が露出されているその他のタイプのＩＣパッケージは化学及び圧力センサーである。光学的センサーはレンズ要素によってカバーされる場合がある。ＩＣダイの表面上の感光性要素は光を検知するために露出されたままである。より一般的には、ＩＣダイ上のテスト点をプローブすることが可能であるように、ＩＣダイの表面の少なくとも一部を露出させたままにすることが多くの適用例において有用である。一方、ＩＣパッケージの製造業者ではなくエンドユーザによって選択されたＩＣダイの表面上の点に対して電気的接続を形成することによりＩＣ装置のエンドユーザがＩＣパッケージをより大型のシステム内に組込むことが可能であるように、ＩＣダイ表面の少なくとも一部を露出させたままとすることが有用である場合がある。
これらのタイプの装置の場合には、ＩＣダイの端部及び配線は保護されているが、表面又はＩＣダイ上のセンサーアレイ及び／又はテスト点は完全に露出されたままであるような態様でＩＣダイをパッケージすることが必要である。パッケージングは、通常、何等かの種類のモールディングプロセスを使用して達成される。然しながら、このプロセスは、ＩＣセンサー上に成形用のバリが形成されることを防止することの必要性によって及びダイ厚さ及びダイのチルトにおける変動を補償することの必要性により一層困難なものとされている。露出されているＩＣセンサー表面は脆性であり且つ製造プロセス及び現場において損傷を受けることがないように注意深く取扱わねばならない。
又、これらのセンサーは、通常、指紋をチェックするための携帯電話、体液の組成をチェックするためのポータブルな血糖値メーター、又は写真を撮るためのウエブカメラ等のハンドヘルド型装置内に組み込まれる。これらのセンサーのパッケージングは非常に効率的なものでければならず、従来の表面装着（半田付け）処理を使用してハンドヘルド型システム内に組込むのにセンサーを非常に適したものとするものでなければならない。可及的に最も小さなパッケージは、パッケージングなしでのシリコンセンサー自身である。然しながら、これらは表面装着処理と適合性があるものではない。デュアルインパッケージ（ＤＩＰ）又はクワッドフラットパック（ＱＦＰ）等の標準のパッケージは、それらのリードのために装着面積を増加させる。例えばＢＧＡ等のその他のパッケージはセンサーに対して過剰な量の付加的な厚さを付加させる。
従って、少なくとも部分的に露出されている集積回路ダイ表面を包含しているＩＣセンサーのパッケージングを改善することの必要性が存在している。
本発明は、以上の点に鑑みなされたものであって、上述した如き従来技術の欠点を解消し、改良した集積回路（ＩＣ）パッケージを提供することを目的とする。本発明の別の目的とするところは、少なくとも部分的に露出されている集積回路ダイ表面を包含しているＩＣ装置のパッケージングを改善することである。
本発明の好適実施例によれば、（１）第一表面と、該第一表面とは反対側の第二表面と、該第一表面及び該第二表面の間に延在している側壁とを具備している集積回路（ＩＣ）ダイ、（２）該ＩＣダイを支持するための集積回路（ＩＣ）パッケージであって、ＩＣダイ第一表面の少なくとも一部及びＩＣダイ第二表面の少なくとも一部が露出されているようにＩＣダイの側壁のうちの少なくとも１つへ取付けられているＩＣパッケージ、（３）ＩＣダイ第一表面の露出部分及びＩＣダイ第二表面の露出部分のうちの少なくとも１つへ取付けられている少なくとも１個の補助コンポーネント、を有している集積回路（ＩＣ）装置が提供される。
本発明の１実施例によれば、該少なくとも１個の補助コンポーネントが、ＩＣダイ第一表面上の露出されている回路接続点へ取付けられている第一補助コンポーネントの第一表面上の露出されている回路接続点を具備している第一補助コンポーネントを有している。
本発明の別の実施例によれば、該少なくとも１個の補助コンポーネントは、ＩＣダイ第二表面上の露出されている回路接続点へ取付けられている第二補助コンポーネントの第一表面上の露出されている回路接続点を具備している第二補助コンポーネントを有している。
本発明の更に別の実施例によれば、該少なくとも補助コンポーネントは、ＩＣダイ第一表面の露出部分及びＩＣダイ第二表面の露出部分のうちの少なくとも１つへ着脱自在に取付けられている。
本明細書において本発明の原理を説明するために使用する種々の実施例及び以下に説明する図１乃至１１は単に例示的なものであって本発明の技術的な範囲を制限するような態様で解釈されるべきものではない。当業者によって理解されるように、本発明の原理は任意の適宜構成された集積回路装置において実現することが可能なものである。
注意すべきことであるが、図１−１１における物体の寸法及び厚さは寸法通りのものではない。図１−１１は、主に、物体の相対的な位置関係を示すことを意図して描かれている。更に、「上側表面」及び「下側表面」という用語は図１−１１に示した装置の位置に関して便宜的に使用しているものである。「上側表面」及び「下側表面」という用語は本発明の技術的範囲を制限するために絶対的な用語の意味として解釈されるべきものではない。当業者により理解されるように、図１−１１に示した装置は反転させるか又は片側に傾斜させることが可能であり、その場合には下側表面及び上側表面の意味が異なるものとなる。より詳細には、「第一表面」及び「第二表面」という用語は、ＩＣダイ、及びＩＣパッケージ又はその他の装置の両側の間を区別するために使用することが可能なものである。
更に、当業者によって理解されるように、本発明の原理によれば、補助コンポーネントは能動的コンポーネントを包含する集積回路ダイのみならず、例えばセンサー等の完全に受動的な電気的コンポーネントに取付けることも可能である。従って、本発明の技術的範囲を画定する目的のためには、「集積回路」、「集積回路装置」、「集積回路ダイ」、「集積回路パッケージ」等の用語は、従来の集積回路のみならず、補助アタッチメントコンポーネントを装着することが可能な任意の電気的コンポーネントを包含するものとして定義されるべきものである。
図１Ａは本発明の原理に基づいてその上に補助アタッチメントコンポーネントを装着させることが可能な集積回路（ＩＣ）装置１９０を製造するための装置の断面図である。ＩＣ装置１９０は、集積回路（ＩＣ）パッケージ１５０を有しており、それは集積回路（ＩＣ）ダイ１０５を支持し且つ保護する。ＩＣダイ１０５は、本発明の原理に基づいて、露出されている上側表面及び下側表面を具備している。ＩＣパッケージ１５０を製造するために従来のモールディング技術を使用することが可能である。
最初に、低粘着性ダイ取付化合物又は適宜の接着剤を使用してＩＣダイ１０５を一時的に担体１１０上に装着させる。図１Ａにおいて概略的に１１５で示した電気的接続部がＩＣダイ１０５の表面上のコンタクトと担体１１０の表面との間に付加させる。電気的接続部１１５については後により詳細に説明する。
担体１１０は紙、ポリマー膜、プリント回路基板（ＰＣＢ）上の金属等を包含する多様な物質から構成することが可能である。これらの物質は、図３に示したダイ及び／又は金属パッド３２０の一時的な接合を容易化させるために低粘着性接着剤又は膜でコーティングすることが可能である。担体１１０の表面積の殆どは、ＩＣパッケージ１５０の本体を構成するために使用するモールディング化合物に対して及びダイ取付化合物に対して低い接着性を示す。
ＩＣパッケージ１５０の本体はモールドブロック１２５、可動インサートブロック１３０、スプリング１３５によって構成されている。モールドブロック１２５及び可動インサートブロック１３０の下側表面は、クッション用保護層を与えるソフト膜１２０によってＩＣダイ１０５及び担体１１０の上側表面から分離されている。ソフト膜１２０は、最初は、真空圧力によってモールドブロック１２５及び可動ブロック１３０の下側表面に対して封止させることが可能である。
ソフト膜１２０がモールドブロック１２５及び可動ブロック１３０の下側表面上の所定位置にされると、モールドブロック１２５及び可動ブロック１３０はＩＣダイ１０５及び担体１１０に対して押し下げられ、それによりキャビティ１４０を形成する。担体１１０は、その下側表面１１０が底部モールドブロック（不図示）又はその他の支持表面（不図示）により支持されている。ソフト膜１２０はＩＣダイ１０５及び担体１１０の表面に対してシールを形成し、モールド用化合物がキャビティ１４０から漏れ出すことを防止するか、又は露出されたままとされるべきＩＣダイ１０５の上側表面の部分と接触することを防止する。
モールド用化合物をキャビティ１４０内に注入し且つ硬化させた後に、ソフト膜１２０、モールドブロック１２５、可動ブロック１３０を除去し且つ担体１１０をＩＣダイ１０５及びＩＣパッケージ１５０の底部表面から除去し、それにより最終的な製品とさせる。図１Ｂは上述した図１Ａの装置及び方法により製造された完成された集積回路（ＩＣ）装置１９０の断面図である。ＩＣパッケージ１５０内の電気的接続部１１５は図１Ｂを説明する上での説明の便宜上省略してある。図１Ｂが示すように、ＩＣダイ１０５の上側表面１０５ａ及び下側表面１０５ｂは今のところ露出されている。ＩＣパッケージ１５０を形成するモールド用化合物はＩＣダイ１０５の側部表面１０５ｃ及びＩＣダイ１０５の上側表面１０５ａの外側周辺部（即ち、周辺部分）へ接着する。ＩＣパッケージ１５０の下側表面１５０ｂはＩＣダイ１０５の下側表面１０５ｂと実質的に同一の面内に存在している。ＩＣパッケージ１５０の内側側壁１５０ｃ、外側側壁１５０ｄ、上側表面１５０ａはＩＣダイ１０５の上側表面１０５ａの周りにバスタブ状の構成体を形成している。
図１Ｃはプリント回路基板（ＰＣＢ）１９９上に装着した完成した集積回路（ＩＣ）装置１９０Ａ及び１９０Ｂの側面図である。減少させたパッケージの厚さがＩＣ装置１９０Ａ及び１９０Ｂに減少させたプロファイルを与えている。低プロファイル条件を満足させるために、パッケージの厚さは接続部１１５の高さへ減少させることが可能である。更に、下側表面１０５ｂとＰＣＢ１９９の表面との間の直接接触が、優れた熱散逸及び接地特性を与える。
図２Ａは上述した図１Ａに示した装置により製造された完成した集積回路（ＩＣ）装置１９０の底面図である。電気的接続部１１５の下側表面２００がＩＣパッケージ１５０の下側表面１５０ｂ上の種々の点において見えている。ＩＣダイ１０５の下側表面１０５ｂの全てが露出されている。
図２Ｂは上述した図１Ａに示した装置によって製造された完成された集積回路（ＩＣ）装置１９０の平面図である。ＩＣパッケージ１５０の外側側壁１５０ｄ、内側側壁１５０ｃ、上側表面１５０ａが見えている。ＩＣダイ１０５の上側表面１０５ａの一部のみが露出されている。
ＩＣダイ１０５の上側表面１０５ａ及び下側表面１０５ｂが露出されているので、例えば、上側表面１０５ａ又は下側表面１０５ｂが感光性要素を包含している場合には、光学的センサーとしてＩＣ装置１９０を使用することが可能である。一方、ＩＣダイ１０５の上側表面１０５ａ上にタッチアレイが配設されている場合には、ＩＣ装置１９０をタッチセンサーとして使用することが可能である。又、ＩＣダイ１０５の上側表面１０５ａ及び下側表面１０５ｂ上のテスト点をプローブすることが可能であり、又はエンドユーザは、ＩＣダイ１０５の上側表面１０５ａ及び下側表面１０５ｂ上の点へ付加的な配線リードを接続させることが可能である。
更に、ヒートシンク及び／又は金属接地プレーン装置をＩＣダイ１０５の下側表面１０５ｂへ直接的に取付けることが可能である。このことは、本発明の特に有益的な特徴である。図１Ｃに示したように、ＩＣ装置１９０と同様に構成した多数のＩＣ装置（例えば、１９０Ａ、１９０Ｂ）を、露出されている電気的コンタクト及び熱的ビアを包含するプリント回路基板（ＰＣＢ）１９９上に直接的に装着させることが可能である。このような形態は、幅狭のプロファイルを有するものとなり、且つＩＣ装置を密集させることが可能である。
図３は本発明の１実施例に基づく図１Ｂにおける集積回路（ＩＣ）パッケージ１５０における例示的な電気的接続部１１５の拡大した断面図である。この拡大した図は図１Ｂにおいて、境界Ａ１から境界Ａ２へ延在している。担体１１０は未だに所定の場所にある。
電気的接続部１１５は、ＩＣダイ１０５の上側表面１０５Ａ上のコンタクト点とＩＣパッケージ１５０の下側表面１０５ｂ上の外部コンタクトパッドとの間に接続を形成するための任意の従来のワイヤボンディング技術を使用することが可能である。例示的実施例においては、電気的接続部１１５は、予め位置させた金属パッド３２０へ接続させるために金属ボール３０５、金属ボール３１０、配線３１５を形成するためにスティッチ・アンド・ボール（ｓｔｉｔｃｈ ａｎｄ ｂａｌｌ）技術を使用することが可能である。金属パッド３２０が、膜へ付与したアップリケ、選択的メッキ等を包含する任意の公知の技術により担体１１０へ一時的に付着される。モールド化合物が注入される場合には、モールド化合物が金属ボール３０５、金属ボール３１０、配線３１５を取り囲み且つ、該モールド化合物が硬化する場合に、それらを所定位置にロックする。
注意すべきことであるが、金属パッド３２０は、担体１１０が除去される場合にＩＣパッケージ１５０内において所定位置に残存するか、又は担体１１０が除去される場合にＩＣパッケージ１５０から除去することが可能である。これら２つの異なる形態は、
１）ＩＣパッケージ１５０の金属パッド３２０とモールド用化合物、
との間、及び／又は金属パッド３２０とボール３１０との間の機械的、化学的又は冶金的接合力の相対的強度、及び
２）金属パッド３２０の下側表面と担体１１０の上側表面との間のインターフェース、
を制御することにより選択することが可能である。
図４は本発明の別の実施例に基づく集積回路（ＩＣ）パッケージ１５０内の例示的な電気的接続部１１５の拡大断面図である。ＩＣパッケージ１５０の金属パッド３２０とモールド用化合物との間のインターフェースが金属パッド３２０の下側表面と担体１１０の上側表面との間のインターフェースよりも一層強い場合には、金属パッド３２０は、担体１１０を除去した場合に、ＩＣパッケージ１５０の内側に残存する。金属パッド３２０の底部表面は図２Ａに示した下側表面２００となる。次いで、金属パッド３２０の下側表面上に半田ボール４００を形成するために従来の方法を使用することが可能である。
これらインターフェースの間の相対的な接着強度は、ワイヤボンディングパラメータ（例えば、力、エネルギ、時間）を変化させることにより、及び金属パッド３２０上のメッキのタイプ及び量を変化させることにより、当該技術分野において一般的に公知の如くに制御することが可能である。
図５は本発明の更に別の実施例に基づく集積回路（ＩＣ）パッケージ１５０内の例示的な電気的接続部１１５の拡大断面図である。金属パッド３２０の下側表面と担体１１０の上側表面との間のインターフェースが金属パッド３２０とＩＣパッケージ１５０のモールド用化合物との間のインターフェースよりも一層強い場合には、担体１００が除去される場合に金属パッド３２０はＩＣパッケージ１５０から除去される。これにより、ＩＣパッケージ１５０の下側表面１５０ｂ内に凹所が残される。従って、金属ボール３１０の下側表面は図２Ａに示した下側表面２００となる。次いで、金属パッド３２０の下側表面上に半田ボール５００を形成するために従来の方法を使用することが可能である。
図６は本発明の更に別の実施例に基づく図１Ｂに示した集積回路（ＩＣ）パッケージにおける例示的な電気的接続部の拡大断面図である。図６は、金属パッド３２０の形状が修正されており且つ金属ボール３１０が省略されているという点において図３と異なっている。金属ボール３１０は厳格に必要とされるものではなく、従ってワイヤ即ち配線３１５が金属パッド６２０の上側表面へ直接的にボンドされている。金属パッド３２０は、金属パッド６２０によって置換されており、金属パッド６２０は台形断面積を有している。台形断面積は、所望される場合に、担体１１０によりＩＣパッケージ１５０から金属パッド６２０を除去することをより容易なものとさせる。
図７は本発明の更に別の実施例に基づく図１Ｂに示した集積回路（ＩＣ）パッケージにおける例示的な電気的接続部の拡大断面図である。図７は、金属パッド７２０が反転されているという点において図６と異なっている。金属パッド７２０は金属パッド７２０と同様の台形断面積を有している。然しながら、この場合には、台形のより幅広のベースがＩＣパッケージ１５０内に存在するので、硬化されたモールド用化合物は、担体１１０が除去される場合に、金属パッド７２０が引き剥がされることを防止する。
図８は本発明の更に別の実施例に基づく集積回路（ＩＣ）パッケージ１５０内の例示的な電気的接続部１１５の拡大断面図である。図８において、電気的接続部を形成するために中間基板（即ち介在物）８０５が使用されている。担体１１０は、ワイヤ即ち配線３１５がコンタクトパッド８１０へ接合される間且つモールディングプロセス期間中に中間基板８０５を所定位置に保持する。担体１１０を除去した後に、中間基板８０５の下側表面が露出され、それはコンタクトパッド８１５を包含している。中間基板８０５の下側表面は、ＩＣダイ１０５の下側表面１０５ｂと実質的に同一面内に存在している。
中間基板８０５は有機ラミネート（ＰＣボード）、ポリイミドテープ、又はセラミックを包含する幾つかの標準のパッケージング構成のうちの任意の１つとすることが可能である。内部的には、中間基板８０５はスルーホール、金属ビア等によってコンタクトパット８１０とコンタクトパッド８１５とを接続させる１つ又はそれ以上の導電層上の導電性経路（典型的に金属）を包含している。コンタクトパッド８１５は図４において上に説明したように半田ボールを受取ることが可能である。
ＩＣダイ１０５の露出されている上側表面１０５ａ又は露出されている下側表面１０５ｂ又はその両方の上に直接的に補助コンポーネントを装着させるか又は取付けることにより集積回路装置１９０の機能性及び多様性を改善することが可能である。例えば、フリップチップ等の２番目の集積回路を半田ボールからなるアレイにより上側表面１０５ａ（又は下側表面１０５ｂ）へ取付けることが可能である。同様に、半田付け又は何等かのその他の手段により別のセンサー要素（例えば、容量性化学的、マイクロチャンネル、等）を下側表面１０５ｂ（又は上側表面１０５ａ）へ取付けることが可能である。従って、２個の集積回路を互いに積層させることが可能であり且つ各集積回路の露出表面上のコンタクト点間に直接的に電気的接続部を形成することが可能である。
図９は、本発明の例示的実施例に基づいてＩＣダイ１０５の上側表面１０５ａ上に装着されている補助コンポーネント９０５を具備するＩＣパッケージ１５０及びＩＣダイ１０５を有する集積回路装置９００の断面図である。補助コンポーネント９０５は上側表面９０５ａと下側表面９０５ｂとを有している。本発明の第一の例示的実施例によれば、補助コンポーネント９０５は、例えば、上側表面９０５ａ上に露出されているテスト点を具備しており且つ下側表面９０５ｂ上に露出されている回路接続点を具備している集積回路ダイとすることが可能である。本発明の別の実施例によれば、補助コンポーネント９０５はセンサー要素（例えば、容量性化学的、マイクロチャンネル等）とすることが可能である。
補助コンポーネント９０５は、半田ボール９１０によってＩＣダイ１０５へ取付けられる。各半田ボール９１０は補助コンポーネント９０５の下側表面９０５ｂ上の露出されている回路接続点をＩＣダイ１０５の上側表面１０５ａ上の対応する露出されている回路接続点へ接続させる。従って、２個の集積回路、即ちＩＣダイ１０５及び補助コンポーネント９０５を、ワイヤ即ち配線の必要性なしに電気的に結合させることが可能である。
半田ボールの形態において使用する半田に加えて、その他の接続手段を使用することも可能である。例えば、導電性エポキシ、Ｚ軸ポリマー及び接着剤、化学的に活性化した共有結合、金属対金属拡散結合、及び溶接及び全ての市販されているボンディングプロセス等がある。これらのボンディング方法はダイを補助コンポーネントへ結合させる手段として作用する。
図１０は本発明の例示的実施例に基づいてＩＣダイ１０５の下側表面１０５ｂ上に装着されている補助コンポーネント１００５を具備するＩＣパッケージ１５０及びＩＣダイ１０５を有している集積回路装置１０００の断面図である。補助コンポーネント１００５は、上側表面１００５ａと下側表面１００５ｂとを有している。本発明の１番目の例示的実施例によれば、補助コンポーネント１００５は、例えば、下側表面１０００５ｂ上に露出されているテスト点を具備しており且つ上側表面１００５ｂ上に露出されている回路接続点を具備している集積回路ダイとすることが可能である。本発明の別の実施例によれば、補助コンポーネント１００５は、センサー要素（例えば、容量性、化学的、マイクロチャンネル等）とすることが可能である。
図示例においては、ＩＣダイ１０５は、ＩＣダイ１０５のシリコンを貫通する例えば例示的なビア１０３１及び１０３２等の複数個のビアを具備している。同様に、補助コンポーネント１００５は、補助コンポーネント１００５の本体（シリコン又はその他の物質）を貫通する例えば例示的なビア１０２１及び１０２２等の複数個のビアを具備している。補助コンポーネント１００５は隆起させた金属コンタクトパッド１０１０によりＩＣダイ１０５へ取付けられている。各金属コンタクトパッド１０１０は、補助コンポーネント１００５の上側表面１００５ａ上の露出されている回路接続点をＩＣダイ１０５の下側表面１０５ｂ上の対応する露出されている回路接続点へ接続させる。
当業者により理解されるように、本発明の別の実施例においては、補助コンポーネント９０５及び補助コンポーネント１００５は、両方共、同時にＩＣダイ１０５の両側に取付けることが可能である。又、補助コンポーネント９０５及び補助コンポーネント１００５のいずれか一方又は両方がＩＣダイ１０５に対して永久的に取付けられるのではなく着脱自在に取付けることが可能であるように取付手段を容易に修正することが可能である。
図１１はプリント回路基板（ＰＣＢ）１１１０上に装着されており図１０に示したようなＩＣダイ１０５と、ＩＣパッケージ１５０と、補助コンポーネント１００５とを有する集積回路組立体１０００の断面図である。プリント回路基板１１１０における開口は、集積回路ダイ１０５の下側表面上に装着されている補助コンポーネント１００５へのアクセスを与えるために設けられている。プリント回路基板１１１０の下側表面は、平坦状の表面を維持するために、補助コンポーネント１００５の下側表面と同一の面内とさせることが可能である。
上述したように、補助コンポーネントは、能動的コンポーネントを包含する集積回路ダイのみではなく、センサー等の完全に受動的な電気的コンポーネントへ取付けることも可能である。従って、補助コンポーネントは、能動的集積回路、予めパッケージングしたＩＣ（例えば、クワッドフラットリード無しパッケージ）、又は抵抗又はコンデンサアレイ等の受動的コンポーネントとすることが可能である。更に、集積回路ダイ１０５は、センサーアレイとすることが可能であり、且つ補助コンポーネントは能動的集積回路とすることが可能である。
以上、本発明の具体的実施の態様について詳細に説明したが、本発明は、これら具体例にのみ制限されるべきものではなく、本発明の技術的範囲を逸脱することなしに種々の変形が可能であることは勿論である。
本発明の原理に基づく集積回路（ＩＣ）を製造するための装置の概略断面図。 図１Ａに示した装置により製造された完成した集積回路（ＩＣ）装置の概略断面図。 プリント回路基板（ＰＣＢ）上に装着した完成した集積回路（ＩＣ）装置の概略側面図。 図１Ａに示した装置により製造された完成した集積回路（ＩＣ）装置の概略底面図。 図１Ａに示した装置により製造された完成した集積回路（ＩＣ）装置の概略平面図 本発明の１実施例に基づく図１Ｂに示した集積回路（ＩＣ）パッケージにおける例示的な電気的接続部の概略拡大断面図。 本発明の別の実施例に基づく図１Ｂに示した集積回路（ＩＣ）パッケージにおける例示的な電気的接続部の概略拡大断面図。 本発明の更に別の実施例に基づく図１Ｂに示した集積回路（ＩＣ）パッケージにおける例示的な電気的接続部の概略拡大断面図。 本発明の更に別の実施例に基づく図１Ｂに示した集積回路（ＩＣ）パッケージにおける例示的な電気的接続部の概略拡大断面図。 本発明の更に別の実施例に基づく図１Ｂに示した集積回路（ＩＣ）パッケージにおける例示的な電気的接続部の概略拡大断面図。 本発明の更に別の実施例に基づく図１Ｂにおける集積回路（ＩＣ）パッケージ内の例示的な電気的接続部の概略拡大断面図。 本発明の例示的実施例に基づくＩＣパッケージの上側表面上に装着されている補助取付コンポーネントを具備する図１Ｂに示した集積回路（ＩＣ）パッケージの概略断面図。 本発明の例示的実施例に基づくＩＣパッケージの下側表面上に装着されている補助取付コンポーネントを具備する図１Ｂに示した集積回路（ＩＣ）パッケージの概略断面図。 補助取付コンポーネントを収容するための刻切部を具備するプリント回路基板上に装着した図１０に示した集積回路（ＩＣ）パッケージ及び補助取付コンポーネントの概略断面図。
符号の説明
１０５ 集積回路（ＩＣ）ダイ
１１０ 担体
１１５ 電気的接続部
１２０ ソフト膜
１２５ モールドブロック
１３０ 可動ブロック
１４０ キャビティ
１５０ 集積回路（ＩＣ）パッケージ
１９０ 集積回路（ＩＣ）装置

Claims (19)

  1. 集積回路装置において、
    第一表面と、前記第一表面の反対側の第二表面と、前記第一表面及び前記第二表面の間に延在する側壁とを具備している集積回路ダイ、
    前記集積回路ダイを支持するための集積回路パッケージであって、前記集積回路ダイ第一表面の少なくとも一部及び前記集積回路ダイ第二表面の少なくとも一部が露出されるように前記集積回路ダイの前記側壁のうちの少なくとも１つへ取付けられている集積回路パッケージ、
    前記集積回路ダイ第一表面の前記露出部分及び前記集積回路ダイ第二表面の前記露出部分のうちの少なくとも１つへ取付けられている少なくとも１個の補助コンポーネント、
    を有しており、
    前記集積回路パッケージが第一表面と、前記集積回路パッケージ第一表面と反対側の第二表面とを具備しており、且つ前記集積回路パッケージ第二表面が前記集積回路ダイ第二表面と実質的に同一面内に存在しており、
    前記集積回路パッケージの第一部分が前記集積回路ダイ第一表面の周辺部分の少なくとも一部へ取付けられており且つそれを被覆しており、
    前記集積回路パッケージが前記集積回路ダイ第一表面の前記周辺部分上の第一コンタクトパッドと前記集積回路パッケージ第二表面上に露出されている第二コンタクトパッドと前記第一及び第二コンタクトパッド間に延在している配線とからなる少なくとも１個の電気的接続部を取り囲んでおり、
    前記第二コンタクトパッドが金属ボールと金属パッドとから構成されているか又は前記集積回路パッケージ第二表面に対して垂直方向に切断した場合に台形断面積を有している、
    ことを特徴とする集積回路装置。
  2. 請求項１において、前記第二コンタクトパッドの露出表面が集積回路ダイ第二表面と実質的に同一面内に存在していることを特徴とする集積回路装置。
  3. 請求項１において、前記集積回路ダイ第二表面の実質的に全てが露出されていることを特徴とする集積回路装置。
  4. 請求項１において、前記少なくとも１個の補助コンポーネントが、前記集積回路ダイ第一表面上の露出されている回路接続点へ取付けられている第一補助コンポーネントの第一表面上の露出されている回路接続点を具備している第一補助コンポーネントを有していることを特徴とする集積回路装置。
  5. 請求項４において、前記少なくとも１個の補助コンポーネントが、前記集積回路ダイ第二表面上の露出されている回路接続点へ取付けられている第二補助コンポーネントの第一表面上の露出されている回路接続点を具備している第二補助コンポーネントを有していることを特徴とする集積回路装置。
  6. 請求項１において、前記少なくとも１個の補助コンポーネントが、前記集積回路ダイ第一表面の前記露出部分及び前記集積回路ダイ第二表面の前記露出部分のうちの少なくとも１つへ着脱自在に取付けられていることを特徴とする集積回路装置。
  7. 電気的組立体において、
    プリント回路基板の第一表面上に配設されている複数個の集積回路装置を具備しているプリント回路基板、
    を有しており、前記集積回路装置のうちの少なくとも１つが、
    第一表面と、前記第一表面と反対側の第二表面と、前記第一表面及び前記第二表面の間に延在している側壁とを具備している集積回路ダイ、
    前記集積回路ダイを支持する集積回路パッケージであって、前記集積回路ダイ第一表面の少なくとも一部及び前記集積回路ダイ第二表面の少なくとも一部が露出されているように前記集積回路ダイの前記側壁のうちの少なくとも１つへ取付けられている集積回路パッケージ、
    前記集積回路ダイ第一表面の前記露出部分及び前記集積回路ダイ第二表面の前記露出部分のうちの少なくとも１つへ取付けられている少なくとも１個の補助コンポーネント、
    を有しており、
    前記集積回路パッケージが第一表面と前記集積回路パッケージ第一表面の反対側の第二表面とを具備しており、且つ前記集積回路パッケージ第二表面が前記集積回路ダイ第二表面と実質的に同一の面内に存在しており、
    前記集積回路パッケージの第一部分が前記集積回路ダイ第一表面の周辺部分の少なくとも一部へ取付けられており且つそれを被覆しており、
    前記集積回路パッケージが、前記集積回路ダイ第一表面の前記周辺部分上の第一コンタクトパッドと前記集積回路パッケージ第二表面上に露出されている第二コンタクトパッドと前記第一及び第二コンタクトパッド間に延在している配線とからなる少なくとも１個の電気的接続部を取り囲んでおり、
    前記第二コンタクトパッドが金属ボールと金属パッドとから構成されているか又は前記集積回路パッケージ第二表面に対して垂直方向に切断した場合に台形断面積を有している、
    ことを特徴とする電気的組立体。
  8. 請求項７において、前記第二コンタクトパッドの露出されている表面が集積回路ダイ第二表面と実質的に同一面内に存在していることを特徴とする電気的組立体。
  9. 請求項７において、前記集積回路ダイ第二表面の実質的に全てが露出されていることを特徴とする電気的組立体。
  10. 請求項７において、前記少なくとも１個の補助コンポーネントが、前記集積回路ダイ第一表面上の露出されている回路接続点に取付けられている第一補助コンポーネントの第一表面上の露出されている回路接続点を具備している第一補助コンポーネントを有していることを特徴とする電気的組立体。
  11. 請求項１０において、前記少なくとも１個の補助コンポーネントが、前記集積回路ダイ第二表面上の露出されている回路接続点へ取付けられている第二補助コンポーネントの第一表面上の露出されている回路接続点を具備している第二補助コンポーネントを有していることを特徴とする電気的組立体。
  12. 請求項７において、前記少なくとも１個の補助コンポーネントが、前記集積回路ダイ第一表面の前記露出部分及び前記集積回路ダイ第二表面の前記露出部分のうちの少なくとも１つへ着脱自在に取付けられていることを特徴とする電気的組立体。
  13. 集積回路装置において、
    第一表面と、前記第一表面とは反対側の第二表面と、前記第一表面及び前記第二表面の間に延在している側壁とを具備している集積回路ダイ、
    第一表面と、前記第一表面とは反対側の第二表面と、前記第一表面及び前記第二表面の間に延在している側壁とを具備しており、前記第二表面が前記集積回路ダイ第二表面と実質的に同一面内に存在している中間基板、
    前記集積回路ダイ及び前記中間基板を支持するための集積回路パッケージであって、前記集積回路ダイ第一表面の少なくとも一部及び前記集積回路ダイ第二表面の少なくとも一部が露出されており且つ前記中間基板第二表面の少なくとも一部が露出されているように少なくとも１個の集積回路ダイ側壁及び少なくとも１個の中間基板側壁へ取付けられている集積回路パッケージ、
    前記集積回路ダイ第一表面の前記露出部分及び前記集積回路ダイ第二表面の前記露出部分のうちの少なくとも１つへ取付けられている少なくとも１個の補助コンポーネント、
    を有しており、
    前記集積回路パッケージが、第一表面と、前記集積回路パッケージ第一表面とは反対側の第二表面とを具備しており、且つ前記集積回路パッケージ第二表面が前記集積回路ダイ第二表面と実質的に同一面内に存在しており、
    前記集積回路パッケージの第一部分が前記集積回路ダイ第一表面の周辺部分の少なくとも一部へ取付けられており且つそれを被覆しており、
    前記集積回路パッケージが、前記集積回路ダイ第一表面の前記周辺部分上のコンタクトパッドと前記中間基板第二表面上に配設されているコンタクトパッドとの間に延在している少なくとも１個の電気的接続部を取り囲んでいる、
    ことを特徴とする集積回路装置。
  14. 請求項１３において、前記中間基板第二表面上に配設されている前記コンタクトパッドの露出されている表面が集積回路ダイ第二表面と実質的に同一面内に存在していることを特徴とする集積回路装置。
  15. 請求項１４において、前記中間基板第二表面上に配設されている前記コンタクトパッドの露出されている表面が前記集積回路ダイ第二表面における凹所内に凹設されていることを特徴とする集積回路装置。
  16. 請求項１３において、前記集積回路ダイ第二表面の実質的に全てが露出されていることを特徴とする集積回路装置。
  17. 請求項１３において、前記少なくとも１個の補助コンポーネントが、前記集積回路ダイ第一表面上の露出されている回路接続点へ取付けられている第一補助コンポーネントの第一表面上の露出されている回路接続点を具備している第一補助コンポーネントを有していることを特徴とする集積回路装置。
  18. 請求項１７において、前記少なくとも１個の補助コンポーネントが、前記集積回路ダイ第二表面上の露出されている回路接続点へ取付けられている第二補助コンポーネントの第一表面上の露出されている回路接続点を具備している第二補助コンポーネントを有していることを特徴とする集積回路装置。
  19. 請求項１３において、前記少なくとも１個の補助コンポーネントが、前記集積回路ダイ第一表面の前記露出部分及び前記集積回路ダイ第二表面の前記露出部分のうちの少なくとも１つへ着脱自在に取付けられていることを特徴とする集積回路装置。
JP2004093393A 2003-03-27 2004-03-26 集積回路装置及び電気的組立体 Expired - Lifetime JP4926380B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/400207 2003-03-27
US10/400,207 US7109574B2 (en) 2002-07-26 2003-03-27 Integrated circuit package with exposed die surfaces and auxiliary attachment

Publications (2)

Publication Number Publication Date
JP2004297071A JP2004297071A (ja) 2004-10-21
JP4926380B2 true JP4926380B2 (ja) 2012-05-09

Family

ID=32850543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004093393A Expired - Lifetime JP4926380B2 (ja) 2003-03-27 2004-03-26 集積回路装置及び電気的組立体

Country Status (3)

Country Link
US (1) US7109574B2 (ja)
EP (1) EP1465244B1 (ja)
JP (1) JP4926380B2 (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6998721B2 (en) * 2002-11-08 2006-02-14 Stmicroelectronics, Inc. Stacking and encapsulation of multiple interconnected integrated circuits
US20050093135A1 (en) * 2003-10-31 2005-05-05 Wei-Chi Liu Thermal dissipating element of a chip
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
JP2008535273A (ja) * 2005-03-31 2008-08-28 スタッツ・チップパック・リミテッド 上面および下面に露出した基板表面を有する半導体積層型パッケージアセンブリ
US7354800B2 (en) 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US7288757B2 (en) 2005-09-01 2007-10-30 Micron Technology, Inc. Microelectronic imaging devices and associated methods for attaching transmissive elements
US7456088B2 (en) 2006-01-04 2008-11-25 Stats Chippac Ltd. Integrated circuit package system including stacked die
US7768125B2 (en) 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
US7750482B2 (en) 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US8704349B2 (en) 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
US7435619B2 (en) * 2006-02-14 2008-10-14 Stats Chippac Ltd. Method of fabricating a 3-D package stacking system
JP4972968B2 (ja) * 2006-03-16 2012-07-11 富士通株式会社 半導体装置及びその製造方法
US7501697B2 (en) * 2006-03-17 2009-03-10 Stats Chippac Ltd. Integrated circuit package system
US20070216033A1 (en) * 2006-03-20 2007-09-20 Corisis David J Carrierless chip package for integrated circuit devices, and methods of making same
DE102006030581B3 (de) 2006-07-03 2008-02-21 Infineon Technologies Ag Verfahren zum Herstellen eines Bauelements
TWI313943B (en) * 2006-10-24 2009-08-21 Chipmos Technologies Inc Light emitting chip package and manufacturing thereof
SG147330A1 (en) 2007-04-19 2008-11-28 Micron Technology Inc Semiconductor workpiece carriers and methods for processing semiconductor workpieces
US8124451B2 (en) 2007-09-21 2012-02-28 Stats Chippac Ltd. Integrated circuit packaging system with interposer
US8258015B2 (en) * 2008-02-22 2012-09-04 Stats Chippac Ltd. Integrated circuit package system with penetrable film adhesive
US8304869B2 (en) * 2008-08-01 2012-11-06 Stats Chippac Ltd. Fan-in interposer on lead frame for an integrated circuit package on package system
EP2154713B1 (en) * 2008-08-11 2013-01-02 Sensirion AG Method for manufacturing a sensor device with a stress relief layer
EP2192825A1 (en) * 2008-11-26 2010-06-02 Osram Gesellschaft mit Beschränkter Haftung An injection tool for encapsulating electronic circuits with light sources, and related encapsulation process
EP2224218B1 (en) * 2009-02-25 2018-11-28 Sensirion Automotive Solutions AG A sensor in a moulded package and a method for manufacturing the same
US8350381B2 (en) * 2010-04-01 2013-01-08 Infineon Technologies Ag Device and method for manufacturing a device
US8273607B2 (en) * 2010-06-18 2012-09-25 Stats Chippac Ltd. Integrated circuit packaging system with encapsulation and underfill and method of manufacture thereof
US8737080B2 (en) 2011-01-14 2014-05-27 Qualcomm Incorporated Modular surface mount package for a system on a chip
DE102011004381A1 (de) * 2011-02-18 2012-08-23 Robert Bosch Gmbh Moldmodul mit Sensorelement
EP2573804A1 (en) * 2011-09-21 2013-03-27 Nxp B.V. Integrated circuit with sensor and manufacturing method thereof
EP2709143A1 (fr) * 2012-09-18 2014-03-19 Gemalto SA Procédé de moulage pour fabriquer un boîtier électronique
US9269597B2 (en) 2013-01-23 2016-02-23 Microchip Technology Incorporated Open cavity plastic package
CN104051367A (zh) * 2014-07-01 2014-09-17 苏州晶方半导体科技股份有限公司 指纹识别芯片封装结构和封装方法
JP6231459B2 (ja) * 2014-10-29 2017-11-15 アオイ電子株式会社 半導体デバイスの製造方法
US20160360622A1 (en) * 2015-06-02 2016-12-08 Microchip Technology Incorporated Integrated Circuit With Sensor Printed In Situ
KR20170082358A (ko) * 2016-01-06 2017-07-14 하나 마이크론(주) 스마트 기기의 트랙패드 반도체 패키지 및 그 제조 방법
TWI672779B (zh) * 2016-12-28 2019-09-21 曦威科技股份有限公司 指紋辨識裝置、使用其之行動裝置以及指紋辨識裝置的製造方法
CN112549431B (zh) * 2020-11-13 2023-07-21 深圳先进技术研究院 一种用于液体产生装置中的嵌套结构的制备方法
CN112571718B (zh) * 2020-11-13 2023-06-20 深圳先进技术研究院 一种微通道阵列板的嵌套结构的制备方法和液滴产生装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604376A (en) * 1994-06-30 1997-02-18 Digital Equipment Corporation Paddleless molded plastic semiconductor chip package
JP3207738B2 (ja) * 1996-01-15 2001-09-10 株式会社東芝 樹脂封止型半導体装置及びその製造方法
JP4024335B2 (ja) * 1996-01-26 2007-12-19 ハリス コーポレイション 集積回路のダイを露出させる開口部を有する集積回路装置とその製造方法
US5891753A (en) * 1997-01-24 1999-04-06 Micron Technology, Inc. Method and apparatus for packaging flip chip bare die on printed circuit boards
GB9725571D0 (en) * 1997-12-04 1998-02-04 Philips Electronics Nv Electronic apparatus comprising fingerprint sensing devices
US6091082A (en) * 1998-02-17 2000-07-18 Stmicroelectronics, Inc. Electrostatic discharge protection for integrated circuit sensor passivation
US6117797A (en) * 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
US6429530B1 (en) * 1998-11-02 2002-08-06 International Business Machines Corporation Miniaturized chip scale ball grid array semiconductor package
US6242932B1 (en) * 1999-02-19 2001-06-05 Micron Technology, Inc. Interposer for semiconductor components having contact balls
EP1041628A3 (en) * 1999-03-29 2008-05-28 Interuniversitair Microelektronica Centrum Vzw An image sensor ball grid array package and the fabrication thereof
JP2001056204A (ja) * 1999-08-19 2001-02-27 Sony Corp 静電容量式指紋センサ
JP2001196505A (ja) * 1999-11-05 2001-07-19 Sony Corp 半導体チップ表面露出型の樹脂封止半導体パッケージ
JP2001185657A (ja) * 1999-12-10 2001-07-06 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
JP2001185651A (ja) * 1999-12-27 2001-07-06 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2001332573A (ja) * 2000-05-22 2001-11-30 Sony Corp 樹脂封止金型、半導体装置の製造方法及び半導体装置
US6342406B1 (en) * 2000-11-15 2002-01-29 Amkor Technology, Inc. Flip chip on glass image sensor package fabrication method
JP4422323B2 (ja) * 2000-12-15 2010-02-24 株式会社ルネサステクノロジ 半導体装置
JP2002261194A (ja) * 2001-02-28 2002-09-13 Mitsumi Electric Co Ltd 半導体装置
JP2002261232A (ja) * 2001-03-01 2002-09-13 Hitachi Ltd 半導体装置
JP4418120B2 (ja) * 2001-03-12 2010-02-17 グローリー株式会社 指紋センサ、指紋照合装置および指紋センサの製造方法
JP3650596B2 (ja) * 2001-09-03 2005-05-18 新光電気工業株式会社 半導体装置の製造方法
US6534859B1 (en) * 2002-04-05 2003-03-18 St. Assembly Test Services Ltd. Semiconductor package having heat sink attached to pre-molded cavities and method for creating the package

Also Published As

Publication number Publication date
US7109574B2 (en) 2006-09-19
EP1465244A3 (en) 2004-12-01
JP2004297071A (ja) 2004-10-21
EP1465244B1 (en) 2013-12-04
EP1465244A2 (en) 2004-10-06
US20040017000A1 (en) 2004-01-29

Similar Documents

Publication Publication Date Title
JP4926380B2 (ja) 集積回路装置及び電気的組立体
US6900531B2 (en) Image sensor device
US7015579B2 (en) Semiconductor device for fingerprint recognition
US20030029920A1 (en) Molded memory module and method of making the module absent a substrate support
US7319598B2 (en) Electronic component with a housing package
EP0880175A2 (en) Thin power tape ball grid array package
US8508036B2 (en) Ultra-thin near-hermetic package based on rainier
US6700190B2 (en) Integrated circuit device with exposed upper and lower die surfaces
US8786165B2 (en) QFN/SON compatible package with SMT land pads
US6642730B1 (en) Test carrier with molded interconnect for testing semiconductor components
US8482139B2 (en) Methods of promoting adhesion between transfer molded IC packages and injection molded plastics for creating over-molded memory cards
EP2884242B1 (en) Sensor Package And Manufacturing Method
US7483276B2 (en) Semiconductor package and method for manufacturing same
US6111309A (en) Semiconductor device
CN115020398A (zh) 光学传感模组及其加工方法、电子设备
KR20080068299A (ko) 반도체 모듈 및 그 제조방법
US20100148329A1 (en) Quad flat no lead (qfn) integrated circuit (ic) package having a modified paddle and method for designing the package
US20040157374A1 (en) Method for packaging a multi-chip module of a semiconductor device
KR100565766B1 (ko) 반도체 칩 패키지 및 그 제조방법
CN218931716U (zh) 微机电系统封装结构
TWI475662B (zh) 多晶粒積體電路封裝
JPH098171A (ja) 半導体パッケージ
KR19980016775A (ko) 클립 리드(clip lead)가 체결된 칩 스케일 패키지
KR20000002758A (ko) Bga 반도체패키지 및 그 제조방법
KR20080068302A (ko) 반도체 모듈 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110601

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4926380

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term