CN218931716U - 微机电系统封装结构 - Google Patents
微机电系统封装结构 Download PDFInfo
- Publication number
- CN218931716U CN218931716U CN202320039895.4U CN202320039895U CN218931716U CN 218931716 U CN218931716 U CN 218931716U CN 202320039895 U CN202320039895 U CN 202320039895U CN 218931716 U CN218931716 U CN 218931716U
- Authority
- CN
- China
- Prior art keywords
- mems
- die
- substrate
- cmos
- bare chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Micromachines (AREA)
Abstract
本申请涉及微机电系统技术领域,公开了一种微机电系统封装结构,包括MEMS裸片、内置有控制MEMS裸片的控制电路的CMOS裸片以及通过引脚或端口与外部电路连接的基底,基底用于支撑CMOS裸片和MEMS裸片;CMOS裸片具有第一表面和与第一表面相对的第二表面,第二表面通过设于CMOS裸片和基底之间的焊料球与基底倒装连接;第二表面设有功能区,MEMS裸片通过胶粘剂层固定在功能区内,且通过导线的引线键合与CMOS裸片电性连接,其中,MEMS裸片背离CMOS裸片的一侧与基底保持有避空间隙;CMOS裸片的外周包覆有塑封料,塑封料延展至基底。本申请消除了MEMS裸片在封装中所受的应力影响,保证了MEMS裸片的输出精度。
Description
技术领域
本申请涉及微机电系统技术领域,具体涉及一种微机电系统封装结构。
背景技术
微机电系统(Micro-Electro-Mechanical System,MEMS)器件通常与互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)结合使用。目前常见的结构是CMOS裸片形成在基底顶部,MEMS裸片形成在CMOS裸片上且与CMOS裸片引线键合(WireBonding),MEMS裸片的顶面以及引线键合使用的导线均需要通过形成塑封料来保护,而塑封料或基底往往会对MEMS裸片产生应力影响,从而影响MEMS裸片的输出精度,这种情况需要改变。
实用新型内容
本申请提供一种微机电系统封装结构,以消除MEMS裸片在封装中所受的应力影响,保证MEMS裸片的输出精度。
为实现以上实用新型目的,采用的技术方案为:
一种微机电系统封装结构,包括MEMS裸片、内置有控制所述MEMS裸片的控制电路的CMOS裸片以及通过引脚或端口与外部电路连接的基底,所述基底用于支撑所述CMOS裸片和所述MEMS裸片;所述CMOS裸片具有第一表面和与所述第一表面相对的第二表面,所述第二表面通过设于所述CMOS裸片和所述基底之间的焊料球与所述基底倒装连接;所述第二表面设有功能区,所述MEMS裸片通过胶粘剂层固定在所述功能区内,且通过导线的引线键合与所述CMOS裸片电性连接,其中,所述MEMS裸片背离所述CMOS裸片的一侧与所述基底保持有避空间隙;所述CMOS裸片的外周包覆有塑封料,所述塑封料延展至所述基底。
本申请进一步设置为:所述功能区包括开设在所述第二表面上的第一容置槽,所述MEMS裸片通过胶粘剂层固定在所述第一容置槽内,且通过所述导线的引线键合与所述第一容置槽电性连接。
本申请进一步设置为:所述MEMS裸片和所述胶粘剂层的纵向高度等于或小于所述第一容置槽的槽体深度。
本申请进一步设置为:所述功能区包括依次开设在所述第二表面上的第二容置槽和第三容置槽,所述第二容置槽和所述第三容置槽箱相对于所述第二表面构成一阶梯部,所述MEMS裸片通过胶粘剂层固定在所述第三容置槽内,且通过所述导线的引线键合与所述阶梯部电性连接。
本申请进一步设置为:所述功能区包括对称焊接或粘接在所述第二表面上的连接基板,所述连接基板通过所述焊料球与所述基底电性连接,所述MEMS裸片通过胶粘剂层固定在所述第二表面上且位于所述连接基板之间。
本申请进一步设置为:所述功能区包括凸出于所述第二表面的若干个连接圆台,所述连接圆台通过所述焊料球与所述基底电性连接,所述MEMS裸片通过胶粘剂层固定在所述第二表面上且位于所述连接圆台之间。
本申请进一步设置为:所述塑封料一体注塑在所述CMOS裸片的外周,且绕所述CMOS裸片在所述第一表面形成一裸露的散热区。
本申请进一步设置为:所述塑封料延展至所述第一表面,且在所述第一表面形成若干个规则或不规则的散热孔。
本申请进一步设置为:还包括隔离胶层,所述隔离胶层填充在所述第二表面与所述基底的连接处,用于隔离所述塑封料与所述MEMS裸片。
本申请进一步设置为:还包括隔离胶层,所述隔离胶层涂履在所述CMOS裸片与所述基底的侧边,用于隔离所述塑封料与所述MEMS裸片。
综上所述,与现有技术相比,本申请公开了一种微机电系统封装结构,包括MEMS裸片、CMOS裸片和基底,CMOS裸片具有第一表面和第二表面,第二表面通过设于CMOS裸片和基底之间的焊料球与基底倒装连接,通过在第二表面的功能区设计,保证了通过胶粘剂层固定在CMOS裸片和基底间的MEMS裸片与基底保持有避空间隙,保证了导线的引线键合及MEMS裸片的散热,并通过塑封料封装防护。即通过上述设置,消除了MEMS裸片在封装中所受的应力影响,保证了MEMS裸片的输出精度。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本实施例的第一种微机电系统封装结构的结构示意图;
图2是本实施例的第二种微机电系统封装结构的结构示意图;
图3是本实施例的第三种微机电系统封装结构的结构示意图;
图4是本实施例的第四种微机电系统封装结构的结构示意图;
图5是本实施例的第五种微机电系统封装结构的结构示意图;
图6是本实施例的第一种微机电系统封装结构的俯视结构图;
图7是本实施例的第二种微机电系统封装结构的俯视结构图。
1、MEMS裸片;2、CMOS裸片;21、第一表面;22、第二表面;3、基底;4、焊料球;5、功能区;51、第一容置槽;52、第二容置槽;53、第三容置槽;54、阶梯部;55、连接基板;56、连接圆台;6、胶粘剂层;7、导线;8、隔离胶层;9、塑封料;91、散热区;92、散热孔。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素,此外,本申请不同实施例中具有同样命名的部件、特征、要素可能具有相同含义,也可能具有不同含义,其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。
应当理解,此处所描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。
在后续的描述中,使用用于表示元件的诸如“模块”、“部件”或者“单元”的后缀仅为了有利于本申请的说明,其本身没有特定的意义。因此,“模块”、“部件”或者“单元”可以混合地使用。
在本申请的描述中,需要说明的是,术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
以下将通过具体实施例对本申请所示的技术方案进行详细说明。需要说明的是,以下实施例的描述顺序不作为对实施例优先顺序的限定。
请参考图1,为本申请实施例的第一种微机电系统封装结构的结构示意图,微机电系统封装结构包括MEMS裸片1、CMOS裸片2和基底3,其中,CMOS裸片2内设有控制MEMS裸片1的控制电路,基底3设有与外部电路连接的引脚或端口,CMOS裸片2与MEMS裸片1通过导线7的引线键合来电性连接,基底3用于支撑CMOS裸片2和MEMS裸片1,MEMS裸片1可以包括MEMS传感器,但不限于谐振器、加速度计、陀螺仪、磁力计、麦克风和压力传感器等。
在具体实施过程中,CMOS裸片2具有第一表面21和与第一表面21相对的第二表面22,第二表面22通过设于CMOS裸片2和基底3之间的焊料球4与基底3倒装连接,本实施例所述的倒装连接即为倒装连接工艺(flip chip),且第二表面22设有功能区5,MEMS裸片1通过胶粘剂层6固定在功能区5内,即通过胶粘剂层6实现CMOS裸片2和MEMS裸片1的热耦合,以便于器件散热,其中,MEMS裸片1背离CMOS裸片2的一侧与基底3保持有避空间隙,以防止基底3与MEMS裸片1接触而造成应力影响,进而保证MEMS裸片1的输出精度,同时亦有助于MEMS裸片1散热,亦有助于容纳引线键合的导线7,需要说明的是,导线7与基底1之间同样具有间隙,由此能够使导线7免于受力而损坏,从而保证MEMS器件正常工作。
需要说明的是,胶粘剂层6可以为导电胶层、导热胶层及其组合,也就是说,胶粘剂层6是导电胶层或者导热胶层,亦或者,胶粘剂层6是导电胶和导热胶的复合结构层。
在本实施例中,功能区5包括开设在第二表面22上的第一容置槽51,MEMS裸片1通过胶粘剂层6固定在第一容置槽51内,且通过导线7的引线键合与第一容置槽51电性连接。具体的,MEMS裸片1和胶粘剂层6的纵向高度等于或小于第一容置槽51的槽体深度。通过此功能区5限定,即第一容置槽51的开设为MEMS裸片1的安装提供容置空间,以便于MEMS裸片1与基底3间具有足够的避空间隙,从而消除MEMS裸片1应力影响,进而保证MEMS裸片1的输出精度。
需要说明的是,MEMS裸片1背离胶粘剂层6的一侧及第一容置槽51的槽底均可设有引线接口,以便于导线7的引线键合。
在具体实施过程中,CMOS裸片2的外周包覆有塑封料9,塑封料9延展至基底3,以用于封装层防护。参考图6,塑封料9一体注塑在CMOS裸片2的外周,且绕CMOS裸片2在第一表面21形成一裸露的散热区91。具体的,在CMOS裸片2与基底3倒装连接后,可将模具套设在基底3上并配合基底3和CMOS裸片2形成模腔,利用塑封料9通过注塑成型的方式形成封装层,封装层至少要覆盖CMOS裸片2的外周以更好地保护CMOS裸片2,除边缘区域外,第一表面21可直接暴露在外界环境,即散热区91的设计在满足防护要求的同时,提高了CMOS裸片2的散热效果。
进一步的,参考图7,塑封料9还可以覆盖第一表面21,并在第一表面21上形成有散热孔92以使部分第一表面21暴露在外,在满足防护要求的同时,提高CMOS裸片2的散热效果。需要说明的是,散热孔92的形成方式不作太多限制,例如,可以是在注塑过程中同时形成,也可以是在注塑后通过切割等方式形成。散热孔92的排列方式、形状和数量也不作太多限制,例如,可以是呈阵列排布,也可以是呈不规则排布。
继续参考图1,考虑到塑封料9在形成封装层的过程中,为了防止塑封料9通过CMOS裸片2与基底3之间的空隙进入容纳MEMS裸片1的间隙中与MEMS裸片1接触而影响MEMS裸片1,微机电系统封装结构还包括隔离胶层8,隔离胶层8填充在第二表面22与基底3的连接处,用于隔离塑封料9与MEMS裸片1,在这种情况下,塑封料9难以通过隔离胶层8进入容纳MEMS裸片1的间隙与MEMS裸片1接触,从而能够使MEMS裸片1处于避空间隙中免受塑封料9等的应力影响,能够保证MEMS裸片1的输出精度。
另一方面,隔离胶层8还可以涂履在CMOS裸片2与基底3的侧边,用于隔离塑封料9与MEMS裸片1。
需要说明的是,上述实施例也可以应用到对单一芯片的封装,参考图5,只有CMOS裸片2与基底3配合,在此不作过多描述。
参考图2,在一些实施例中,功能区5包括依次开设在第二表面22上的第二容置槽52和第三容置槽53,第二容置槽52和第三容置槽53箱相对于第二表面22构成一阶梯部54,MEMS裸片1通过胶粘剂层6固定在第三容置槽53内,且通过导线7的引线键合与阶梯部54电性连接。其中,台阶部54的高度不作限制,可以高于、持平或低于MEMS裸片1,即通过台阶部54设计,为MEMS裸片1的安装提供容置空间,以便于MEMS裸片1与基底3间具有足够的避空间隙,从而消除MEMS裸片1应力影响,进而保证MEMS裸片1的输出精度。
需要说明的是,MEMS裸片1背离胶粘剂层6的一侧及台阶部54的顶面均可设有引线接口,以便于导线7的引线键合。
参考图3,在一些实施例中,第二表面22为一平面,功能区5包括对称焊接或粘接在第二表面22上的连接基板55,连接基板55通过焊料球4与基底3电性连接,MEMS裸片1通过胶粘剂层6固定在第二表面22上且位于连接基板55之间。通过此种设置,连接基板55将CMOS裸片2太高,以使基底3与CMOS裸片2之间具有足够容纳MEMS裸片1的间隙,即基底3顶面可以不接触MEMS顶面1及导线7,从而消除MEMS裸片1应力影响,进而保证MEMS裸片1的输出精度。
请参考图4,在一些实施例中,功能区5还包括凸出于第二表面22的若干个连接圆台56,连接圆台56通过焊料球4与基底3电性连接,MEMS裸片1通过胶粘剂层6固定在第二表面22上且位于连接圆台56之间。即通过连接圆台56与焊料球4可以抬高CMOS裸片2以使CMOS裸片2与基底3之间形成足够容纳MEMS裸片1的避空间隙,从而消除MEMS裸片1应力影响,进而保证MEMS裸片1的输出精度。
综上所述,本申请公开了一种微机电系统封装结构,包括MEMS裸片1、CMOS裸片2和基底3,CMOS裸片2具有第一表面21和第二表面22,第二表面22通过设于CMOS裸片2和基底3之间的焊料球4与基底3倒装连接,通过在第二表面22的功能区5设计,保证了通过胶粘剂层6固定在CMOS裸片2和基底3间的MEMS裸片1与基底3保持有避空间隙,保证了导线7的引线键合及MEMS裸片1的散热,并通过塑封料9封装防护。即通过上述设置,消除了MEMS裸片1在封装结构中所受的应力影响,保证了MEMS裸片的输出精度。
以上对本申请进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的核心思想;同时,对于本领域的技术人员,依据本申请的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种微机电系统封装结构,其特征在于:包括MEMS裸片、内置有控制所述MEMS裸片的控制电路的CMOS裸片以及通过引脚或端口与外部电路连接的基底,所述基底用于支撑所述CMOS裸片和所述MEMS裸片;所述CMOS裸片具有第一表面和与所述第一表面相对的第二表面,所述第二表面通过设于所述CMOS裸片和所述基底之间的焊料球与所述基底倒装连接;所述第二表面设有功能区,所述MEMS裸片通过胶粘剂层固定在所述功能区内,且通过导线的引线键合与所述CMOS裸片电性连接,其中,所述MEMS裸片背离所述CMOS裸片的一侧与所述基底保持有避空间隙;所述CMOS裸片的外周包覆有塑封料,所述塑封料延展至所述基底。
2.如权利要求1所述的微机电系统封装结构,其特征在于,所述功能区包括开设在所述第二表面上的第一容置槽,所述MEMS裸片通过胶粘剂层固定在所述第一容置槽内,且通过所述导线的引线键合与所述第一容置槽电性连接。
3.如权利要求2所述的微机电系统封装结构,其特征在于,所述MEMS裸片和所述胶粘剂层的纵向高度等于或小于所述第一容置槽的槽体深度。
4.如权利要求1所述的微机电系统封装结构,其特征在于,所述功能区包括依次开设在所述第二表面上的第二容置槽和第三容置槽,所述第二容置槽和所述第三容置槽箱相对于所述第二表面构成一阶梯部,所述MEMS裸片通过胶粘剂层固定在所述第三容置槽内,且通过所述导线的引线键合与所述阶梯部电性连接。
5.如权利要求1所述的微机电系统封装结构,其特征在于,所述功能区包括对称焊接或粘接在所述第二表面上的连接基板,所述连接基板通过所述焊料球与所述基底电性连接,所述MEMS裸片通过胶粘剂层固定在所述第二表面上且位于所述连接基板之间。
6.如权利要求1所述的微机电系统封装结构,其特征在于,所述功能区包括凸出于所述第二表面的若干个连接圆台,所述连接圆台通过所述焊料球与所述基底电性连接,所述MEMS裸片通过胶粘剂层固定在所述第二表面上且位于所述连接圆台之间。
7.如权利要求1-6任一项所述的微机电系统封装结构,其特征在于,所述塑封料一体注塑在所述CMOS裸片的外周,且绕所述CMOS裸片在所述第一表面形成一裸露的散热区。
8.如权利要求1-6任一项所述的微机电系统封装结构,其特征在于,所述塑封料延展至所述第一表面,且在所述第一表面形成若干个规则或不规则的散热孔。
9.如权利要求1-6任一项所述的微机电系统封装结构,其特征在于,还包括隔离胶层,所述隔离胶层填充在所述第二表面与所述基底的连接处,用于隔离所述塑封料与所述MEMS裸片。
10.如权利要求1-6任一项所述的微机电系统封装结构,其特征在于,还包括隔离胶层,所述隔离胶层涂履在所述CMOS裸片与所述基底的侧边,用于隔离所述塑封料与所述MEMS裸片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320039895.4U CN218931716U (zh) | 2023-01-06 | 2023-01-06 | 微机电系统封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320039895.4U CN218931716U (zh) | 2023-01-06 | 2023-01-06 | 微机电系统封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218931716U true CN218931716U (zh) | 2023-04-28 |
Family
ID=86064045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202320039895.4U Active CN218931716U (zh) | 2023-01-06 | 2023-01-06 | 微机电系统封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN218931716U (zh) |
-
2023
- 2023-01-06 CN CN202320039895.4U patent/CN218931716U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW536522B (en) | Hermetic MEMS package with interlocking layers | |
CN106331966B (zh) | 微机电麦克风和用于制造微机电麦克风的方法 | |
JP4926380B2 (ja) | 集積回路装置及び電気的組立体 | |
TWI469309B (zh) | 積體電路封裝系統 | |
US6469909B2 (en) | MEMS package with flexible circuit interconnect | |
JP5763682B2 (ja) | Mems及びasicを備える小型化した電気的デバイス及びその製造方法 | |
JP5042623B2 (ja) | 半導体デバイス | |
KR100304959B1 (ko) | 칩 적층형 반도체 패키지 및 그 제조방법 | |
JP2005503270A (ja) | 微小電気機械部品を製造するためのプロセス | |
US20020090749A1 (en) | Hermetic package for mems devices with integrated carrier | |
US20220285249A1 (en) | Bottom package exposed die mems pressure sensor integrated circuit package design | |
EP3104410B1 (en) | Multi-chip module, on-board computer, sensor interface substrate, and multi-chip module manufacturing method | |
US20140227834A1 (en) | Method for incorporating stress sensitive chip scale components into reconstructed wafer based modules | |
CN105731354A (zh) | 用于mems传感器器件的晶片级封装及对应制造工艺 | |
US7629660B2 (en) | Semiconductor sensor component including a sensor chip and methods for the manufacturing thereof | |
KR101059629B1 (ko) | 반도체 패키지 제조방법 | |
US9073750B2 (en) | Manufacturing method of micro-electro-mechanical system device and micro-electro-mechanical system device made thereby | |
CN113631500A (zh) | 半导体结构 | |
CN107527874B (zh) | 腔式压力传感器器件 | |
CN108622847A (zh) | Mems传感器的封装方法及封装结构 | |
KR101547207B1 (ko) | 반도체 칩의 전기적 연결 구조 및 방법 | |
TW201532205A (zh) | 微機電晶片封裝及其製造方法 | |
KR19990069447A (ko) | 반도체 패키지와 그 제조방법 | |
CN218931716U (zh) | 微机电系统封装结构 | |
US7327044B2 (en) | Integrated circuit package encapsulating a hermetically sealed device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |