JP4925522B2 - 圧力検出装置用パッケージ - Google Patents

圧力検出装置用パッケージ Download PDF

Info

Publication number
JP4925522B2
JP4925522B2 JP2001132727A JP2001132727A JP4925522B2 JP 4925522 B2 JP4925522 B2 JP 4925522B2 JP 2001132727 A JP2001132727 A JP 2001132727A JP 2001132727 A JP2001132727 A JP 2001132727A JP 4925522 B2 JP4925522 B2 JP 4925522B2
Authority
JP
Japan
Prior art keywords
electrode
mounting portion
semiconductor element
insulating base
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001132727A
Other languages
English (en)
Other versions
JP2002328064A (ja
Inventor
浩司 木野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001132727A priority Critical patent/JP4925522B2/ja
Publication of JP2002328064A publication Critical patent/JP2002328064A/ja
Application granted granted Critical
Publication of JP4925522B2 publication Critical patent/JP4925522B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Measuring Fluid Pressure (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、圧力を検出するための圧力検出装置に使用される圧力検出装置用パッケージに関するものである。
【0002】
【従来の技術】
従来、圧力を検出するための圧力検出装置として静電容量型の圧力検出装置が知られている。この静電容量型の圧力検出装置は、例えば図2に断面図で示すように、セラミックス材料や樹脂材料から成る配線基板21上に、静電容量型の感圧素子22と、パッケージ28に収容された演算用の半導体素子29とを備えている。感圧素子22は、例えばセラミックス材料等の電気絶縁材料から成り、上面中央部に静電容量形成用の一方の電極23が被着された凹部を有する絶縁基体24と、この絶縁基体24の上面に絶縁基体24との間に密閉空間を形成するようにして可撓な状態で接合され、下面に静電容量形成用の他方の電極25が被着された絶縁板26と、各静電容量形成用の電極23・25をそれぞれ外部に電気的に接続するための外部リード端子27とから構成されており、外部の圧力に応じて絶縁板26が撓むことにより各静電容量形成用の電極23・25間に形成される静電容量が変化する。そして、この静電容量の変化を演算用の半導体素子29により演算処理することにより外部の圧力を検出することができる。
【0003】
【発明が解決しようとする課題】
しかしながら、この従来の圧力検出装置によると、感圧素子22と半導体素子29とを配線基板21上に個別に実装していることから、圧力検出装置が大型化してしまうとともに圧力検出用の電極23・25と半導体素子29との間の配線が長いものとなり、この長い配線間に不要な静電容量が形成されるため感度が低いという問題点を有していた。
【0004】
そこで、本願出願人は、先に特願2000-178618において、一方の主面に半導体素子が搭載される搭載部を有する絶縁基体と、この絶縁基体の表面および内部に配設され、半導体素子の各電極が電気的に接続される複数の配線導体と、絶縁基体の他方の主面の中央部に被着され、配線導体の一つに電気的に接続された静電容量形成用の第一電極と、絶縁基体の他方の主面に、この主面の中央部との間に密閉空間を形成するように可撓な状態で接合された絶縁板と、この絶縁板の内側主面に第一電極に対向して被着され、配線導体の他の一つに電気的に接続された静電容量形成用の第二電極とを具備する圧力検出装置用パッケージを提案した。この圧力検出装置用パッケージによると、一方の主面に半導体素子が搭載される搭載部を有する絶縁基体の他方の主面に静電容量形成用の第一電極を設けるとともに、この第一電極に対向する静電容量形成用の第二電極を内側面に有する絶縁板を、絶縁基体の他方の主面との間に密閉空間を形成するようにして可撓な状態で接合させたことから、半導体素子を収容するパッケージに感圧素子が一体に形成され、その結果、圧力検出装置を小型とすることができるとともに圧力検出用の電極と半導体素子とを接続する配線を短いものとして、これらの配線間に発生する不要な静電容量を小さなものとすることができる。
【0005】
しかしながら、より高感度な圧力検出装置を得るためには第一電極に接続された配線導体と第二電極に接続された配線導体をより短いものとしてこれらの配線導体に発生する不要な静電容量を小さくすることが要求されていた。
【0006】
本発明は、かかる上述の問題点に鑑み完成されたものであり、その目的は、小型でかつ感度が高く、外部の圧力を正確に検出することが可能な圧力検出装置を提供することにある。
【0007】
【課題を解決するための手段】
本発明の一態様の圧力検出装置用パッケージは、一方の主面に半導体素子が搭載される搭載部を有する絶縁基体と、この絶縁基体の表面および内部に配設され、半導体素子の各電極が電気的に接続される複数の配線導体と、絶縁基体の他方の主面との間に密閉空間を形成するように可撓な状態で絶縁基体に接合された絶縁板と、密閉空間内における絶縁基体の他方の主面に被着され、配線導体の一つに電気的に接続された静電容量形成用の第一電極と、絶縁板の内側主面に第一電極と対向するように被着され、配線導体の他の一つに電気的に接続された静電容量形成用の第二電極とを具備して成る圧力検出装置用パッケージであって、搭載部は、絶縁基体の外周寄りに偏倚して設けられ、複数の配線導体のうち、第一電極に接続された配線導体および第二電極に接続された配線導体搭載部よりも絶縁基体の搭載部が偏倚した側の外周寄りに配設されているとともに、外部電気回路と電気的に接続される配線導体の少なくとも一つが、搭載部よりも搭載部が偏倚した側の反対側に配設されており、半導体素子の各電極のうち、配線導体を介して第一電極および第二電極と電気的に接続される電極が絶縁基体の外周寄りに設けられているとともに、上記の少なくとも一つの配線導体と電気的に接続される電極が絶縁基体の中心寄りに設けられていることを特徴とするものである。
【0008】
本発明の一態様の圧力検出装置用パッケージによれば、搭載部が絶縁基体の外周寄りに偏倚して設けられ、複数の配線導体のうち、第一電極に接続された配線導体および第二電極に接続された配線導体が、搭載部よりも絶縁基体の搭載部が偏倚した側の外周寄りに配設されており、さらに、半導体素子の各電極のうち、配線導体を介して第一電極および第二電極と電気的に接続される電極が絶縁基体の外周寄りに設けられていることから、第一電極に接続された配線導体および第二電極に接続された配線導体を極めて短いものとしてこれらの配線導体に不要な静電容量が形成されることを有効に防止することができる。
また、複数の配線導体のうち、外部電気回路と電気的に接続される配線導体の少なくとも一つが、搭載部よりも搭載部が偏倚した側の反対側に配設されており、半導体素子の各電極のうち、上記の少なくとも一つの配線導体と電気的に接続される電極が絶縁基体の中心寄りに設けられていることから、これらの配線導体に不要な静電容量が形成されることを有効に抑制することができる。
【0009】
【発明の実施の形態】
次に、本発明を添付の図面を基に詳細に説明する。図1は、本発明の圧力検出装置用パッケージの実施の形態の一例を示す断面図であり、図中、1は絶縁基体、2は絶縁板、3は半導体素子である。
【0010】
絶縁基体1は、下面中央部に半導体素子3を収容するための凹部1aを有するとともに上面中央部に後述する絶縁板2との間に略円板状の密閉空間を形成するための略円形の凹部1cを有する酸化アルミニウム質焼結体や窒化アルミニウム質焼結体・ムライト質焼結体・ガラス−セラミックス等のセラミックス材料から成る積層体であり、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム・酸化珪素・酸化マグネシウム・酸化カルシウム等のセラミック原料粉末に適当な有機バインダ・溶剤・可塑剤・分散剤を添加混合して泥漿状となすとともにこれを従来周知のドクタブレード法を採用してシート状に成形することにより複数枚のセラミックグリーンシートを得、しかる後、これらのセラミックグリーンシートに適当な打ち抜き加工・積層加工・切断加工を施すことにより絶縁基体1用の生セラミック成形体を得るとともにこの生セラミック成形体を後述する絶縁板2用のセラミックグリーンシートとともに約1600℃の温度で焼成することにより製作される。
【0011】
絶縁基体1は、その下面中央部に形成された凹部1aの底面の外周部寄りに半導体素子3が搭載される搭載部1bを有しており、この搭載部1bに半導体素子3を搭載するとともに凹部1a内に例えばエポキシ樹脂等の樹脂製封止材4を充填することにより半導体素子3が封止される。このように、搭載部1bが凹部1a底面の外周部寄りに偏倚して設けられていることから、搭載部1bが凹部1a底面の中央部に設けられている場合と比較して、後述する第一電極7および第二電極8と半導体素子3の電極とを極めて短い距離で接続することができる。なお、この例では半導体素子3は樹脂製封止材4を凹部1a内に充填することにより封止されるが、半導体素子3は絶縁基体1の下面に金属やセラミックスから成る蓋体を凹部1aを塞ぐように接合させることにより封止されてもよい。
【0012】
また、搭載部1b周辺には半導体素子3の各電極に接続される複数の配線導体5が導出しており、この配線導体5と半導体素子3の各電極をボンディングワイヤ6等の電気的接続手段を介して接合することにより半導体素子3の各電極と各メタライズ配線導体5とが電気的に接続されるとともに半導体素子3が搭載部1bに固定される。なお、この例では、半導体素子3の電極と配線導体5とはボンディングワイヤ6介して接続されるが、半導体素子3の電極と配線導体5とは半田バンプ等の他の種類の電気的接続手段により接続されてもよい。
【0013】
配線導体5は、半導体素子3の各電極を外部電気回路および後述する第一電極7・第二電極8に電気的に接続するための導電路として機能し、その一部は絶縁基体1の外周下面に導出し、別の一部5a・5bは絶縁基体1の搭載部1bが偏倚した側に配設されて第一電極7・第二電極8に電気的に接続されている。そして、半導体素子3の各電極をこれらの配線導体5に導電性接合材を介して電気的に接続するとともに半導体素子3を樹脂製封止材4で封止した後、配線導体5の絶縁基体1外周下面に導出した部位を外部電気回路基板の配線導体に半田等の導電性接合材を介して接合することにより、内部に収容する半導体素子3が外部電気回路に電気的に接続されることとなる。
【0014】
このような配線導体5は、タングステンやモリブデン・銅・銀等の金属粉末メタライズから成り、タングステン等の金属粉末に適当な有機バインダ・溶剤・可塑剤・分散剤等を添加混合して得たメタライズペーストを従来周知のスクリーン印刷法を採用して絶縁基体1用のセラミックグリーンシートに所定のパターンに印刷塗布し、これを絶縁基体1用の生セラミック成形体とともに焼成することによって絶縁基体1の内部および表面に所定のパターンに形成される。なお、配線導体5の露出表面には、配線導体5が酸化腐食するのを防止するとともに配線導体5とボンディングワイヤ6や導電性接合材との接合を良好なものとするために、通常であれば、厚みが1〜10μm程度のニッケルめっき層と厚みが0.1〜3μm程度の金めっき層とが順次被着されている。
【0015】
また、絶縁基体1の上面中央部に形成された凹部1c底面には静電容量形成用の第一電極7が被着されている。この第一電極7は、後述する絶縁板2の第二電極8とともに感圧素子用の静電容量を形成するためのものである。そして、この第一電極7には配線導体5の一つ5aが接続されており、それによりこの配線導体5aに半導体素子3の電極をボンディングワイヤ6等の電気的接続手段を介して接続すると半導体素子3の電極と第一電極7とが電気的に接続されるようになっている。
【0016】
このような第一電極7は、タングステンやモリブデン・銅・銀等の金属粉末メタライズから成り、タングステン等の金属粉末に適当な有機バインダ・溶剤・可塑剤・分散剤を添加混合して得たメタライズペーストを従来周知のスクリーン印刷法を採用して絶縁基体1用のセラミックグリーンシートに印刷塗布し、これを絶縁基体1用の生セラミック成形体とともに焼成することによって絶縁基体1の上面中央部に所定のパターンに形成される。
【0017】
また、絶縁基体1の上面には凹部1cを覆う略平板状の絶縁板2が絶縁基体1の上面との間に略円板状の密閉空間を形成するようにして可撓な状態で絶縁基体1に焼結一体化されて接合されている。絶縁板2は、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体・ムライト質焼結体・ガラス−セラミックス等のセラミックス材料から成る厚みが0.01〜5mmの略四角または略八角あるいは円形等の平板であり、外部の圧力に応じて絶縁基体1側に撓むいわゆる圧力検出用のダイアフラムとして機能する。
【0018】
このような絶縁板2は、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム・酸化珪素・酸化マグネシウム・酸化カルシウム等のセラミック原料粉末に適当な有機バインダ・溶剤・可塑剤・分散剤を添加混合して泥漿状となすとともにこれを従来周知のドクタブレード法を採用してシート状に成形することにより絶縁板2用のセラミックグリーンシートを得、しかる後、このセラミックグリーンシートに適当な打ち抜き加工や切断加工を施すとともに絶縁基体1用の生セラミック成形体上に積層し、これを絶縁基体1用の生セラミック成形体とともに約1600℃の温度で焼成し、絶縁基体1と焼結一体化することにより製作される。
【0019】
なお、絶縁板2は、その厚みが0.01mm未満では、その機械的強度が小さいものとなってしまうため、これに大きな外部圧力が印加された場合に破壊されてしまう危険性が大きなものとなり、他方、5mmを超えると、小さな圧力では撓みにくくなり、圧力検出用のダイアフラムとしては不適となってしまう。したがって、絶縁板2の厚みは0.01〜5mmの範囲が好ましい。
【0020】
また、絶縁板2の下面には静電容量形成用の略円形の第二電極8が第一電極7と対向するようにして被着されている。この第二電極8は、前述の第一電極7とともに感圧素子用の静電容量を形成するための電極として機能する。そして、第二電極8には配線導体5の他の一つ5bが接続されており、それにより配線導体5bに半導体素子3の電極をボンディングワイヤ6等の電気的接続手段を介して接続すると半導体素子3の電極と第二電極8とが電気的に接続されるようになっている。
【0021】
このとき、第一電極7と第二電極8とは、絶縁基体1と絶縁板2との間に形成された密閉空間を挟んで対向しており、これらの間には、第一電極7や第二電極8の面積および第一電極7と第二電極8との間隔に応じて所定の静電容量が形成される。そして、絶縁板2の上面に外部の圧力が印加されると、その圧力に応じて絶縁板2が絶縁基体1側に撓んで第一電極7と第二電極8との間隔が変わり、それにより第一電極7と第二電極8との間の静電容量が変化するので、外部の圧力の変化を静電容量の変化として感知する感圧素子として機能する。そして、この静電容量の変化を凹部1a内に収容した半導体素子3に配線導体5a・5bを介して伝達し、これを半導体素子3で演算処理することによって外部の圧力の大きさを知ることができる。
【0022】
なお、第二電極8は、タングステンやモリブデン・銅・銀等の金属粉末メタライズから成り、タングステン等の金属粉末に適当な有機バインダ・溶剤・可塑剤・分散剤を添加混合して得たメタライズペーストを従来周知のスクリーン印刷法を採用して絶縁板2用のセラミックグリーンシートに印刷塗布し、これを絶縁板2用のセラミックグリーンシートとともに焼成することによって絶縁板2の下面に第一電極7と対向する所定の形状に形成される。
【0023】
そして、本発明においては、搭載部1bが絶縁基体1の外周寄りに偏倚して設けられているとともに第一電極7に接続された配線導体5aおよび第二電極8に接続された配線導体5bが絶縁基体1の搭載部1bが偏倚した側に配設されており、そのことが重要である。このように、搭載部1bが絶縁基体1の外周寄りに偏倚して設けられているとともに、第一電極7に接続された配線導体5aおよび第二電極8に接続された配線導体5bが絶縁基体1の搭載部1bが偏倚した側に配設されていることから、第一電極7に接続された配線導体5aおよび第二電極8に接続された配線導体5bを極めて短いものとしてこれらの配線導体5a・5bに不要な静電容量が形成されることを有効に防止することができる。
【0024】
このように、本発明の圧力検出装置用パッケージによれば、一方の主面に半導体素子3が搭載される絶縁基体1の他方の主面に静電容量形成用の第一電極7を設けるとともに、この第一電極7に対向する静電容量形成用の第二電極8を内側面に有する絶縁板2を絶縁基体1の他方の主面との間に密閉空間を形成するように可撓な状態で絶縁基体1に接合させたことから、半導体素子3を収容する容器と感圧素子とが一体となり、その結果、圧力検出装置を小型化することができる。また、第一電極7に接続された配線導体5aおよび第二電極8に接続された配線導体5bが絶縁基体1の搭載部1bが偏倚した側に配設されていることから、第一電極7に接続された配線導体5aおよび第二電極8に接続された配線導体5bを極めて短いものとして、これらの配線導体5a・5bに発生する不要な静電容量を小さなものとして感度の高い圧力検出装置を提供することができる。
【0025】
かくして、上述の圧力検出装置用パッケージによれば、搭載部1bに半導体素子3を搭載するとともに半導体素子3の各電極と配線導体5とを電気的に接続し、しかる後、半導体素子3を封止することによって小型でかつ感度が高く、外部の圧力を正確に検出することが可能な圧力検出装置となる。
【0026】
なお、本発明は、上述の実施の形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば上述の実施の形態の一例では、絶縁基体1と絶縁板2とを焼結一体化させることにより接合したが、絶縁基体1と絶縁板2とはろう付けにより接合してもよい。
【0027】
【発明の効果】
以上、説明したように、本発明の一態様の圧力検出装置用パッケージによれば、一方の主面に半導体素子が搭載される絶縁基体の他方の主面に静電容量形成用の第一電極を設けるとともに、この第一電極に対向する静電容量形成用の第二電極を有す絶縁板を絶縁基体の他方の主面との間に密閉空間を形成するように可撓な状態で接合したことから、半導体素子を収容する容器と感圧素子とが一体となり、その結果、圧力検出装置を小型とすることができる。さらに搭載部が絶縁基体の外周寄りに偏倚して設けられ、複数の配線導体のうち、第一電極に接続された配線導体および第二電極に接続された配線導体が、搭載部よりも絶縁基体の搭載部が偏倚した側の外周寄りに配設され、半導体素子の各電極のうち、配線導体を介して第一電極および第二電極と電気的に接続される電極が絶縁基体の外周寄りに設けられていることから、第一電極に接続された配線導体と第二電極に接続された配線導体を極めて短いものとしてこれらの配線導体に不要な静電容量が形成されることを有効に防止することができる。また、複数の配線導体のうち、外部電気回路と電気的に接続される配線導体の少なくとも一つが、搭載部よりも搭載部が偏倚した側の反対側に配設されており、半導体素子の各電極のうち、上記の少なくとも一つの配線導体と電気的に接続される電極絶縁基体の中心寄りに設けられていることから、これらの配線導体に不要な静電容量が形成されることを有効に抑制することができる。その結果、外部の圧力を正確かつ感度良く検出することが可能な圧力検出装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の圧力検出装置用パッケージの実施の形態の一例を示す断面図である。
【図2】従来の圧力検出装置を示す断面図である。
【符号の説明】
1・・・・・絶縁基体
1b・・・・搭載部
2・・・・・絶縁板
3・・・・・半導体素子
5・・・・・配線導体
5a・・・・第一電極に接続された配線導体5
5b・・・・第二電極に接続された配線導体5
7・・・・・第一電極
8・・・・・第二電極

Claims (1)

  1. 一方の主面に半導体素子が搭載される搭載部を有する絶縁基体と、該絶縁基体の表面および内部に配設され、前記半導体素子の各電極が電気的に接続される複数の配線導体と、前記絶縁基体の他方の主面との間に密閉空間を形成するように可撓な状態で前記絶縁基体に接合された絶縁板と、前記密閉空間内の前記他方の主面に被着され、前記配線導体の一つに電気的に接続された静電容量形成用の第一電極と、前記絶縁板の内側主面に前記第一電極と対向するように被着され、前記配線導体の他の一つに電気的に接続された静電容量形成用の第二電極とを具備して成る圧力検出装置用パッケージであって、前記搭載部は、前記絶縁基体の外周寄りに偏倚して設けられ、前記複数の配線導体のうち、前記第一電極に接続された配線導体および前記第二電極に接続された配線導体前記搭載部よりも前記絶縁基体の前記搭載部が偏倚した側の外周寄りに配設されているとともに、外部電気回路と電気的に接続される前記配線導体の少なくとも一つが、前記搭載部よりも前記搭載部が偏倚した側の反対側に配設されており、前記半導体素子の各電極のうち、前記配線導体を介して前記第一電極および前記第二電極と電気的に接続される電極が前記絶縁基体の外周寄りに設けられているとともに、前記少なくとも一つの配線導体と電気的に接続される電極が前記絶縁基体の中心寄りに設けられていることを特徴とする圧力検出装置用パッケージ。
JP2001132727A 2001-04-27 2001-04-27 圧力検出装置用パッケージ Expired - Fee Related JP4925522B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001132727A JP4925522B2 (ja) 2001-04-27 2001-04-27 圧力検出装置用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001132727A JP4925522B2 (ja) 2001-04-27 2001-04-27 圧力検出装置用パッケージ

Publications (2)

Publication Number Publication Date
JP2002328064A JP2002328064A (ja) 2002-11-15
JP4925522B2 true JP4925522B2 (ja) 2012-04-25

Family

ID=18980694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001132727A Expired - Fee Related JP4925522B2 (ja) 2001-04-27 2001-04-27 圧力検出装置用パッケージ

Country Status (1)

Country Link
JP (1) JP4925522B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2772111B2 (ja) * 1990-04-27 1998-07-02 豊田工機株式会社 容量型圧力センサ
JPH10300609A (ja) * 1997-05-01 1998-11-13 Fuji Koki Corp 静電容量型圧力センサ
EP1065488B1 (de) * 1999-07-01 2007-02-28 Endress + Hauser GmbH + Co. KG Relativdrucksensor

Also Published As

Publication number Publication date
JP2002328064A (ja) 2002-11-15

Similar Documents

Publication Publication Date Title
JP2001356064A (ja) 圧力検出装置用パッケージ
JP4803917B2 (ja) 圧力検出装置用パッケージ
JP2002107254A (ja) 圧力検出装置用パッケージ
JP4925522B2 (ja) 圧力検出装置用パッケージ
JP4863569B2 (ja) 圧力検出装置用パッケージ
JP4822624B2 (ja) 圧力検出装置用パッケージ
JP4794073B2 (ja) 圧力検出装置用パッケージ
JP4974424B2 (ja) 圧力検出装置用パッケージ
JP4713029B2 (ja) 圧力検出装置用パッケージ
JP2006047327A (ja) 圧力検出装置用パッケージおよび圧力検出装置
JP4557405B2 (ja) 圧力検出装置用パッケージ
JP4127374B2 (ja) 圧力検出装置用パッケージおよび圧力検出装置
JP4859280B2 (ja) 圧力検出装置用パッケージおよびその製造方法
JP4753926B2 (ja) 圧力検出器および圧力検出器組立体
JP4582889B2 (ja) 圧力検出装置用パッケージ
JP4582888B2 (ja) 圧力検出装置用パッケージ
JP4794072B2 (ja) 圧力検出装置用パッケージ
JP4789357B2 (ja) 圧力検出装置用パッケージ
JP4034995B2 (ja) 圧力検出装置用パッケージ及び圧力検出装置
JP3955067B2 (ja) 圧力検出装置用パッケージおよび圧力検出装置
JP2002323394A (ja) 圧力検出装置用パッケージ
JP4557406B2 (ja) 圧力検出装置用パッケージ
JP2002350265A (ja) 圧力検出装置用パッケージ
JP4637342B2 (ja) 圧力検出装置用パッケージ
JP2006047326A (ja) 圧力検出装置用パッケージおよび圧力検出装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4925522

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees