JP4918985B2 - 薄膜デバイスの製造方法 - Google Patents

薄膜デバイスの製造方法 Download PDF

Info

Publication number
JP4918985B2
JP4918985B2 JP2005351487A JP2005351487A JP4918985B2 JP 4918985 B2 JP4918985 B2 JP 4918985B2 JP 2005351487 A JP2005351487 A JP 2005351487A JP 2005351487 A JP2005351487 A JP 2005351487A JP 4918985 B2 JP4918985 B2 JP 4918985B2
Authority
JP
Japan
Prior art keywords
substrate
thin film
manufacturing
film device
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005351487A
Other languages
English (en)
Other versions
JP2007156119A (ja
Inventor
泰明 田中
明彦 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005351487A priority Critical patent/JP4918985B2/ja
Publication of JP2007156119A publication Critical patent/JP2007156119A/ja
Application granted granted Critical
Publication of JP4918985B2 publication Critical patent/JP4918985B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、薄膜デバイスの製造方法に関し、特には大型の基板から複数の薄膜デバイスを多面取りして分割形成する場合に適用される製造方法に関する。
近年、薄型表示装置の表示パネルなどに用いられる薄膜デバイスは、使用機器の小型軽量化の影響を受けて、よりいっそうの薄型化、軽量化、堅牢化が求められている。例えば、薄膜トランジスタ(thin film transistor:以下TFTと標記)を用いた液晶表示装置における表示パネルの製造においては、耐熱性の観点からガラス基板上にTFTを形成している。この場合、例えば予めガラス基板上に薄膜デバイス層を形成し、この薄膜デバイス層をプラスチック基板上に転写して軽量化する方法が提案されている。この場合、先ず、ガラス基板上の薄膜デバイス層に対して接着層を介して支持基板を貼合せ、この状態でガラス基板をエッチング除去し、このエッチング除去面にプラスチック基板を貼り合わせ、次いで接着層および支持基板を除去する。そしてこのような軽量化の後、プラスチック基板との間に薄膜デバイス層を狭持する状態で対向基板を配置し、これらの基板間に液晶を充填して封止する方法が提案されている(下記特許文献1参照)
一方、このような薄膜デバイスの製造工程においては、生産性の向上を目的として、大型のパネルに複数の装置領域を作り込み、適当なタイミングでこの大型のパネルを複数の表示パネル(薄膜デバイス)部分に分割する多面取りが行われている。
例えば、上述した液晶表示装置を構成する表示パネルの製造においては、先ず、大型のガラス基板(マザーガラス)上の各装置領域に薄膜デバイス層を形成した後、このガラス基板と同程度の大きさの対向基板を薄膜デバイス層に対向配置し、液晶が注入される所定間隔の隙間を保ってこれらの基板を貼り合わせたパネルを作製する。次いで、このパネルを、それぞれの表示パネル分部に分割する。しかる後、分割された各表示パネル部分のTFT基板と対向基板との隙間に液晶を注入して封止し、表示パネルを完成させる
このような製造方法において、貼り合わせたパネルの分割は、ガラス基板および対向基板にダイヤモンドカッターなどで傷を付けた後、機械的衝撃を与えることによりパネルを分断させる、いわゆるスクライブブレイク法が行われている。
ところが、スクライブブレイク法では、パネルのガラス端面に微小なひび割れ(マイクロクラック)や欠け(チッピング)が生じ、これらの表示パネルの耐熱性を低下させる要因となる。そこで、大型パネルを各表示パネル部分に分割した後、外部端子などの露出部をマスク材によって保護した状態で、分割によって生じたマイクロクラックやチッピングを取り除くためのエッチングを行う方法が提案されている(下記特許文献2参照)。
また上述したスクライブブレイク法では、パネルの落下や外部からの衝撃により、これらの部分を起点としてガラス基板の破断に至ることもあった。そこで近年では、スクライブブレイク法に変わり、基板端部にダイヤモンドカッターなどを用いて機械的に溝を形成し、その溝をレーザー照射により伸展させて分割する方法も実用化されている(下記特許文献3参照)。また、軽量化のためにプラスチック基板を用いた場合には、ガラス基板の場合と異なり機械的な溝を伸長させることができないため、前述のスクライブブレイク方式による分割を行うことができないという課題があった。
WO02/08479号公報(特に図1および図17関連部参照) 特開2003−315774号公報(特に0027〜0032段落参照) 特表2004−506588号公報
しかしながら上述したような薄膜デバイスの製造方法には、次のような課題があった。
すなわち、軽量化を目的とする特許文献1の方法では、1)ガラス基板上に形成した薄膜デバイス層をプラスチック基板上に転写する際、薄膜デバイス層に対して接着剤を用いて支持基板に貼り付けるため、薄膜デバイス層が汚染される可能性がある。2)接着剤の塗布やその除去工程により薄膜デバイス層に形成したTFTの特性が変動する懸念がある。3)接着剤の除去洗浄工程が必要である。4)前記3)の後に対向基板を貼り合わせる際に、前の工程で除去しきれずに残ったワックスやガラス基板のエッチングで発生するスラッジ(ガラスの弗化物)などの異物を挟み込む可能性がありそのため表示画面にムラが出来る。
そして、基板の分割において生じるマイクロクラックやチッピングを取り除くための特許文献2の方法では、外部端子などの露出部をマスク材によって保護した状態でエッチングを行うため、このマスク材の形成およびその後の剥離工程において外部端子が破壊される懸念がある。
また、そもそも大型基板を分割する製造方法においては、ガラス基板を薄型化すると、基板の切断が困難になるという問題が生じる。特に、0.4mm以下の厚さに薄膜化されたガラス基板は、安定して切断することが困難になる。この問題は、特許文献3に示したレーザーを用いてガラス基板を分断する場合でも同様である。
そこで本発明は、2枚の基板を貼り合わせた大型の基板を分割して複数の薄膜デバイスを得る製造方法において、基板の材質によらずに基板を薄型化して分割することが可能な薄膜デバイスの製造方法を提供することを目的とする。
このような目的を達成するための本発明の薄膜デバイスの製造方法は、次の工程を行うことを特徴としている。先ず第1工程では、複数のデバイス領域が設定されたデバイス基板上において、当該各デバイス領域を分割する分割線上にエッチング防止パターンを形成する。次に第2工程では、デバイス基板におけるエッチング防止パターンの形成面側に対向基板を貼り合わせる。そして第3工程では、デバイス基板におけるエッチング防止パターンの形成面と反対側の面に、前記分割線に対応させて溝パターンを形成する。尚、第2工程と第3工程とは、どちらが先であっても良い。次に、第4工程では、溝パターンが形成された面側からエッチング防止パターンに達するまでデバイス基板をエッチングすることにより、対向基板を貼り合わせた当該デバイス基板を薄膜化すると共に当該溝パターン部分において分割する。
このような薄膜デバイスの製造方法では、溝パターンの形成面側からデバイス基板をエッチングすることにより、デバイス基板の薄膜化と分割とが同時に行われる。しかも、デバイス基板の分割が、エッチングによって行われるため、デバイス基板に対してマイクロクラックやチッピングを発生させることもない。またこのエッチングに先立ち、各デバイス領域を分割する分割線上にエッチング防止パターンを形成しているため、溝パターンの底部がエッチング防止パターンからはみ出ないようにデバイス基板のエッチングをコントロールすることにより、デバイス基板と対向基板との間にエッチングが及ぶことが防止される。
そして、このようなデバイス基板の薄膜化と分割の後に、デバイス基板の分割部分において対向基板と溝パターン底部に露出させたエッチング防止パターンとを切断することにより、2枚の基板を貼り合わせた基板の分割が行われるが、この分割においては、上述したエッチングによって既に分割されたデバイス基板に対して影響が及ぶことはない。
以上説明したように本発明の薄膜デバイスの製造方法によれば、デバイス領域が設定されたデバイス基板を薄膜化し分割する際に、デバイス基板に対してチッピングやマイクロクラック等のダメージが加わることがない。またさらに、デバイス基板と貼り合わされた対向基板を切断する場合には、デバイス基板は既に分割されているため、この工程においてもデバイス基板に対してダメージが加わることを防止できる。この結果、デバイス基板のダメージに起因して、デバイス基板におけるデバイス領域に設けられたTFTなどが劣化することを防止でき、信頼性の高い薄膜デバイスを得ることが可能になる。
以下、本発明の薄膜デバイスの製造方法を液晶表示装置における表示パネルの製造に適用した実施の形態を図面に基づいて詳細に説明する。
≪第1実施形態≫
第1実施形態の表示パネルの製造方法を、図1以下の断面工程図に基づき、他の図面を参照して説明する。
<図1(1)>
先ず、図1(1)に示すように、デバイス基板1を用意する。
このデバイス基板1は、図2の平面図にも示すように、一主面側に複数のデバイス領域1aが設定されており、各デバイス領域1aには、さらに表示領域1a-1と周辺領域1a-2とが設定された構成となっている。また、このようなデバイス基板1は、以降の工程においての熱処理に対する耐熱性を考慮し、例えば0.7mm程度の厚みを有するガラス基板を用いて構成されていることとする。尚、図2におけるデバイス基板1の断面は、図2におけるA−A’断面に対応している。
そして、このようなデバイス基板1における表示領域1a-1に、画素回路が形成されたデバイス層2(図1のみに図示)を形成すると共に、周辺領域1a-2には画素回路に接続された外部端子3(図1のみに図示)を形成する。その後、表示領域1a-1に形成されたデバイス層2を覆い、外部端子3を形成した周辺領域1a-2を露出させる状態で、ここでの図示を省略した配向膜を形成する。尚、デバイス基板1上に形成されるデバイス層2の詳細な構成は最後に説明する。
また、このようなデバイス基板1上において、当該デバイス基板1を各デバイス領域1a毎に分割する分割線上にエッチング防止パターン4を形成する工程を行う。ここで形成するエッチング防止パターン4は、各デバイス領域1a間の分割線上に設けられ、各デバイス領域1aを取り囲む形状で形成されていれば良い。
このエッチング防止パターン4は、デバイス基板1をエッチングする際にエッチング耐性を有する材料からなることとする。ここでは、ガラス基板を用いてデバイス基板1が構成されているため、ガラス基板のエッチングに用いられるフッ酸(HF)に対してエッチング耐性を有する材料を用いてエッチング防止パターン4を形成する。
このような材料として、例えばアクリル系またはエポキシ系の樹脂材料、例えばUV硬化樹脂や80℃以下の温度で硬化可能な熱硬化性樹脂などのうち、フッ酸に対する耐性を有するものが用いられる。このような樹脂材料を用いる場合には、スクリーン印刷やシールディスペンサー、インクジェットなどのパターン印刷方法によってエッチング防止パターン4を描画形成する。
またエッチング防止パターン4を形成する他の材料としては、モリブデン(Mo)やタンタル(Ta)などの画素回路を構成する金属材料も用いられる。この場合にはデバイス層2における画素回路の形成と同一工程で、すなわち金属材料の成膜と当該金属材料のパターンエッチングとによってエッチング防止パターン4を形成する。
尚、ここで形成するエッチング防止パターン4の幅や高さは、以降に行うデバイス基板1のエッチングに際して当該エッチング防止パターン4においてエッチングの進行を停止できる程度に設定されることとする。
一方、このような構成のデバイス基板1と略同一の寸法の対向基板5を用意する。
この対向基板5は、例えばプラスチック基板を用いて構成されていることとする。対応基板5としてプラスチック基板を用いることにより、ここで作製する表示パネル(薄膜デバイス)の耐衝撃性の向上と軽量化とを図ることができる。ここで用いるプラスチック基板は、厚さ0.2mm、線膨張係数が60ppm以下のものを用いることとする。ここで、図3にはプラスチック基板の線膨張係数に対する耐熱温度のグラフを示す。図3のグラフに示すように、線膨張係数が60ppm以上の範囲では、作製した表示パネルを昇温した際に、表示パネル自体に反りを生じ易く、パネルの破壊や画像不良を生じる等の限界温度(耐熱温度)が急激に低下することがわかっている。
そして、このような対向基板5の一主面上に、ここでの図示を省略した対向電極を形成し、さらにこの対向電極を覆う状態で配向膜を形成する。対向電極は、例えばITO(Indium Tin Oxide)などの透明導電性材料をベタ膜状に成膜して用いる。また配向膜は、例えば対向電極が形成された基板上にポリイミドを塗布し、焼成し、ラビング処理を施すとによって形成されている。
次に、対向電極および配向膜が設けられた対向基板5に、開口部6および注入孔7を形成する。
このうち開口部6は、この対向基板5をデバイス基板1と貼り合わせた際に、デバイス基板1に設けた外部端子3を露出させる形状で形成される。このため、開口部6は、デバイス基板1に設定したデバイス領域1a内の周辺領域1a-2に対応する位置に設けられた構成となっている。
そして、図4(a)〜図5(d)の平面図にも示すように、この対向基板5に形成される開口部6は、デバイス基板(1)の各デバイス領域(1a)に対応する対向基板5のデバイス領域5aにおいて、さらに周辺領域(1a-2)に対応する周辺領域5a-2を含んで開口する形状で設けられていることとする。また、対向基板5の剛性を確保することを目的とし、各開口部6は、対向基板5内に閉曲線で構成されることが好ましい。ただし、デバイス基板(1)の表示領域(1a-1)に対応する対応基板5の表示領域5a-1とこの周縁部分には設けられることはない。尚、図1における対向基板5の断面は、図4(a)〜図5(d)におけるA−A’断面に対応している。
このような開口部6は、図4(a)に示すように、複数の周辺領域5a-2にわたって連続する形状で設けられても良く、さらにデバイス領域5a−5a間の分割線部分を含む形状で設けられても良い。
また開口部6は、図4(b)に示すように、その形状が矩形形状である必要はなく、周辺領域5a-2に沿った形状で開口していて、デバイス基板(1)の周辺領域(1a-2)に設けられた外部端子(3)を充分に露出できる形状であれば良い。これにより、この対向基板5をデバイス基板1と貼り合わせた状態で、対向基板5によって保護できるデバイス基板1側の面積が増えるため、回路などをこの部分に形成することができ、パネルの外形を小さくすることが可能となる。
さらに開口部6は、図5(c)に示すように、各デバイス領域5aに対応させて独立して設けられても良い。このように各周辺領域5a-2に対して開口部6を独立させることにより、対向基板5自体の剛性を維持することが可能になる。そして、さらに対向基板5の剛性を向上させるためには、図5(d)に示すように、周辺領域5a-2を縮小し、その周辺領域5a-2を充分に露出できる程度の最小限の大きさで開口部6を構成することが有効である。
一方、対向基板5に設けられた注入孔7は、この対向基板5をデバイス基板1と貼り合わせた状態で、各デバイス領域5aにおける表示領域5a-1に液晶を注入するためのものであり、各表示領域5a-1に対してそれぞれ個別に設けられていることとする。これらの注入孔7は、表示領域5a-1より外周部分に位置し、かつ表示領域5a-1を挟んだ周辺領域5a-2の逆側に設けられた構成とすることが好ましい。
以上のような構成の開口部6および注入孔7は、例えばCO2レーザーの照射により形成される。また、他のレーザーやトムソン刃等の刃、ウォータージェットなどの他の方法を適用して形成しても良い。
<図1(2)>
次に、図1(2)に示すように、デバイス基板1または対向基板5の何れか一方に、液晶シール剤を兼ねる接着剤層8を塗布形成すると共にスペーサ9を散布し、デバイス基板1−対向基板5間に接着剤層8およびスペーサ9を狭持させてこれらの2枚の基板1−5を貼り合わせる。尚、散布型のスペーサ9に換えて、デバイス基板1上に柱状のスペーサーを形成し用いてもよい。
ここでは、先の図2の平面図に示すように、接着剤層8は、例えばデバイス基板1における各デバイス領域1aの表示領域1a-1を個別に囲む状態で形成されることとする。そして、デバイス基板1と対向基板5とを貼り合わせた状態で、これらの基板1,5を1kg/cm2で加圧しながら接着剤層8を硬化させる。この際、接着剤層8およびエッチング防止パターン4が紫外線硬化樹脂からなる場合には、紫外線の照射によって接着剤層8と共にエッチング防止パターン4を硬化させる。
以上により、デバイス基板1と対向基板5とを貼合せてなる貼合せパネル10が得られる。この貼合せパネル10においては、対向基板5に設けた開口部6から、デバイス基板1上に設けた外部端子3が露出された状態となっている。また、対向基板5に設けた注入孔7は、接着剤層8で囲まれた表示領域1aに連通した状態となっている。
<図1(3)>
次いで、図1(3)に示すように、貼合せパネル10における対向基板5の外側に支持基板11を配置する。そして、接着剤12によって、貼合せパネル10を支持基板11に支持させる。
ここで、支持基板11は、以降に行うデバイス基板1のエッチングにおいて、エッチング溶液として用いるフッ酸に対して耐性を備えた基板が好ましい。このため、支持基板11は、モリブデン(Mo)、タンタル(Ta)、タングステン(W)、インコネル、ハステロイ、鋼材に耐食メッキ(例として、ニッケルとタングステンによる2元合金)を施したもの、テフロン(登録商標)樹脂など、フッ酸耐性を有し接着剤12と付着できる材質からなる基板であれば良い。
また接着剤12は、同様にしてフッ酸に対する耐性を備えている必要があり、例えば紫外線硬化型の接着性樹脂が用いられる。この接着剤12は、貼合せパネル10と支持基板11との間、および貼合せパネル10を構成するデバイス基板1と対向基板5との間を完全に密閉する状態で設けられる。これにより、以降に行われるエッチング工程にいて、貼合せパネル10を構成するデバイス基板1−対向基板5間へのエッチング溶液の侵入を防止する。また、この接着剤12は、その後の除去を考慮すれば、支持基板11と貼合せパネル10とを全面で接着するのではなく、支持基板11と貼合せパネル10との周縁を囲む状態で配置されることが好ましい。
このためここでは、例えば貼合せパネル10の周縁に塗布した接着剤12によって支持基板11に貼合せパネル10を貼り合わせた後、0.3kg/cm2で加圧しながら紫外線を照射して接着剤12を硬化させる。これにより、支持基板11に貼合せパネル10を支持させた状態とする。
<図6(4)>
以上の後、図6(4)に示すように、デバイス基板1におけるエッチング防止パターン4の形成面と反対側の面(すなわちデバイス基板1の露出面)側に、例えばCO2レーザー(出力約8W)による加工法によって溝パターン13を形成する。ここで形成する溝パターン13は、エッチング防止パターン4上に設けられ、各デバイス領域1aを取り囲む形状で形成されていれば良い。
そして、図7の拡大図断面図に示すように、溝パターン13の開口幅W1は、エッチング防止パターン4の線幅W2に対して、W1≦W2×(1/2)を満たす程度に形成されることとする。これにより、次の工程でデバイス基板1を必要充分にエッチングした状態において、溝パターン13底部をエッチング防止パターン4からはみ出させることなく、エッチング防止パターン4を露出させることができる。図8は、エッチング防止パターン4の線幅W2に対する溝パターン13の開口幅W1と、次のエッチング工程においてエッチング溶液として用いるフッ酸(HF)のしみこみ幅との関係を示すグラフである。このグラフに示すように、W1/W2=0.5以下、すなわちW1≦W2×(1/2)に保たれていれば、フッ酸(HF)のデバイス基板1−対向基板5間へのしみこみが防止できていることが分かる。
また、溝パターン13の深さd1は、次の工程でデバイス基板1を最終的な所定厚さd2にまでエッチングした状態において、溝パターン13底部にエッチング防止パターン4を露出させることができる程度に設定する。このため、溝パターン13の深さd1は、デバイス基板1の最終的な所定厚さd2に対して、d2<d1の関係を満たすことが必要である。また溝パターン13の深さd1を大きくすると、溝パターン13の形成プロセスにおいてデバイス基板1を構成するガラス基板にマイクロクラックが発生し、次のエッチング工程の後にもこのマイクロクラックが除去されずに残るため、作製した表示パネルの耐熱温度が急激に低下する。図9には、溝パターンの深さd1に対する耐熱温度のグラフを示す。図9のグラフに示すように溝パターンの深さd1が200μmを越える範囲では、上述したマイクロクラックに起因し、作製した表示パネルを昇温した際に、表示パネルの耐熱温度が急激に低下することが分かっている。このため、溝パターンの深さd1は、200μm以下の範囲で設定することが好ましい。ここでの耐熱温度とは、該当プロセスで製作したパネルを挟み込むよう2枚のガラス板で拘束した状態で、恒温槽中において室温から槽内温度を所定の温度まで上昇させ所定の温度で10分以上放置した後にパネルを室温まで冷却して画だしを行ない、表示画面の異常やパネルの損傷が無い温度と定義する。
尚、このような溝パターン13の形成は、CO2レーザーによる加工法に限定されることはなく、レーザーによる加工であればYAGレーザーの第3、第4高調波やXeCl、 ArF、KrFエキシマレーザ等を用いても良い。さらに、ダイヤモンドやジルコニアなどを刃先に使用した機械的加工、ウォータージェット加工などの他の方式を適用しても良い。ただし、溝パターン13の形成方法により、マイクロクラックの発生状態が異なりるが、表示パネルの上記耐熱温度を100℃以上とするため、溝パターンの深さ範囲は形成方法ごとに設定され値となる。
<図6(5)>
次に、図6(5)に示すように、デバイス基板1を、溝パターン13が形成された面側からエッチング防止パターン4に達するまでエッチングする。これにより、デバイス基板1を溝パターン13の形成部分において分割すると共に、デバイス基板1を1〜100μm程度の所定膜厚d2にまで薄膜化する。
この際、デバイス基板1のみが選択的にエッチングされるエッチング液(例えばフッ酸)を用いたウェットエッチングによりデバイス基板1を等方的にエッチングする。
図10にも示すように、このようなエッチングにおいては、溝パターン13の断面形状が維持された状態でデバイス基板1のエッチングが進む。そして、溝パターン13の深さd1よりもデバイス基板1の残膜厚が薄くなったところで、溝パターン13の底面にエッチング防止パターン4が露出し始め、さらに溝パターン13の底面の全面に酸化防止パターン4が露出して各デバイス領域1a毎にデバイス基板1が分割されると共に、デバイス基板1が所定膜厚d2にまで薄膜化される。このような状態においては、分割されたデバイス基板1同士は、エッチング防止パターン4のみで接続されていることになる。また、このエッチングは、溝パターン13の底面が、エッチング防止パターン4からはみ出させることなく、エッチング防止パターン4上のみに止められている状態で停止させる。
そして、エッチングを停止させた状態においては、デバイス基板1に影響を与えることなく、エッチング防止パターン4のみを切断できる程度の露出幅W3で当該エッチング防止パターン4が露出していることとする。つまり、デバイス基板1が所定膜厚d2にまで薄膜化された状態で、エッチング防止パターン4からエッチングがはみ出すことなく、露出幅W3だけエッチング防止パターン4が露出されるように上述した溝パターン13の初期の深さd1と開口幅W1とが設定されていることが重要である。
以上のようなエッチングの具体的な一例としては、例えば重量濃度15%〜25%のフッ酸(HF)溶液に支持基板11に支持させた貼合せパネル10を浸漬し、エアーブローによるバブリングによりフッ酸溶液を攪拌しながら、25℃で約3時間のエッチングを施す。これにより、デバイス基板1を構成する0.7mmの膜厚のガラス基板が30μmの膜厚d2にまで薄膜化され、溝パターン13の底面の全面にエッチング防止パターン4が露出してデバイス基板1が分割される。
<図6(6)>
次に、図6(6)に示すように、薄膜化して分割したデバイス基板1のエッチング面に、1枚の補強基板15を貼り合わせて補強する。この補強基板15は、例えば対向基板5と同一種類のプラスチック基板が用いられる。補強基板15としてプラスチック基板を用いることにより、ここで作製する表示パネル(薄膜デバイス)の耐衝撃性の向上と軽量化とを図ることができる。また、補強基板15は、偏光板を兼ねるものであっても良い。そして、ここでの貼合せは、例えば紫外線硬化型の接着剤が用いられ、貼合せの後に真空脱泡を行い、次いで紫外線の照射によって接着剤を硬化させることによって行われる。あるいは、ディスプレイ用途に適した特性を有する両面粘着シートを用いてもよい。尚、この工程は必要に応じて行えば良く、省略しても良い。例えば、所定膜厚d2に薄膜化したデバイス基板1が充分な剛性を有している場合には、補強基板15を貼り合わせる必要はない。
<図11(7)>
次に、図11(7)に示すように、補強基板15の外周に沿って貼合せパネル10を切断する。これにより、支持基板11と接着剤12とから、補強基板15が貼り合わせられた貼合せ基板10を取り外す。この切断は、例えばCO2レーザーを用いて行われる。
<図11(8)>
その後、図11(8)に示すように、貼合せパネル10と補強基板15とを、エッチング防止パターン4部分で切断する。この際、図12の拡大断面図に示すように、デバイス基板1の切断においては、エッチングによって薄膜化したデバイス基板1に切断部Cが及ぶことなく、エッチング防止パターン4部分のみで切断が行われることが好ましい。
この切断は、例えばCO2レーザーあるいは機械加工により行なう。カッターや超音波カッターなどの刃を用いた機械的な方法、ウォータージェット法といった方法を用いることが出来る。
そして図13の平面図に示すように、以上のようにして切断された各貼合せパネル10におけるデバイス基板1は、デバイス領域1aを囲んだ周縁にエッチング防止パターン4が残された状態となる。
<図11(9)>
以上の後、図11(9)に示すように、分割した各貼合せパネル10,10,…部分に、注入孔7から液晶16を注入し、次いで注入孔7を樹脂17で封止して表示パネル(薄膜デバイス)18を完成させる。
貼合せパネル10への液晶16の注入は、図1(2)を用いて説明したデバイス基板1と対向基板5との貼り合わせの際に行っても良い。この場合、対向基板5に注入孔7を設ける必要はない。そして、デバイス基板1または対向基板5上に接着剤層8を形成し、この接着剤層8で囲まれた領域に液晶を滴下するか又はインクジェット法などの方式で供給した状態で、デバイス基板1と対向基板5との貼り合わせを行う。
この表示パネル(薄膜デバイス)18を用いて液晶表示装置を組み立てる場合には、外部動作素子あるいは外部接続端子の取り付けを通常の液晶表示装置作製時と同様に行なう。
以上説明した第1実施形態の製造方法によれば、図6(5)および図10を用いて説明したように、溝パターン13の形成面側からデバイス基板1をエッチングすることにより、デバイス基板1の薄膜化と分割とが同時に行われる。そして、デバイス基板1の分割が、エッチングによって行われるため、デバイス基板1に対してマイクロクラックやチッピングを発生させることもない。
またこのエッチングに先立ち、各デバイス領域1aを分割する分割線上にエッチング防止パターン4を形成しているため、溝パターン13の底部がエッチング防止パターン4からはみ出ないようにデバイス基板1のエッチングをコントロールすることにより、デバイス基板1と対向基板5との間にエッチングが及ぶことが防止される。しかも、このエッチングによって、溝パターン13の形成プロセスにおいてデバイス基板1に生じたマイクロクラックやチッピング、溶融ガラスの残渣なども同時に除去される。したがって、分割されたデバイス基板1の端面には一切の欠陥が残らず、高い強度を持つことが可能になる。
そして、このようなデバイス基板1の薄膜化と分割の後に、図11(8)を用いて説明したように、デバイス基板1の分割部分において対向基板5と溝パターン13底部に露出させたエッチング防止パターン4とを切断することにより、貼合せ基板10の分割が行われるが、この分割においては、上述のエッチングによって既に分割されたデバイス基板1に対して分割の影響が及ぶことはない。
したがって、以上説明したように本実施形態の表示パネル(薄膜デバイス)18の製造方法によれば、デバイス基板1として耐熱性および剛性に優れてプロセス上の取り扱いが容易ではあるがダメージが加わり易いガラス基板を用いた場合であっても、デバイス基板1に対するダメージのダメージに起因して、デバイス基板1におけるデバイス領域1aに設けられたTFTを備えた駆動回路が劣化することを防止でき、耐熱性および信頼性の高い表示パネル(薄膜デバイス)18を得ることが可能になる。

尚、上述した第1実施形態においては、図1(1)および図4,5を用いて説明したように、対向基板5にあらかじめ液晶注入のための注入孔7を形成しておく手順を説明した。しかしながら、対向基板5には注入孔7を形成しなくても良い。この場合、以下のa,bの2通りの方法を用いることができる。a.通常の液晶パネルと同様に、図1(2)を用いて説明した工程で、デバイス基板1と対向基板5とを封着する接着剤8を、デバイス領域1a-1を取り囲みかつその一部を開口した形状に形成し、この開口部より液晶を注入させる。b.通常の液晶パネルと同様に、図1(2)を用いて説明した工程で、デバイス基板1と対向基板5とを封着する接着剤8によってデバイス領域1a-1を完全に取り囲み、この囲まれた部分に所定量の液晶を滴下させた後にデバイス基板と対向基板を貼り合わせる。以上のa,bのいずれの方法においても、デバイス基板1と対向基板5との間に狭持さえるスペーサーの取り扱いについては、上述したと同様であって良い。
≪第2実施形態≫
図14は、第2実施形態の特徴部を示す断面工程図である。以下、第1実施形態で用いた断面工程図および、図14の断面工程図に基づき、第2実施形態における表示パネルの製造方法を説明する。
<図1(1)〜図1(3)>
先ず、第1実施形態において図1(1)〜図1(3)を用いて説明したと同様の手順を行い、支持基板11に貼合せパネル10を支持させるまでを行う。
<図14(4)>
その後、図14(4)に示すように、接着剤12によって支持基板11に貼合せパネル10を支持させた状態において、デバイス基板1を露出面側からエッチングする。これにより、デバイス基板1を構成する0.7mm程度の膜厚のガラス基板を200μm程度になるまで薄膜化する。このエッチングは、第1実施形態と同様にデバイス基板1のみが選択的にエッチングされるエッチング液(例えばフッ酸)を用いたウェットエッチングによりデバイス基板1を等方的にエッチングする。
次に、図14(5)に示すように、薄膜化したデバイス基板1におけるエッチング防止パターン4の形成面と反対側の面(すなわちデバイス基板1の露出面)側に、エッチング防止パターン4の形成位置に対応させて溝パターン13を形成する。溝パターン13の形成は、第1実施形態と同様に、ダイヤモンドやジルコニアなどの硬い鉱物を刃先に用いた機械的なスクライブ、CO2やYAGレーザーなどによる加工法のいずれを用いても良い。
またここで形成する溝パターン13は、深さd1=50μm、幅W1=100μm程度の断面形状とする。この際、溝パターン13の深さd1は、次のエッチングによってさらに薄膜化させた最終形態のデバイス基板1(ガラス基板)の厚さd2に対して当然ながらd2<d1の関係を満たすことが必要で、より望ましくは1.5×d2<d1となるように、深さd1の範囲を1〜200μmの範囲で選択するのがよい。この際、形成した溝パターン13の幅W1と、エッチング防止パターン4の幅W2との関係が、W1<W2/2を満たす場合に、先に述べたのと同様にデバイス基板1―対向基板5間へのフッ酸(HF)のしみこみを防止することができる。
その後、図14(6)に示すように、デバイス基板1を、溝パターン13が形成された面側からエッチング防止パターン4に達するまでエッチングする。これにより、デバイス基板1を溝パターン13の形成部分において分割すると共に、デバイス基板1を1〜100μm程度の所定膜厚d2(例えば30μm)にまで薄膜化する。
この際、デバイス基板1のみが選択的にエッチングされるエッチング液(例えばフッ酸)を用いたウェットエッチングによりデバイス基板1を等方的にエッチングする。このようなエッチングにおいては、第1実施形態において図10を用いて説明したと同様に、溝パターン13の断面形状が維持された状態でデバイス基板1のエッチングが進み、溝パターン13の底面の全面に酸化防止パターン4が露出してデバイス基板1が分割されると共に、デバイス基板1が所定膜厚d2にまで薄膜化される。そして、このエッチングは、溝パターン13の底面が、エッチング防止パターン4からはみ出させることなく、エッチング防止パターン4上のみに止められている状態で停止させることは、第1実施形態と同様で図10を用いて説明したと同様である。
以上の後には、第1実施形態において図6(6)以降を用いて説明したと同様の手順を行うことにより、表示パネル(薄膜デバイス)18を作製する。
以上第2実施形態の作製方法によれば、図14(5)を用いて説明したように、デバイス基板1のエッチングによる薄膜化の途中で溝パターン13を形成することにより、最終段階までエッチングを進めた状態においての溝パターン13の最終的な開口幅を狭めることが可能となる。したがって、デバイス基板1の分割に必要とされるデバイス領域1a−1a間の幅を縮小することができる。この結果、一枚の大型基板からより多くの表示パネル(薄膜デバイス)を得ることができ、生産性の向上を図ることができる。
≪第3実施形態≫
図15は、第3実施形態の特徴部を示す拡大断面工程図である。以下、図15に基づき、第3実施形態の特徴部を詳細に説明し、第1実施形態および第2実施形態と同様の工程の重複する説明は省略する。
図15に示す第3実施形態が上述した第1実施形態および第2実施形態と異なるところは、エッチング防止パターン4の形状にある。すなわち、第1実施形態において図1(1)を用いて説明したエッチング防止パターン4の形成工程では、本第3実施形態においては図15(1)に示すように、エッチング防止パターン4を2重構造で設け、デバイス基板1上の各デバイス領域間に2本のエッチング防止パターン4を配置する。
そして、第1実施形態において図6(4)を用いて説明した溝パターン13の形成工程では、本第3実施形態においても、各2本のエッチング防止パターン4上に沿って、デバイス基板1に溝パターン13を形成する。
その後、第1実施形態において図6(5)を用いて説明したデバイス基板1のエッチング工程では、本第3実施形態においても、各溝パターン13の底部にエッチング防止パターン4を露出させると共に、デバイス基板1を所定膜厚にまで薄膜化させる。
そして、第1実施形態において図11(8)を用いて説明した貼合せパネルの切断工程では、本第3実施形態においては、図15(2)に示すように2本のエッチング防止パターン4間においてデバイス基板1の切断を行うようにする。このため、溝パターン13は、そのままの形状で残されることになる。
そして図16の平面図に示すように、以上のようにして切断された各貼合せパネルにおけるデバイス基板1は、デバイス領域1aを囲んでエッチング防止パターン4が設けられ、さらにエッチング防止パターン4の外周に溝パターン(13)で分断されたデバイス基板1部分が残された状態となる。
このような第3実施形態によれば、デバイス切断端をパネル外周部から遠ざけることができるため更に耐熱温度を上昇させることが可能となる。
≪デバイス基板の構成≫
次に、上記各実施形態において説明を省略したデバイス基板1上へのデバイス層の形成を、図17に基づいて説明する。
尚ここでは、一般的な低温ポリシリコン技術、例えば「'99最新液晶プロセス技術」(プレスジャーナル1998年発行、pp53〜59)、「フラットパネル・ディスプレイ1999」(日経BP社、1998年発行、pp132〜139)、に記載されているような低温ポリシリコンボトムゲート型薄膜トランジスタ(TFT)プロセスを適用してアクティブマトリックス型のデバイス基板1を形成する手順を説明する。
先ず、0.7mm程度の厚さのガラス基板(デバイス基板)101上に、スパッタリング法によって膜厚100nmのモリブデン(Mo)膜を成膜し、一般的なフォトリソグラフィー技術およびエッチング技術によりこのモリブデン膜をパターニングすることによりゲート電極104を形成する。尚、このゲート電極104の形成と同一工程で、先の実施形態で説明したエッチング防止パターン(2)を形成しても良い。
次に、ゲート電極104上を被覆するようにゲート絶縁膜105を形成する。ゲート絶縁膜105は、例えばプラズマCVD法によって、酸化シリコン(SiO2)層、または酸化シリコン(SiO2)層と窒化シリコン(SiNx)層との積層体として形成する。
次に、ゲート絶縁膜105の形成に連続して非晶質シリコン層(厚さ30nm〜100nm)を形成し、この非晶質シリコン層に波長308nmのXeClエキシマレーザパルスを照射し熔融再結晶化してチャネル形成領域となる結晶シリコン層(ポリシリコン層)106を作製する。
次に、ポリシリコン層106上に、ゲート電極104に重ねてイオン打込み時にチャネルを保護するためのストッパー層107を形成する。この状態で、ストッパー層107をマスクにしたイオン注入によってポリシリコン層106に燐イオンを導入し、n-型ドープ領域108を形成する。次に、ストッパー層107を覆うレジストパターンを形成し、この上部からのイオン注入によってポリシリコン層106に燐イオンを導入し、n+型ドープ領域からなるソース/ドレイン拡散層109を形成する。これにより、アクティブ領域は高いオン電流と低いオフ電流を両立するためのLDD(Lightly Doped Drain)構造とする。
さらに、プラズマCVD法によって、酸化シリコン(SiO2)層、または酸化シリコン(SiO2)層と窒化シリコン(SiNx)層との積層体からなるパッシベーション膜110を形成する。次いで、このパッシベーション膜110上に、ソース/ドレイン拡散層109にそれぞれ接続されたソース電極111およびドレイン電極112を形成する。ソース電極111およびドレイン電極112は、例えばアルミニウム、アルミニウム合金、高融点金属等の導電性材料で形成する。
次に、ソース電極111およびドレイン電極112が形成されたパッシベーション膜110上に、カラーフィルター113を形成する。カラーフィルター113は、カラーレジストを全面に塗布した後、リソグラフィー技術でパターニングを行って形成する。カラーフィルター113には、ソース電極111と後に形成する液晶駆動用電極が接続されるようにコンタクトホール113Cを形成する。尚、このカラーフィルター113の形成工程を例えば3回行うことにより、RGBの3色(赤、緑、青)のカラーフィルター113をそれぞれ形成することとする。
次に、カラーフィルター113上に、平坦化を行うための保護膜114を形成する。保護膜114は例えばポリメチルメタクリル酸樹脂系の樹脂により形成する。また保護膜114には、ソース電極111と液晶駆動用電極とが接続されるようにコンタクトホール114Cを形成する。
その後、コンタクトホール114C,113Cを介してソース電極111に接続する画素電極115を形成する。この画素電極115は、例えば、透明電極で形成される。透明電極としては、例えばインジウムスズオキサイド(ITO)により形成され、その形成方法としてはスパッタリング法が用いられる。
以上のようにして、ガラス基板101上にTFTを備えた画素回路を形成する。尚、上述した工程と同一工程で、画素回路に接続された他の回路や外部端子(図示せず)の形成も行われることとする。またさらに、画素回路が設けられたデバイス層を覆う状態で配向膜を設ける。
以上により、ガラス基板101上における表示領域1a-1に、画素回路が形成されたデバイス層(図1のみに図示)が設けられ、さらにこれが配向膜で覆われると共に、周辺領域1aには外部端子を設けてなるアクティブマトリックス型のデバイス基板が得られる。
尚、上述したカラーフィルター113は、デバイス基板1側ではなく、対向基板側に形成しても良い。
また、上述したデバイス基板1上に、画素回路の構成要素とは別工程でエッチング防止パターンを形成する場合には、ガラス基板101上に形成したSiO2層やSiN層、ポリシリコン層、カラーレジスト、平坦化用のアクリル系樹脂、ITOなどの膜をパターニングにより除去しておくこととする。
そして、本発明において用いられるデバイス基板1は、アクティブマトリックス型に限定されることはなく、単純マトリックス型であっても良い。さらに、画素回路を構成するTFTは、上述したボトムゲート型ポリシリコンTFTに限定されることはなく、トップゲート型ポリシリコンTFTやアモルファスTFTでも同じように実施できる。
また本発明の薄膜デバイスの製造方法は、液晶表示装置における表示パネルの製造への適用に限定されることはない。例えば、デバイス基板の各デバイス領域に有機電界発光素子を形成することで、有機電界発光素子を用いた表示装置における表示パネルの製造にも適用可能である。
第1実施形態の表示パネルの製造方法を示す断面工程図(その1)である。 デバイス基板の平面図である。 プラスチック基板の線膨張係数に対する表示パネルの耐熱温度のグラフである。 対向基板に開口部および注入孔を設けた平面図である。 対向基板に開口部および注入孔を設けた別の例を示す平面図である。 第1実施形態の表示パネルの製造方法を示す断面工程図(その2)である。 第1実施形態で形成する溝パターンとエッチング防止パターンの拡大断面図である。 エッチング防止パターンの線幅に対する溝パターンの開口幅と、次のエッチング工程においてエッチング溶液として用いるフッ酸(HF)のしみこみ幅との関係を示すグラフである。 溝パターンの深さに対する表示パネルの耐熱温度のグラフである。 デバイス基板のエッチングを説明する拡大断面図である。 第1実施形態の表示パネルの製造方法を示す断面工程図(その3)である。 デバイス基板の切断を説明する拡大断面図である。 第1実施形態において切断された各貼合せパネルにおけるデバイス基板の平面図である。 第2実施形態の表示パネルの製造方法における特徴部を示す断面工程図である。 第3実施形態の特徴部を示す拡大断面工程図である。 第3実施形態において切断された各貼合せパネルにおけるデバイス基板の平面図である。 デバイス基板に形成される画素回路の構成を示す断面図である。
符号の説明
1…デバイス基板、1a…デバイス領域、1a-2…形成領域、3…外部端子、4…エッチング防止パターン、5…対向基板、6…開口部、7…注入孔、8…接着剤層、11…支持基板、12…接着剤、13…溝パターン、15…補強基板、16…液晶、18…薄膜デバイス

Claims (15)

  1. 複数のデバイス領域が設定されたデバイス基板上において、当該各デバイス領域を分割する分割線上にエッチング防止パターンを形成する第1工程と、
    前記デバイス基板におけるエッチング防止パターンの形成面側に対向基板を貼り合わせる第2工程と、
    前記デバイス基板におけるエッチング防止パターンの形成面と反対側の面に、前記分割線に対応させて溝パターンを形成する第3工程と、
    前記溝パターンが形成された面側から前記エッチング防止パターンに達するまで前記デバイス基板をエッチングすることにより、前記対向基板を貼り合わせた当該デバイス基板を薄膜化すると共に当該溝パターン部分において分割する第4工程と
    含む薄膜デバイスの製造方法。
  2. 請求項1記載の薄膜デバイスの製造方法において、
    前記デバイス基板のエッチングは、前記溝パターンの底面を前記エッチング防止パターン上のみに止め
    膜デバイスの製造方法。
  3. 請求項1記載の薄膜デバイスの製造方法において、
    前記デバイス基板はガラス基板からな
    膜デバイスの製造方法。
  4. 請求項1記載の薄膜デバイスの製造方法において、
    前記第4工程の後、
    前記デバイス基板の分割部分において、前記対向基板と前記溝パターン底部に露出させたエッチング防止パターンとを切断する工程を行
    膜デバイスの製造方法。
  5. 請求項1記載の薄膜デバイスの製造方法において、
    前記第4工程の後、
    前記デバイス基板の分割部分における前記エッチング防止パターンの外周部分で、前記対向基板と前記デバイス基板とを切断する工程を行
    膜デバイスの製造方法。
  6. 請求項1記載の薄膜デバイスの製造方法において、
    前記第2工程では、開口部が設けられた前記対向基板を前記デバイス基板に対して貼り合わせ
    膜デバイスの製造方法。
  7. 請求項6記載の薄膜デバイスの製造方法において、
    前記対向基板の開口部は、前記デバイス基板の各デバイス領域における外部端子の形成領域に対応して設けられてい
    膜デバイスの製造方法。
  8. 請求項1記載の薄膜デバイスの製造方法において、
    前記第2工程と前記第4工程との間に、
    前記デバイス基板と貼り合わせた対向基板の外側に支持基板を配置し、接着剤によって前記デバイス基板と対向基板とをこれらの周縁部分において密封した状態で当該支持基板に支持させる工程を行
    膜デバイスの製造方法。
  9. 請求項8記載の薄膜デバイスの製造方法において、
    前記第4工程の後、
    前記接着剤を除去して前記支持基板を前記デバイス基板および対向基板から取り外す工程を行
    膜デバイスの製造方法。
  10. 請求項1記載の薄膜デバイスの製造方法において、
    前記第4工程の後、
    前記デバイス基板のエッチング面に補強基板を貼り合わせる工程を行
    膜デバイスの製造方法。
  11. 請求項10記載の薄膜デバイスの製造方法において、
    前記補強基板を貼り合わせた後、
    前記デバイス基板の分割部分において、前記対向基板と前記溝パターン底部に露出させたエッチング防止パターンと前記補強基板とを切断する工程を行
    膜デバイスの製造方法。
  12. 請求項10記載の薄膜デバイスの製造方法において、
    前記第4工程の後、
    前記デバイス基板の分割部分における前記エッチング防止パターンの外周部分で、前記対向基板と前記デバイス基板と前記補強基板とを切断する工程を行
    膜デバイスの製造方法。
  13. 請求項1記載の薄膜デバイスの製造方法において、
    前記第2工程では、前記デバイス基板における各デバイス領域に対応して前記対向基板に注入孔を設け、前記デバイス基板における各デバイス領域を封止する状態で囲む接着剤層によって当該デバイス基板と対向基板とを貼り合せ、
    前記第2工程と前記第4工程との間には、前記デバイス基板と貼り合わせた対向基板の外側に支持基板を配置し、接着剤によって前記デバイス基板と対向基板とをこれらの周縁部分において密封した状態で当該支持基板に支持させる工程を行い、
    前記第4工程の後、前記接着剤を除去して前記デバイス基板および対向基板から前記支持基板を取り外し、前記注入孔から当該デバイス基板と対向基板との間に液晶を注入する工程を行
    膜デバイスの製造方法。
  14. 請求項1記載の薄膜デバイスの製造方法において、
    前記第2工程では、前記デバイス基板における各デバイス領域を封止する状態で囲む接着剤層によってデバイス基板と対向基板とを貼り合せると共に、当該接着剤層で囲まれた前記デバイス基板と対向基板との間に液晶を充填す
    膜デバイスの製造方法。
  15. 請求項1記載の薄膜デバイスの製造方法にいて、
    前記デバイス基板の各デバイス領域には有機電界発光素子が設けられてい
    膜デバイスの製造方法。
JP2005351487A 2005-12-06 2005-12-06 薄膜デバイスの製造方法 Expired - Fee Related JP4918985B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005351487A JP4918985B2 (ja) 2005-12-06 2005-12-06 薄膜デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005351487A JP4918985B2 (ja) 2005-12-06 2005-12-06 薄膜デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2007156119A JP2007156119A (ja) 2007-06-21
JP4918985B2 true JP4918985B2 (ja) 2012-04-18

Family

ID=38240566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005351487A Expired - Fee Related JP4918985B2 (ja) 2005-12-06 2005-12-06 薄膜デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP4918985B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101823153B1 (ko) 2011-07-21 2018-01-29 엘지디스플레이 주식회사 박형 글라스의 가공방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4682346B2 (ja) * 2006-08-02 2011-05-11 株式会社 日立ディスプレイズ 液晶表示装置及び液晶表示装置の製造方法
CN101796344B (zh) 2007-09-10 2012-07-25 夏普株式会社 背光装置
US8303155B2 (en) 2007-10-19 2012-11-06 Sharp Kabushiki Kaisha Bifacial light emitting backlight
JP4648422B2 (ja) * 2008-04-25 2011-03-09 東芝モバイルディスプレイ株式会社 表示素子の製造方法
JP2015149210A (ja) * 2014-02-07 2015-08-20 株式会社Joled 表示基板とその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2678326B2 (ja) * 1992-03-06 1997-11-17 カシオ計算機株式会社 液晶表示素子の製造方法
JP2678325B2 (ja) * 1992-03-06 1997-11-17 カシオ計算機株式会社 液晶表示素子の製造方法
JP2003223111A (ja) * 2002-01-30 2003-08-08 Seiko Epson Corp 表示装置の製造方法、表示装置の封止側原型基板、表示装置の集合体、表示装置および電子機器
JP2005078932A (ja) * 2003-08-29 2005-03-24 Asahi Glass Co Ltd 有機el発光装置及びその製造方法
JP2005164798A (ja) * 2003-12-01 2005-06-23 Sony Corp 表示パネルの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101823153B1 (ko) 2011-07-21 2018-01-29 엘지디스플레이 주식회사 박형 글라스의 가공방법

Also Published As

Publication number Publication date
JP2007156119A (ja) 2007-06-21

Similar Documents

Publication Publication Date Title
JP2004272224A (ja) 液晶表示装置およびその製造方法
JP4495643B2 (ja) 薄膜蝕刻方法及びこれを用いた液晶表示装置の製造方法
EP1528594B1 (en) Method for manufacturing semiconductor device
KR101250789B1 (ko) 액정표시장치의 제조방법
JP4918985B2 (ja) 薄膜デバイスの製造方法
JP5547901B2 (ja) 表示装置
KR101250790B1 (ko) 액정표시장치의 제조방법
JP4650095B2 (ja) 薄膜デバイスの製造方法
US9337217B2 (en) Display device with barrier layer disposed at pre-cutting position and manufacturing method thereof
TW201528481A (zh) 電子裝置之製造方法
JP4744820B2 (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP2005017567A (ja) 液晶表示装置と液晶表示装置の製造方法およびエレクトロルミネッセンス表示装置とエレクトロルミネッセンス表示装置の製造方法
JP2010230782A (ja) 液晶表示装置の製造方法
EP2426551A1 (en) Method for manufacturing liquid crystal panel, glass substrate for liquid crystal panel, and liquid crystal panel provided with same
CN102414609B (zh) 液晶面板的制造方法、液晶面板用玻璃基板以及具备该液晶面板用玻璃基板的液晶面板
JP2013127540A (ja) 表示装置の製造方法
WO2010097855A1 (ja) 表示パネルの製造方法
JP4759917B2 (ja) 薄膜デバイスの製造方法、薄膜デバイスおよび液晶表示装置
JP2005019054A (ja) 薄膜デバイス、薄膜デバイスの製造方法、液晶表示装置およびエレクトロルミネッセンス表示装置
JP2007127787A (ja) 表示装置の製造方法
JP2007052367A (ja) 液晶表示装置およびその製造方法
JP2003280549A (ja) アクティブマトリクス型表示装置およびその製造方法
JP4492081B2 (ja) 液晶表示装置
JP2005308849A (ja) 薄膜デバイス、薄膜デバイスの製造方法、液晶表示装置およびエレクトロルミネッセンス表示装置
JP4513361B2 (ja) 半導体装置、半導体装置の製造方法、電気光学装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081017

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091026

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120118

R151 Written notification of patent or utility model registration

Ref document number: 4918985

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees