JP4909786B2 - Ｄａ変換システム - Google Patents

Description

本発明は、デジタル信号をアナログ信号に変換する技術に関し、特にモジュレータを使用したＤＡ変換システムに関する。

従来のＤＡ変換の基本的な回路としては、特開平０７−１７０１８８号公報（特許文献１）に示されている抵抗ストリングス型のものが一般に使用されている。図４はこの抵抗ストリングス型ＤＡ変換回路の抵抗ストリングスとスイッチ素子の構成を示す回路図である。この回路では、電源電圧は４個の抵抗（Ｒ１〜Ｒ４）によって分圧され、入力端子２０から入力したデジタル信号の各ビットデータにより５個のスイッチ（Ｓ１〜Ｓ５）を切り換えて抵抗で分圧された電圧から所望の電圧が選択され、ＤＡ変換がなされ、電圧フォロア２１を介して出力端子２２から出力される。このようなＤＡ変換器の場合、高分解能を得るためには、素子数が増加しコストが高くなるという課題や、分解能に応じて各素子の精度を高めなければならないという課題があった。

これを解決するための方法として、ΔΣＤＡ変換システムが提案されている。図５はこの種のΔΣＤＡ変換システムの構成を示すものである。図５では、入力信号として、入力信号周波数の２倍以上の周波数でオーバーサンプリングされたディジタル信号が入力端子２４に入力される。入力信号は、ΔΣモジュレータ２５で量子化数の少ないディジタル信号に変換され、出力される。ここで、ΔΣモジュレータ２５は量子化数を減少させる代わりに、信号帯域より高い周波数に量子化ノイズを集中させる(ノイズシェービング)。次にΔΣモジュレータ２５から出力されたデジタル信号をＤＡ変換器２６でアナログ信号に変換する。次にＤＡ変換器２６から出力されたアナログ信号をフィルタ２７に通し、ノイズシェービングの際に高周波に集中した量子化ノイズを除去する。このようなΔΣＤＡ変換システムを用いると高分解能の場合でも、内部のＤＡ変換器の量子化数は小さくてすむ。このため素子数の増加が抑制され、各素子に高い精度が要求されない。この種のΔΣＤＡ変換システムは、例えば特許文献２に開示されている。
特開平０７−１７０１８８号公報 特開平０５−２２７０３４号公報

上記のようなΔΣモジュレータを用いたＤＡ変換システムでは、素子数の増加が抑制され、各素子に高い精度が要求されない一方、モジュレータにおいてフィルタの特性が考慮されておらず、システム全体で量子化雑音エネルギー(雑音の瞬時値の二乗和)が小さくなるとは限らなかった。

本発明は、従来のＤＡ変換システムにおける上記問題点を解消し、ＤＡ変換システム全体の量子化雑音エネルギーを小さくすることにより、量子化雑音のレベルを減少させたＤＡ変換システムを提供することを目的とする。

上記目的を達成するために、請求項１に係る発明のＤＡ変換システムは、デジタル信号が入力するモジュレータと、該モジュレータの出力信号が入力し、アナログ信号に変換するＤＡ変換器と該ＤＡ変換器から出力するアナログ信号から必要な周波数の信号を取り出すフィルタとからなるＤＡ変換システムにおいて、前記モジュレータは入力したデジタル信号に対して演算処理を行う演算装置と前記演算処理に用いる情報を記憶する記憶装置で構成され、前記フィルタを動的計画法で演算可能なモデルに近似し、前記演算装置と前記記憶装置を用いて動的計画法により量子化雑音エネルギーを最小化するよう入力デジタル信号を演算処理し、該演算結果を前記ＤＡ変換器に入力してアナログ信号に変換し、該アナログ信号を前記フィルタを介して出力することを特徴とするものである。

請求項２に係る発明は、請求項１に記載のＤＡ変換システムにおいて、前記演算装置および前記フィルタの近似モデルを記憶した前記記憶装置を用いる前記動的計画法は、前記モジュレータにデジタル信号が入力される毎に、前記フィルタの近似モデル内部状態の各時刻における状態に対して量子化雑音エネルギーを前記演算装置で演算して量子化雑音エネルギーが最小となる状態を前記記憶装置に書き込み、前記入力信号が終端に達した時点で終端の量子化雑音エネルギーが最小の状態を前記記憶装置から選択し、選択された状態と前記の各時刻における状態に対して量子化雑音エネルギーが最小となる状態とから量子化雑音エネルギーを最小とする各時刻における内部状態を算出し、各時刻における量子化雑音エネルギーが最小となるモジュレータ出力信号を前記演算装置で演算し、該演算結果を前記ＤＡ変換器に出力することを特徴とするものである。

請求項３に係る発明は、請求項１及び請求項２に記載のＤＡ変換システムにおいて、前記フィルタの近似モデルをＦＩＲフィルタとすることを特徴とするものである。

本発明によれば、動的計画法でＤＡ変換器の後段のフィルタの特性を考慮したモジュレータ出力信号を発生させることによって、ＤＡ変換システム全体の量子化雑音エネルギーを小さくし、量子化雑音のレベルを小さくすることができる。

はじめに、本発明の実施の形態の概要について説明する。図１は、本発明のＤＡ変換システムの構成を示すブロック図である。本発明におけるモジュレータ１４は、演算装置１２と記憶装置１３とから構成される。演算装置１２は、入力端子１１より入力されたデジタル信号を動的計画法にて演算を行う演算装置で、最終的な演算結果をＤＡ変換器１５に出力する。記憶装置１３は動的計画法の演算に必要なデータおよび演算途中のデータを記憶する記憶装置で、演算装置１２とデータのやりとりをする。ＤＡ変換器１５は、演算装置１２から出力されたデジタル信号をアナログ信号に変換して、フィルタ１６に出力する。フィルタ１６からは、ＤＡ変換器１５から出力されたアナログ信号から、必要な周波数のアナログ信号だけが出力される。

具体的には、記憶装置１３にはあらかじめフィルタ１６の特性を仮想ＦＩＲフィルタで近似するデータが書き込まれている。演算装置１２は、記憶装置１３に書き込まれた仮想ＦＩＲフィルタモデルを用いて、フィルタ１６を仮想ＦＩＲフィルタにモデル化し、モジュレータ１４に入力されたデジタル信号に対し、後述するような量子化雑音エネルギーを最小化するモジュレータ出力信号を動的計画法で演算する。その演算結果は、ＤＡ変換器１５に出力され、フィルタ１６を介して、出力端子１７からアナログ信号として出力される。これによりモジュレータ１４に入力されたデジタル信号を、フィルタ１６を含むＤＡ変換システム全体の量子化雑音エネルギーを最小化して、アナログ信号として出力することができる。ここでＦＩＲフィルタにモデル化した理由は、動的計画法における演算量がＦＩＲフィルタではＩＩＲフィルタなどに比べ少なくできるからである。

次に、動的計画法を利用してモジュレータ１４に入力されるデジタル信号を演算装置１２および記憶装置１３を用いて演算する方法を数式を用いて説明する。まず、デジタル信号がモジュレータ１４の入力端子１１に入力される。記憶装置１３には、フィルタ１６を仮想ＦＩＲフィルタにモデル化したデータを書き込んでおく。ここで、時刻iの時のモジュレータ１４の入力信号をr(i)とし、近似した仮想ＦＩＲフィルタの内部状態がsの時の仮想ＦＩＲフィルタの出力xを、関数fによってx=f(s)と記述する。また、仮想ＦＩＲフィルタの内部状態をsに遷移させる仮想ＦＩＲフィルタの入力（=モジュレータの出力y）を、関数gによってy=g(s)と記述する。さらに、時刻iにおいて仮想ＦＩＲフィルタの内部状態がsとなる場合の量子化雑音エネルギーの最小値をＰ(i, s)とし、入力信号の終端の時刻をＴfin とする。

信号処理の第１段階として、 量子化雑音エネルギーの最小値の初期値Ｐ(0, s)を記憶装置１３に書き込む。想定する仮想ＦＩＲフィルタの初期状態のＰ(0, s)に対して0を書き込み、それ以外のＰ(0, s)に対し無効を意味する記号、又は十分大きな定数ｃを書き込む。

上記初期値を基に、時刻i-1および状態sから次の時刻i、 状態s'への遷移について、起こりうる状態遷移の中から量子化雑音エネルギーの最小値Ｐ(i, s')を式２により演算装置１２で演算し、これを時刻がi=１からi=Ｔfinに達するまで繰り返し、結果を記憶装置１３に書き込む。式２の演算の際に、参照したＰ(i-1,s)に無効な値が含まれる場合は、その状態遷移は取り除く。全ての候補が無効な場合は無効を書き込む。

ここで、式２で算出したＰ(i, s')の演算の際に選択した式３で算出される状態sを、Ｑとして記憶装置１３に書き込む。

ここでは、iを1ずつ増加させて、i=Ｔfinまで実行する。

次に、時刻i=Ｔfinで量子化雑音エネルギーが最小となる各時刻の仮想ＦＩＲフィルタ
内部状態Ｒ(i)を式４および式５から演算装置１２で算出する。始めに時刻ＴfinでＰ(Ｔfin,s)が最小となる内部状態Ｒ(Ｔfin)を式４により算出する。次に式３で求めたＱを用いて、Ｒ(i+1)からＲ(i)を式５により算出する。

最後に、各時刻において仮想ＦＩＲフィルタの内部状態が Ｒ(i)となるモジュレータ出力信号y_opt(i)を式６により演算装置１２で算出し、結果をモジュレータ１４から出力する。

以上の手続きにより、仮想ＦＩＲフィルタの起こり得るすべての内部状態に対して、時刻Ｔfinで量子化雑音エネルギーを最小化する解を探索することができる。よって仮想ＦＩＲフィルタに近似した元のフィルタを有するＤＡ変換システムに対しても量子化雑音エネルギーを小さくできる。

次に、本発明の具体的な実施例を図面を参照して説明する。

図２は、本発明のＤＡ変換システムで近似される仮想ＦＩＲフィルタの一例で、Ｄ₁〜
Ｄ₃は遅延素子、Ｍ₁〜Ｍ₃は乗算器、Σは加算器である。仮想ＦＩＲフィルタ１８の入力は、０と１の２値とし、Ｄ₁〜Ｄ₃の状態を‘Ｓ₁Ｓ₂Ｓ₃’とする。前述の関数ｆ、ｇで前記仮想ＦＩＲフィルタの動作を表現すると、Ｍ₁＝１、Ｍ₂＝２、Ｍ₃＝１として

となる。終端の時刻Ｔfin＝３としたときには入力信号の信号長は３となり、遅延素子Ｄ₁〜Ｄ₃の状態は'０００'〜'１１１'の８通りとなるが、時刻がi=１の時は、遅延素子Ｄ₁だけにデータが入力可能であり、i=２の時は、遅延素子Ｄ１および遅延素子Ｄ２にデータが入力可能となり、i=３の時に遅延素子Ｄ₁〜Ｄ₃すべてにデータが入力可能となって、i=３の時だけに８通りの状態が有効となる。

図３は、フィルタ１６を図２で示された仮想ＦＩＲフィルタにモデル化して、時刻Ｔfin＝３としたときの演算例である。入力r(i)は、i=１の時はr(i)=２、i=２の時はr(i)=１、i=３の時はr(i)=３とする。時刻i=０においては、初期状態であり、仮想ＦＩＲフィルタの初期状態のＰ(0, s)に対して0を記憶装置１３に書き込み、それ以外のＰ(0, s)に対し充分大きな定数として９９を書き込んである。時刻i=１の時には、図２に示されたＤ１だけにデータが入力可能なため、前述したように内部状態s'が'０００'と‘１００’の部分だけが式２により演算され、他の状態の部分は無効となり、９９が書き込まれる。時刻i=２の時には、さらに内部状態s'が'０１０'と'１１０'の部分も演算され、他の状態の部分は無効となり、９９が書き込まれる。時刻i=３の時にすべての状態で演算される。これらの条件から式２により演算すると、i＝Ｔfinのときの量子化雑音エネルギーの最小値Ｐ(i, s')は、図３よりＰ(i, s')＝３が求められる。このときの内部状態s'は図３に示されるように'１０１'となる。

次に、時刻i=３の時の量子化雑音エネルギーが最小（Ｐ(i, s')＝３）になった各時刻の仮想ＦＩＲフィルタの内部状態Ｒ(i)を求める。式４より時刻i=３の時にＰ(3, s)が最小となる内部状態Ｒ(3)を求めると、Ｐ(i, s')＝３となったときの内部状態Ｒ(3)は図３に示す矢印ａで導かれるように'１０１'となる。次に、記憶装置１３から読み出したＱを用いて式５の演算をしてＲ(2)を求めると、次式に示すように'０１０'となる。

同様に式５の演算からＲ(1)を求めると、次式に示すように'１００'となる。

最後に、各時刻でのフィルタの内部状態がi=１〜３の時にＲ(i)となるモジュレータ出力信号y_opt(i)を式６により演算すると、図３に示されるように、y_opt(1)=１、y_opt(2)=０、y_opt(3)=１となり、この結果がモジュレータから出力され、出力されたデジタル信号がＤＡ変換器１５によりアナログ信号に変換され、フィルタ１６を介してフィルタ出力信号端子から必要な周波数のアナログ信号が出力される。

即ち、本実施例のモジュレータを用いることにより、ＤＡ変換器後のフィルタ特性に応じて入力信号を変換し、量子化雑音エネルギーを最小にすることができる信号をＤＡ変換器に入力することが可能となり、ＤＡ変換器から出力されたアナログ信号をフィルタを介して、量子化雑音のレベルが減少した信号を得ることが出来る。

本発明のＤＡ変換システムの構成を示すブロック図である。 本発明の実施例の仮想ＦＩＲフィルタの説明図である。 本発明の実施例による演算の処理を説明する図である。 従来の抵抗ストリングス型ＤＡ変換回路の抵抗ストリングスとスイッチ素子の構成を示す回路図である。 従来のこの種のΔΣ方式のＤＡ変換システムの構成を示す説明図である。

符号の説明

１１：モジュレータ入力信号端子
１２：演算装置
１３：記憶装置
１４：モジュレータ
１５：ＤＡ変換器
１６：フィルタ
１７：フィルタ出力信号端子
１８：仮想ＦＩＲフィルタ
２０：入力端子
２１：電圧フォロア
２２：出力端子
２４：入力端子
２５：ΔΣモジュレータ
２６：ＤＡ変換器
２７：フィルタ
２８：出力端子

Claims (3)

1. デジタル信号が入力するモジュレータと、該モジュレータの出力信号が入力し、アナログ信号に変換するＤＡ変換器と、該ＤＡ変換器から出力するアナログ信号から必要な周波数の信号を取り出すフィルタとからなるＤＡ変換システムにおいて、前記モジュレータは入力したデジタル信号に対して演算処理を行う演算装置と前記演算処理に用いる情報を記憶する記憶装置で構成され、前記フィルタを動的計画法で演算可能なモデルに近似し、前記演算装置と前記記憶装置を用いて動的計画法により量子化雑音エネルギーを最小化するよう入力デジタル信号を演算処理し、該演算結果を前記ＤＡ変換器に入力してアナログ信号に変換し、該アナログ信号を前記フィルタを介して出力することを特徴とするＤＡ変換システム。
2. 請求項１に記載のＤＡ変換システムにおいて、前記演算装置および前記フィルタの近似モデルを記憶した前記記憶装置を用いる前記動的計画法は、前記モジュレータにデジタル信号が入力される毎に、前記フィルタの近似モデル内部状態の各時刻における状態に対して量子化雑音エネルギーを前記演算装置で演算して量子化雑音エネルギーが最小となる状態を前記記憶装置に書き込み、前記入力信号が終端に達した時点で終端の量子化雑音エネルギーが最小の状態を前記記憶装置から選択し、選択された状態と前記の各時刻における状態に対して量子化雑音エネルギーが最小となる状態とから量子化雑音エネルギーを最小とする各時刻における内部状態を算出し、各時刻における量子化雑音エネルギーが最小となるモジュレータ出力信号を前記演算装置で演算し、該演算結果を前記ＤＡ変換器に出力することを特徴とするＤＡ変換システム。
3. 請求項１及び請求項２に記載のＤＡ変換システムにおいて、前記フィルタの近似モデルをＦＩＲフィルタとすることを特徴とするＤＡ変換システム。

Images