JP3935908B2

JP3935908B2 - 量子化誤差を減少させる装置及び方法

Info

Publication number: JP3935908B2
Application number: JP2004520959A
Authority: JP
Inventors: ユニペレツ; コビーピック
Original assignee: ディーエスピーシー・テクノロジーズ・リミテッド
Priority date: 2002-07-15
Filing date: 2003-07-15
Publication date: 2007-06-27
Anticipated expiration: 2023-07-15
Also published as: US20040008791A1; AU2003249113A8; CN1618172A; US7324598B2; WO2004008317A2; CN100426676C; KR20050028014A; KR100712795B1; AU2003249113A1; WO2004008317A3; JP2005533423A; MY135897A

Description

１つの電子装置又はシステムで１つのデジタル関数を実行或いは計算するとき、１つの所定数のビットを該関数計算の入力として使用することができる。使用されるビット数が大きいほど、出力信号はより正確になり、且つ出力誤差Ｅは小さくなる。しかし、入力ビット数が大きくなるに連れて関数計算の複雑さも大きくなる。関数計算の複雑さを減少させるために入力ビット数を減らせば、出力誤差Ｅは増大する。

マトリックス反転関数などのデジタル関数を多数の入力ビットで実行するためには、多数のビットを扱うために複雑な計算ハードウェアと大きなメモリー容量とが必要であり、該関数が実行又は計算されるたびに相当の電流又は電力が消費されるという結果を招く可能性がある。デジタル関数のソフトウェア実行も、１秒あたりに多数の命令を実行するときに相当の量の電流又は電力を消費するであろう。電力消費は、バッテリーで動かされるデジタル装置又はシステムでは極めて重要であろう。

従って、上記の理由と、本明細書を読んで理解すれば明らかになる他の複数の理由から、出力誤差や量子化誤差を増大させずに１つの減少した数の入力ビットを使用し、より少量の電力を消費し、計算ハードウェアを簡単化することを可能にし、必要なメモリー容量を小さくすることを可能にする装置及び方法に対する需要がある。

複数の実施態様についての以下の詳しい記述は、本発明の複数の具体的実施態様を示す複数の添付図面を参照する。異なる複数の構造及び複数の動作を有する他の複数の実施態様は本発明の範囲から逸脱しない。

図１は、本発明の１つの実施態様に従って量子化誤差を減少させる１つの装置１００の１つのブロック図である。装置１００は、１つの入力信号から１つの量子化信号を作ることのできる１つの量子化器１０２を含むことができる。

量子化器１０２は、入力信号を一定有限数のビットで表わすことができる。例えば、１つの１６ビット入力信号は３ビット量子化信号に量子化され得る。該ビットを量子化するステップで、一定の歪みΔが量子化信号に導入される可能性がある。入力信号と量子化信号とは、１つの誤差計算器１０４に入力されて良い。誤差計算器１０４は、入力信号と、量子化器１０２からの量子化信号との１つの差を判定することができる。誤差計算器１０４は、歪みΔ又は入力信号と量子化信号との差に応じて１つの誤差信号を作ることができる。従って、誤差信号はΔに対応するであろう。量子化器１０２は、１つの関数ユニット１０６に結合されて良い。関数ユニット１０６は、１つの所定関数ｆ（ｘ）を量子化信号に適用することによって１つの出力信号を作るように構成されて良い。関数ユニット１０６は、該所定関数に従って１つの入力信号を１つの出力信号にマッピングする任意の装置又はエレメントであって良い。関数ユニット１０６と誤差計算器１０４とは１つの補正ユニット１０８に結合されて良い。量子化信号も補正ユニット１０８に結合されて良い。補正ユニット１０８は、関数ユニット１０６からの出力信号の歪みを誤差信号Δに応じて補償して出力信号の精度を高めることができる。補正ユニット１０８は、出力信号の１つのテイラー級数近似を計算することによって１つの歪み補償済み出力信号を作ることができる。任意の或いは選択された関数ｆ（ｘ）は、ｘ＝ａの回りのテイラー級数展開により表わされて良い。

ここでΔ＝ｘ−ａであり、ｆ^（Ｎ）（ａ）はｆ（ｘ）のｘ＝ａでのＮ次導関数である。数１をｆ（ａ）について解くと、補正ユニット１０８の出力は歪みΔについて補償された出力信号であって関数ｆ（ｘ）のｘ＝ａにおける１次テイラー級数近似であって良い。

関数ユニット１０６或いは補正ユニット１０８は、ｘ＝ａについて量子化された信号に所定の関数ｆ（ｘ）の一次導関数ｆ’（ｘ）を適用する事によって数式２におけるｆ’（ａ）に対応する導関数信号即ち数式２のｆ’（ａ）に対応する項を生成してよい。精度を高めるために、テイラー級数の追加の項を数２に含めても良い。

関数ユニット１０６或いは補正ユニット１０８も、テイラー級数の追加の項について追加の複数の導関数信号又は複数の項を作るように構成されて良い。１つの追加の導関数信号又は項は、ｘ＝ａについて量子化信号に適用される所定関数ｆ（ｘ）の１つのそれぞれのより高い次数の導関数Ｆ^（Ｎ）（ａ）に対応する。該追加項は関数ｆ（ｘ）のテイラー級数近似の精度を高めるけれども、テイラー級数の追加項は装置１００の複雑さを増大させる。

装置１００の動作の１つの例として、マトリックスＸで表わされた１つの入力信号を量子化器１０２に加えることができる。量子化信号はＸ＋Δにより表わされても良く、ここでΔは量子化プロセスで導入された歪み或いは量子化誤差である。関数ユニット１０６は該マトリックスの逆関数である所定関数ｆ（ｘ）＝Ｘ−１を適用することができる。従って、関数ユニット１０６は、量子化信号の逆である出力信号（Ｘ＋Δ）−１を作ることができる。補正ユニット１０８による関数ｆ（ｘ）＝Ｘ−１の１つの歪み補償済み出力についてのテイラー級数近似は次のようになり得る。

装置１００は、関数ユニット１０６での所定関数計算に使用されるビット数を減少させるために入力信号を量子化することによって関数計算を簡単化することができ、補正ユニット１０８で所定関数のテイラー級数近似を決定することによって量子化誤差を補償する。装置１００は、ハードウェア或いはソフトウェアで実現され得る。

図２は、本発明の他の実施態様に従って量子化誤差を減少させる１つの装置２００の１つのブロック図である。装置２００は、１つの入力信号Ｘから１つの量子化信号を作ることのできる１つの量子化器２０２を含むことができる。図２に示されている例では、１つの１６ビット入力信号を或る歪みを伴う１つの８ビット量子化信号Ｘ＋Δに量子化することができる。入力信号Ｘと量子化信号Ｘ＋Δとを誤差計算器２０４に加えることができる。誤差計算器２０４は、入力信号Ｘと量子化信号Ｘ＋Δとの１つの差を判定して、歪みΔに対応する１つの誤差信号を作ることができる。

量子化信号Ｘ＋Δを１つの関数ユニット２０６に加えることができる。関数ユニット２０６は、量子化信号に１つの所定関数ｆ（Ｘ）を適用することによって１つの出力信号を作るように構成され得る。図２に示されている実施態様では、所定関数ｆ（Ｘ）はサイン関数であって良い。従って、関数ユニット２０６は、ｓｉｎ（Ｘ＋Δ）に対応する１つの出力信号を作ることができる。関数ユニット２０６は出力信号ｓｉｎ（Ｘ＋Δ）を作るために１つのサイン・テーブルを含むことができる。サイン・テーブルは２５６項目を含むことができる。

９０°だけ移相された１つの量子化信号を量子化信号、Ｘ＋Δ＋Ｎ／２から作り、これを関数ユニット２０６に加えて、ｃｏｓ（Ｘ）である所定関数ｓｉｎ（Ｘ）の１次導関数を提供することができる。この様に、関数ユニット２０６は、量子化信号に加えられた所定関数の１次導関数即ちｃｏｓ（Ｘ＋Δ）である１つの１次導関数信号を作ることができる。ｃｏｓ（Ｘ＋Δ）は、サイン・テーブルから判定されても良い。

関数ユニット２０６からの出力信号ｓｉｎ（Ｘ＋Δ）及び１次導関数信号ｃｏｓ（Ｘ＋Δ）を誤差信号ａとともに１つの補正ユニット２０８に加えて、ｓｉｎ（Ｘ）の近似値であって良い１つの歪み補償済み出力信号を作ることができる。補正ユニット２０８は、上記の数２に従って数５により示される出力信号の１つのテイラー級数近似を計算することによって歪み補償済み出力信号を作ることができる。

図３は、本発明の１つの実施態様に従って量子化誤差を減少させる１つの装置３０２を含む１つの電子システム３００の１つのブロック図である。装置３０２は、図１の装置１００及び図２の装置２００と実質的に同様であって良い。電子システム３００は、複数のアナログ信号を複数のデジタル信号に変換する１つのアナログ・デジタル変換器３０４（ＡＤＣ）を含むことができる。ＡＤＣ３０４を１つのデジタル信号処理装置３０６（ＤＳＰ）に接続することができ、ＤＳＰ３０６を、量子化誤差を減少させる装置３０２に接続することができる。

ＤＳＰ３０６は、装置３０２に１つの入力信号を提供する１つの回路を表わすことができるとともに、装置３０２から１つの歪み補償済み出力信号を受け取ることもできる。装置３０２は、ビットの数を減少させるために１つのデジタル入力信号を量子化し、その量子化された信号に１つの所定関数を適用し、図１の装置１００及び図２の装置２００に関して説明されたものと同様の１つの歪み補償済み出力信号を作ることができる。ＤＳＰ３０６を、ＤＳＰ３０６によって検索され使用又は処理され得る情報を格納する１つのメモリー３０８に接続することができる。ＤＳＰ３０６と情報をやり取りすることを容易にするために、ＤＳＰ３０６を１つの入出力インターフェース３１０にも接続することができる。電子システム３００は、通信装置又はシステム、コンピュータ・システム、産業用制御システムなどの１つのより大きな装置又はシステムの１つのサブシステムであって良い。

図４は、１つの出力誤差を実質的に同じに保ちながら本発明の１つの実施態様に従って量子化誤差を減少させ或いは１つの所定関数計算のための１つの入力として使用されるビットの数を減少させる１つの方法４００の１つのフローチャートである。ブロック４０２において、入力信号のビット数より少ないビット数を有する１つの量子化信号を作るために１つの入力信号を量子化することができる。ブロック４０４において、入力信号と量子化信号との間の歪みに応じて１つの誤差信号を作ることができる。ブロック４０６において、量子化信号に１つの所定関数を適用することによって１つの出力信号を作ることができる。量子化信号のビット数は低減されているので、該所定関数を計算するときの複数の演算或いは複数の計算の数を減らすことによって該所定関数の計算の複雑さを低下させることができる。ブロック４０８において、誤差信号に応じて出力信号の歪みを補償することができる。出力信号の歪み又は誤差の原因の一部は、量子化信号の低減されたビット数を用いて所定関数を計算することにある。出力信号の歪みは、出力信号のテイラー級数近似を計算することによって補償され得る。従って、１つの出力誤差を元の入力信号の複数のビットの全てを用いるときのそれと実質的に等しく保ちながら、計算に使用されるビットの数を減少させることを可能にすることによって、装置１００及び２００は該所定関数の計算の複雑さを低下させることができる。

方法４００を実行するためにコンピュータ実行可能な複数の命令を有するコンピュータ読み取り可能な媒体で方法４００を具体化することができる。コンピュータ読み取り可能な媒体は、フロッピーディスク、在来のハードディスク、コンパクトディスク読み出し専用メモリー（ＣＤ−ＲＯＭ）、フラッシュＲＯＭ、不揮発性ＲＯＭ、ランダムアクセスメモリーなどの任意の種類のコンピュータ・メモリーを含むことができる。

複数の特定の実施態様が本書において例証され説明されているけれども、同じ目的を達成すると推定される任意の構成を、図示されている複数の特定の実施態様の代わりに用いても良いことを当業者は理解するであろう。この出願は、本発明の任意の改造形或いは変化形を含むように意図されている。従って、この発明は請求項及びその同等物によってのみ限定される。

図１は、本発明の１つの実施態様に従って量子化誤差を減少させる装置の１つのブロック図である。本発明の他の実施態様に従って量子化誤差を減少させる１つの装置の１つのブロック図である。本発明の１つの実施態様に従って量子化誤差を減少させる１つの装置を含む１つの電子システムの１つのブロック図である。本発明の１つの実施態様に従って量子化誤差を減少させる１つの方法の１つのフローチャートである。

Claims

１つの装置であって、
１つの入力信号から１つの量子化信号を作る１つの量子化器と、
前記量子化信号に１つの所定関数を適用することによって１つの出力信号を作る１つの関数ユニットと、
前記出力信号を用いて前記所定関数のテイラー級数近似を計算することによって、前記出力信号の歪みを補償する１つの補正ユニットと
を備える、装置。
前記入力信号と前記量子化信号との間の歪みに応じて１つの誤差信号を作る１つの誤差計算器
を更に備え、
前記補正ユニットは、前記誤差信号に応じて前記出力信号の歪みを補償する、請求項１に記載の装置。
前記補正ユニットが、前記出力信号および前記誤差信号を用いて１つのテイラー級数近似を計算することによって１つの歪み補償済み出力信号を作る、請求項２に記載の装置。
前記補正ユニットが、前記出力信号から前記出力信号の１つのテイラー級数近似の少なくとも１つの１次項を差し引くことによって１つの歪み補償済み出力信号を作ることができる、請求項１に記載の装置。
前記出力信号の歪みに対する補償を所定量だけ増大させるために前記補正ユニットにおいて前記出力信号から前記出力信号の１つのテイラー級数近似の１つの選択された数のより高次の項が差し引かれる、請求項１に記載の装置。
前記関数ユニットまたは前記補正ユニットのうちの一方が、前記所定関数の１つの１次導関数を前記量子化信号に適用することによって少なくとも１つの導関数項を作るように構成されている、請求項１に記載の装置。
前記入力信号と前記量子化信号との間の歪みに応じて１つの誤差信号を作る１つの誤差計算器
を更に備え、
前記補正ユニットが、前記誤差信号と前記少なくとも１つの導関数項との少なくとも１つの積を前記出力信号から差し引くことによって前記出力信号の歪みを補正する、請求項６に記載の装置。
前記関数ユニットまたは前記補正ユニットが、２つ以上の導関数項を作るように構成されており、前記導関数項は、前記所定関数の１つのそれぞれのより高次の導関数を前記量子化信号に適用することによってそれぞれ作られる、請求項１に記載の装置。
前記入力信号と前記量子化信号との間の歪みに応じて１つの誤差信号を作る１つの誤差計算器
を更に備え、
前記補正ユニットは、Δが前記誤差信号に対応し、ｆ'（ａ）が１つの値"ａ"についての前記所定関数の１次導関数に対応し、ｆ ^（Ｎ）（ａ）が値"ａ"についての前記所定関数のＮ次導関数に対応する場合、

前記数１に従って前記出力信号の歪みを補償する、請求項８に記載の装置。
１つのシステムであって、
１つの入力信号を作る１つの回路と、
前記入力信号から、前記入力信号のビット数より少ないビット数を有する１つの量子化信号を作る１つの量子化器と、
前記入力信号と前記量子化信号との間の歪みに応じて１つの誤差信号を作る１つの誤差計算器と、
１つの所定関数を前記量子化信号に適用することによって１つの出力信号を作る１つの関数ユニットと、
前記誤差信号および前記出力信号から計算されたテイラー級数近似を用いて、前記出力信号の歪みを補償する１つの補正ユニットと、
歪み補償された前記出力信号を受け取る１つのデジタル信号処理装置、中央処理装置または記憶装置のうちの１つと
を備える、システム。
前記補正ユニットは、前記所定関数のテイラー級数近似を計算することによって１つの歪み補償済み出力信号を作る、請求項１０に記載のシステム。
前記補正ユニットは、前記出力信号の１つのテイラー級数近似の少なくとも１つの１次項を前記出力信号から差し引くことによって１つの歪み補償済み出力信号を作る、請求項１０に記載のシステム。
前記出力信号の歪みに対する補償を所定量だけ増大させるために前記補正ユニットにおいて前記出力信号から前記出力信号の１つのテイラー級数近似の１つの選択された数のより高次の項が差し引かれる、請求項１０に記載のシステム。
前記関数ユニットまたは前記補正ユニットが、前記所定関数の１つの１次導関数を前記量子化信号に適用することによって少なくとも１つの導関数信号を作るように構成されている、請求項１０に記載のシステム。
前記補正ユニットが前記誤差信号と前記少なくとも１つの導関数信号との少なくとも１つの積を前記出力信号から差し引くことによって前記出力信号の歪みを補償する、請求項１４に記載のシステム。
１つの方法であって、
１つの入力信号を量子化して１つの量子化信号を作る段階と、
１つの所定関数を前記量子化信号に適用することによって１つの出力信号を作る段階と、
前記出力信号を用いて前記所定関数のテイラー級数近似を計算することによって、前記出力信号の歪みを補償する段階と
を備える、方法。
前記出力信号の歪みを補償する段階が、前記出力信号、および前記入力信号と前記量子化信号との間の歪みに応じて生成される誤差信号を用いて、１つのテイラー級数近似を計算する段階を備える、請求項１６に記載の方法。
前記出力信号の歪みを補償する段階が、前記出力信号の１つのテイラー級数近似の少なくとも１つの１次項を前記出力信号から差し引く段階を備える、請求項１６に記載の方法。
前記所定関数の１つの１次導関数を前記量子化信号に適用することによって少なくとも１つの導関数項を作る段階を更に備える、請求項１６に記載の方法。
前記出力信号の歪みを補償する段階が、少なくとも、１つの誤差信号と前記少なくとも１つの導関数項との積を前記出力信号から差し引く段階を備える、請求項１９に記載の方法。
１つの方法であって、
入力信号のビット数から低減されたビット数を有する１つの量子化信号を用いて１つの所定関数を計算することによって１つの出力信号を作る段階と、
前記出力信号を用いて前記所定関数のテイラー級数近似を計算することによって、前記低減されたビット数を用いて前記所定関数を計算することに起因する前記出力信号の歪みを補償する段階と
を備える、方法。
前記出力信号の歪みを補償する段階が、前記出力信号、および前記入力信号と前記量子化信号との間の歪みに応じて生成される誤差信号を用いて、１つのテイラー級数近似を計算する段階を備える、請求項２１に記載の方法。
前記出力信号の前記テイラー級数近似を計算する段階が、前記量子化信号と１つの入力信号との１つの差を判定する段階を備える、請求項２２に記載の方法。
前記出力信号の歪みを補償する段階が、前記出力信号の１つのテイラー級数近似の少なくとも１つの１次項を前記出力信号から差し引く段階を備える、請求項２１に記載の方法。
１つの方法を実行するためのコンピュータ実行可能な命令を有する１つのコンピュータ読み取り可能な媒体であって、前記方法が、
入力信号のビット数から低減されたビット数を有する１つの量子化信号を用いて１つの所定関数を計算することによって１つの出力信号を作る段階と、
前記出力信号を用いて前記所定関数のテイラー級数近似を計算することによって、前記低減されたビット数を用いて前記所定関数を計算することに起因する前記出力信号の歪みを補償する段階と
を備える、コンピュータ読み取り可能な媒体。
前記出力信号の歪みを補償する段階が、前記出力信号、および前記入力信号と前記量子化信号との間の歪みに応じて生成される誤差信号を用いて、１つのテイラー級数近似を計算する段階を備える、請求項２５に記載の前記方法を実行するためのコンピュータ実行可能な命令を有するコンピュータ読み取り可能な媒体。
前記出力信号の前記テイラー級数近似を計算する段階が、前記量子化信号と１つの入力信号との１つの差を判定する段階を備える、請求項２６に記載の前記方法を実行するためのコンピュータ実行可能な命令を有するコンピュータ読み取り可能な媒体。
前記出力信号の歪みを補償する段階が、前記出力信号の１つのテイラー級数近似の少なくとも１つの１次項を前記出力信号から差し引く段階を備える、請求項２５に記載の前記方法を実行するためのコンピュータ実行可能な命令を有するコンピュータ読み取り可能な媒体。