JP4899851B2

JP4899851B2 - 光源駆動回路

Info

Publication number: JP4899851B2
Application number: JP2006339506A
Authority: JP
Inventors: 謙司中込
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2006-12-18
Filing date: 2006-12-18
Publication date: 2012-03-21
Anticipated expiration: 2026-12-18
Also published as: JP2008153044A

Description

本発明は、ランプやＬＥＤ（発光ダイオード）などの光源を駆動する光源駆動回路に関し、特に交流電圧を全波整流した電圧で光源を駆動する光源駆動回路に関する。

一般的に使用されるランプやＬＥＤなどの光源は、商用交流電源からの交流を全波整流した電圧により駆動される。その際、商用交流電源の電圧が変動しても、（全波整流後の電圧が変動しても）光源の消費電力、つまり光源の輝度が一定となるように制御される。また、過電圧が印加されると光源の耐圧をオーバーしたり、過電流が流れて光源が損傷したり、信頼性を損ねるため、これを防止する必要がある。

そこで、全波整流後の脈動電圧の平均値もしくは最大値を検出し、これを基に基準値を設定して、脈動電圧が基準値を下回ったときのみ光源に電流を流すことが提案されている（例えば、特許文献１参照）。また、全波整流後のピーク電圧を検知し、そのピーク値に合わせて光源の点灯制御を行うことも提案されている。

図３はこのような光源の駆動を制御する従来の光源駆動回路の構成例を示す図である。この光源駆動回路は、商用の交流電源１０１をダイオードブリッジ１０２により全波整流した電圧を抵抗Ｒ１０１，Ｒ１０２及び抵抗Ｒ１０３で分圧した電圧がＶＴＨ端子，ＧＮＤ端子間に入力されるＩＣ（集積回路）内の回路であり、ＶＴＨ端子（とＧＮＤ端子間）に入力される電圧のピーク電圧値を保持するピークホールド回路１０３と、そのピーク電圧値を全波整流の毎周期リセットするリセット回路１０４を備えている。

ピークホールド回路１０３は、図示しない光源を適正な電圧で駆動する回路に全波整流後の脈動電圧の最大値の情報を与えるものであり、演算増幅器ＯＰ１０１、ダイオードＤ１０１、コンデンサＣ１０１及びＮチャネルのＭＯＳトランジスタＱ１０１から構成されている。

リセット回路１０４は、ＩＣ内部に設定されたＯＶＰ電圧とＶＴＨ端子の電圧を比較するコンパレータＣＰ１０１を有し、アンド（ＡＮＤ）ゲートＡＧ１０１からリセット信号を出力する。ＳＷ１０１，ＳＷ１０２はスイッチ素子、ＩＮＶ１０１〜ＩＮＶ１０４はインバータ、Ｒ１０４は抵抗、Ｃ１０２はコンデンサである。

図４は上記構成の従来の光源駆動回路における通常動作時の各部の電圧波形を示す図である。ここでは、ＶＴＨ端子の電圧（ＶＴＨ電圧）とａ〜ｅ点の電圧、及びＶＴＨ端子のピークホールド電圧（ピークホールド回路１０３の出力電圧であるコンデンサＣ１０１の両端電圧）を示している。

ＶＴＨ端子には、交流電源１０１の全波整流後の電圧を抵抗分圧した電圧が入力されるが、ピークホールド回路１０３はその入力電圧のピーク電圧値を保持する。リセット回路１０４は、交流電源１０１の出力変動に合わせてピーク電圧値を増減させるため、ＶＴＨ端子の入力波形の周期毎にピーク電圧値をリセットするリセット信号を生成する。このリセット信号はＭＯＳトランジスタＱ１０１のゲート信号として出力され、ＭＯＳトランジスタＱ１０１のオン（ＯＮ）、オフ（ＯＦＦ）によりコンデンサＣ１０１が充放電してピーク電圧値のリセットが行われる。

上記リセット信号は、ＶＴＨ端子からの入力電圧が上昇して上記ＯＶＰ電圧に達したときにピークホールド電圧をリセットするように生成される。その際、ＯＶＰ電圧を基準値とするコンパレータＣＰ１０１及びインバータＩＮＶ１０１，ＩＮＶ１０２でＶＴＨ端子からの入力電圧（ＶＴＨ電圧）を矩形波に変換し（ａ電圧）、その電圧と逆相で抵抗Ｒ１０４及びコンデンサＣ１０２により立ち上がり及び立ち下がりを若干遅らせた波形の電圧（ｂ電圧）をインバータＩＮＶ１０４でインバート及び波形整形した波形の電圧（ｃ電圧）と、上記ＶＴＨ端子からの入力電圧を矩形波に変換した電圧（ａ電圧）の逆相波形の電圧（ｄ電圧）とのアンドをとった電圧（ｅ電圧）を生成する。そして、この電圧をピークホールド電圧のリセット信号として用い、上記のピーク電圧を保持しているコンデンサＣ１０１を放電させることで、常に適正にピークホールドされたＶＴＨ電圧を得ることができる。

また、スイッチ素子ＳＷ１０１，ＳＷ１０２により反転入力端子への入力電圧を切り換えることによりコンパレータＣＰ１０１の基準値にヒステリシスを設けることで、ヒステリシス以内のノイズ電圧が発生してもリセット信号が生成されないようにしている。
特開平７−１１４９９０号公報（段落番号〔００１０〕〜〔００１７〕、図１）

しかしながら、上記のような従来の光源駆動回路においては、図５にノイズ発生時の各部の電圧波形を示すが、コンパレータのヒステリシスを超える過大なノイズ電圧が発生した場合に、適正なタイミングでピークホールド電圧をリセットすることができないという問題点がある。

すなわち、交流電源へのノイズなどＶＴＨ端子からの入力電圧に過大なノイズ電圧が発生した場合（図５のＶＴＨ電圧）、そのノイズ電圧によりａ電圧〜ｅ電圧は図５に示すようになり、ピークホールド電圧のリセット信号が生成されて、ピークホールド電圧がリセットされてしまい、ピークホールド電圧が適正に保持されなくなってしまう。その結果、光源を適切に駆動できなくなってしまう。

本発明は、このような点に鑑みてなされたものであり、過大なノイズ電圧が発生した場合でも、適正なタイミングでピークホールド電圧をリセットすることができ、適正に光源を駆動することができる光源駆動回路を提供することを目的とする。

本発明では上記課題を解決するために、交流電源からの交流を全波整流した電圧で光源を駆動する光源駆動回路において、前記全波整流した電圧の検出電圧のピーク電圧値を保持するピークホールド回路と、前記全波整流した電圧の検出電圧に基づく信号を第１の基準値と比較して前記ピークホールド回路により保持されたピーク電圧値を前記全波整流の周期毎にリセットするリセット回路と、前記全波整流後の電圧にノイズが発生したときにそのノイズ電圧により生成される信号をマスキングして前記リセット回路によるリセットを阻止するマスキング回路とを備えた光源駆動回路が提供される。

ここで、マスキング回路は、全波整流した電圧の検出電圧が入力されて全波整流した電圧の検出電圧に基づく信号を出力するローパスフィルタ回路と、全波整流後の電圧の検出電圧を第２の基準値と比較する比較回路と、を有し、リセット回路はローパスフィルタ回路の出力電圧が第１の基準値を超えるとパルス状の出力信号を出力し、マスキング回路は比較回路の比較結果に基づきマスク信号を生成し、マスク信号とリセット回路の出力のアンドをとることによりノイズ電圧により生成される信号をマスキングする。

本発明の光源駆動回路は、ノイズ発生時にマスキング回路によりノイズ電圧により生成される信号をマスキングしてノイズ電圧によるピークホールド電圧のリセットを阻止するため、過大なノイズ電圧が発生した場合でも、適正なタイミングでピークホールド電圧をリセットすることができ、適正な電圧で光源を駆動することができるという利点がある。

以下、本発明の実施の形態を図面を参照して説明する。
図１は本発明の実施の形態の光源駆動回路の構成例を示す図である。この光源駆動回路は、全波整流後の脈動電圧の最大値情報を用いて、商用の交流電源１からの交流をダイオードブリッジ２により全波整流した電圧で図示しないランプやＬＥＤなどの光源を駆動する回路である。図１は全波整流後の脈動電圧の最大値を検出する部分を示すものであり、全波整流した電圧を抵抗Ｒ１，Ｒ２及び抵抗Ｒ３で分圧した電圧がＶＴＨ端子，ＧＮＤ端子間に入力され、ＶＴＨ端子（とＧＮＤ端子間）に入力される電圧のピーク電圧値を保持するピークホールド回路３と、ＶＴＨ端子に入力される電圧に基づく信号（後述のローパスフィルタ６の出力）を基準値と比較してピークホールド回路３により保持されたピーク電圧値を全波整流の周期毎にリセットするリセット回路４と、全波整流後の電圧にノイズが発生したときにそのノイズ電圧により生成される信号をマスキングしてリセット回路４によるリセットを阻止するマスキング回路５を備えている。

ピークホールド回路３は、光源を適正な電圧で駆動する回路に全波整流後の脈動電圧の最大値の情報を与えるものであり、演算増幅器ＯＰ１、ダイオードＤ１、コンデンサＣ１及びＮチャネルのＭＯＳトランジスタＱ１を備えている。

リセット回路４は、ＩＣ内部に設定されたＯＶＰ電圧またはＯＶＰ＿ＨＹＳ電圧とＶＴＨ端子の電圧を比較するコンパレータＣＰ１、スイッチ素子ＳＷ１，ＳＷ２、インバータＩＮＶ１〜ＩＮＶ４、抵抗Ｒ４とコンデンサＣ２からなる遅れ回路、及びアンドゲートＡＧ１を備え、アンドゲートＡＧ１からリセット回路４の出力としてのリセット信号（Ｆ電圧）を出力する。スイッチ素子ＳＷ１，ＳＷ２によりＯＶＰ電圧またはＯＶＰ＿ＨＹＳ電圧を切り換えてコンパレータＣＰ１の非反転入力端子に入力することにより、コンパレータＣＰ１の基準値にヒステリシスをもたせている。

マスキング回路５は、ノイズ電圧の速い立ち上がり及び立ち下がりを遅らせるローパスフィルタ回路６、ＯＶＰ電圧とＶＴＨ端子の電圧を比較するコンパレータＣＰ２、インバータＩＮＶ５〜ＩＮＶ８、及びアンドゲートＡＧ２から構成され、インバータＩＮＶ８の出力（Ｇ電圧）と上記リセット回路４の出力（Ｆ電圧）とのアンドをとってノイズ電圧をマスキングする。ローパスフィルタ回路６は、ＶＴＨ端子の電圧が入力されてＶＴＨ端子の電圧に基づく信号（具体的には、ＶＴＨ端子の電圧に含まれる高周波成分をカットした信号）を出力するものである。ローパスフィルタ回路６は、抵抗Ｒ５とコンデンサＣ３から構成されている。

図２は上記構成の実施の形態の光源駆動回路におけるノイズ発生時の各部の電圧波形を示す図である。ここでは、ＶＴＨ端子の電圧とＡ〜Ｈ点の電圧、及びＶＴＨ端子のピークホールド電圧（ピークホールド回路３の出力電圧であるコンデンサＣ１の両端電圧）を示している。

ＶＴＨ端子には、交流電源１の全波整流後の電圧を抵抗分圧した電圧が入力されるが、例えば抵抗Ｒ１，Ｒ２の抵抗値をそれぞれ５１０ｋΩ、抵抗Ｒ３の抵抗値を１０ｋΩとすると、１０ｋΩ／（５１０ｋΩ＋５１０ｋΩ＋１０ｋΩ）＝０．９７％の分圧された電圧が入力される。そしてピークホールド回路３は、その交流電源１の全波整流後の電圧の分圧電圧であるＶＴＨ端子の電圧のピーク電圧値を保持する。リセット回路４及びマスキング回路５は、交流電源１の出力変動に合わせてピーク電圧値を増減させるため、ＶＴＨ端子の入力波形の周期毎にピーク電圧値をリセットするリセット信号を生成する。このリセット信号はＭＯＳトランジスタＱ１のゲート信号として出力され、ＭＯＳトランジスタＱ１のオン、オフによりコンデンサＣ１が充放電してピーク電圧値のリセットが行われる。

上記リセット信号は、ＶＴＨ端子からの入力電圧が上昇して上記ＯＶＰ電圧に達したときにピークホールド電圧をリセットするように生成される。その際、リセット回路４では、ＯＶＰ電圧を基準値とするコンパレータＣＰ１及びインバータＩＮＶ１，ＩＮＶ２でローパスフィルタ回路６からの入力電圧を矩形波に変換し（Ｂ電圧）、その電圧と逆相で抵抗Ｒ４及びコンデンサＣ２により立ち上がり及び立ち下がりを若干遅らせた波形の電圧（Ｃ電圧）をインバータＩＮＶ４によりインバート及び波形整形した波形の電圧（Ｄ電圧）と、上記ローパスフィルタ回路６からの入力電圧を矩形波に変換した電圧（Ｂ電圧）の逆相波形の電圧（Ｅ電圧）とのアンドをとった電圧（Ｆ電圧）を生成する。

一方、マスキング回路５では、ローパスフィルタ回路６により上記コンパレータＣＰ１に入力するＶＴＨ端子からの入力電圧の速い立ち上がり及び立ち下がりを遅らせて前記リセット回路４に入力するとともに、コンパレータＣＰ２でＶＴＨ端子からの入力電圧をＯＶＰ電圧と比較し、そのコンパレータＣＰ２から出力された電圧（Ｇ電圧）をマスク信号としてＡＮＤゲートＡＧ１の出力とともにアンドゲートＡＧ２に入力する。そして、アンドゲートＡＧ２から出力された電圧（Ｈ電圧）をピークホールド電圧に対する実際のリセット信号として用い、ピーク電圧を保持しているコンデンサＣ１の電荷をＭＯＳトランジスタＱ１を通して放電させることで、常に適正にピークホールドされたＶＴＨ電圧を得ることができる。

このように図１の回路では、リセット回路４においてＶＴＨ端子からコンパレータＣＰ１へ入力する電圧として、ローパスフィルタ回路６を通した電圧を用いている。このローパスフィルタ回路６は、通常の交流電源１の周期にはほとんど遅れを生じさせず、ノイズ電圧の速い立ち上がり及び立ち下がりのみを遅らせることで、ピークホールド電圧のリセット信号に、ノイズ電圧部分のみ若干遅れたタイミングの信号（Ｆ電圧参照）を生成する。そして、この信号とマスキング回路５から出力されるマスク信号（Ｇ電圧参照）とのアンドをとることで、ノイズ電圧による偽のリセット信号がマスキングされた、正しいピークホールド電圧のリセット信号（Ｈ電圧参照）を得ることができる。

また、コンパレータＣＰ１の基準値にＯＶＰとＯＶＰ＿ＨＹＳのヒステリシスを設けることで、ヒステリシス以内のノイズ電圧が発生してもリセット信号生成されないようにしている。

また、図２に示すリセット信号（Ｈ電圧）のパルス幅は、インバータＩＮＶ５〜ＩＮＶ８のインバータアレイによるディレイで規定される。当該パルス幅を調整するためには、インバータアレイを構成するインバータの段数を変更すればよい。

以上のように、実施の形態の光源駆動回路では、ノイズ発生時にマスキング回路５によりノイズ電圧により生成される信号をマスキングしてピークホールド電圧のリセットを阻止するため、過大なノイズ電圧が発生した場合でも、適正なタイミングでピークホールド電圧をリセットすることができ、常に適正な電圧で光源を駆動することができる。

なお、本発明の光源駆動回路は、ＩＣとしても構成でき、ディスクリート部品としても構成することができる。また、コンパレータＣＰ１，ＣＰ２の非反転入力端子に入力される基準電圧は同じものとしたが、異なるものであってもよい。

本発明の実施の形態の光源駆動回路の構成例を示す図である。実施の形態の光源駆動回路におけるノイズ発生時の各部の電圧波形を示す図である。従来の光源駆動回路の構成例を示す図である。従来の光源駆動回路における通常動作時の各部の電圧波形を示す図である。従来の光源駆動回路におけるノイズ発生時の各部の電圧波形を示す図である。

符号の説明

１交流電源
２ダイオードブリッジ
３ピークホールド回路
４リセット回路
５マスキング回路
６ローパスフィルタ回路
ＡＧ１，ＡＧ２アンドゲート
Ｃ１〜Ｃ３コンデンサ
ＣＰ１，ＣＰ２コンパレータ
Ｄ１ダイオード
ＩＮＶ１〜ＩＮＶ８インバータ
ＯＰ１演算増幅器
Ｑ１ＭＯＳトランジスタ
Ｒ１〜Ｒ５抵抗
ＳＷ１，ＳＷ２スイッチ素子

Claims

交流電源からの交流を全波整流した電圧で光源を駆動する光源駆動回路において、
前記全波整流した電圧の検出電圧のピーク電圧値を保持するピークホールド回路と、
前記全波整流した電圧の検出電圧に基づく信号を第１の基準値と比較して前記ピークホールド回路により保持されたピーク電圧値を前記全波整流の周期毎にリセットするリセット回路と、
前記全波整流後の電圧にノイズが発生したときにそのノイズ電圧により生成される信号をマスキングして前記リセット回路によるリセットを阻止するマスキング回路と、
を備え、
前記マスキング回路は、前記全波整流した電圧の検出電圧が入力されて前記全波整流した電圧の検出電圧に基づく信号を出力するローパスフィルタ回路と、前記全波整流後の電圧の検出電圧を第２の基準値と比較する比較回路と、を有し、
前記リセット回路は前記ローパスフィルタ回路の出力電圧が前記第１の基準値を超えるとパルス状の出力信号を出力し、
前記マスキング回路は前記比較回路の比較結果に基づきマスク信号を生成し、
前記マスク信号と前記リセット回路の出力のアンドをとることにより前記ノイズ電圧により生成される信号をマスキングする、
ことを特徴とする光源駆動回路。
前記ローパスフィルタ回路は、抵抗とコンデンサからなることを特徴とする請求項１記載の光源駆動回路。
前記第１の基準値と前記第２の基準値が同じものであることを特徴とする請求項１記載の光源駆動回路。