JP4896173B2 - 試験装置 - Google Patents

Description

本発明は、電源回路および試験装置に関する。

従来、電子デバイスを試験する試験装置には、当該電子デバイスに電力を供給するための電源回路が設けられている。例えば電源回路は、電子デバイスに印加する負荷電圧及び負荷電流を生成するドライバ部と、当該ドライバ部を駆動するための電源とを有している（例えば、特許文献１参照）。

特開２００６−１５５４１９号公報

ドライバ部は、電源から与えられる電源電力により、電子デバイスに供給する負荷電流を生成する。このため試験装置には、電子デバイスに供給する負荷電流の最大電流に応じた電源電流を生成できる電源が用いられている。

しかし、電子デバイスに供給される電流のうち、瞬間的な最大電流まで対応可能な電源を設けた場合、電源の電流容量が大きくなってしまう。また、通常時は、電源の電流容量に余剰が生じてしまい効率的でない。

上記課題を解決するために、本発明の第１の態様においては、負荷に電力を供給する電源回路であって、電源電流を出力する電源部と、電源部から電源電流を受け取り、負荷が消費する負荷電流を負荷に供給するドライバ部と、電源部により充電され、負荷電流が電源電流より大きい場合に、補助電流をドライバ部に供給するコンデンサ部とを備える電源回路を提供する。

本発明の第２の態様においては、被試験デバイスを試験する試験装置であって、被試験デバイスを駆動する電力を供給する電源回路と、被試験デバイスの駆動状態に基づいて被試験デバイスの良否を判定する判定部とを備え、電源回路は、電源電流を出力する電源部と、電源部から電源電流を受け取り、負荷が消費する負荷電流を負荷に供給するドライバ部と、電源部により充電され、負荷電流が電源電流より大きい場合に、補助電流をドライバ部に供給するコンデンサ部と、を備え、パターン発生部は、試験プログラムにより生成される試験パターンが、負荷電流の最大値およびコンデンサ部の容量値により定まる、負荷電流の最大値を供給できる最大時間より長い時間、被試験デバイスに負荷電流の最大値を供給させる試験パターンである場合に、その旨を使用者に通知する試験装置を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

一つの実施形態に係る試験装置１００の構成の一例を示す図である。 電源回路２０の構成の一例を示す図である。 電源回路２０の動作の一例を示すタイミングチャートである。 電源回路２０の他の構成例を示す図である。 電源回路２０の他の構成例を示す図である。 正側の電圧制御部２４がソース側回路４２に印加する正側の電源電圧Ｖ_ＰＰＳの波形の一例を示す図である。 電源回路２０の他の構成例を示す図である。 電源回路２０の他の構成例を示す図である。 電源回路２０の他の構成例を示す図である。 電源回路２０の他の構成例を示す図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、一つの実施形態に係る試験装置１００の構成の一例を示す図である。試験装置１００は、半導体回路等の電子デバイス２００を試験する装置であって、パターン発生部１０、波形成形部１２、判定部１４、及び電源回路２０を備える。

パターン発生部１０は、使用者等から与えられる試験プログラムに基づいて、電子デバイス２００に供給する試験パターンを生成する。例えば、パターン発生部１０は、電子デバイス２００に供給するべき信号を、１又は０のデータ値の配列で示したパターン、及び当該データ値に応じた信号を電子デバイス２００に供給するべきタイミングを示したパターン等を生成する。

波形成形部１２は、パターン発生部１０が生成した試験パターンに基づいて、電子デバイス２００に供給するべき試験信号を生成する。また、電源回路２０は、電子デバイス２００を駆動するための電源電力を供給する。

判定部１４は、電子デバイス２００の駆動状態に基づいて、電子デバイス２００の良否を判定する。例えば判定部１４は、電子デバイス２００が出力する出力信号と、パターン発生部１０が生成する期待値信号とを比較し、電子デバイス２００の良否を判定する。本例において試験装置１００は、出力信号に基づいて良否を判定したが、他の例の試験装置においては、電源回路２０から電子デバイス２００に供給される負荷電流を検出し、当該負荷電流に基づいて良否を判定する装置であってもよい。

図２は、電源回路２０の構成の一例を示す図である。電源回路２０は、電圧設定部として機能するデジタルアナログコンバータ（以下、Ｄ／Ａ２８と称する）、電源部２２、コンデンサ部１１０、伝送路１２０、正側の電圧制御部２４、負側の電圧制御部２６、差動増幅器３０、および、ドライバ部４０を有する。

なお、以下においては、電子デバイス２００に供給される電圧を負荷電圧、電子デバイス２００に供給される電流を負荷電流と称して説明する。また、電源部２２からドライバ部４０に供給される電圧を電源電圧、電源部２２からドライバ部４０に供給される電流を電源電流と称する。

Ｄ／Ａ２８は、電子デバイス２００に印加するべき電圧値を示すデジタル値が与えられ、当該デジタル値に応じた入力電圧を生成して、差動増幅器３０を介してドライバ部４０に供給する。ドライバ部４０は、当該入力電圧に基づいて、電子デバイス２００に負荷電力を供給する。

差動増幅器３０は、電子デバイス２００に供給される負荷電圧Ｖ_ｏｕｔがフィードバックされ、当該負荷電圧が、Ｄ／Ａ２８が出力する入力電圧と等しくなるように、ドライバ部４０に供給する電圧を制御する。このような構成により、電源回路２０は、電子デバイス２００に精度のよい負荷電圧を供給する。

電源部２２は、ドライバ部４０に供給する電源電流を出力する。電源部２２が出力可能な電源電流の最大値は、電源回路２０が電子デバイス２００に供給可能な負荷電流の最大値より小さくてよい。

正側の電圧制御部２４及び負側の電圧制御部２６は、伝送路１２０を介して電源部２２と電気的に接続され、伝送路１２０から受け取る正側の電源電圧および負側の電源電圧を、ドライバ部４０に供給する。例えば正側の電圧制御部２４及び負側の電圧制御部２６は、ドライバ部４０に印加される電源電圧を、予め設定される電圧値に制御してよい。また、正側の電圧制御部２４及び負側の電圧制御部２６は、ドライバ部４０に供給すべき電流を、伝送路１２０を介して受け取り、ドライバ部４０に供給する。

ドライバ部４０は、電源部２２から電源電流を受け取り、電子デバイス２００が消費する負荷電流を電子デバイス２００に供給する。本例のドライバ部４０は、増幅回路４６、ソース側回路４２、及びシンク側回路４４を有する。増幅回路４６は、与えられる入力電圧に応じた負荷電圧を生成して電子デバイス２００に印加する。本例において増幅回路４６は、与えられる入力電圧と略等しい負荷電圧を生成する。

ソース側回路４２は、入力電圧に応じて増幅回路４６が出力する電圧に応じて動作して、電子デバイス２００にソース電流を供給する。正側の電圧制御部２４は、当該ソース電流に応じた電流を、伝送路１２０を介して受け取り、ソース側回路４２に供給してよい。

本例においてソース側回路４２は、正側の電圧制御部２４と電子デバイス２００との間に設けられ、増幅回路４６が入力電圧に応じて出力する電圧がゲート端子に与えられるＰ型のＣＭＯＳを有する。当該ＣＭＯＳは、入力電圧が所定値以上である場合にオン状態となり、電子デバイス２００に供給すべき負荷電流を、電圧制御部２４から電子デバイス２００に供給させる。

シンク側回路４４は、入力電圧に応じて増幅回路４６が出力する電圧に応じて動作して、電子デバイス２００からシンク電流を引き込む。本例においてシンク側回路４４は、負側の電圧制御部２６と電子デバイス２００との間に設けられ、増幅回路４６が入力電圧に応じて出力する電圧がゲート端子に与えられるＮ型のＣＭＯＳを有する。当該ＣＭＯＳは、入力電圧が所定値以下である場合にオン状態となり、電子デバイス２００から電圧制御部２６にシンク電流を引き込ませる。

コンデンサ部１１０は、電源部２２により充電され、負荷電流（ソース電流またはシンク電流）が、電源部２２から供給可能な電源電流より大きい場合に、補助電流をドライバ部４０に供給する。本例のコンデンサ部１１０は、伝送路１２０および基準電位（例えば接地電位）の間に設けられたコンデンサ１１２を有する。コンデンサ１１２は、伝送路１２０において、正側の電圧制御部２４および負側の電圧制御部２６への分岐点と、電源部２２との間に接続されてよい。

このような構成により、電子デバイス２００に供給すべき負荷電流が、電源部２２が出力可能な電源電流より瞬間的に大きくなった場合でも、電子デバイス２００に負荷電流を供給することができる。このため、電源部２２は、電子デバイス２００が瞬間的に消費する負荷電流に応じた電流容量を有さずともよいので、電流容量の小さい電源部２２を用いることができる。

図３は、電源回路２０の動作の一例を示すタイミングチャートである。図３において、Ｖ_ＤＣはコンデンサ１１２の電圧、Ｉ_ｏｕｔは電子デバイス２００の負荷電流、Ｖ_ｍａｘは電源部２２の出力電圧、Ｖ_ｍｉｎはＶ_ＤＣの下限値として設定される値、Ｉ_ｍａｘは負荷電流の最大値を示す。

負荷電流Ｉ_ｏｕｔが、電源部２２が出力できる電源電流より小さい期間（Ｔ０）は、コンデンサ１１２が補助電流を出力しないので、コンデンサ１１２の電圧Ｖ_ＤＣは、電源部２２により充電される電圧Ｖ_ｍａｘとなる。そして、負荷電流Ｉ_ｏｕｔが、電源部２２が出力できる電源電流より大きくなると（Ｔ１）、コンデンサ１１２が出力する補助電流が電源電流に重畳される。このように、電源部２２がコンデンサ１１２を予め充電することで、電源部２２が生成できない瞬間的な大電流を、ドライバ部４０に供給することができる。

なお、コンデンサ１１２からドライバ部４０に電流を供給すると、コンデンサ１１２の電圧Ｖ_ＤＣが低下して、ドライバ部４０に印加される電圧が低下する場合が考えられる。この場合、電子デバイス２００に所定の電圧を印加できない場合があり、試験精度が低下してしまう。このため、コンデンサ１１２の電圧Ｖ_ＤＣが、所定の下限値Ｖ_ｍｉｎを下回ったか否かを監視することが好ましい。

図４は、電源回路２０の他の構成例を示す図である。本例の電源回路２０は、図２に関連して説明した電源回路２０の構成に加え、電圧検出部１３０、判定部１３２、および、通知部１３４を更に有する。

電圧検出部１３０は、コンデンサ部１１０および伝送路１２０の接続点における電圧を検出する。つまり、電圧検出部１３０は、コンデンサ１１２の電圧Ｖ_ＤＣを検出する。

判定部１３２は、電圧検出部１３０が検出した電圧が、予め定められた下限電圧Ｖ_ｍｉｎより小さくなった場合に、エラー検出信号を出力する。下限電圧Ｖ_ｍｉｎは、電子デバイス２００の仕様等に応じて、判定部１３２に予め設定されてよい。

通知部１３４は、判定部１３２からエラー検出信号が出力された場合、その旨を使用者に通知する。例えば通知部１３４は、電子デバイス２００の試験中にエラー検出信号を受け取った場合、電子デバイス２００の試験が終了したときに、エラー検出信号を受け取った旨を使用者に通知してよい。このような処理により、電子デバイス２００についての試験結果の信頼性を向上させることができる。

また通知部１３４は、電子デバイス２００の試験中にエラー検出信号を受け取った場合、その旨を使用者に通知するとともに、試験装置１００における試験を終了させてよい。また通知部１３４は、エラー検出信号を受け取った場合、その旨を使用者に通知するとともに、試験装置１００における試験を続行させてもよい。

また図３に示すように、負荷電流の最大値Ｉ_ｍａｘを供給できる時間の最大ｔｗ＿ｍａｘは、コンデンサ１１２の電圧が、最大値Ｖ_ｍａｘから最小値Ｖ_ｍｉｎまで低下する時間となる。また、放電によりコンデンサ１１２の電圧が減少する傾きは、電流値Ｉ_ｍａｘおよびコンデンサ１１２の容量値から求められる。つまり、時間ｔｗ＿ｍａｘは、コンデンサ１１２の電圧の最大値Ｖ_ｍａｘと最小値Ｖ_ｍｉｎとの差分ΔＶ、電流値Ｉ_ｍａｘ、および、コンデンサ１１２の容量値Ｃ等から求めることができる。

図１に関連して説明したパターン発生部１０は、負荷電流の最大値Ｉ_ｍａｘが電子デバイス２００に流れる時間が、上述した時間ｔｗ＿ｍａｘ以下となるように、試験パターンを生成してよい。パターン発生部１０は、上述した時間ｔｗ＿ｍａｘが使用者等から設定されてよく、また、上述したΔＶ、電流値Ｉ_ｍａｘ、および、容量値Ｃから算出してもよい。また、使用者等から与えられる試験プログラムにより生成される試験パターンが、時間ｔｗ＿ｍａｘより長い時間、電子デバイス２００に負家電流の最大値Ｉ_ｍａｘを供給させる場合、試験装置は、その旨を使用者等に通知してよい。

また、負荷電流Ｉ_ｏｕｔが、電源部２２から出力される電源電流より小さくなると、コンデンサ１１２は充電され、ドライバ部４０に大電流を供給することが可能となる。コンデンサ１１２の電圧Ｖ_ＤＣが最小値Ｖ_ｍｉｎから最大値Ｖ_ｍａｘまで回復するのに要する時間ｔ１も、時間ｔｗ＿ｍａｘと同様に、コンデンサ１１２の容量値等から求めることができる。

また図３のＴ４〜Ｔ６に示すように、負荷電流Ｉ_ｏｕｔのパルス幅がｔｗ＿ｍａｘより小さい場合、電源回路２０は、時間ｔ１より短い間隔で、パルス電流を生成してよい。つまり、電源回路２０は、コンデンサ１１２の電圧Ｖ_ＤＣが最小値Ｖ_ｍｉｎを下回らないことを条件として、所定の電流値、パルス幅、および、パルス間隔でパルス電流を生成することができる。パターン発生部１０は、かかる条件を満たす試験パターンを生成することが好ましい。

試験装置１００は、パターン発生部１０が生成した試験パターンが、当該条件を満たすか否かを判定してよい。例えば、試験装置１００は、試験パターンを実行したときのコンデンサ１１２の電圧Ｖ_ＤＣを測定することで、当該試験パターンが上述した条件を満たすかを判定してよく、また、シミュレーションにより、当該試験パターンが上述した条件を満たすかを判定してもよい。

図５は、電源回路２０の他の構成例を示す図である。本例の電源回路２０は、図１から図４に関連して説明した電源回路２０のいずれかの構成に対して、電流制御部３２、電流検出部３４、および、電流検出抵抗３８を更に有する。また、本例の正側の電圧制御部２４および負側の電圧制御部２６は、ドライバ部４０が出力する負荷電圧に基づいて、ドライバ部４０に印加する正側の電源電圧および負側の電源電圧を制御する。なお図５では、図２に示した電源回路２０の構成に電流制御部３２等を追加した構成を示すが、他の例では、図４に示した電源回路２０の構成に電流制御部３２等を追加してもよい。

電流検出抵抗３８は、電子デバイス２００に接続される出力端子と、ドライバ部４０との間に設けられる。電流検出部３４は、電流検出抵抗３８の両端の電位差を検出し、検出した値を電流制御部３２に供給する。電流制御部３２は、電流検出部３４が検出した電位差が、予め定められた値以上にならないように、差動増幅器３０が出力する電圧を制御する。このような構成により、電源回路２０は、電子デバイス２００に過電流が流れることを防止する。

また、正側の電圧制御部２４及び負側の電圧制御部２６は、ドライバ部４０が出力する電圧Ｖ_ｂを検出する。正側の電圧制御部２４及び負側の電圧制御部２６は、ドライバ部４０が出力する電圧Ｖ_ｂが増大した場合に、ドライバ部４０に印加する電源電圧を増大させ、電圧Ｖ_ｂが減少した場合に、ドライバ部４０に印加する電源電圧を減少させる。

正側の電圧制御部２４及び負側の電圧制御部２６は、ドライバ部４０に印加する電源電圧と、ドライバ部４０が出力する電圧Ｖ_ｂとの差分が略一定となるように、電源電圧を制御することが好ましい。つまり、ドライバ部４０が出力する電圧Ｖ_ｂに追従して、ドライバ部４０に印加する電源電圧を変動させる。このような制御により、ドライバ部４０において不要な電力消費を低減することができる。

正側の電圧制御部２４は、電源部２２とソース側回路４２との間に設けられ、電源部２２がソース側回路４２に印加する正側の電源電圧を、ドライバ部４０が出力する電圧に基づいて制御する。例えば正側の電圧制御部２４は、前述したように正側の電源電圧と、ドライバ部４０の出力電圧との差分が略一定値となるように、正側の電源電圧を制御する。

負側の電圧制御部２６は、電源部２２とシンク側回路４４との間に設けられ、電源部２２がシンク側回路４４に印加する負側の電源電圧を、ドライバ部４０が出力する電圧に基づいて制御する。例えば負側の電圧制御部２６は、前述したように負側の電源電圧と、ドライバ部４０の出力電圧との差分が略一定値となるように、負側の電源電圧を制御する。

図６は、正側の電圧制御部２４がソース側回路４２に印加する正側の電源電圧Ｖ_ＰＰＳの波形の一例を示す図である。前述したように、正側の電圧制御部２４は、ドライバ部４０の出力電圧Ｖｂと、正側の電源電圧Ｖ_ＰＰＳとの差分が略一定の電圧Ｖ_ＯＳとなるように、正側の電源電圧Ｖ_ＰＰＳを制御する。また、本例においては、正側の電源電圧Ｖ_ＰＰＳのみを説明したが、負側の電圧制御部２６も同様に、負側の電源電圧Ｖ_ＭＰＳを制御する。例えば、ドライバ部４０の出力電圧Ｖｂから所定の電圧値Ｖ_ＯＳを減じた電圧になるように、負側の電源電圧Ｖ_ＭＰＳを制御する。

このような制御により、ソース側回路４２及びシンク側回路４４に、必要以上の電圧を印加することを防ぐことができる。このため、ソース側回路４２及びシンク側回路４４における不要な電力消費を低減することができる。つまり、正側の電圧制御部２４および負側の電圧制御部２６は、ドライバ部４０に供給される電源電圧を、ドライバ部４０が出力する電圧に基づいて制御することで、ドライバ部４０が消費する消費電流を低減することができる。

また、ソース側回路４２及びシンク側回路４４における不要な電力消費を低減することができるので、コンデンサ１１２からドライバ部４０に補助電流を供給するときの、コンデンサ１１２の電圧降下速度を低減することができる。このため、当該補助電流によるパルス電流の最大パルス幅ｔｗ＿ｍａｘを大きくすることができる。また、ドライバ部４０が余剰な電流を消費しないので、コンデンサ１１２の充電速度を向上させることができる。

図７は、電源回路２０の他の構成例を示す図である。本例の電源回路２０は、図１から図６に関連して説明した電源回路２０のいずれかの構成に対して、電源部２２、伝送路１２０、および、コンデンサ部１１０の構成が異なる。他の構成は、図１から図６に関連して説明したいずれかの電源回路２０と同一であってよい。図７においては、図５に示した電源回路２０を用いた構成を示す。

本例の電源部２２は、正側電源２３および負側電源２５を有する。正側電源２３は、正側伝送路１２２を介して、ドライバ部４０に正側の電源電圧を供給する。また、負側電源２５は、負側伝送路１２４を介して、ドライバ部４０に負側の電源電圧を供給する。例えば正側電源２３は、基準電圧より高い電源電圧をドライバ部４０に供給してよい。また負側電源２５は、基準電圧より低い電源電圧をドライバ部４０に供給してよい。

本例のコンデンサ部１１０は、正側コンデンサ１１３および負側コンデンサ１１４を有する。正側コンデンサ１１３は、正側電源２３およびドライバ部４０の正側電源端子（ソース側回路４２の端子）の間で充放電される。より具体的には、正側コンデンサ１１３は、正側伝送路１２２および基準電位の間に設けられる。

負側コンデンサ１１４は、負側電源２５およびドライバ部４０の負側電源端子（シンク側回路の端子）の間で充放電される。より具体的には、負側コンデンサ１１４は、負側伝送路１２４および基準電位の間に設けられる。このような構成により、電子デバイス２００から大電流を引きこむことができる。

図８は、電源回路２０の他の構成例を示す図である。本例の電源回路２０は、図１から図７に関連して説明した電源回路２０のいずれかの構成に対して、放電部１１６を更に有する。他の構成は、図１から図７に関連して説明したいずれかの電源回路２０と同一であってよい。図８においては、図５に示した電源回路２０を用いた構成を示す。

放電部１１６は、電源回路２０の電源をオフとするときに、コンデンサ部１１０のコンデンサ１１２を放電させる。例えば放電部１１６は、コンデンサ１１２の両端を基準電位に接続することで、コンデンサ１１２を放電させるスイッチを有してよい。このような構成により、電源回路２０が動作していないときに、コンデンサ１１２から電流が流れることを防ぎ、電源回路２０を保護することができる。

図９は、電源回路２０の他の構成例を示す図である。本例の電源回路２０は、図１から図８に関連して説明した電源回路２０のいずれかの構成に対して、アイソレータ１５０を更に有する。他の構成は、図１から図８に関連して説明したいずれかの電源回路２０と同一であってよい。図９においては、図５に示した電源回路２０を用いた構成を示す。

アイソレータ１５０は、入力側と出力側とが電気的に絶縁され、入力側に与えられるデジタル値を、出力側からＤ／Ａ２８に供給する。アイソレータ１５０は、例えばフォトカプラ等を用いてよい。また、本例における電源部２２は、トランス等を用いることにより入力側と出力側とが絶縁される、絶縁型電源が用いられる。このような構成により、電源回路２０の入力側と、回路部分とのアイソレーションを容易にとることができる。

図１０は、電源回路２０の他の構成例を示す図である。本例の電源回路２０は、図２または図４に関連して説明したいずれかの電源回路２０の構成に対して、電圧制御部２７、電流検出部３４、および、電流検出抵抗３８を更に有する。また、図５、図７、図８、または、図９に関連して説明したいずれかの電源回路２０の構成に対して、電流制御部３２に代えて、電圧制御部２７を有する点で相違する。図１０では、図５に関連して説明した電源回路２０の構成を用いて説明する。

電流検出部３４は、電流検出抵抗３８の両端の電圧差を、差動増幅器３０の負入力端子に帰還する。これにより、電子デバイス２００に流れる電流を、Ｄ／Ａ２８の設定値に応じた略一定値に制御することができる。

また、電圧制御部２７は、電子デバイス２００に印加される負荷電圧を検出する。電圧制御部２７は、負荷電圧が所定の上限値を超えた場合に、差動増幅器３０が出力する電流を下げることで、負荷電圧を上限値以下に制御する。

このような構成により、電子デバイス２００のオン抵抗等を測定することができる。例えば、電子デバイス２００をスイッチ素子とする。スイッチ素子をオフ状態にすると、電子デバイス２００には負荷電流が流れなくなり、電圧制御部２７により、ドライバ部４０が出力する電圧は、電圧制御部２７の上限値に設定される。

次に、スイッチ素子をオン状態にすると、電子デバイス２００には、一定の負荷電流が流れる。このとき、電圧制御部２７が検出する負荷電圧は、スイッチ素子のオン抵抗値、および、負荷電流の一定値により定まる。負荷電流の値はＤ／Ａ２８の設定値で定まるので、電圧制御部２７が検出する負荷電圧から、スイッチ素子のオン抵抗値を求めることができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

上記説明した電源回路２０によれば、電流容量が比較的に小さい電源部２２を用いて、電子デバイス２００等の負荷に対して大電流を供給することができる。このため、装置コストを低減した電源回路２０および試験装置１００を提供することができる。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１０・・・パターン発生部、１２・・・波形成形部、１４・・・判定部、２０・・・電源回路、２２・・・電源部、２３・・・正側電源、２４・・・電圧制御部、２５・・・負側電源、２６・・・電圧制御部、２７・・・電圧制御部、２８・・・Ｄ／Ａ、３０・・・差動増幅器、３２・・・電流制御部、３４・・・電流検出部、３８・・・電流検出抵抗、４０・・・ドライバ部、４２・・・ソース側回路、４４・・・シンク側回路、４６・・・増幅回路、１００・・・試験装置、１１０・・・コンデンサ部、１１２・・・コンデンサ、１１３・・・正側コンデンサ、１１４・・・負側コンデンサ、１１６・・・放電部、１２０・・・伝送路、１２２・・・正側伝送路、１２４・・・負側伝送路、１３０・・・電圧検出部、１３２・・・判定部、１３４・・・通知部、１５０・・・アイソレータ、２００・・・電子デバイス

Claims (9)

1. 被試験デバイスを試験する試験装置であって、
   与えられる試験プログラムに基づいて、前記被試験デバイスに供給する試験パターンを生成するパターン発生部と、
   前記被試験デバイスを駆動する電力を供給する電源回路と、
   前記被試験デバイスの駆動状態に基づいて前記被試験デバイスの良否を判定する判定部と
   を備え、
   前記電源回路は、
   電源電流を出力する電源部と、
   前記電源部から前記電源電流を受け取り、負荷が消費する負荷電流を前記負荷に供給するドライバ部と、
   前記電源部により充電され、前記負荷電流が前記電源電流より大きい場合に、補助電流を前記ドライバ部に供給するコンデンサ部と
   を有し、
   前記パターン発生部は、前記試験プログラムにより生成される試験パターンが、前記負荷電流の最大値および前記コンデンサ部の容量値により定まる、前記負荷電流の最大値を供給できる最大時間より長い時間、前記被試験デバイスに前記負荷電流の最大値を供給させる試験パターンである場合に、その旨を使用者に通知する試験装置。
2. 前記電源回路は、前記電源部が出力する前記電源電流を前記ドライバ部に伝送する伝送路を更に備え、
   前記コンデンサ部は、前記伝送路と基準電位との間に設けられる
   請求項１に記載の試験装置。
3. 前記電源回路は、
   前記コンデンサ部および前記伝送路の接続点における電圧を検出する電圧検出部と、
   前記電圧検出部が検出した電圧が、予め定められた下限電圧より小さくなった場合にその旨を出力する判定部と
   を更に備える請求項２に記載の試験装置。
4. 前記電源回路は、
   前記ドライバ部に供給される電源電圧を、前記ドライバ部が出力する電圧に基づいて制御することで、前記ドライバ部が消費する消費電流を低減する電圧制御部を更に備える
   請求項２または３に記載の試験装置。
5. 前記電圧制御部は、前記ドライバ部に供給される電源電圧を、前記ドライバ部が出力する電圧の変動に追従して変動させることで、前記ドライバ部における前記消費電流を低減する
   請求項４に記載の試験装置。
6. 前記電源回路は、正側の電源電圧を前記ドライバ部に供給する正側の前記電圧制御部、及び、負側の電源電圧を前記ドライバ部に供給する負側の前記電圧制御部を有し、
   前記伝送路は、分岐して前記正側の電圧制御部および前記負側の電圧制御部に接続され、
   前記コンデンサ部は、前記伝送路において、前記正側の電圧制御部および前記負側の電圧制御部への分岐点と、前記電源部との間に接続される
   請求項４または５に記載の試験装置。
7. 前記電源部は、
   前記ドライバ部に正側の電源電圧を供給する正側電源と、
   前記ドライバ部に負側の電源電圧を供給する負側電源と
   を有し、
   前記コンデンサ部は、
   前記正側電源および前記ドライバ部の正側電源端子の間で充放電される正側コンデンサと、
   前記負側電源および前記ドライバ部の負側電源端子の間で充放電される負側コンデンサと
   を有する
   請求項１から５のいずれか一項に記載の試験装置。
8. 前記電源回路は、前記電源回路の電源をオフとするときに、前記コンデンサ部を放電させる放電部を更に備える
   請求項１から７のいずれか一項に記載の試験装置。
9. 前記電源回路は、
   与えられるデジタル値に応じた入力電圧を生成して前記ドライバ部に供給する電圧設定部と、
   入力側と出力側とが電気的に絶縁され、前記入力側に与えられる前記デジタル値を、前記出力側から前記電圧設定部に供給するアイソレータと、
   を更に有し、
   前記電源部は、入力側と出力側とが電気的に絶縁され、前記入力側に与えられる電圧に応じた電圧を前記出力側から出力する
   請求項１から８のいずれか一項に記載の試験装置。

Images