JP4888414B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4888414B2 JP4888414B2 JP2008034505A JP2008034505A JP4888414B2 JP 4888414 B2 JP4888414 B2 JP 4888414B2 JP 2008034505 A JP2008034505 A JP 2008034505A JP 2008034505 A JP2008034505 A JP 2008034505A JP 4888414 B2 JP4888414 B2 JP 4888414B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- light
- region
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 29
- 238000009792 diffusion process Methods 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 14
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 47
- 229910021332 silicide Inorganic materials 0.000 description 40
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 34
- 239000010410 layer Substances 0.000 description 34
- 229910052710 silicon Inorganic materials 0.000 description 34
- 239000010703 silicon Substances 0.000 description 34
- 230000008569 process Effects 0.000 description 19
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 239000010955 niobium Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052720 vanadium Inorganic materials 0.000 description 2
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 229910005883 NiSi Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、半導体装置の製造方法に係り、特に、ゲート絶縁膜、金属シリサイド膜を有するゲート電極、ソース／ドレイン領域、金属シリサイド層等の半導体要素を光照射により形成して半導体装置を製造する方法に関する。
従来、必要に応じて反応ガスや不活性ガスを用いて、基板全体の温度を所定の反応温度に加熱し、該反応温度で所定時間保持することにより、ゲート絶縁膜、ゲート電極、ソース／ドレイン領域、シリサイド層等の半導体要素を形成していた。
具体的には、金属シリサイド膜を有するゲート電極を形成する場合、金属とシリコンとが反応（シリサイド化）する温度に基板全体を保持させていた（例えば、非特許文献１参照）。
また、ゲート電極にドープする不純物の種類又は濃度を変えることによって、ＮＭＯＳ領域とＰＭＯＳ領域において仕事関数の異なるゲート電極を作り分けていた（例えば、非特許文献２参照）。
具体的には、金属シリサイド膜を有するゲート電極を形成する場合、金属とシリコンとが反応（シリサイド化）する温度に基板全体を保持させていた（例えば、非特許文献１参照）。
また、ゲート電極にドープする不純物の種類又は濃度を変えることによって、ＮＭＯＳ領域とＰＭＯＳ領域において仕事関数の異なるゲート電極を作り分けていた（例えば、非特許文献２参照）。
「Nickel Silicide Metal Gate FDSOI Devices with Improved Gate Oxide Leakage」、２００２年、ＩＥＤＭ（International Electron Devices Meeting）、ｐ．２７１−２７４
「Metal-gate FinFET and fully-depleted SOI devices using total gate silicidation」、２００２年、ＩＥＤＭ（International Electron Devices Meeting）、ｐ．２４７−２５０
しかしながら、上記従来の方法では、基板全体を加熱していたため、基板の所定領域の反応温度のみを変更することができなかった。このため、同一基板上のＮＭＯＳ領域やＰＭＯＳ領域のような特定の領域毎に、同一材料を用いて異なる品質のゲート絶縁膜、ゲート電極用金属シリサイド膜、ソース／ドレイン領域、シリサイド層等の半導体要素を作り分けることができないという問題があった。
また、ゲート電極を構成する金属シリサイド膜を形成する際に、選択する金属によっては、例えば６００℃以上のようにシリサイド反応温度が高いものがある。この場合、シリサイド反応中に不純物拡散層の不純物が不活性化してしまい、トランジスタ能力が劣化してしまうという問題があった。
また、ゲート電極を構成する金属シリサイド膜を形成する際に、選択する金属によっては、例えば６００℃以上のようにシリサイド反応温度が高いものがある。この場合、シリサイド反応中に不純物拡散層の不純物が不活性化してしまい、トランジスタ能力が劣化してしまうという問題があった。
本発明は、上記従来の課題を解決するためになされたもので、特定の領域毎に同一材料を用いて異なる品質の半導体要素を作り分けることを目的とする。
本発明に係る半導体装置の製造方法は、基板上にゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記基板内に不純物を注入する工程と、
前記不純物の注入後、前記基板上の第１領域にマスク膜を形成する工程と、
前記マスク膜の形成後、前記マスク膜が形成されていない第２領域に光を照射することにより、前記第２領域の前記基板内に注入された不純物を活性化して第１拡散層を形成する第１照射工程と、
前記第１照射工程の後、前記マスク膜を除去する工程と、
前記マスク膜を除去した後、前記第１及び第２領域に光を照射することにより、前記第１領域の前記基板内に注入された不純物を活性化して第２拡散層を形成すると共に、前記第２領域の前記第１拡散層を該第２拡散層とは異なる品質にする第２照射工程とを含むことを特徴とする。
前記ゲート電極をマスクとして前記基板内に不純物を注入する工程と、
前記不純物の注入後、前記基板上の第１領域にマスク膜を形成する工程と、
前記マスク膜の形成後、前記マスク膜が形成されていない第２領域に光を照射することにより、前記第２領域の前記基板内に注入された不純物を活性化して第１拡散層を形成する第１照射工程と、
前記第１照射工程の後、前記マスク膜を除去する工程と、
前記マスク膜を除去した後、前記第１及び第２領域に光を照射することにより、前記第１領域の前記基板内に注入された不純物を活性化して第２拡散層を形成すると共に、前記第２領域の前記第１拡散層を該第２拡散層とは異なる品質にする第２照射工程とを含むことを特徴とする。
本発明に係る半導体装置の製造方法において、前記光が可視光であり、
前記マスク膜が、前記可視光を反射する金属膜を含むことが好適である。
前記マスク膜が、前記可視光を反射する金属膜を含むことが好適である。
本発明に係る半導体装置の製造方法において、前記光が可視光であり、
前記マスク膜が、前記可視光を吸収する材料からなる膜を含むことが好適である。
さらに、前記可視光の光量を反応対象が反応するために必要な光量未満にまで減衰できる膜厚で、前記マスク膜を形成することが好適である。
前記マスク膜が、前記可視光を吸収する材料からなる膜を含むことが好適である。
さらに、前記可視光の光量を反応対象が反応するために必要な光量未満にまで減衰できる膜厚で、前記マスク膜を形成することが好適である。
本発明に係る半導体装置の製造方法において、前記第１又は第２照射工程で、前記光を複数回照射することが好適である。
本発明に係る半導体装置の製造方法において、前記光のエネルギーが、１０Ｊ／ｃｍ２〜４０Ｊ／ｃｍ２であり、
前記光の１回の照射時間が、０．１ｍｓｅｃ〜１．５ｍｓｅｃであることが好適である。
前記光の１回の照射時間が、０．１ｍｓｅｃ〜１．５ｍｓｅｃであることが好適である。
本発明によれば、特定の領域毎に同一材料を用いて異なる品質の半導体要素を作り分けることができる。
以下、図面を参照して本発明の実施の形態について説明する。図中、同一または相当する部分には同一の符号を付してその説明を簡略化ないし省略することがある。
実施の形態１．
本実施の形態１では、ＮＭＯＳ領域とＰＭＯＳ領域に、異なる仕事関数を有するゲート電極を形成する場合について説明する。
図１〜図９は、本発明の実施の形態１による半導体装置の製造方法を説明するための工程断面図である。
先ず、図１に示すように、基板１としてのシリコン基板の分離領域に、例えばＳＴＩ（Shallow Trench Isolation）法を用いて素子分離２を形成する。そして、この素子分離２により分離された活性領域に、ＮＭＯＳ用のウェル領域３と、ＰＭＯＳ用のウェル領域４を形成する。
本実施の形態１では、ＮＭＯＳ領域とＰＭＯＳ領域に、異なる仕事関数を有するゲート電極を形成する場合について説明する。
図１〜図９は、本発明の実施の形態１による半導体装置の製造方法を説明するための工程断面図である。
先ず、図１に示すように、基板１としてのシリコン基板の分離領域に、例えばＳＴＩ（Shallow Trench Isolation）法を用いて素子分離２を形成する。そして、この素子分離２により分離された活性領域に、ＮＭＯＳ用のウェル領域３と、ＰＭＯＳ用のウェル領域４を形成する。
次に、図２に示すように、シリコン基板１の表面にゲート絶縁膜５としてのゲート酸化膜を熱酸化法により形成する。そして、ゲート酸化膜５上にシリコン膜６としてのアモルファスシリコン膜又は多結晶シリコン膜を形成する。
次に、図示しないが、シリコン膜６上にレジストパターンを形成し、該レジストパターンをマスクとしてシリコン膜６を異方性プラズマエッチングする。これにより、図３に示すように、シリコン膜からなるゲート電極７が形成される。次いで、ゲート電極７をマスクとしてイオン注入を行い、その後熱処理を行う。これにより、ゲート電極７を挟んだシリコン基板１上層に、エクステンション用の浅い拡散層８が形成される。
そして、シリコン基板１全面に窒化膜を形成し、該窒化膜を異方性エッチングする。これにより、図４に示すように、ゲート電極７の側壁に窒化膜からなるサイドウォール９が形成される。続いて、ゲート電極７とサイドウォール９とをマスクとしてイオン注入を行い、さらに熱処理を行うことによって注入したイオンを活性化させる。これにより、ソース／ドレイン領域としての深い拡散層１０が形成される。
次に、絶縁膜１１として、例えばシリコン酸化膜を、ゲート電極７を覆うように形成する。続いて、ＣＭＰ法を用いて絶縁膜１１を研磨して、ゲート電極７及びサイドウォール９の上面を露出させる。さらに、ゲート電極７とその直下のゲート絶縁膜５をエッチングにより除去する。これにより、図５に示すように、サイドウォール９の間に溝１２が形成される。すなわち、開口としての溝１２を有する絶縁膜１１が形成される。
次に、溝１２の底部にゲート絶縁膜１３としてのゲート酸化膜を熱酸化法により形成する。続いて、溝１２の内部を含むシリコン基板１全面に金属膜１４としてのＮｉ（ニッケル）膜を形成し、このＮｉ膜１４上にシリコン膜１５としてのアモルファスシリコン膜又はポリシリコン膜を形成する。ここで、金属膜１４としては、Ｎｉ膜以外に、例えば、Ｐｔ（白金）膜、Ｉｒ（イリジウム）膜、Ｍｏ（モリブデン）膜、Ｃｏ（コバルト）膜、Ｗ（タングステン）膜、Ｔｉ（チタン）膜、Ｈｆ（ハフニウム）膜、Ｚｒ（ジルコニウム）膜、Ｔａ（タンタル）膜、Ｎｂ（ニオブ）膜、Ｖ（バナジウム）膜、Ａｌ（アルミニウム）膜等を用いることができる。
そして、ＮＭＯＳ領域に形成されたＮｉ膜１４を覆うように、シリコン膜１５を介して、マスク膜１６としての反射膜を形成する。ここで、反射膜１６は可視光（後述）を反射する膜である。反射膜１６としては、例えば、Ｐｔ（白金）膜、Ｉｒ（イリジウム）膜、Ｍｏ（モリブデン）膜、Ｎｉ（ニッケル）膜、Ｃｏ（コバルト）膜、Ｗ（タングステン）膜、Ｔｉ（チタン）膜、Ｈｆ（ハフニウム）膜、Ｚｒ（ジルコニウム）膜、Ｔａ（タンタル）膜、Ｎｂ（ニオブ）膜、Ｖ（バナジウム）膜等の遷移金属の膜を用いることができる。
さらに、図６に示すように、光源から光を必要回数だけ照射する。このとき、ＮＭＯＳ領域では、反射膜１６により光が反射され、シリコン膜１５とＮｉ膜１４との反応は起こらない。一方、ＰＭＯＳ領域では、反射膜１６が形成されていないため、光がシリコン膜１５を透過してＮｉ膜１４に達し、シリコン膜１５とＮｉ膜１４とが反応して、Ｎｉシリサイド膜１７が形成される。ここで、光としては、波長３００ｎｍ〜８００ｎｍ程度の可視光が好適であり、光源としては、例えば、ウシオ電機社製のキセノン封入ランプ等を用いることができる。また、１回の光照射時間は、０．１ｍｓｅｃ〜１．５ｍｓｅｃが好適であり、例えば、上記シリサイド反応の場合には、０．８ｍｓｅｃ〜１．５ｍｓｅｃがより好適である。また、光のエネルギーは、１０Ｊ／ｃｍ２〜４０Ｊ／ｃｍ２が好適である。かかる光エネルギーにより、反応材料であるＮｉ膜１４が温度上昇を起こす。
そして、ＮＭＯＳ領域に形成されたＮｉ膜１４を覆うように、シリコン膜１５を介して、マスク膜１６としての反射膜を形成する。ここで、反射膜１６は可視光（後述）を反射する膜である。反射膜１６としては、例えば、Ｐｔ（白金）膜、Ｉｒ（イリジウム）膜、Ｍｏ（モリブデン）膜、Ｎｉ（ニッケル）膜、Ｃｏ（コバルト）膜、Ｗ（タングステン）膜、Ｔｉ（チタン）膜、Ｈｆ（ハフニウム）膜、Ｚｒ（ジルコニウム）膜、Ｔａ（タンタル）膜、Ｎｂ（ニオブ）膜、Ｖ（バナジウム）膜等の遷移金属の膜を用いることができる。
さらに、図６に示すように、光源から光を必要回数だけ照射する。このとき、ＮＭＯＳ領域では、反射膜１６により光が反射され、シリコン膜１５とＮｉ膜１４との反応は起こらない。一方、ＰＭＯＳ領域では、反射膜１６が形成されていないため、光がシリコン膜１５を透過してＮｉ膜１４に達し、シリコン膜１５とＮｉ膜１４とが反応して、Ｎｉシリサイド膜１７が形成される。ここで、光としては、波長３００ｎｍ〜８００ｎｍ程度の可視光が好適であり、光源としては、例えば、ウシオ電機社製のキセノン封入ランプ等を用いることができる。また、１回の光照射時間は、０．１ｍｓｅｃ〜１．５ｍｓｅｃが好適であり、例えば、上記シリサイド反応の場合には、０．８ｍｓｅｃ〜１．５ｍｓｅｃがより好適である。また、光のエネルギーは、１０Ｊ／ｃｍ２〜４０Ｊ／ｃｍ２が好適である。かかる光エネルギーにより、反応材料であるＮｉ膜１４が温度上昇を起こす。
次に、図７に示すように、反射膜１６をエッチングにより選択的に除去する。このとき、シリコン膜１５がエッチストッパ膜として機能する。その後、上記と同様に、光源から可視光を必要回数だけ照射する。可視光は、ＮＭＯＳ領域とＰＭＯＳ領域に照射される。これにより、ＮＭＯＳ領域において、シリコン膜１５とＮｉ膜１４とが反応して、Ｎｉシリサイド膜１８が形成される。ここで、ＰＭＯＳ領域とＮＭＯＳ領域とでは光照射回数が異なるため、以下に説明するように、Ｎｉシリサイド膜１７，１８は互いに相が異なっている。
ここで、光照射回数と、Ｎｉシリサイド膜の相との関係について説明する。
図１０は、光照射回数別のＮｉシリサイド膜の相変化を示す図（Ｘ線回折結果）である。
図１０に示すように、光照射回数が１回又は２回の場合には、ＮｉＳｉ相であるのに対して、光照射回数が４回の場合には、Ｎｉ２Ｓｉ相である。これより、光照射を１回又は２回行うことにより形成されたＮｉシリサイド膜と、光照射を４回行うことにより形成されたＮｉシリサイド膜とは、同一材料から形成されたにも関わらず、異なる相を有する。
図１０は、光照射回数別のＮｉシリサイド膜の相変化を示す図（Ｘ線回折結果）である。
図１０に示すように、光照射回数が１回又は２回の場合には、ＮｉＳｉ相であるのに対して、光照射回数が４回の場合には、Ｎｉ２Ｓｉ相である。これより、光照射を１回又は２回行うことにより形成されたＮｉシリサイド膜と、光照射を４回行うことにより形成されたＮｉシリサイド膜とは、同一材料から形成されたにも関わらず、異なる相を有する。
次に、Ｎｉシリサイド膜１７，１８の上層中央に残存する溝１９（図７参照）内を含むシリコン基板１全面に、導電膜２０としての金属膜を形成する。そして、絶縁膜１１をストッパ膜としてＣＭＰ法を用いて不要な金属膜２０及びＮｉシリサイド膜１７，１８を研磨する。これにより、図８に示すように、Ｎｉシリサイド膜１７，１８と、該シリサイド膜の上層中央に形成された金属膜２０とを備えたゲート電極が形成される。
次いで、シリコン基板１全面に、絶縁膜２１として酸化膜を形成する。そして、絶縁膜２１，１１内に、ソース／ドレイン領域１０と接続するコンタクト２２を形成する。そして、コンタクト２２上に、配線２３を形成する。
以上説明したように、本実施の形態１では、可視光を透過しない反射膜１６を用いて、ＮＭＯＳ領域とＰＭＯＳ領域とでＮｉシリサイド膜を形成するための光照射回数が異なるようにした。Ｎｉシリサイド膜は光照射回数により相が変化するため、ＰＭＯＳ領域とＮＭＯＳ領域に、同一の材料を用いて異なる品質（相）のＮｉシリサイド膜１７，１８を形成することができる。よって、ＮＭＯＳ領域とＰＭＯＳ領域とに、仕事関数の異なるゲート電極を作り分けることができる。
また、本実施の形態１では、光照射によりＮｉシリサイド膜１７，１８を形成するため、シリサイド反応温度が高い金属膜１４を使用する場合であっても、光照射中に不純物拡散層１０の不純物が不活性化することがない。よって、高温でシリサイド化する場合のようなトランジスタ能力の劣化が起こらない。
また、本実施の形態１では、光照射によりＮｉシリサイド膜１７，１８を形成するため、シリサイド反応温度が高い金属膜１４を使用する場合であっても、光照射中に不純物拡散層１０の不純物が不活性化することがない。よって、高温でシリサイド化する場合のようなトランジスタ能力の劣化が起こらない。
なお、本実施の形態１では、マスク膜１６として可視光を反射する金属膜を用いたが、この金属膜の代わりに、可視光に対して吸収係数が高い材料からなる膜としてのシリコン膜を用いることができる。このとき、シリコン膜（マスク膜）の形成膜厚は、可視光の光量をシリコン膜１５がＮｉ膜１４と反応するために必要な光量未満にまで減衰できる膜厚とすればよい。すなわち、マスク膜１６としてのシリコン膜により可視光が吸収されて、Ｎｉ膜１４に達しないか、又はＮｉ膜１４が反応しない程度の微小光量がＮｉ膜１４に到達するようにすればよい。また、マスク膜１６は、本実施の形態１のように金属膜からなる単層膜に限らず、絶縁膜とその上に形成された金属膜との積層膜であってもよい（後述する実施の形態についても同様）。
また、金属膜１４を形成する前に、絶縁膜１１上にシリコン膜をＣＶＤ法により形成してもよい。この場合、金属膜１４の成膜方法がＰＶＤ法しか選択できなくても、該シリコン膜によって絶縁膜１１をＰＶＤのダメージから保護することができる。
また、本実施の形態１では、仕事関数が異なる金属シリサイド膜を特定領域毎に形成したが、仕事関数が異なる金属膜を形成する場合にも本発明を適用することができる。すなわち、金属膜をパターニングしてゲート電極を複数形成した後、可視光を反射する反射膜を用いてアニール（光照射）回数を特定領域毎に異なるようにすることができる。アニール回数の増加により金属膜の配向性を揃えることができるため、特定領域毎に仕事関数が異なる金属膜及びこの金属膜を有するゲート電極を形成することができる。
また、金属膜の他に、酸化膜や窒化膜についても同様に、特定領域毎に膜構成分子の配向性を変えることができる。
また、金属膜の他に、酸化膜や窒化膜についても同様に、特定領域毎に膜構成分子の配向性を変えることができる。
次に、本実施の形態１の変形例について説明する。
本変形例では、ＮＭＯＳ領域とＰＭＯＳ領域において、ポリシリコンゲート電極上層とソース／ドレイン領域上層に、異なる品質の金属シリサイド層を形成する場合について説明する。
図１１及び図１２は、本発明の実施の形態１の変形例を説明するための図である。
本変形例では、ＮＭＯＳ領域とＰＭＯＳ領域において、ポリシリコンゲート電極上層とソース／ドレイン領域上層に、異なる品質の金属シリサイド層を形成する場合について説明する。
図１１及び図１２は、本発明の実施の形態１の変形例を説明するための図である。
先ず、上記実施の形態１の図１から図４に示す工程を行う。
次に、図１１に示すように、シリコン基板１全面に、金属膜２４としてのＮｉ膜を形成する。そして、ＮＭＯＳ領域に形成されたＮｉ膜２４を覆うように、マスク膜２５としての反射膜を形成する。続いて、光源から可視光を必要回数だけ照射する。このとき、ＰＭＯＳ領域ではＮｉ膜２４とシリコン（７，１）との反応が起こり、ゲート電極７上層とソース／ドレイン領域１０上層とにＮｉシリサイド層２６が形成される。一方、ＮＭＯＳ領域では反射膜２５により可視光が反射されるため、Ｎｉシリサイド層のような金属シリサイド層は形成されない。
次に、図１１に示すように、シリコン基板１全面に、金属膜２４としてのＮｉ膜を形成する。そして、ＮＭＯＳ領域に形成されたＮｉ膜２４を覆うように、マスク膜２５としての反射膜を形成する。続いて、光源から可視光を必要回数だけ照射する。このとき、ＰＭＯＳ領域ではＮｉ膜２４とシリコン（７，１）との反応が起こり、ゲート電極７上層とソース／ドレイン領域１０上層とにＮｉシリサイド層２６が形成される。一方、ＮＭＯＳ領域では反射膜２５により可視光が反射されるため、Ｎｉシリサイド層のような金属シリサイド層は形成されない。
次に、図１２に示すように、反射膜２５をエッチングにより選択的に除去した後に、再度光源から可視光を必要回数だけ照射する。これにより、ＮＭＯＳ領域において、Ｎｉ膜２４とシリコン（７，１）との反応が起こり、ゲート電極７上層とソース／ドレイン領域１０上層とにＮｉシリサイド層２７が形成される。ここで、ＰＭＯＳ領域とＮＭＯＳ領域とでは光照射回数が異なるため、実施の形態１のＮｉシリサイド膜１７，１８と同様に、Ｎｉシリサイド層２６，２７は互いに相が異なっている。
以上説明したように、本変形例では、可視光を透過しない反射膜２５を用いて、ＮＭＯＳ領域とＰＭＯＳ領域とで光照射回数が異なるようにした。本変形例によれば、ＰＭＯＳ領域とＮＭＯＳ領域とに、同一の材料を用いて異なる品質のＮｉシリサイド層２６，２７を形成することができる。よって、ＮＭＯＳ領域とＰＭＯＳ領域とに、仕事関数の異なるゲート電極を作り分けることができる。
以上説明したように、本変形例では、可視光を透過しない反射膜２５を用いて、ＮＭＯＳ領域とＰＭＯＳ領域とで光照射回数が異なるようにした。本変形例によれば、ＰＭＯＳ領域とＮＭＯＳ領域とに、同一の材料を用いて異なる品質のＮｉシリサイド層２６，２７を形成することができる。よって、ＮＭＯＳ領域とＰＭＯＳ領域とに、仕事関数の異なるゲート電極を作り分けることができる。
実施の形態２．
本実施の形態２では、ＮＭＯＳ領域とＰＭＯＳ領域に、異なる品質のソース／ドレイン領域を形成する場合について説明する。
図１３〜図１４は、本発明の実施の形態２による半導体装置の製造方法を説明するための工程断面図である。
先ず、前述した実施の形態１の図１から図３に示す工程を行う。
本実施の形態２では、ＮＭＯＳ領域とＰＭＯＳ領域に、異なる品質のソース／ドレイン領域を形成する場合について説明する。
図１３〜図１４は、本発明の実施の形態２による半導体装置の製造方法を説明するための工程断面図である。
先ず、前述した実施の形態１の図１から図３に示す工程を行う。
次に、ＮＭＯＳ領域を覆うように、反射膜２８を形成する。そして、ＰＭＯＳ領域において、ゲート電極７をマスクとしてイオン注入を行った後、光源から可視光を必要回数だけ照射する。これにより、図１３に示すように、ＰＭＯＳ領域に、深い拡散層１０ａとしてのソース／ドレイン領域が形成される。その後、反射膜２８をエッチングにより選択的に除去する。
次いで、ＮＭＯＳ領域において、ゲート電極７をマスクとしてイオン注入を行った後、光源から可視光を必要回数だけ照射する。これにより、図１４に示すように、ＮＭＯＳ領域において、深い拡散層１０ｂとしてのソース／ドレイン領域が形成される。このとき、可視光は、ＮＭＯＳ領域だけでなく、ＰＭＯＳ領域を含むシリコン基板１全面に照射される。
よって、ソース／ドレイン領域１０ａ，１０ｂにおいて、領域毎に異なるイオン種に対して活性化率を最大にできる。または、ソース／ドレイン領域１０ａ，１０ｂにおいて、拡散深さを制御できる。
よって、ソース／ドレイン領域１０ａ，１０ｂにおいて、領域毎に異なるイオン種に対して活性化率を最大にできる。または、ソース／ドレイン領域１０ａ，１０ｂにおいて、拡散深さを制御できる。
以上説明したように、本実施の形態２では、可視光を透過しない反射膜２８を用いて、ＮＭＯＳ領域とＰＭＯＳ領域とで光照射回数が異なるようにした。よって、ＮＭＯＳ領域とＰＭＯＳ領域毎に、イオン種の活性化率が最大となるソース／ドレイン領域１０ａ，１０ｂ、または、拡散深さを制御したソース／ドレイン領域１０ａ，１０ｂを形成することができる。すなわち、特定の領域毎に、異なる品質の不純物拡散層１０ａ，１０ｂを作り分けることができる。
なお、本実施の形態２では、ＰＭＯＳ領域の光照射回数がＮＭＯＳ領域の光照射回数より多い場合について説明したが、ＮＭＯＳ領域の光照射回数がＰＭＯＳ領域の光照射回数より多くてもよい。
実施の形態３．
本実施の形態３では、ＮＭＯＳ領域とＰＭＯＳ領域に、異なる品質のゲート絶縁膜を形成する場合について説明する。
図１５は、本発明の実施の形態３による半導体装置の製造方法を説明するための工程断面図である。
先ず、前述した実施の形態１の図１に示す工程を行う。
本実施の形態３では、ＮＭＯＳ領域とＰＭＯＳ領域に、異なる品質のゲート絶縁膜を形成する場合について説明する。
図１５は、本発明の実施の形態３による半導体装置の製造方法を説明するための工程断面図である。
先ず、前述した実施の形態１の図１に示す工程を行う。
次に、図１５に示すように、ＮＭＯＳ領域を覆うように、反射膜２９を形成する。続いて、酸素雰囲気下で、光源から可視光を必要回数だけ照射する。これにより、ＰＭＯＳ領域ではシリコン基板１上にゲート酸化膜５ａが形成される。
次に、図１６に示すように、反射膜２９をエッチングにより選択的に除去した後に、再度光源から可視光を必要回数だけ照射する。これにより、ＮＭＯＳ領域のシリコン基板１上にゲート酸化膜５ｂが形成される。このとき、ＰＭＯＳ領域にも可視光が照射されるため、ゲート酸化膜５ａの膜厚が増大する。
次に、図１６に示すように、反射膜２９をエッチングにより選択的に除去した後に、再度光源から可視光を必要回数だけ照射する。これにより、ＮＭＯＳ領域のシリコン基板１上にゲート酸化膜５ｂが形成される。このとき、ＰＭＯＳ領域にも可視光が照射されるため、ゲート酸化膜５ａの膜厚が増大する。
以上説明したように、本実施の形態３では、可視光を透過しない反射膜２９を用いて、ＮＭＯＳ領域とＰＭＯＳ領域とで光照射回数が異なるようにした。よって、ＮＭＯＳ領域とＰＭＯＳ領域に、膜厚が異なるゲート酸化膜５ａ，５ｂを形成することができる。すなわち、特定の領域毎に、異なる品質のゲート絶縁膜５ａ，５ｂを作り分けることができる。
１ 基板（シリコン基板）
２ 素子分離
３ ウェル領域
４ ウェル領域
５，１３ ゲート絶縁膜（ゲート酸化膜）
６ シリコン膜
７ ゲート電極
８ 浅い拡散層（エクステンション）
９ サイドウォール
１０ 深い拡散層（ソース／ドレイン領域）
１１ 絶縁膜
１２ 溝
１４，２４ 金属膜（Ｎｉ膜）
１５ シリコン膜
１６，２５，２８，２９ マスク膜（反射膜）
１７，１８ 金属シリサイド膜（Ｎｉシリサイド膜）
２０ 導電膜（金属膜）
２１ 絶縁膜
２２ コンタクト
２３ 配線
２６，２７ 金属シリサイド層（Ｎｉシリサイド層）
２ 素子分離
３ ウェル領域
４ ウェル領域
５，１３ ゲート絶縁膜（ゲート酸化膜）
６ シリコン膜
７ ゲート電極
８ 浅い拡散層（エクステンション）
９ サイドウォール
１０ 深い拡散層（ソース／ドレイン領域）
１１ 絶縁膜
１２ 溝
１４，２４ 金属膜（Ｎｉ膜）
１５ シリコン膜
１６，２５，２８，２９ マスク膜（反射膜）
１７，１８ 金属シリサイド膜（Ｎｉシリサイド膜）
２０ 導電膜（金属膜）
２１ 絶縁膜
２２ コンタクト
２３ 配線
２６，２７ 金属シリサイド層（Ｎｉシリサイド層）
Claims (6)
- 基板上にゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記基板内に不純物を注入する工程と、
前記不純物の注入後、前記基板上の第１領域にマスク膜を形成する工程と、
前記マスク膜の形成後、前記マスク膜が形成されていない第２領域に光を照射することにより、前記第２領域の前記基板内に注入された不純物を活性化して第１拡散層を形成する第１照射工程と、
前記第１照射工程の後、前記マスク膜を除去する工程と、
前記マスク膜を除去した後、前記第１及び第２領域に光を照射することにより、前記第１領域の前記基板内に注入された不純物を活性化して第２拡散層を形成すると共に、前記第２領域の前記第１拡散層を該第２拡散層とは異なる品質にする第２照射工程とを含むことを特徴とする半導体装置の製造方法。 - 請求項１に記載の製造方法において、
前記光が可視光であり、
前記マスク膜が、前記可視光を反射する金属膜を含むことを特徴とする半導体装置の製造方法。 - 請求項１に記載の製造方法において、
前記光が可視光であり、
前記マスク膜が、前記可視光を吸収する材料からなる膜を含むことを特徴とする半導体装置の製造方法。 - 請求項３に記載の製造方法において、
前記可視光の光量を反応対象が反応するために必要な光量未満にまで減衰できる膜厚で、前記マスク膜を形成することを特徴とする半導体装置の製造方法。 - 請求項１から４の何れか１項に記載の製造方法において、
前記第１又は第２照射工程で、前記光を複数回照射することを特徴とする半導体装置の製造方法。 - 請求項１から５の何れか１項に記載の製造方法において、
前記光のエネルギーが、１０Ｊ／ｃｍ２〜４０Ｊ／ｃｍ２であり、
前記光の１回の照射時間が、０．１ｍｓｅｃ〜１．５ｍｓｅｃであることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008034505A JP4888414B2 (ja) | 2008-02-15 | 2008-02-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008034505A JP4888414B2 (ja) | 2008-02-15 | 2008-02-15 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003179406A Division JP4101124B2 (ja) | 2003-06-24 | 2003-06-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008182253A JP2008182253A (ja) | 2008-08-07 |
| JP4888414B2 true JP4888414B2 (ja) | 2012-02-29 |
Family
ID=39725856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008034505A Expired - Fee Related JP4888414B2 (ja) | 2008-02-15 | 2008-02-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4888414B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS582073A (ja) * | 1981-06-29 | 1983-01-07 | Sony Corp | 電界効果型トランジスタ |
| JPH0620114B2 (ja) * | 1983-10-19 | 1994-03-16 | 富士通株式会社 | 半導体装置の製造方法 |
| JPS6457716A (en) * | 1987-08-28 | 1989-03-06 | Fujitsu Ltd | Manufacture of semiconductor device |
| JP3041860B2 (ja) * | 1989-07-24 | 2000-05-15 | ソニー株式会社 | Ｍｉｓ型トランジスタの製造方法 |
| JP3031789B2 (ja) * | 1992-09-18 | 2000-04-10 | 株式会社半導体エネルギー研究所 | 薄膜状半導体装置およびその作製方法 |
-
2008
- 2008-02-15 JP JP2008034505A patent/JP4888414B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008182253A (ja) | 2008-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7410852B2 (en) | Opto-thermal annealing methods for forming metal gate and fully silicided gate field effect transistors | |
| CN103107091B (zh) | 一种半导体结构及其制造方法 | |
| JP5297869B2 (ja) | 二重仕事関数半導体デバイスの製造方法及びそのデバイス | |
| US7737009B2 (en) | Method of implanting a non-dopant atom into a semiconductor device | |
| US7754593B2 (en) | Semiconductor device and manufacturing method therefor | |
| WO2011066746A1 (zh) | 一种半导体器件及其制造方法 | |
| JP2007220755A (ja) | 半導体装置及びその製造方法 | |
| JP2009026997A (ja) | 半導体装置およびその製造方法 | |
| JP2009033032A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP5090173B2 (ja) | 高誘電率ゲート誘電体層及びシリサイドゲート電極を有する半導体デバイスの製造方法 | |
| CN100390939C (zh) | 制造半导体器件的方法和用该方法获得的半导体器件 | |
| JP5432621B2 (ja) | 半導体装置の製造方法 | |
| JP4101124B2 (ja) | 半導体装置の製造方法 | |
| JP2009117621A (ja) | 半導体装置及びその製造方法 | |
| JP4888414B2 (ja) | 半導体装置の製造方法 | |
| KR100549006B1 (ko) | 완전한 실리사이드 게이트를 갖는 모스 트랜지스터 제조방법 | |
| JP4533155B2 (ja) | 半導体装置及びその製造方法 | |
| JP4679830B2 (ja) | 半導体装置の製造方法 | |
| JP2007234993A (ja) | 半導体装置の製造方法 | |
| TWI885816B (zh) | 半導體元件與其製造方法 | |
| JP2006339210A (ja) | 半導体装置の製造方法および半導体装置 | |
| TW201239992A (en) | Method of manufacturing semiconductor device having metal gate | |
| JP2007234686A (ja) | 半導体装置 | |
| JP4602138B2 (ja) | 半導体装置の製造方法 | |
| US20070077756A1 (en) | Methods of fabricating a fully silicided gate and semiconductor memory device having the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110816 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111115 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111128 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4888414 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141222 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |