JP4886725B2 - トランスインピーダンスアンプ回路 - Google Patents
トランスインピーダンスアンプ回路 Download PDFInfo
- Publication number
- JP4886725B2 JP4886725B2 JP2008093110A JP2008093110A JP4886725B2 JP 4886725 B2 JP4886725 B2 JP 4886725B2 JP 2008093110 A JP2008093110 A JP 2008093110A JP 2008093110 A JP2008093110 A JP 2008093110A JP 4886725 B2 JP4886725 B2 JP 4886725B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- transimpedance amplifier
- power supply
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
図1に示されるように、光通信システムは、光送信機100からの光出力を、送信側光アンプ110,光ファイバ300および受信側光アンプ210を介して光受信機200に伝送する。
BER=Q÷R×(/in2×Δf)1/2 ・・・(1)
上記式(1)から明らかなように、BERは、負荷抵抗の値に反比例して低下することが分かる。
Vcm=Vdd−R×Ib ・・・(2)
なお、負荷抵抗211,212,213の抵抗値R(R1,R2,R3)および電源電圧Vdd(Vdd1,Vdd2,Vdd3)には、R1>R2>R3およびdd1>Vdd2>Vddの関係が成立している。
の関係が成立し、コモン電位Vcmを一定に維持しつつ、二つの縦積みトランジスタ22および23に印加される電圧も一定に保つようになっている。
まず、フォトダイオード201の出力電流が小さいときには、図4および図5に示されるように、選択信号生成回路208からの選択信号によりスイッチ素子244をオンすると共にスイッチ素子245をオフするように制御し、高い電位(3.3V)の電源線に繋がれた大きな抵抗値(800Ω)の負荷抵抗214を使用して、負荷抵抗214によって発生する大きな電圧降下(800×0.003=2.4V)を利用してフォトダイオード201により検出された信号の判別を行う。
図7に示されるように、選択信号生成回路208は、抵抗207の両端の電圧を所定の基準電圧Vrと比較するコンパレータ281、コンパレータ281の出力を受け取ってスイッチ素子244(245)のスイッチングを制御する論理回路282、並びに、インバータ283を備えている。ここで、スイッチ素子244および245は、pチャネル型MOS(pMOS)トンジスタとされ、トンジスタ244のゲートには論理回路282の出力(選択信号)が供給され、そして、トンジスタ245のゲートにはインバータ283により論理が反転された選択信号が供給されている。
(付記1)
入力電流を電圧信号に変換するトランスインピーダンスアンプ回路であって、
異なる電圧を供給する複数の電源電圧手段と、
前記入力電流に応じて前記複数の電源電圧手段を切り替えて使用する電圧を制御する制御手段と、を備えるトランスインピーダンスアンプ回路。
付記1に記載のトランスインピーダンスアンプ回路において、
前記入力電流は、フォトディテクタの出力電流であるトランスインピーダンスアンプ回路。
付記1または2に記載のトランスインピーダンスアンプ回路において、
前記複数の電源電圧手段の少なくとも1つは、前記トランスインピーダンスアンプ回路を構成するトランジスタの耐圧よりも高い電圧を供給し、
前記制御手段は、前記トランスインピーダンスアンプ回路を構成するいずれのトランジスタにおいても当該トランジスタの耐圧以上の電圧が印加されないように前記複数の電源電圧手段の接続を制御するトランスインピーダンスアンプ回路。
付記1〜3のいずれか1項に記載のトランスインピーダンスアンプ回路において、
前記複数の電源電圧手段は、それぞれ異なる電位の電源線に直列接続されたスイッチ素子および負荷抵抗を備え、
前記負荷抵抗は、接続される当該電源線の電圧に対応した抵抗値を有するトランスインピーダンスアンプ回路。
付記4に記載のトランスインピーダンスアンプ回路において、
前記制御手段は、前記各電源電圧手段の前記各スイッチ素子のいずれか1つをオンに制御するトランスインピーダンスアンプ回路。
付記5に記載のトランスインピーダンスアンプ回路において、さらに、
前記各スイッチ素子および前記各スイッチ素子を介した前記各電源線と接地線との間に直列接続される第1トランジスタおよび第2トランジスタを備え、
前記第1トランジスタの制御電極に第1バイアス信号を供給すると共に、前記第2トランジスタの制御電極に第2バイアス信号を供給して当該第2トランジスタに所定のバイアス電流を流すようにしたトランスインピーダンスアンプ回路。
付記6に記載のトランスインピーダンスアンプ回路において、
前記各電源手段は、対応する前記各電源電圧および前記各負荷抵抗により、当該各負荷抵抗の両端にそれぞれ異なる電圧を生じるようになっているトランスインピーダンスアンプ回路。
付記7に記載のトランスインピーダンスアンプ回路において、
前記制御手段は、
前記入力電流が小さい場合には、前記負荷抵抗の抵抗値が大きい前記電源手段の前記スイッチ素子をオンし、且つ、
前記入力電流が大きい場合には、前記負荷抵抗の抵抗値が小さい前記電源手段の前記スイッチ素子をオンするトランスインピーダンスアンプ回路。
付記1〜8のいずれか1項に記載のトランスインピーダンスアンプ回路において、さらに、
前記トランスインピーダンスアンプ回路の出力端子の電圧を所定の電圧レベルに維持する手段を備えるトランスインピーダンスアンプ回路。
付記2に記載のトランスインピーダンスアンプ回路において、前記フォトディテクタは、フォトダイオードであるトランスインピーダンスアンプ回路。
1つの基板上に付記1〜10のいずれか1項に記載のトランスインピーダンスアンプ回路および前記フォトディテクタを備えた光信号検出装置。
101 光源(レーザダイオード)
102 光変調器
103 マルチプレクサ(MUX)
104 クロックアンプ
105 D−フリップフロップ(D−F/F)
106 ドライバ
110 送信側光アンプ
200 光受信機
201 フォトディテクタ(フォトダイオード)
202 トランスインピーダンスアンプ(TIA)回路
203 識別部
204 デマルチプレクサ(DEMUX)
205 タイミング抽出部
206 クロックアンプ
207 レベル検出用抵抗
208,208’ 選択信号生成回路
209,209’ バイアス信号生成回路
210 受信側光アンプ
240 光ファイバ
250 基板
300 光ファイバ
Claims (5)
- 入力電流を電圧信号に変換するトランスインピーダンスアンプ回路であって、
異なる電圧を供給する複数の電源電圧手段と、
前記入力電流に応じて前記複数の電源電圧手段を切り替えて使用する電圧を制御する制御手段と、を備えるトランスインピーダンスアンプ回路。 - 請求項1に記載のトランスインピーダンスアンプ回路において、
前記入力電流は、フォトディテクタの出力電流であるトランスインピーダンスアンプ回路。 - 請求項1または2に記載のトランスインピーダンスアンプ回路において、
前記複数の電源電圧手段の少なくとも1つは、前記トランスインピーダンスアンプ回路を構成するトランジスタの耐圧よりも高い電圧を供給し、
前記制御手段は、前記トランスインピーダンスアンプ回路を構成するいずれのトランジスタにおいても当該トランジスタの耐圧以上の電圧が印加されないように前記複数の電源電圧手段の接続を制御するトランスインピーダンスアンプ回路。 - 請求項1〜3のいずれか1項に記載のトランスインピーダンスアンプ回路において、
前記複数の電源電圧手段は、それぞれ異なる電位の電源線に直列接続されたスイッチ素子および負荷抵抗を備え、
前記負荷抵抗は、接続される当該電源線の電圧に対応した抵抗値を有するトランスインピーダンスアンプ回路。 - 請求項4に記載のトランスインピーダンスアンプ回路において、
前記制御手段は、前記各電源電圧手段の前記各スイッチ素子のいずれか1つをオンに制御するトランスインピーダンスアンプ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008093110A JP4886725B2 (ja) | 2008-03-31 | 2008-03-31 | トランスインピーダンスアンプ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008093110A JP4886725B2 (ja) | 2008-03-31 | 2008-03-31 | トランスインピーダンスアンプ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009246823A JP2009246823A (ja) | 2009-10-22 |
JP4886725B2 true JP4886725B2 (ja) | 2012-02-29 |
Family
ID=41308231
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008093110A Expired - Fee Related JP4886725B2 (ja) | 2008-03-31 | 2008-03-31 | トランスインピーダンスアンプ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4886725B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10348255B1 (en) | 2017-12-14 | 2019-07-09 | Industrial Technology Research Institute | Wideband transimpedance amplifier circuit |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5633327B2 (ja) | 2010-11-17 | 2014-12-03 | 住友電気工業株式会社 | 信号増幅回路、電流電圧変換回路、および光受信器 |
JP6507980B2 (ja) | 2015-10-07 | 2019-05-08 | 富士通株式会社 | 光受信回路、光トランシーバ、および光受信回路の制御方法 |
CN113285675B (zh) * | 2021-06-08 | 2022-10-14 | 中山大学 | 一种具有宽动态范围和高电源抑制比的跨阻放大器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58191713U (ja) * | 1982-06-17 | 1983-12-20 | 日本ビクター株式会社 | 電源回路 |
JPH03250803A (ja) * | 1990-02-28 | 1991-11-08 | Hitachi Ltd | 増幅回路 |
JP4005401B2 (ja) * | 2002-04-19 | 2007-11-07 | 富士通株式会社 | 増幅回路及び光通信装置 |
JP4320569B2 (ja) * | 2003-06-12 | 2009-08-26 | 住友電気工業株式会社 | 光受信装置 |
JP4791435B2 (ja) * | 2007-11-19 | 2011-10-12 | 富士通セミコンダクター株式会社 | 直流成分キャンセル回路 |
-
2008
- 2008-03-31 JP JP2008093110A patent/JP4886725B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10348255B1 (en) | 2017-12-14 | 2019-07-09 | Industrial Technology Research Institute | Wideband transimpedance amplifier circuit |
TWI688203B (zh) * | 2017-12-14 | 2020-03-11 | 財團法人工業技術研究院 | 寬頻轉阻放大器電路 |
Also Published As
Publication number | Publication date |
---|---|
JP2009246823A (ja) | 2009-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10840857B2 (en) | Self biased dual mode differential CMOS TIA for 400G fiber optic links | |
CN101821916B (zh) | 控制光源的偏置电路 | |
US20100066450A1 (en) | High-Speed Low-Power Differential Receiver | |
JP5762943B2 (ja) | 光送受信回路装置及び受信回路 | |
JP2005533379A (ja) | 多段レーザ・ドライバ回路を使用してレーザ・ダイオードを直接変調する方法と装置 | |
JP5305932B2 (ja) | 前置増幅器 | |
JP4886725B2 (ja) | トランスインピーダンスアンプ回路 | |
US10116263B1 (en) | Method and device for TIA overload control in low power applications | |
US9153936B2 (en) | Power-efficient high-speed driver for a vertical-cavity surface-emitting laser | |
JP6054434B2 (ja) | 増幅回路 | |
US8897652B2 (en) | Optical transmission circuit and optical transmission/reception circuit module | |
US20150104190A1 (en) | Optical transmission circuit, optical transmission device, and optical transmission system | |
US8129671B2 (en) | Power supply dependent optical receiver and amplifier and photocoupler using the same | |
JP6046288B1 (ja) | 電流出力回路及び光送信器 | |
US10180542B2 (en) | Control device and method for controlling biasing of multiple light sources of multiple channels of a multi-channel optical communications module | |
JP6049824B1 (ja) | 増幅回路 | |
CN1871754B (zh) | 激光驱动器电路 | |
US8228962B2 (en) | Low power drive circuit | |
JP2010028775A (ja) | 受光アンプ回路 | |
JP2005072925A (ja) | 光電流・電圧変換回路 | |
US20020131519A1 (en) | Data transmitter | |
JP2010041158A (ja) | 光受信器 | |
JP4528290B2 (ja) | 半導体集積回路素子 | |
JP2003198476A (ja) | 光結合装置 | |
JP2004312486A (ja) | 光電流・電圧変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111129 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111209 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4886725 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |