JP4883190B2 - 無線アクセスシステムの送信機及び受信機、無線アクセスシステムの送信方法及び受信方法、並びにプログラム - Google Patents

無線アクセスシステムの送信機及び受信機、無線アクセスシステムの送信方法及び受信方法、並びにプログラム Download PDF

Info

Publication number
JP4883190B2
JP4883190B2 JP2009550540A JP2009550540A JP4883190B2 JP 4883190 B2 JP4883190 B2 JP 4883190B2 JP 2009550540 A JP2009550540 A JP 2009550540A JP 2009550540 A JP2009550540 A JP 2009550540A JP 4883190 B2 JP4883190 B2 JP 4883190B2
Authority
JP
Japan
Prior art keywords
unit
cazac sequence
exponent
sequence
formula
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009550540A
Other languages
English (en)
Other versions
JPWO2009093628A1 (ja
Inventor
賢吾 桶谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009550540A priority Critical patent/JP4883190B2/ja
Publication of JPWO2009093628A1 publication Critical patent/JPWO2009093628A1/ja
Application granted granted Critical
Publication of JP4883190B2 publication Critical patent/JP4883190B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J13/00Code division multiplex systems
    • H04J13/0007Code type
    • H04J13/0055ZCZ [zero correlation zone]
    • H04J13/0059CAZAC [constant-amplitude and zero auto-correlation]
    • H04J13/0062Zadoff-Chu
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J13/00Code division multiplex systems
    • H04J13/0007Code type
    • H04J13/0055ZCZ [zero correlation zone]
    • H04J13/0059CAZAC [constant-amplitude and zero auto-correlation]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J13/00Code division multiplex systems
    • H04J13/10Code generation
    • H04J13/14Generation of codes with a zero correlation zone
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W74/00Wireless channel access
    • H04W74/08Non-scheduled access, e.g. ALOHA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Transmitters (AREA)

Description

本発明は、無線アクセスシステムの送信機及び受信機に関する。
3GPP(3rd Generation Partnership Project) LTE(Long Term Evolution)では、上りリンク無線アクセス方式としてシングルキャリアFDMAが採用されている(3GPP TS 36.211 V2.0.0、2007−09、第15頁、5.5.1.1節)。また、3GPP LTEでは、受信側におけるデータ復調のためのチャネル推定や上りスケジューリングのためのCQI(Channel Quality Information)推定を行う目的で、リファレンス信号が送信される。
このリファレンス信号として、CAZAC(Constant Amplitude Zero Auto-Correlation)系列の1つであるZadoff−Chu系列が用いられることが3GPP LTEにおいて規定されている。また、ランダムアクセスにおけるプリアンブル信号にも同様のZadoff−Chu系列が用いられる。更にデータチャネル送信時において、データ信号とともに送信されるリファレンス信号にも、同様なZadoff−Chu系列が用いられる。
ここで、“CAZAC系列”とは、時間領域及び周波数領域の両領域において一定振幅(Constant Amplitude)で且つ周期的自己相関値が0以外の時間ずれに対し常に0(Zero Auto-Correlation)となる系列のことである。CAZAC系列は、時間領域で一定振幅であることからPAPR(Peak to Average Power Ratio:ピーク対平均雑音電力比)を小さく抑えられ、且つ周波数領域においても一定振幅であることから周波数領域における伝搬路推定に適する系列である。
以上のように、PAPRが小さいことは消費電力を低く抑えられることを意味し、この点は、特に移動通信では好まれる性質である。さらに、完全な自己相関特性も有することから、ランダムアクセスにおけるユーザ信号検出や受信信号のタイミング検出に適するという利点もある。
3GPP LTEにおいて規定されている、ランダムアクセスチャネル用プリアンブルとして用いられるZadoff−Chu系列の系列定義式は式1で表される。
Figure 0004883190
ここで、uは系列番号、Nzcは系列長である。また、とり得る系列番号uの値は系列長Nzc未満の自然数、つまり、u=1、…、Nzc−1である。
このように、CAZAC系列はexponentialの肩の数式にnに関する2次式を含む系列定義式となっている。
セルラー通信等の移動通信においては、上りリンクにおけるランダムアクセス送信/受信、またデータチャネルのリファレンス信号送信/受信等のために、指数にnに関する2次式を含む式で定義されるZadoff−Chu系列等のようなCAZAC系列を端末/基地局のそれぞれにおいて生成する必要がある。しかしながら、系列定義式に従ってCAZAC系列を生成する場合は、次のような問題が生じる。
系列定義式のexponentialの肩の数式には、nに関する2次式が含まれており、且つ系列長Nzcによる除算も含まれているため、系列生成を行うためには、全てのn(=0、1、…、Nzc−1)に対する乗算、除算が必要となる。即ち、系列生成を行うために系列長Nzcに比例した回数の乗算、除算が必要となり、所要演算量が非常に膨大になるという問題がある。
本発明の目的は、上記課題を解決することのできる、無線アクセスシステムの送信機/受信機、無線アクセスシステムの送信方法/受信方法、及びプログラムを提供することにある。
本発明の無線アクセスシステムの送信機は、
CAZAC系列定義式の指数に含まれる2次式の演算処理を、前記CAZAC系列定義式の周期性に従って得られる漸化式の演算処理に変換して前記指数を求める演算部と、
前記演算部で求めた前記指数を用いてCAZAC系列を生成する系列生成部と、
前記系列生成部で生成した前記CAZAC系列を、データ信号のリファレンス信号として、又はランダムアクセスのプリアンブル信号として送信する送信部と、
を備える。
本発明の無線アクセスシステムの受信機は、
CAZAC系列定義式の指数に含まれる2次式の演算処理を、前記CAZAC系列定義式の周期性に従って得られる漸化式の演算処理に変換して前記指数を求める演算部と、
前記演算部で求めた前記指数を用いてCAZAC系列を生成する系列生成部と、
前記CAZAC系列と同一の系列よりなる、データ信号のリファレンス信号又はランダムアクセスのプリアンブル信号を受信し、前記リファレンス信号又はランダムアクセスのプリアンブル信号と前記系列生成部で生成した前記CAZAC系列とを用いて、前記データ信号又はランダムアクセスのユーザを検出する受信部と、を備える。
本発明の無線アクセスシステムの送信方法は、
CAZAC系列定義式の指数に含まれる2次式の演算処理を、前記CAZAC系列定義式の周期性に従って得られる漸化式の演算処理に変換して前記指数を求め、
前記漸化式の演算処理にて求めた前記指数を用いてCAZAC系列を生成し、
前記CAZAC系列を、データ信号のリファレンス信号として、又はランダムアクセスのプリアンブル信号として送信することを特徴とする。
本発明の無線アクセスシステムの受信方法は、
CAZAC系列定義式の指数に含まれる2次式の演算処理を、前記CAZAC系列定義式の周期性に従って得られる漸化式の演算処理に変換して前記指数を求め、
前記漸化式の演算処理にて求めた前記指数を用いてCAZAC系列を生成し、
前記CAZAC系列と同一の系列よりなる、データ信号のリファレンス信号又はランダムアクセスのプリアンブル信号を受信し、
前記リファレンス信号又はランダムアクセスのプリアンブル信号と前記CAZAC系列とを用いて、前記データ信号又はランダムアクセスのユーザを検出することを特徴とする。
本発明の第1のプログラムは、
CAZAC系列定義式の指数に含まれる2次式の演算処理を、前記CAZAC系列定義式の周期性に従って得られる漸化式の演算処理に変換して前記指数を求める処理と、
前記漸化式の演算処理にて求めた前記指数を用いてCAZAC系列を生成する処理と、
前記CAZAC系列を、データ信号のリファレンス信号として、又はランダムアクセスのプリアンブル信号として送信する処理と、をコンピュータに実行させる。
本発明の第2のプログラムは、
CAZAC系列定義式の指数に含まれる2次式の演算処理を、前記CAZAC系列定義式の周期性に従って得られる漸化式の演算処理に変換して前記指数を求める処理と、
前記漸化式の演算処理にて求めた前記指数を用いてCAZAC系列を生成する処理と、
前記CAZAC系列と同一の系列よりなる、データ信号のリファレンス信号又はランダムアクセスのプリアンブル信号を受信する処理と、
前記リファレンス信号又はランダムアクセスのプリアンブル信号と前記CAZAC系列とを用いて、前記データ信号又はランダムアクセスのユーザを検出する処理と、をコンピュータに実行させる。
本発明によれば、系列定義式通りに系列を生成する際には必要であった乗算、除算を完全になくすことができ、加算、減算によりCAZAC系列を生成することが可能となり、所要演算量・回路規模を大幅に削減することが可能である。
本発明の無線アクセスシステムの構成を示すブロック図である。 本発明の第1の実施形態の無線アクセスシステムの送信機の構成を示すブロック図である。 本発明の第1の実施形態の無線アクセスシステムの受信機の構成を示すブロック図である。 図2Aに示す送信機にて行われる送信処理方法を示すフローチャートである。 図2Bに示す受信機にて行われる受信処理方法を示すフローチャートである。 本発明の第1の実施形態の無線アクセスシステムの送信の処理をプログラムにより実現する装置の構成を示すブロック図である。 本発明の第1の実施形態の無線アクセスシステムの受信の処理をプログラムにより実現する装置の構成を示すブロック図である。 本発明の第2の実施形態の無線アクセスシステムの送信機の構成を示すブロック図である。 本発明の第2の実施形態の無線アクセスシステムの受信機の構成を示すブロック図である。 本発明の第2の実施形態の送信機の演算部の構成を示すブロック図である。 本発明の第2の実施形態の受信機の演算部の構成を示すブロック図である。 本発明の第3の実施形態の無線アクセスシステムの送信機の構成を示すブロック図である。 本発明の第3の実施形態の無線アクセスシステムの受信機の構成を示すブロック図である。 図7Bに示す受信機の受信部の構成を示すブロック図である。 本発明の第3の実施形態の送信機の演算部の構成を示すブロック図である。 本発明の第3の実施形態の演算部及び系列生成部の具体的なCAZAC系列生成回路の構成及び動作を説明するためのブロック図である。 本発明の第8の実施形態の無線アクセスシステムの送信機(送信部)の構成を示すブロック図である。 本発明の第8の実施形態のランダムアクセス受信の場合の受信機(受信部)の構成を示すブロック図である。 本発明の第8の実施形態のデータチャネル受信の場合の受信機(受信部)の構成を示すブロック図である。
符号の説明
10、20 CAZAC系列生成装置
11、21 演算部
13、15 送信部
23、25 受信部
100 送信機
101 データ信号生成部
102 リファレンス(又はプリアンブル)信号生成部
103 DFT部
104 サブキャリアマッピング部
105 IFFT部
106 サイクリックプレフィックス付加部
111、211 格納部初期値(更新値)格納メモリ(格納部)
112、212 R(n)更新部
113、213 P(n)更新部
114 整数部切り出し部
121、221 三角関数値変換部
122、222 CAZAC系列生成部
121、221 参照部(コサインテーブル参照部)
121 参照部(コサインテーブル参照部)
122 CAZAC系列生成部
200 受信機
201、211 サイクリックプレフィックス除去部
203、212、213 FFT部
204、214、215 サブキャリアデマッピング部
205 プリアンブル信号生成部
206 プリアンブル信号乗算部
207 ユーザ信号検出部
216 リファレンス信号生成部
217 リファレンス信号乗算部
218 チャンネル推定部
219 データ等化部
220 復調部
231 受信手段
232 乗算手段
233 出力手段
1121、1131 加算器
1211 第1の演算部
1213 第2の演算部
1212、1214 コサインテーブルCosTbl
1221、1222 セレクタ
以下、本発明における一実施形態を、図面を参照して説明する。
(第1の実施形態)
最初に発明の適用対象となるシングルキャリア伝送システム等の無線アクセスシステムについて説明する。
図1に本発明の無線アクセスシステムの構成を示す。シングルキャリア伝送システム等の無線アクセスシステムは、送信機100及び受信機200から構成される。無線アクセスシステムにおいて、送信機100は、リファレンス信号を生成し、その生成したリファレンス信号を受信機200へ送信する。受信機200は、データ復調のために、リファレンス信号を生成する。この受信機200で生成されるは、送信機100にて生成されたリファレンス信号と同一である。
また、送信機100は、プリアンブル信号を生成し、その生成したプリアンブル信号を受信機200へ送信する。受信機200では、ランダムアクセスのユーザ検出等のために、プリアンブル信号を生成してそれを使用する。このリファレンス信号及びプリアンブル信号として、Zadoff−Chu系列等のようなCAZAC系列が用いられる。
図2Aに、本発明の第1の実施形態の無線アクセスシステムの送信機の構成を示し、図3Aに、その送信処理方法(手順)を示す。図2Bに、本発明の第1の実施形態の無線アクセスシステムの受信機の構成を示し、図3Bに、その受信処理方法(手順)を示す。また、図4A及び図4Bに、本発明の第1の実施形態の無線アクセスシステムの送信及び受信の処理をコンピュータのプログラムにより実現する装置の構成をそれぞれ示す。
無線アクセスシステムの送信機は、図2Aに示すように、指数に2次式を含む系列定義式を入力とし、その2次式の演算処理を、その系列定義式の周期性に従って得られる漸化式の演算処理に変換して指数を生成する演算部11と、生成した指数から系列定義式のCAZAC系列を生成する系列生成部12と、生成したCAZAC系列をデータ信号のリファレンス信号として、又はランダムアクセスのプリアンブル信号として送信する送信部13と、から構成される。
無線アクセスシステムの受信機は、図2Bに示すように、指数に2次式を含む系列定義式を入力とし、その2次式の演算処理を、その系列定義式の周期性に従って得られる漸化式の演算処理に変換して指数を生成する演算部21と、生成した指数から系列定義式のCAZAC系列を生成する系列生成部22と、リファレンス信号又はランダムアクセスのプリアンブル信号を受信し、生成したCAZAC系列によりデータ信号又はユーザ信号の検出を行う受信部23とから構成される。
本実施形態の無線アクセスシステムの送信の処理手順は、図3Aに示すように、指数に2次式を含む系列定義式の2次式の演算処理を漸化式の演算処理に変換して指数を生成するステップ(S11)と、生成した指数から系列定義式のCAZAC系列を生成するステップ(S12)と、生成したCAZAC系列をデータ信号のリファレンス信号として、又はランダムアクセスのプリアンブル信号として送信するステップ(S13)と、からなる。
本実施形態の無線アクセスシステムの受信の処理手順は、図3Bに示すように、指数に2次式を含む系列定義式の2次式の演算処理を漸化式の演算処理に変換して指数を生成するステップ(S21)と、生成した指数から系列定義式のCAZAC系列を生成するステップ(S22)と、リファレンス信号又はランダムアクセスのプリアンブル信号を受信し、生成したCAZAC系列によりデータ信号の受信又はユーザ信号の検出を行うステップ(S23)と、からなる。
更に、無線アクセスシステムの送信機は、図4Aに示すように、CAZAC系列生成装置10及び送信部15により実現できる。CAZAC系列生成装置10は、CPU(中央処理装置)10aと、ROM(Read Only Memory)10bと、RAM(Random Access Memory)10cと、入力部10dと、出力部10eとを有し、これらはバス接続されている。指数に2次式を含む系列定義式が入力部10dから入力される。CPU10aは、RAM10cを作業メモリとして用いて、2次式の演算処理を漸化式の演算処理に変換して上記指数を生成し、系列定義式のCAZAC系列を生成する。CPU10aは、生成したCAZAC系列を出力部10eから送信部15へ出力させる。送信部15は、出力部10eから供給されたCAZAC系列を、送信部15からデータ信号のリファレンス信号として、又はランダムアクセスのプリアンブル信号として送信する。
上記送信機の機能を実現するため、ROM10bには、上記系列定義式の指数の2次式を漸化式に変換して演算し、上記指数を生成し、生成された指数に基づいてCAZAC系列を生成するための制御プログラム(プログラム)が格納されている。コンピュータを構成するCPU10aは、ROM10bからプログラムを読み込み、読み込んだプログラムにより制御される。CPU10aが、プログラムを実行して各部を制御することで、上記機能が実現される。
無線アクセスシステムの受信機は、図4Bに示すように、CAZAC系列生成装置20及び受信部25により実現できる。CAZAC系列生成装置20は、CPU(中央処理装置)20aと、ROM(Read Only Memory)20bと、RAM(Random Access Memory)20cと、入力部20dと、出力部20eとを有し、これらはバス接続されている。指数に2次式を含む系列定義式が入力部20dに入力される。CPU20aは、RAM20cを作業メモリとして用いて、2次式の演算処理を漸化式の演算処理に変換して指数を生成し、系列定義式のCAZAC系列を生成する。CPU20aは、生成したCAZAC系列を出力部20eから受信部25へ出力させる。受信部21は、リファレンス信号又はランダムアクセスのプリアンブル信号を受信し、出力部20eから出力されたCAZAC系列によりデータ信号の受信又はユーザ信号の検出を行う。
上記受信機の機能を実現するため、ROM20bには、上記系列定義式の指数の2次式を漸化式に変換して演算し、上記指数を生成し、生成された指数に基づいてCAZAC系列を生成するための制御プログラム(プログラム)が格納されている。コンピュータを構成するCPU20aは、ROM20bからプログラムを読み込み、読み込んだプログラムにより制御される。CPU20aがプログラムを実行して各部を制御することで、上記機能を実現する。
(第2の実施形態)
次に、本発明の第2の実施形態の無線アクセスシステムの送信機及び受信機について説明する。
図5A及び図5Bに、第2の実施形態の無線アクセスシステムの送信機及び受信機の構成をそれぞれ示す。
本実施形態の無線アクセスシステムの送信機は、図5Aに示すように、指数に2次式を含む系列定義式を入力し、その2次式の演算処理を、その系列定義式の周期性に従って得られる漸化式の演算処理に変換して指数を生成する演算部11と、生成した指数から系列定義式のCAZAC系列を生成する系列生成部12と、生成したCAZAC系列をデータ信号のリファレンス信号として、又はランダムアクセスのプリアンブル信号として送信する送信部13と、から構成される。
系列生成部12は、三角関数値変換部121とCAZAC系列生成部122を備える。三角関数値変換部121は、演算部11から入力された指数を三角関数値に変換する。CAZAC系列生成部122は、三角関数値変換部121から入力された三角関数値を用いてCAZAC系列を生成する。
三角関数値変換部121は、演算部11からの指数をインデックス又はアドレスとして対応する三角関数値を参照できる参照テーブルを保持する参照部として構成することができる。
本実施形態の無線アクセスシステムの受信機は、図5Bに示すように、指数に2次式を含む系列定義式を入力とし、その2次式の演算処理を、その系列定義式の周期性に従って得られる漸化式の演算処理に変換して指数を生成する演算部21と、生成した指数から系列定義式のCAZAC系列を生成する系列生成部22と、生成したCAZAC系列によりデータ信号の受信、又はユーザ信号の検出を行う受信部23とから構成される。
また、系列生成部22は、三角関数値変換部221とCAZAC系列生成部222を備える。三角関数値変換部221は、演算部21から入力された指数を三角関数値に変換する。CAZAC系列生成部222は、三角関数値変換部221から入力された三角関数値を用いてCAZAC系列を生成する。
第2の実施形態の送信機及び受信機におけるCAZAC系列の生成に係る機能及びそのためのより詳細な演算部の構成を、以下に説明する。なお、CAZAC系列の生成動作は送信機と受信機とで同様であるから、以下では送信機に関して説明する。
送信機の演算部11は、指数に2次式を含む系列定義式として次の式1による演算が行われるものと仮定する。式1はexponentialの肩の数式にnに関する2次式n(n+1)を含む系列定義式(複素数)である。
Figure 0004883190
系列定義式と生成するCAZAC系列の系列長Nzc及び系列番号uが、演算部11に入力される。演算部11は、系列定義式について漸化式の初期化及び漸化式の更新による演算を行い、演算結果として変数P(n)を指数として生成する。変数P(n)は、演算部11から三角関数値変換部121に供給される。
以下に、本実施形態の系列定義式と漸化式の関係について説明する。
式1の系列定義式を、1周期(2π区間)分の三角関数値に対応する変数P(n)の最大値mを用いて変形する。
exp(−jπun(n+1)/Nzc)
=exp(−j(2π/m)・(2mu/Nzc)n(n+1))
≒exp(−j(2π/m)・[(2mu/Nzc)n(n+1)])
=exp(−j(2π/m)・([(2mu/Nzc)n(n+1)]mod m))
=exp(−j(2π/m)・P(n))
但し、上記式のexp(−j(2π/m)・([(2mu/Nzc)n(n+1)]mod m))において、[ ]は整数の出力(切り出し)を意味する。[ ]内の演算においては、関数exp(−j2π・φ)(φは任意の実数)のφに関する周期性により、mの整数倍は無視できるから、この時点でモジュロ(mod) mをとっている。
ここで、P(n)を次式で定義する。
P(n)=[P^(n)]mod m
P^(n)=((m/2)u/Nzc)n(n+1)
さらに、R(n)を次式で定義する。
R(n)=P^(n+1)−P^(n)=((m/2)u/Nzc)(n+1)(n+2)−((m/2)u/Nzc)n(n+1)=(mu/Nzc)(n+1)
但し、R(0)=mu/Nzcであり、R(n)の初期値K0とする。
従って、R(n)の漸化式としては次式が成り立つ。
R(n+1)−R(n)=(mu/Nzc)(n+1)−(mu/Nzc)n=mu/Nzc
更に、P(n)の漸化式としては次式が成り立つ。
P^(n+1)−P^(n)=(mu/Nzc)(n+1)
また、上記式から導出される漸化式R(n+1)=R(n)+mu/Nzcを用いてR(n)の更新を行うことを考えると、1つ前のR(n)に加算される値mu/Nzcは更新値K1(=K0)となる。なお、K0、K1はm以上の場合は、mod mをとる。
従って、本例のCAZAC系列生成用の初期値K0は、次の式2で与えられる。
Figure 0004883190
P(n)、P^(n)及びR(n)の初期化(初期値)は、次の式3で与えられる。
Figure 0004883190
また、式1に基づくP(n)及びR(n)の漸化式(演算式)は、次の式4に示すとおりである。
Figure 0004883190
ここで、P^(n)はP^(n)=((m/2)u/Nzc)n(n+1)の形をとる。
図6A及び図6Bに、第2の実施形態の送信機及び受信機の演算部の構成をそれぞれ示す。送信機の演算部11は、図6Aに示すように、初期値K0及び更新値K1の格納部111、R(n)更新部112及びP(n)更新部113により構成される。受信機の演算部21は、図6Bに示すように、初期値K0及び更新値K1の格納部211、R(n)更新部212及びP(n)更新部213により構成される。演算部の機能は、送信機と受信機で同様であるから、ここでは送信機の演算部の各部の機能を説明する。
格納部111は、入力された初期値K0及び更新値K1を保持し、R(n)更新部112の初期化及び更新の動作に応じて、保持した初期値K0及び更新値K1を出力する。
R(n)更新部112は、上述の式から導出される漸化式R(n+1)=R(n)+mu/Nzcを用いてR(n)の更新を行う。つまり、R(n)更新部112は1つ前のR(n)に加算されるべき値mu/NzcをK1(K0)(m以上の場合はmod mをとった値)とし、式4のR(n)←R(n−1)+K1の更新を行い、R(n)のmod mをとる。
P(n)更新部113は、上述の式から導出される漸化式P^(n+1)=P^(n)+(mu/Nzc)(n+1)=P^(n)+R(n)を用いてP(n)の更新を行う(但し、R(0)=K0)。P(n)更新部113は、得られたP^(n)の整数(ビット)を出力し、その整数値をP(n)として出力する。つまり、P(n)更新部113は、式4のP^(n)←P^(n−1)+R(n−1)の更新を行い、P^(n)の整数のmod mをとって出力する。
次に、図5Aに示す送信機において、三角関数値変換部121は、演算部11において漸化式の更新により順次生成された変数P(n)に基づいて三角関数を演算して三角関数値(コサイン値及びサイン値)を出力する。CAZAC系列生成部122は、三角関数値変換部121が出力する三角関数値に基づいて、(cosP(n)−jsinP(n))を演算し、それをCAZAC符号系列として出力する。
そして、送信機の送信部13は、生成されたCAZAC符号系列をデータ信号のリファレンス信号として、又はランダムアクセスのプリアンブル信号として送信する。
図5Bに示す受信機の演算部21及び系列生成部22の構成及び動作も、上記の送信機の場合と同様である。但し、受信部23は、送信機からのリファレンス信号とデータ信号又はランダムアクセスのプリアンブル信号を受信し、受信したリファレンス信号又はランダムアクセスのプリアンブル信号と、演算部21及び系列生成部22で生成したCAZAC系列とを用いてそれぞれデータ信号又はランダムアクセスのユーザを検出する。
ところで、以上の説明においては、系列定義式として式1が設定されるものとしたが、系列定義式は一般には次の式5とすることができる。この場合、P^(n)は、P^(n)=((m/2)u/Nzc)f(n)の形をとる。
Figure 0004883190
また、更新値K1は、2次式f(n)に基づく値であって一定値である。
従って、式5の場合のR(n)の漸化式は、次の式6となる。
Figure 0004883190
図5A、図5B、図6A及び図6Bに示す実施形態によるCAZAC系列の生成手順を送信機の例で説明すると、以下のとおりである。
初めに、データ信号のリファレンス信号又はランダムアクセスのプリアンブル信号として生成したいCAZAC系列の系列長Nzc及びそのCAZAC系列番号u(=1、2、…、Nzcのいずれか)が選定され、演算部11に入力される。入力された系列長Nzc及び系列番号uに対応するCAZAC系列生成用の初期値K0(更新値K1)が演算部11の格納部111に格納される。
次に、R(n)更新部112において、式2、式3を用いてR(n)が初期化される。また、P(n)更新部113において、P(n)、P^(n)(n=0、1、…、Nzc−1)は0に初期化される。初期化に続き、R(n)更新部112及びP(n)更新部113において、n(=1、2、…、Nzc−1)に対して式4を用いて前述の機能によりR(n)、P(n)、P^(n)が更新される。
さらに、三角関数値変換部121において、初期化及び更新された整数値P(n)(n=0、1、…、Nzc−1)を用いて、CAZAC系列xu(n)(n=0、1、…、Nzc−1)の実部R[xu(n)](n=0、1、…、Nzc−1)及び虚部I[xu(n)](n=0、1、…、Nzc−1)が生成される。最終的に、CAZAC系列生成部113において、R[xu(n)]+i*I[xu(n)](n=0、1、…、Nzc−1)(ここでi(i2=−1)は虚数単位)の形で、CAZAC系列が出力される。
CAZAC系列の生成手順は受信機においても同様である。選定される系列長Nzc及び系列番号u等は受信対象の送信機と同一である。
以上のように、本実施形態においては、系列定義式の指数に含まれる2次式を漸化式に変換して演算し、系列定義式(複素数)の実部及び虚部の三角関数の位相情報に対応する変数P(n)を生成し、P(n)のサイン値及びコサイン値からcosP(n)−jsinP(n)を演算して、それをCAZAC系列として出力する。系列定義式の指数に含まれる2次式を漸化式に変換して演算することにより、定義式通りに系列を生成する際に必要とされた乗算、除算の演算処理を完全になくすことができ、加算、減算のみでCAZAC系列を生成することが可能である。このため、所要演算量・回路規模を大幅に削減することが可能となる。
(第3の実施形態)
次に本発明の第3の実施形態の無線アクセスシステムの送信機及び受信機について説明する。本実施形態のCAZAC系列の生成部は、3GPP LTEの上りリンクの送信機及び受信機に適用する場合に好適なプリアンブル系列生成部又はリファレンス系列生成部の構成例である。なお、送信機の送信部及び受信機の受信部の詳細な構成例は第8の実施形態として後述する。
本実施形態は、例えば端末及び基地局におけるCAZAC系列生成に要する演算量の削減を可能とするものである。基本的な考え方は、exponentialの肩のnに関する2次式を漸化式により加算、減算の処理に変換すること、及びコサイン(cos)値のテーブルを保持し、そのテーブルを参照してcos,sin値を算出することによりCAZAC系列を生成することにある。本実施形態によれば、三角関数値変換部を、参照部としてコサイン(cos)値等の参照テーブルを持ち、テーブル参照により系列生成を行う構成とする。これにより、exponential演算(三角関数sin,cosの演算)回路が必要なくなるため、FPGA等で回路を実現する際、回路規模の観点で非常に有利となる。
図7A及び図7Bに、第3の実施形態の無線アクセスシステムの送信機及び受信機の構成をそれぞれ示す。
送信機は、図7Aに示すように、系列定義式として上記式1及び系列長Nzc及び系列番号uに基づく漸化式の初期値(更新値)を入力し、漸化式により2次式を演算して変数P(n)を生成する演算部11と、系列生成部12として、生成した変数P(n)からコサイン値を出力する参照部(コサインテーブル参照部)121と、サイン値及びコサイン値から(cosP(n)−jsinP(n))を生成して符号系列とするCAZAC系列出力部122と、送信部13と、から構成される。
受信機は、図7Bに示すように、系列定義式として送信機側と同じ式1及び系列長Nzc及び系列番号uに基づく漸化式の初期値(更新値)を入力し、漸化式により2次式を演算して変数P(n)を生成する演算部21と、系列生成部22として、生成した変数P(n)からコサイン値を出力するコサインテーブル参照部221と、サイン値及びコサイン値から(cosP(n)−jsinP(n))を生成して符号系列とするCAZAC系列出力部222と、受信部13と、から構成される。
受信部23は、より具体的には、図7Cに示すように、送信機が出力する送信信号のリファレンス信号とデータ信号又はランダムアクセスのプリアンブル信号を受信する受信手段231と、リファレンス信号又はランダムアクセスのプリアンブル信号と系列生成部22で生成したCAZAC系列とを乗算する乗算手段232と、乗算手段232の出力に基づいて、それぞれ受信したデータ信号を等化して復調する、又はランダムアクセスのユーザを検出する出力手段233と、から構成される。
本実施形態では、参照部121、221として参照インデックス(コサイン参照インデックスデータ)によりコサイン値を参照可能な参照テーブル(コサイン参照テーブル)を備える。
コサイン参照テーブルは、変数P(n)の最大値mに対応してコサインの1周期(2π区間)のコサイン値を参照可能な要素数とする代わりに、コサイン参照テーブル自体の参照可能な要素数を1/4周期(π/2区間:0〜π/2)分として、参照テーブル自体のメモリサイズを縮小することを可能とする。少なくとも正負何れかのピーク値から0まで(π/2区間)の値が参照できれば、2π区間の全ての三角関数値を生成可能である。このため、参照部は、2π区間の変数P(n)に対し、π/2区間のコサイン参照テーブルの要素を参照し、符号を付加する等の制御を行い、2π区間の全ての三角関数値を生成する。
次に、本実施形態のCAZAC系列の生成について説明する。なお、CAZAC系列の生成に関して、送信機及び受信機で構成及び動作は同様であるから、ここでは送信機を例に説明する。
図8に、第3の実施形態の送信機の演算部の構成を示す。送信機の演算部11は、図8に示すように、初期値(更新値)格納メモリ(初期値格納メモリ)111、R(n)更新部112、P(n)更新部113及び整数部切り出し部114から構成される。
本実施形態で扱う数値は、11Q20 format unsigned 31bit(上位11ビットが整数値、下位20ビットが少数値)とする。整数部切り出し部114が、P(n)更新部113の出力からP^の整数部を切り出して出力する。また、参照インデックスデータは、unsigned 9bitのデータであり、コサイン参照テーブルの三角関数値は、unsigned 16bitのデータである。
初期値格納メモリ111には、送受信システム等で用いる系列長Nzc(例えば、3GPP LTEではNzc=11,23,31,47,59等の素数長が想定されている)の系列番号u(=1、2、…、Nzc−1)に対応するCAZAC系列生成用の初期値K0(11Q20 formatのunsigned 31bit)が格納される。ここで、初期値K0は、次の式7で与えられる。
Figure 0004883190
つまり、K0の整数部が2048以上の場合、整数部はmod2048をとった値とする。
また、初期値及び漸化式(演算式)は、それぞれ次の式8及び式9で与えられる。
Figure 0004883190
Figure 0004883190
図9に、第3の実施形態の演算部及び系列生成部の具体的なCAZAC系列生成回路の構成及び処理方法を示す。このCAZAC系列生成回路は、送信機及び受信機にそれぞれ設けられる。以下では、送信機を例に、CAZAC系列生成回路の構成及び動作を説明する。
演算部11は、R(i)更新部112、P(i)更新部113及び[30:20]切り出し部114を備える。系列生成部12は、コサインテーブル参照部121及びCAZAC系列生成部122を備える。
R(i)更新部112は、加算器1121及びセレクタSel1122を備える。加算器1121は、セレクタSel1122の出力R(i)に関して、R(i−1)とCAZAC系列生成用の初期値K0との加算値をセレクタSel1121の入力端子Bに出力する。セレクタSel1122は、i=0の場合に、入力端子Aの初期値K0を出力R(i)とし、i=0でない場合には、入力端子Bの入力値を出力R(i)とする。
P(i)更新部113は、加算器1131及びセレクタSel1132を備える。加算器1131は、セレクタSel1132の出力P^(i)とR(i)更新部112の出力R(i)に関して、P^(i−1)とR(i−1)との加算値をセレクタSel1132の入力端子Bに出力する。セレクタSel1132は、i=0の場合に、入力端子Aのall‘0’を出力P^(i)とし、i=0でない場合には、入力端子Bの入力値を出力P^(i)とする。
コサインテーブル参照部121は、出力P(i)[10:0](unsigned 11bit)に基づいて、複素数の実部を生成するための第1の演算部1211及び該演算出力で参照するコサインテーブルCosTbl1212と、その複素数の虚部を生成するための第2の演算部1213及び該演算出力で参照するコサインテーブルCosTbl1214とを備える。系列生成部122は、コサインテーブルCosTbl1212及びコサインテーブルCosTbl1214からそれぞれ読み出したコサイン値に符号を付加して複素数の実部と虚部を合成するセレクタSel1221及びセレクタSel1222を備える。
[30:20]切り出し部114は、上位30ビットから20ビットまでの切り出し処理を行うものである。つまり、[30:20]切り出し部114は、P^(i)のunsigned 31bitのうち上位30ビットから20ビットまでを切り出し、整数値のP(i)[10:0]のunsigned 11bitを出力する。
コサインテーブル参照部121及びCAZAC系列生成部122の動作は、次のとおりである。
第1の演算部1211は、P(i)[10:0]の上位2ビットの値に基づいて、unsigned 9bitのコサインテーブルのテーブル参照インデックス(又は参照アドレス)のデータ及びコサインの符号(C)を演算し、それらを出力する。CosTbl1212は、第1の演算部1211からのunsigned 9bitをテーブル参照インデックス(アドレス)として、対応するunsigned 16bitのコサイン値を出力する。セレクタSel1221は、CosTbl1212から入力されたunsigned 16bitのコサイン値に、第1の演算部1211からのコサインの符号(C)を付加し、それを複素数の実部として出力する。
第2の演算部1213は、P(i)[10:0]の上位2ビットに基づいて、unsigned 9bitのコサインテーブルのテーブル参照インデックス(アドレス)のデータ及びコサインの符号を演算し、それらを出力する。CosTbl1214は、第2の演算部1213からのunsigned 9bitをテーブル参照インデックス(アドレス)として、インデックスに対応するunsigned 16bitのコサイン値を出力する。セレクタSel1222は、CosTbl1214から入力されたunsigned 16bitのコサイン値に、第2の演算部1213からのコサインの符号(C)を付加し、それを複素数の虚部として出力する。
ここで、コサインテーブルCosTbl1212、1214は、コサインの1周期(2π)の1/4のテーブル要素数を512とし、#i(=0、1、…511)番目の要素には、cos{((π/2)/512)・i};i(=0、1、…511)を格納しており、このテーブル要素(コサイン値512)によりコサインの1周期分のコサイン値(2048)を出力するように参照される。
なお、本実施形態では、コサインテーブルのテーブル要素数は512、#i(=0、1、…511)番目の要素にcos[{(π/2)/512}・i];i(=0、1、…511)が格納されていると仮定するが、コサインテーブルの要素数としては別の数を用いることも可能である。また、コサイン(cos)値をコサインテーブルとして格納したが、それと同じ範囲のサイン(sin)値をサインテーブルとして格納しても、コサインテーブルを用いた場合と同様の処理を実現できる。
次に、本実施形態のCAZAC系列生成回路のCAZAC系列(リファレンス系列又はプリアンブル系列)の生成手順を説明する。
初めに、生成したいCAZAC系列のCAZAC系列長Nzc及びそのCAZAC系列番号u(=1、2、…、Nzcのいずれか)が初期値格納メモリ111に入力される。また、指定された系列長Nzc及び系列番号uに対応するCAZAC系列生成用の初期値K0及び更新値K1がR(n)更新部112に渡される。
次に、前記式8を用いて、R(n)更新部112にてR(n)が初期化され、またP(n)更新部113にてP(n)、P^(n)がそれぞれ初期化される。
なお、本実施形態では、式8で与えられる漸化式の処理において、変数R(n)、P^(n)(n=0、1、…、Nzc−1)、K0は全て、unsigned 31bit(11Q20 format)とされ、P(n)(n=0、1、…、Nzc−1)は、unsigned 11bit(11Q0 format)とされるものと仮定している。ただし、このフォーマットは、要求されるCAZAC系列の精度や、コサインテーブルのメモリサイズの制限等に応じて、設計者が自由に設定できる。
初期化に続き、n(=1、2、…、Nzc−1)に対し、R(n)更新部112及びP(n)更新部113において、前記式9によりR(n)、P(n)、P^(n)を更新する。
但し、式9で与えられる漸化式の処理において、P(n)の更新における比較・減算処理[if P^(n)≧2048、then P^(n)←P^(n)−2048]及びR(n)の更新における比較・減算処理[if R(n)≧2048、then R(n)←R(n)−2048]は、DSP(Digital Signal Processor)等のソフトウェアで演算部を実現する場合は必要となるが、FPGA等で演算部を実現する場合には、桁あふれを無視できるように演算部を構成できるため、加算とビット切り出しのみの処理が可能な次の式10で実現できる。
Figure 0004883190
つまり、図9に示すCAZAC系列の生成動作は、FPGA等の桁あふれを無視する回路により実現することを想定しており、比較及び減算の処理は不要となる。従って、図9に示す構成においては、式9による処理に代えて、次の式11の漸化式の処理とすることができる。
Figure 0004883190
以上の処理により生成されたP(n)(n=0、1、…、Nzc−1)をテーブル参照インデックス等として、コサインテーブル参照部121は、次に示す式12によりCAZAC系列xu(n)(n=0、1、…、Nzc−1)の実部R[xu(n)](n=0、1、…、Nzc−1)及び虚部I[xu(n)](n=0、1、…、Nzc−1)を生成する。
最終的に、CAZAC系列生成部122は、求められたunsigned 16bitのコサイン値と符号により、セレクタSel1221、1222の切替え制御を行い、R[xu(n)]+i*I[xu(n)](n=0、1、…、Nzc−1)の形としてCAZAC系列を出力する。ここで、i(i2=−1)は虚数単位を示す。
Figure 0004883190
以上、送信機に関する構成及び動作を説明したが、受信機も、送信機と同様の構成を有する。
本実施形態では、系列定義式として、指数に2次関数を含む符号系列を表わす関数(exponential)に対し、exponentialの肩のnに関する2次式を漸化式により加算、減算の処理に変換し、漸化式による解によりコサイン(cos)値等を保持する三角関数のテーブルを参照してcos、sin値を算出し、CAZAC系列を生成する。CAZAC系列定義式のexponential内のnに関する2次式を漸化式として加減算の処理に変換しているので、端末及び基地局におけるCAZAC系列の生成に要する乗算、除算の演算を完全になくすることができ、演算量を削減することが可能である。
特に本実施形態では、コサインテーブルの参照によりexponential値の算出を行うため、元々必要であったexponential値算出のためのcos値、sin値の算出が必要なくなり、その分、演算量を更に削減できる。
また、三角関数値の算出にコサイン(cos)値等の参照テーブルを使用すると、テーブル参照により系列生成が容易に得られる。このためexponential演算(三角関数sin、cosの演算)回路が必要なくなるため、FPGA等で回路を実現する際に、回路規模の観点で非常に有利となる。
更に、P^(n)≧2048(m)及びR(n)≧2048(m)に対するモジュロ演算は、桁あふれを無視できるFPGA等の使用により実現できるから、本実施形態によれば、この点でも大幅な演算量の削減が可能である。
(第4の実施形態)
上述した実施形態ではCAZAC系列を全て同様の手法で生成する構成例を示したが、CAZAC系列の特性を利用することにより演算処理量を半減させることが可能である。
つまり、CAZAC系列は系列の前半と後半との関係で、系列の対称性を有している。このCAZAC系列の対称性は、次の式13に示すとおりである。
Figure 0004883190
この性質を用いることにより、CAZAC系列は前半の約半分の系列を生成すれば、指定された系列長のCAZAC系列を生成することが可能となる。
例えば、求めるCAZAC系列の系列長Nzc=11の場合、式13を適用すると、以下に示す式14が得られる。
Figure 0004883190
従って、Nzc=11の長さのCAZAC系列の場合で説明すると、上記実施形態で述べた方法を用いてxu(0)、xu(1)、xu(2)、xu(3)、xu(4)及びxu(5)を求めた後、式14を用いることにより、残りのxu(10)、xu(9)、xu(8)、xu(7)及びxu(6)を求めることが可能である。
以上のように、式13の性質を用いることにより、xu(Nzc−t−1)(t<Nzc−1)の系列は、前記実施形態の処理により生成したxu(t)の系列により、その処理に代えてxu(Nzc−t−1)=xu(t)として生成することができる。この場合、前記実施形態の方法で全て処理する場合と比較し、約半分の処理でCAZAC系列を生成することが可能となる。
このように本実施形態によれば、CAZAC系列のindex nに対する対称性を用いることにより、前記実施形態の方法で削減した演算量を更に約半分に削減できる利点を有する。
(第5の実施形態)
以上の実施形態においては、時間領域のCAZAC系列の生成を想定して説明したが、式1に示す系列定義式は、時間領域の系列としても、周波数領域の系列としても用いることができるものであるから、この系列を周波数領域の系列と見なせば、周波数領域のCAZAC系列を生成可能である。すなわち、周波数領域におけるCAZAC系列も、式1と同様であり、exponentialの肩がnの2次式で且つ系列長Nzcで除算する形で表される。したがって、周波数領域のCAZAC系列も、前述の実施形態と同様の方法又は回路を用いることにより求めることが可能である。
(第6の実施形態)
以上の実施形態では、CAZAC系列生成用の初期値K0等を初期値格納メモリに保持する構成例を述べたが、CAZAC系列生成用の初期値K0等は必ずしもメモリに保持する必要はない。CAZAC系列生成用の初期値K0等は、外部から供給してもよい。例えば、CAZAC生成回路の外部で、DSP(Digital Signal Processor)などが初期値(更新値)K0(K1)を計算し、その計算値をCAZAC生成回路のR(n)更新部に入力してもよい。これ以外の処理は、前述の実施形態と同様である。このような構成においても、前述の実施形態と全く同じように系列生成が可能である。この場合、演算部等で使用するメモリ等が不要となる。
(第7の実施形態)
以上の実施形態では、漸化式で求めたP(n)に基づくexponential演算をなくすために、三角関数値変換部にコサイン(cos)等を保持した参照テーブルの使用例を説明したが、本発明はかかる参照テーブルの使用を必須とするものではない。つまり、参照テーブルを使用する代わりに、例えば、高速な三角関数(cos、sin)演算回路等が使用可能である。このように三角関数演算回路を使用する形態においても、P(n)の生成のための構成は前述の実施形態と全く同様の構成として、系列符号が生成可能である。
(第8の実施形態)
次に、本発明の第8の実施形態である無線アクセスシステムの送信機の送信部及び受信機の受信部のより詳細な構成及び動作について説明する。本実施形態では、シングルキャリア伝送システムへの適用例として、移動局等の送信機及び基地局等の受信機の構成例を説明する。
3GPP LTEの上りリンク無線アクセス方式においては、シングルキャリアFDMA方式が採用される。3GPP LTEでは、前述のように送信機及び受信機はそれぞれ、リファレンス信号又はランダムアクセスにおけるプリアンブル信号としてZadoff−Chu系列等のCAZAC系列を用いる。
本実施形態の送信機及び受信機におけるリファレンス信号及びプリアンブル信号の生成は、前述の各実施形態で説明したCAZAC系列の生成回路(方法)を使用する。
図10に、本実施形態の送信機(送信部)の構成を示す。送信機は、図10に示すように、データ信号生成部101、リファレンス信号(又はプリアンブル信号)生成部102、及び送信部からなる。送信部は、DFT(Discrete Fourier Transformation)部103、サブキャリアマッピング部104、IFFT(Inverse Fast Fourier Transformation)部105及びサイクリックプレフィックス付加部106により構成される。リファレンス信号(又はプリアンブル信号)生成部102には、ユーザ又はチャネル別等のCAZAC系列を生成するための系列定義式、系列長Nzc及び系列番号uが設定される。なお、図10の構成は一例であり、シングルキャリア伝送システム送信機は、必ずしもこのような構成に限定されるものではない。
図11に、ランダムアクセス受信の場合の受信機(受信部)の構成を示す。この受信機は、図11に示すように、受信手段、乗算手段、出力手段及びプリアンブル信号生成部204を備える。受信手段は、サイクリックプレフィックス除去部201、FFT(Fast Fourier Transformation)部203及びサブキャリアデマッピング部204から構成される。乗算手段は、プリアンブル信号乗算部206よりなる。出力手段は、ユーザ信号検出部207よりなる。
図12に、データチャネル受信の場合の受信機(受信部)の構成を示す。この受信機は、図12に示すように、受信手段、乗算手段、出力手段及びリファレンス信号生成部216を備える。受信手段は、サイクリックプレフィックス除去部211、FFT部212、213及びサブキャリアデマッピング部214、215からなる。乗算手段は、リファレンス信号乗算部217よりなる。出力手段は、チャネル推定部218、データ等化部219及び復調部220から構成される。
図11に示すプリアンブル信号生成部205には、ランダムアクセス対象の送信機で生成するものと同一のCAZAC系列を生成するため、該送信機と同一の系列定義式、系列長Nzc及び系列番号uが設定される。図12に示すリファレンス信号生成部216には、データ受信対象の送信機で生成するものと同一のCAZAC系列を生成するため、該送信機と同一の系列定義式、系列長Nzc及び系列番号uが設定される。なお、図11及び図12の構成は一例であり、シングルキャリア伝送システム受信機は、必ずしもこのような構成に限るものではない。
以下に、本実施形態のシングルキャリア送信機及び受信機の動作例を説明する。
最初に、データ送信の場合とランダムアクセスの場合の動作について、図10を参照して説明する。
データ送信の場合は、データ信号生成部101は、送信データを生成し、リファレンス信号生成部102は、与えられた系列定義式、系列長Nzc及び系列番号uに基づいてCAZAC系列でなる送信リファレンス信号を生成する。データ信号生成部101で生成された送信データ及びリファレンス信号生成部102で生成された送信リファレンス信号は、時分割多重されてDFT部103に入力される。
DFT部103は、時分割多重化された信号にディスクリート・フーリエ・変換処理(DFT処理)を施す。DFT処理後の各周波数成分は、サブキャリアマッピング部104において、該各周波数成分で各ユーザに割り当てられたサブキャリアにマッピングされる。その後、サブキャリアマッピング部104からの出力信号に対して、IFFT部105において逆高速フーリエ変換処理(IFFT処理)が施される。最後に、サイクリックプレフィックス付加部106において、IFFT部105からのIFFT出力信号にサイクリックプレフィックスが付加される。IFFT出力信号にサイクリックプレフィックスが付加された信号が、サイクリックプレフィックス付加部106から外部に向けて送信される。
ランダムアクセス送信の場合は、プリアンブル信号生成部102は、与えられた系列定義式、系列長Nzc及び系列番号uに基づいてプリアンブル信号を生成する。プリアンブル信号生成部102で生成されたプリアンブル信号は、DFT部103においてDFT処理が施される。これ以降の処理は、データ送信の場合と同様である。すなわち、DFT処理後の各周波数成分は、サブキャリアマッピング部104において、該各周波数成分で各ユーザに割り当てられたサブキャリアにマッピングされる。その後、サブキャリアマッピング部104からの出力信号に対して、IFFT部105にて逆高速フーリエ変換処理(IFFT処理)が施される。最後に、サイクリックプレフィックス付加部106において、IFFT部105からのIFFT出力信号にサイクリックプレフィックスが付加される。IFFT出力信号にサイクリックプレフィックスが付加された信号が、サイクリックプレフィックス付加部106から外部に向けて送信される。
つまり、送信側は、生成したCAZAC系列をリファレンス信号とし、そのリファレンス信号をデータ信号と時分割多重化し、その時分割多重化した信号を周波数領域の信号として指定のサブキャリアにマッピングし、そのマッピングした信号を時間領域の信号とし、その時間領域の信号にサイクリックプレフィックスを付加して送信する。また、送信側は、生成したCAZAC系列をプリアンブル信号とし、そのプリアンブル信号を周波数領域の信号として指定のサブキャリアにマッピングし、そのマッピングした信号を時間領域の信号とし、その時間領域の信号にサイクリックプレフィックスを付加して送信する。
次に、ランダムアクセス受信の場合とデータ受信の場合の動作について、それぞれ図11、12を参照して説明する。
ランダムアクセス受信の場合(図11参照)、プリアンブル信号生成部205にユーザが使用する系列定義式、系列長Nzc及び系列番号uを設定される。プリアンブル信号生成部205は、CAZAC系列でなるプリアンブル信号を生成する。
ランダムアクセス受信の動作において、初めに、サイクリックプレフィックス除去部201において、受信信号からサイクリックプレフィックスが除去される。次に、サイクリックプレフィックス除去された受信信号に対し、FFT部203においてFFT処理が施される。そして、FFT処理が施された受信信号に対し、サブキャリアデマッピング部204においてサブキャリアデマッピングが行われる。
次に、プリアンブル信号生成部205にて生成されたプリアンブル信号とサブキャリアデマッピング後の受信信号が、プリアンブル信号乗算部206にて乗算される。プリアンブル信号乗算部206の出力(乗算結果)は、同一プリアンブル信号の場合に高い相関値を示す。ユーザ信号検出部207は、プリアンブル信号乗算部206の出力(乗算結果)に基づいてユーザ信号の検出を行う。
つまり、ランダムアクセス受信の場合、受信機は、受信信号からサイクリックプレフィックスを除去し、そのサイクリックプレフィックスが除去された信号を周波数領域の信号とし、その周波数領域の信号をサブキャリアデマッピングした信号と受信側のプリアンブル信号として生成したCAZAC系列との乗算結果によりユーザ検出を行う。
データ受信の場合(図12参照)、リファレンス信号生成部216にユーザが使用する系列定義式、系列長Nzc及び系列番号uが設定される。リファレンス信号生成部216は、CAZAC系列でなるリファレンス信号を生成する。
データ受信の動作においては、初めに、サイクリックプレフィックス除去部211において受信信号からサイクリックプレフィックスが除去され、その除去後の受信信号がデータ信号とリファレンス信号に分割される。次に、分割された受信データ信号に対してFFT部212にてFFT処理が施されるとともに、分割された受信リファレンス信号に対して、FFT部213にてFFT処理が施される。
FFT部212にてFFT処理が施されたデータ信号は、サブキャリアデマッピング部214にてサブキャリアデマッピングされる。一方、FFT部213にてFFT処理が施されたリファレンス信号は、サブキャリアデマッピング部215にてサブキャリアデマッピングされる。サブキャリアデマッピング部215にてサブキャリアデマッピングされたリファレンス信号は、リファレンス信号乗算部217にてリファレンス信号生成部216で生成されたリファレンス信号と乗算される。チャネル推定部218は、リファレンス信号乗算部217からの乗算結果からチャネル推定値を得る。
サブキャリアデマッピング部214にてサブキャリアデマッピングされたデータ信号は、データ等化部219にて、チャネル推定部218からのチャネル推定値を用いて等化される。データ等化部219にて等化されたデータ信号は、復調部220にて復調され、その復調信号が復調部220から出力される。
つまり、データ受信の場合、受信機は、受信信号からサイクリックプレフィックスを除去し、そのサイクリックプレフィックスが除去された受信信号をデータ信号とリファレンス信号に分割し、その分割したデータ信号及びリファレンス信号をそれぞれ周波数領域の信号としてサブキャリアデマッピングし、サブキャリアデマッピングされたリファレンス信号と受信側のリファレンス信号として生成したCAZAC系列との乗算結果によりチャンネル推定を行い、チャンネル推定値に基づいてサブキャリアデマッピングされたデータ信号を等化して復調する。
(他の実施形態)
以上の実施形態で述べた漸化式によるCAZAC系列生成(回路、方法)に関する処理機能はプログラムにより実現可能である。例えば、図3に示すROM10b、20bに前述の式1ないし式14に基づく処理機能を備えるプログラムをCAZAC系列生成プログラムとして格納し、また、必要に応じて三角関数の参照テーブルのデータを格納する。CPU10a、20aが、CAZAC系列生成プログラムを読み込んで、設定入力されたCAZAC系列長Nzc及び系列番号u等に基づいて、前述の変数P(n)、P^(n)及びR(n)の初期化、更新等の処理及び三角関数の演算機能をRAM10c、20cの作業領域を利用して実行する。これにより、CAZAC系列を生成する。
以上、実施形態を参照して本発明を説明したが、本発明は上述した実施形態に限定されるものではない。本発明の構成及び動作については、本発明の趣旨を逸脱しない範囲において、当業者が理解し得る様々な変更を行うことができる。
この出願は、2008年1月22日に出願された日本出願特願2008−11912を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (25)

  1. CAZAC系列定義式の指数に含まれる2次式の演算処理を、前記CAZAC系列定義式の周期性に従って得られる漸化式の演算処理に変換して前記指数を求める演算部と、
    前記演算部で求めた前記指数を用いてCAZAC系列を生成する系列生成部と、
    前記系列生成部で生成した前記CAZAC系列を、データ信号のリファレンス信号として、又はランダムアクセスのプリアンブル信号として送信する送信部と、
    を備える無線アクセスシステムの送信機。
  2. 前記系列生成部は、前記演算部で求められる前記指数と三角関数値の対応関係を示す参照テーブルを保持する参照部を備えており、前記参照テーブルを参照することにより前記指数を三角関数値に変換し、該三角関数値を用いて前記CAZAC系列を生成する、請求の範囲第1項に記載の送信機。
  3. 前記参照テーブルは、少なくとも正又は負の最大値からゼロまでの三角関数値が参照可能なテーブル要素を備え、
    前記参照部は前記参照テーブルを参照して2π範囲の三角関数値を生成する、請求の範囲第2項に記載の送信機。
  4. 前記系列定義式は式1であり、前記演算部は、変数R(n)、P^(n)及びP(n)[n=1、2、…、Nzc−1]に対する式2に示す初期化と、式3に示す更新を行い、変数P(n)を前記指数として出力する、請求の範囲第1項ないし第3項の何れかに記載の送信機。
    Figure 0004883190
    Figure 0004883190
    Figure 0004883190
  5. 前記演算部は、P^(n)≧m及びR(n)≧mに対する桁上げの無効処理によるモジュロm演算を利用することにより、前記式3の更新処理に代えて式4に示す更新処理を行う、請求の範囲第4項に記載の送信機。
    Figure 0004883190
  6. 前記2次式はf(n)=n(n+1)、更新値K1はK1=K0である、請求の範囲第4項又は第5項に記載の送信機。
  7. xu(Nzc−t−1)、(t<Nzc−1)の系列は、前記CAZAC系列の対称性を利用して、前記初期化及び更新の処理により生成したxu(t)の系列に基づき、該処理に代えてxu(Nzc−t−1)=xu(t)として生成される、請求の範囲第4項ないし第6項の何れかに記載の送信機。
  8. CAZAC系列定義式の指数に含まれる2次式の演算処理を、前記CAZAC系列定義式の周期性に従って得られる漸化式の演算処理に変換して前記指数を求める演算部と、
    前記演算部で求めた前記指数を用いてCAZAC系列を生成する系列生成部と、
    前記CAZAC系列と同一の系列よりなる、データ信号のリファレンス信号又はランダムアクセスのプリアンブル信号を受信し、前記リファレンス信号又はランダムアクセスのプリアンブル信号と前記系列生成部で生成した前記CAZAC系列とを用いて、前記データ信号又はランダムアクセスのユーザを検出する受信部と、を備える無線アクセスシステムの受信機。
  9. 前記系列生成部は、前記演算部で求められる前記指数と三角関数値の対応関係を示す参照テーブルを保持する参照部を備えており、前記参照テーブルを参照することにより前記指数を三角関数値に変換し、該三角関数値を用いて前記CAZAC系列を生成する、請求の範囲第8項に記載の受信機。
  10. 前記参照テーブルは、少なくとも正又は負の最大値からゼロまでの三角関数値が参照可能なテーブル要素を備え、
    前記参照部は前記参照テーブルを参照して2π範囲の三角関数値を生成する、請求の範囲第9項に記載の受信機。
  11. 前記受信部は、
    前記リファレンス信号又はランダムアクセスのプリアンブル信号を受信する受信手段と、
    前記受信手段にて受信された前記リファレンス信号又はランダムアクセスのプリアンブル信号と前記系列生成部で生成した前記CAZAC系列とを乗算する乗算手段と、
    前記乗算手段の出力に基づいて、前記データ信号を等化して復調する又はランダムアクセスのユーザを検出する出力手段と、を備える、請求の範囲第8項ないし第10項の何れかに記載の受信機。
  12. 前記受信手段は、
    受信信号からサイクリックプレフィックスを除去し、該除去後の受信信号をデータ信号とリファレンス信号に分割するサイクリックプレフィックス除去部、分割したデータ信号とリファレンス信号をそれぞれ周波数領域の信号とするFFT(Fast Fourier Transformation)部及び前記FFT部の出力をそれぞれサブキャリアデマッピングするサブキャリアデマッピング部を有する、
    又は、受信信号からサイクリックプレフィックスを除去するサイクリックプレフィックス除去部、前記サイクリックプレフィックス除去部の出力を周波数領域の信号とするFFT部及び前記FFT部の出力をサブキャリアデマッピングするサブキャリアデマッピング部を有する、請求の範囲第8項ないし第11項の何れかに記載の受信機。
  13. 前記出力手段は、
    前記乗算手段の出力からチャンネル推定値を出力するチャンネル推定部、前記チャンネル推定部の出力により前記データ信号を等化するデータ等化部及び前記データ等化部の出力を復調する復調部を有する、
    又は、前記乗算手段の出力からユーザを検出するユーザ信号検出部を有する、請求の範囲第8項ないし第12項の何れかに記載の受信機。
  14. 前記系列定義式は式1であり、前記演算部は、変数R(n)、P^(n)及びP(n)[n=1、2、…、Nzc−1]に対する式2に示す初期化と、式3に示す更新を行い、変数P(n)を前記指数として出力する、請求の範囲第8項ないし第13項の何れかに記載の受信機。
    Figure 0004883190
    Figure 0004883190
    Figure 0004883190
  15. 前記演算部は、P^(n)≧m及びR(n)≧mに対する桁上げの無効処理によるモジュロm演算を利用することにより、前記式3の更新処理に代えて式4に示す更新処理を行う、請求の範囲第14項に記載の受信機。
    Figure 0004883190
  16. 前記2次式はf(n)=n(n+1)、更新値K1はK1=K0である、請求の範囲第14項又は第15項に記載の受信機。
  17. xu(Nzc−t−1)、(t<Nzc−1)の系列は、前記CAZAC系列の対称性を利用して、前記初期化及び更新の処理により生成したxu(t)の系列に基づき、該処理に代えてxu(Nzc−t−1)=xu(t)として生成する、請求の範囲第14項ないし第16項の何れかに記載の受信機。
  18. CAZAC系列定義式の指数に含まれる2次式の演算処理を、前記CAZAC系列定義式の周期性に従って得られる漸化式の演算処理に変換して前記指数を求め、
    前記漸化式の演算処理にて求めた前記指数を用いてCAZAC系列を生成し、
    前記CAZAC系列を、データ信号のリファレンス信号として、又はランダムアクセスのプリアンブル信号として送信する、無線アクセスシステムの送信方法。
  19. 前記漸化式の演算処理にて求められる前記指数と三角関数値の対応関係を示す参照テーブルを参照して前記指数を三角関数値に変換し、該三角関数値を用いて前記CAZAC系列を生成する、請求の範囲第18項に記載の送信方法。
  20. CAZAC系列定義式の指数に含まれる2次式の演算処理を、前記CAZAC系列定義式の周期性に従って得られる漸化式の演算処理に変換して前記指数を求め、
    前記漸化式の演算処理にて求めた前記指数を用いてCAZAC系列を生成し、
    前記CAZAC系列と同一の系列よりなる、データ信号のリファレンス信号又はランダムアクセスのプリアンブル信号を受信し、
    前記リファレンス信号又はランダムアクセスのプリアンブル信号と前記CAZAC系列とを用いて、前記データ信号又はランダムアクセスのユーザを検出する、無線アクセスシステムの受信方法。
  21. 前記漸化式の演算処理にて求められる前記指数と三角関数値の対応関係を示す参照テーブルを参照して前記指数を三角関数値に変換し、該三角関数値を用いて前記CAZAC系列を生成する、請求の範囲第20項に記載の受信方法。
  22. CAZAC系列定義式の指数に含まれる2次式の演算処理を、前記CAZAC系列定義式の周期性に従って得られる漸化式の演算処理に変換して前記指数を求める処理と、
    前記漸化式の演算処理にて求めた前記指数を用いてCAZAC系列を生成する処理と、
    前記CAZAC系列を、データ信号のリファレンス信号として、又はランダムアクセスのプリアンブル信号として送信する処理と、をコンピュータに実行させるプログラム。
  23. 前記CAZAC系列を生成する処理は、前記漸化式の演算処理にて求められる前記指数と三角関数値の対応関係を示す参照テーブルを参照して前記指数を三角関数値に変換し、該三角関数値を用いて前記CAZAC系列を生成する処理を含む、請求の範囲第22項に記載のプログラム。
  24. CAZAC系列定義式の指数に含まれる2次式の演算処理を、前記CAZAC系列定義式の周期性に従って得られる漸化式の演算処理に変換して前記指数を求める処理と、
    前記漸化式の演算処理にて求めた前記指数を用いてCAZAC系列を生成する処理と、
    前記CAZAC系列と同一の系列よりなる、データ信号のリファレンス信号又はランダムアクセスのプリアンブル信号を受信する処理と、
    前記リファレンス信号又はランダムアクセスのプリアンブル信号と前記CAZAC系列とを用いて、前記データ信号又はランダムアクセスのユーザを検出する処理と、をコンピュータに実行させるプログラム。
  25. CAZAC系列を生成する処理は、前記漸化式の演算処理にて求められる前記指数と三角関数値の対応関係を示す参照テーブルを参照して前記指数を三角関数値に変換し、該三角関数値を用いて前記CAZAC系列を生成する処理を含む、請求の範囲第24項に記載のプログラム。
JP2009550540A 2008-01-22 2009-01-22 無線アクセスシステムの送信機及び受信機、無線アクセスシステムの送信方法及び受信方法、並びにプログラム Active JP4883190B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009550540A JP4883190B2 (ja) 2008-01-22 2009-01-22 無線アクセスシステムの送信機及び受信機、無線アクセスシステムの送信方法及び受信方法、並びにプログラム

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008011912 2008-01-22
JP2008011912 2008-01-22
PCT/JP2009/050924 WO2009093628A1 (ja) 2008-01-22 2009-01-22 無線アクセスシステムの送信機及び受信機、無線アクセスシステムの送信方法及び受信方法、並びにプログラム
JP2009550540A JP4883190B2 (ja) 2008-01-22 2009-01-22 無線アクセスシステムの送信機及び受信機、無線アクセスシステムの送信方法及び受信方法、並びにプログラム

Publications (2)

Publication Number Publication Date
JPWO2009093628A1 JPWO2009093628A1 (ja) 2011-05-26
JP4883190B2 true JP4883190B2 (ja) 2012-02-22

Family

ID=40901134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009550540A Active JP4883190B2 (ja) 2008-01-22 2009-01-22 無線アクセスシステムの送信機及び受信機、無線アクセスシステムの送信方法及び受信方法、並びにプログラム

Country Status (6)

Country Link
US (1) US8179777B2 (ja)
EP (1) EP2247009B1 (ja)
JP (1) JP4883190B2 (ja)
KR (1) KR101036396B1 (ja)
CN (1) CN101682456B (ja)
WO (1) WO2009093628A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190045929A (ko) * 2016-09-15 2019-05-03 후아웨이 테크놀러지 컴퍼니 리미티드 모바일 프론트홀을 위한 통합 모바일 및 tdm-pon 업링크 mac 스케줄링

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8620980B1 (en) 2005-09-27 2013-12-31 Altera Corporation Programmable device with specialized multiplier blocks
US8266199B2 (en) * 2006-02-09 2012-09-11 Altera Corporation Specialized processing block for programmable logic device
US8301681B1 (en) 2006-02-09 2012-10-30 Altera Corporation Specialized processing block for programmable logic device
US8266198B2 (en) * 2006-02-09 2012-09-11 Altera Corporation Specialized processing block for programmable logic device
US8386550B1 (en) 2006-09-20 2013-02-26 Altera Corporation Method for configuring a finite impulse response filter in a programmable logic device
US8386553B1 (en) 2006-12-05 2013-02-26 Altera Corporation Large multiplier for programmable logic device
US7930336B2 (en) 2006-12-05 2011-04-19 Altera Corporation Large multiplier for programmable logic device
US8650231B1 (en) 2007-01-22 2014-02-11 Altera Corporation Configuring floating point operations in a programmable device
US8645450B1 (en) 2007-03-02 2014-02-04 Altera Corporation Multiplier-accumulator circuitry and methods
US8959137B1 (en) 2008-02-20 2015-02-17 Altera Corporation Implementing large multipliers in a programmable integrated circuit device
EP2332275B1 (en) * 2008-08-22 2013-05-08 Telefonaktiebolaget LM Ericsson (publ) Efficient zadoff-chu sequence generation
US8307023B1 (en) 2008-10-10 2012-11-06 Altera Corporation DSP block for implementing large multiplier on a programmable integrated circuit device
US8645449B1 (en) 2009-03-03 2014-02-04 Altera Corporation Combined floating point adder and subtractor
US8706790B1 (en) 2009-03-03 2014-04-22 Altera Corporation Implementing mixed-precision floating-point operations in a programmable integrated circuit device
US8468192B1 (en) 2009-03-03 2013-06-18 Altera Corporation Implementing multipliers in a programmable integrated circuit device
US8650236B1 (en) 2009-08-04 2014-02-11 Altera Corporation High-rate interpolation or decimation filter in integrated circuit device
US8396914B1 (en) 2009-09-11 2013-03-12 Altera Corporation Matrix decomposition in an integrated circuit device
US8412756B1 (en) 2009-09-11 2013-04-02 Altera Corporation Multi-operand floating point operations in a programmable integrated circuit device
JP5309221B2 (ja) * 2009-10-07 2013-10-09 株式会社エヌ・ティ・ティ・ドコモ 移動通信方法及び無線基地局
US8797994B2 (en) 2009-11-13 2014-08-05 Nec Corporation Frequency offset estimation method, communication apparatus, wireless communication system, and program
US8539016B1 (en) 2010-02-09 2013-09-17 Altera Corporation QR decomposition in an integrated circuit device
US8601044B2 (en) * 2010-03-02 2013-12-03 Altera Corporation Discrete Fourier Transform in an integrated circuit device
US8484265B1 (en) 2010-03-04 2013-07-09 Altera Corporation Angular range reduction in an integrated circuit device
US8510354B1 (en) 2010-03-12 2013-08-13 Altera Corporation Calculation of trigonometric functions in an integrated circuit device
JP5515910B2 (ja) * 2010-03-18 2014-06-11 富士通株式会社 系列生成装置、無線通信装置、系列生成方法および系列生成プログラム
US8539014B2 (en) * 2010-03-25 2013-09-17 Altera Corporation Solving linear matrices in an integrated circuit device
CN102271108B (zh) 2010-06-07 2014-04-30 中兴通讯股份有限公司 恒模序列的离散傅立叶变换的快速计算方法和装置
US8862650B2 (en) 2010-06-25 2014-10-14 Altera Corporation Calculation of trigonometric functions in an integrated circuit device
US8589463B2 (en) 2010-06-25 2013-11-19 Altera Corporation Calculation of trigonometric functions in an integrated circuit device
CN101917356A (zh) * 2010-07-19 2010-12-15 中国科学院计算技术研究所 LTE系统上行参考信号q阶ZC序列的生成方法及其系统
US8577951B1 (en) 2010-08-19 2013-11-05 Altera Corporation Matrix operations in an integrated circuit device
US8645451B2 (en) 2011-03-10 2014-02-04 Altera Corporation Double-clocked specialized processing block in an integrated circuit device
US9600278B1 (en) 2011-05-09 2017-03-21 Altera Corporation Programmable device using fixed and configurable logic to implement recursive trees
US8812576B1 (en) 2011-09-12 2014-08-19 Altera Corporation QR decomposition in an integrated circuit device
US8949298B1 (en) 2011-09-16 2015-02-03 Altera Corporation Computing floating-point polynomials in an integrated circuit device
US9053045B1 (en) 2011-09-16 2015-06-09 Altera Corporation Computing floating-point polynomials in an integrated circuit device
US8762443B1 (en) 2011-11-15 2014-06-24 Altera Corporation Matrix operations in an integrated circuit device
US8543634B1 (en) 2012-03-30 2013-09-24 Altera Corporation Specialized processing block for programmable integrated circuit device
US9098332B1 (en) 2012-06-01 2015-08-04 Altera Corporation Specialized processing block with fixed- and floating-point structures
US8996600B1 (en) 2012-08-03 2015-03-31 Altera Corporation Specialized processing block for implementing floating-point multiplier with subnormal operation support
US9207909B1 (en) 2012-11-26 2015-12-08 Altera Corporation Polynomial calculations optimized for programmable integrated circuit device structures
WO2014110714A1 (zh) * 2013-01-15 2014-07-24 华为技术有限公司 无线通信方法、用户设备和网络侧设备
US9189200B1 (en) 2013-03-14 2015-11-17 Altera Corporation Multiple-precision processing block in a programmable integrated circuit device
US9348795B1 (en) 2013-07-03 2016-05-24 Altera Corporation Programmable device using fixed and configurable logic to implement floating-point rounding
US9684488B2 (en) 2015-03-26 2017-06-20 Altera Corporation Combined adder and pre-adder for high-radix multiplier circuit
US10942706B2 (en) 2017-05-05 2021-03-09 Intel Corporation Implementation of floating-point trigonometric functions in an integrated circuit device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3507119B2 (ja) 1994-03-15 2004-03-15 キヤノン株式会社 擬似乱数生成装置とそれを用いた通信装置
JP2003099244A (ja) 2001-09-26 2003-04-04 Sony Corp 演算装置および演算方法
JP4192547B2 (ja) 2002-10-01 2008-12-10 ソニー株式会社 演算方法
JP3816450B2 (ja) 2003-02-18 2006-08-30 Kddi株式会社 送信機及び受信機
JP4265345B2 (ja) 2003-08-22 2009-05-20 日本電気株式会社 携帯電話機、インターリーブパラメータ演算装置、方法及びプログラム
JP4527067B2 (ja) 2005-03-31 2010-08-18 株式会社エヌ・ティ・ティ・ドコモ 移動局、送信方法及び移動通信システム
EP1955509A4 (en) * 2005-11-28 2011-07-06 Lg Electronics Inc METHOD AND DEVICE FOR PRODUCING AND TRANSMITTING A CODE SEQUENCE IN A WIRELESS COMMUNICATION SYSTEM
JP2008011912A (ja) 2006-07-03 2008-01-24 Matsushita Electric Ind Co Ltd 画像表示装置及び画像表示方法
JP4935993B2 (ja) * 2007-02-05 2012-05-23 日本電気株式会社 無線通信システムにおけるリファレンス信号生成方法および装置
TW200845627A (en) * 2007-03-19 2008-11-16 Interdigital Tech Corp Combined precoding vector switch and frequency switch transmit diversity for secondary synchronization channel in evolved UTRA
US8594250B2 (en) * 2008-07-25 2013-11-26 Qualcomm Incorporated Apparatus and methods for computing constant amplitude zero auto-correlation sequences

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190045929A (ko) * 2016-09-15 2019-05-03 후아웨이 테크놀러지 컴퍼니 리미티드 모바일 프론트홀을 위한 통합 모바일 및 tdm-pon 업링크 mac 스케줄링
KR102221647B1 (ko) * 2016-09-15 2021-03-02 후아웨이 테크놀러지 컴퍼니 리미티드 모바일 프론트홀을 위한 통합 모바일 및 tdm-pon 업링크 mac 스케줄링

Also Published As

Publication number Publication date
US20100098189A1 (en) 2010-04-22
WO2009093628A1 (ja) 2009-07-30
EP2247009A4 (en) 2013-06-05
EP2247009A1 (en) 2010-11-03
CN101682456B (zh) 2013-03-06
KR20100017769A (ko) 2010-02-16
JPWO2009093628A1 (ja) 2011-05-26
CN101682456A (zh) 2010-03-24
EP2247009B1 (en) 2018-10-03
KR101036396B1 (ko) 2011-05-23
US8179777B2 (en) 2012-05-15

Similar Documents

Publication Publication Date Title
JP4883190B2 (ja) 無線アクセスシステムの送信機及び受信機、無線アクセスシステムの送信方法及び受信方法、並びにプログラム
KR101246248B1 (ko) 고정 진폭 제로 자기-상관 시퀀스들을 계산하기 위한 방법들 및 장치
CN101641924B (zh) 用于有效检测的序列产生方法及采用该方法收发信号的方法
EP3605982B1 (en) Sequence-based method and apparatus for signal processing
Mansour Optimized architecture for computing Zadoff-Chu sequences with application to LTE
EP2326054A2 (en) Communication device and method
CN111727591A (zh) 基于序列的信号处理方法及信号处理装置
US20090067518A1 (en) Interpolation Method and a Related Device for Channel Estimation in Communication Systems
WO2011121044A1 (en) Fourier transform for a signal to be transmitted on a random access channel
EP4325785A2 (en) Sequence-based signal processing method and apparatus
KR20120033709A (ko) 데이터 전송률 향상을 위한 인지 무선 송신기 및 인지 무선 수신기
EP3598710A1 (en) Signal processing method and apparatus based on sequence
JP5370111B2 (ja) 無線通信装置及び無線通信方法
KR20070018663A (ko) 직교주파수분할다중 통신시스템의 신호대간섭잡음비 추정을위한 장치 및 방법
JP5712957B2 (ja) 通信機および通信方法
JP2014007597A (ja) 通信機および通信方法
de Figueiredo et al. Efficient FPGA-based implementation of a CAZAC sequence generator for 3GPP LTE
Li et al. DSP Implementation of DMRS in PUSCH within the LTE System
JP5712953B2 (ja) 通信機および通信方法
JP2016174351A (ja) 送信方法及び装置
BR102014013681A2 (pt) método e arquitetura de circuito reconfigurável para a geração de sequências zadoff-chu no domínio da frequência para sistemas lte e lte-a
JP5667013B2 (ja) 無線通信装置及び受信ウェイトの更新方法
JP5949202B2 (ja) 通信機および通信方法
Lin et al. Parallelized generation of ZC/ZC-DFT sequences in vector DSP
JP2010187193A (ja) フーリエ変換装置、受信装置、通信システム、及びフーリエ変換方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4883190

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150