JP3507119B2 - 擬似乱数生成装置とそれを用いた通信装置 - Google Patents
擬似乱数生成装置とそれを用いた通信装置Info
- Publication number
- JP3507119B2 JP3507119B2 JP04354494A JP4354494A JP3507119B2 JP 3507119 B2 JP3507119 B2 JP 3507119B2 JP 04354494 A JP04354494 A JP 04354494A JP 4354494 A JP4354494 A JP 4354494A JP 3507119 B2 JP3507119 B2 JP 3507119B2
- Authority
- JP
- Japan
- Prior art keywords
- random number
- pseudo
- bits
- predetermined
- pseudo random
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
- H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
- H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Storage Device Security (AREA)
- Complex Calculations (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、通信、特に、暗号通信
における乱数発生方法とその装置を備える通信方法とそ
の装置に関する。また、特に、モンテカルロ・シュミレ
ーション等の情報処理に用いられる疑似乱数生成方法と
その装置に関する。
における乱数発生方法とその装置を備える通信方法とそ
の装置に関する。また、特に、モンテカルロ・シュミレ
ーション等の情報処理に用いられる疑似乱数生成方法と
その装置に関する。
【０００２】
【従来の技術】近年、コンピュータネットワークを用い
た情報通信システムの急速な進展と共に、データ内容の
保護を目的とする暗号技術の重要性が高まっている。
た情報通信システムの急速な進展と共に、データ内容の
保護を目的とする暗号技術の重要性が高まっている。
【０００３】中でも、暗号通信等に用いる乱数列はある
時点までに発生された乱数列のみからその時点以後に発
生されるべき乱数列が容易にわからないことが必要であ
る。１９８３年にプレナム・プレス(PLENUM PRESS ）が
発行したアドバンセズ・イン・クリプトロジー（ADOVAN
CES IN CRYPTOLOGY ）には、この条件を満たす乱数列が
掲載されている。すなわち、乱数列を｛ｂ1 ，ｂ2 ，・
・・｝とすると、ビットｂi は、 ｂi ＝「ｘi の最下位ビット］ （ｉ＝１，２，・・・） ただし、ｘi ＝ｘi-1 2 ｍｏｄ ｎ （ｉ＝１，２，・・・） （式１） ｘ0 ：利用者が任意に与える初期整数 ｎ＝ｐ・ｑ （ｐ，ｑは素数） で与えられる。しかし、ｎを因数分解するのと同じ手間
をかければ、ｂ1 ，ｂ2，・・・，ｂi のみからｂi+1
を求めることが前記文献に示されている。よって因数分
解を困難にするためにはｎ＝ｐ・ｑを数百ビットの長さ
にする必要があり、この時ｘ2 （ｍｏｄ ｎ）の計算に
手間がかかるという問題がある。
時点までに発生された乱数列のみからその時点以後に発
生されるべき乱数列が容易にわからないことが必要であ
る。１９８３年にプレナム・プレス(PLENUM PRESS ）が
発行したアドバンセズ・イン・クリプトロジー（ADOVAN
CES IN CRYPTOLOGY ）には、この条件を満たす乱数列が
掲載されている。すなわち、乱数列を｛ｂ1 ，ｂ2 ，・
・・｝とすると、ビットｂi は、 ｂi ＝「ｘi の最下位ビット］ （ｉ＝１，２，・・・） ただし、ｘi ＝ｘi-1 2 ｍｏｄ ｎ （ｉ＝１，２，・・・） （式１） ｘ0 ：利用者が任意に与える初期整数 ｎ＝ｐ・ｑ （ｐ，ｑは素数） で与えられる。しかし、ｎを因数分解するのと同じ手間
をかければ、ｂ1 ，ｂ2，・・・，ｂi のみからｂi+1
を求めることが前記文献に示されている。よって因数分
解を困難にするためにはｎ＝ｐ・ｑを数百ビットの長さ
にする必要があり、この時ｘ2 （ｍｏｄ ｎ）の計算に
手間がかかるという問題がある。
【０００４】ところが、ｎ＝ｐ・ｑであることを利用し
て中国人の剰余定理を用いた次のような手法が知られて
いる。 ｘi ＝ａ・ｐ・ｚi ＋ｂ・ｑ・ｙi （ｍｏｄ ｎ） （式２） ただし、ｙi ＝ｙi-1 2 ｍｏｄ ｐ （式３） ｚi ＝ｚi-1 2 ｍｏｄ ｑ （式４） ｙ0 ，ｚ0 ：利用者が任意に与える初期整数 ａ・ｐ＋ｂ・ｑ＝１ （式５） 中国人の剰余定理はたとえば、昭晃堂発行「符号理論」
（宮川、岩垂、今井著）で解説されている。この中国人
の剰余定理を用いることによって（式３）、（式４）は
ｎの半分程度のビット数であるｍａｘ（ｐ，ｑ）以下の
数の四則演算で実行でき、ｎ以下の数の四則演算によっ
て実行される（式１）の演算より速いという利点を生じ
る。
て中国人の剰余定理を用いた次のような手法が知られて
いる。 ｘi ＝ａ・ｐ・ｚi ＋ｂ・ｑ・ｙi （ｍｏｄ ｎ） （式２） ただし、ｙi ＝ｙi-1 2 ｍｏｄ ｐ （式３） ｚi ＝ｚi-1 2 ｍｏｄ ｑ （式４） ｙ0 ，ｚ0 ：利用者が任意に与える初期整数 ａ・ｐ＋ｂ・ｑ＝１ （式５） 中国人の剰余定理はたとえば、昭晃堂発行「符号理論」
（宮川、岩垂、今井著）で解説されている。この中国人
の剰余定理を用いることによって（式３）、（式４）は
ｎの半分程度のビット数であるｍａｘ（ｐ，ｑ）以下の
数の四則演算で実行でき、ｎ以下の数の四則演算によっ
て実行される（式１）の演算より速いという利点を生じ
る。
【０００５】また、特開昭６１−２３９３２８には（式
２）の演算を変形した次のような手法が示されている。 ｘi ＝［ａ・（ｚi −ｙi ）（ｍｏｄ ｑ）］・ｐ＋ｙi （式６） （式６）は（式５）を式（２）に代入することによって
成立する。また、（式６）から得られるｘi は次式に示
されるようにｎ＝ｐ・ｑより小さい。 ０≦［ａ・(ｚi−ｙi) (ｍｏｄ ｑ)］・ｐ＋ｙi≦ (ｑ−１)・ｐ＋ｐ−１＝ｎ−１ （式７）
２）の演算を変形した次のような手法が示されている。 ｘi ＝［ａ・（ｚi −ｙi ）（ｍｏｄ ｑ）］・ｐ＋ｙi （式６） （式６）は（式５）を式（２）に代入することによって
成立する。また、（式６）から得られるｘi は次式に示
されるようにｎ＝ｐ・ｑより小さい。 ０≦［ａ・(ｚi−ｙi) (ｍｏｄ ｑ)］・ｐ＋ｙi≦ (ｑ−１)・ｐ＋ｐ−１＝ｎ−１ （式７）
【解決しようとしている課題】しかしながら、（式６）
もｍａｘ（ｐ，ｑ）以下の数を入力とした四則演算でよ
いことが特開昭６１−２３９３２８に示されているが、
ｎは数百ビット程度の整数であるのでｍａｘ（ｐ，ｑ）
以下の数であっても、大きな整数の演算を必要とし、演
算時間が大きく、処理回路規模が大きいという問題があ
った。
もｍａｘ（ｐ，ｑ）以下の数を入力とした四則演算でよ
いことが特開昭６１−２３９３２８に示されているが、
ｎは数百ビット程度の整数であるのでｍａｘ（ｐ，ｑ）
以下の数であっても、大きな整数の演算を必要とし、演
算時間が大きく、処理回路規模が大きいという問題があ
った。
【０００６】本発明は上記従来例に鑑みてなされたもの
で、高速に暗号/復号化処理を行うことができる通信方
法とその装置を提供することを目的とする。
で、高速に暗号/復号化処理を行うことができる通信方
法とその装置を提供することを目的とする。
【０００７】また、高速に疑似乱数列を生成できる疑似
乱数生成方法とその装置を提供することを目的とする。
乱数生成方法とその装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めの本発明の一態様による擬似乱数生成装置は以下の構
成を備える。すなわち、所定の初期値ｙ0と、所定の素
数ｐと、所定の多項式ｆとに基づく漸化式“ｙi=ｆ(ｙ
i-1) mod p;(i=1,2,...,n-1)”を演算して、ｙi(i=0,1,
2,...,n)を出力する第１の漸化式演算手段と、所定の初
期値ｚ0と、所定の素数ｑと、前記所定の多項式ｆとに
基づく漸化式“ｚi=ｆ(ｚi-1) mod q;(i=1,2,...,n-
1)”を演算して、ｚi(i=0,1,2,...,n)を出力する第２の
漸化式演算手段と、所定の係数ａと前記所定の素数ｑと
前記第１及び第２の漸化式演算手段の出力ｙi、ｚiとに
基づく剰余式“ｍi=ａ・(ｚi-ｙi) mod q”(i=0,1,
2,...,n)を演算する剰余演算手段と、u を u ≦ log 2 (p ・ q)
なる整数として、前記剰余演算手段の出力ｍiの最下位
からuビットと、前記所定の素数ｐの最下位からuビット
とを乗算し、その乗算結果に前記第１の漸化式演算手段
の出力ｙiの最下位からuビットを加算し、その加算結果
の最下位からuビットをｉ番目の疑似乱数Ｘiとして出力
する疑似乱数生成手段とを備える。
めの本発明の一態様による擬似乱数生成装置は以下の構
成を備える。すなわち、所定の初期値ｙ0と、所定の素
数ｐと、所定の多項式ｆとに基づく漸化式“ｙi=ｆ(ｙ
i-1) mod p;(i=1,2,...,n-1)”を演算して、ｙi(i=0,1,
2,...,n)を出力する第１の漸化式演算手段と、所定の初
期値ｚ0と、所定の素数ｑと、前記所定の多項式ｆとに
基づく漸化式“ｚi=ｆ(ｚi-1) mod q;(i=1,2,...,n-
1)”を演算して、ｚi(i=0,1,2,...,n)を出力する第２の
漸化式演算手段と、所定の係数ａと前記所定の素数ｑと
前記第１及び第２の漸化式演算手段の出力ｙi、ｚiとに
基づく剰余式“ｍi=ａ・(ｚi-ｙi) mod q”(i=0,1,
2,...,n)を演算する剰余演算手段と、u を u ≦ log 2 (p ・ q)
なる整数として、前記剰余演算手段の出力ｍiの最下位
からuビットと、前記所定の素数ｐの最下位からuビット
とを乗算し、その乗算結果に前記第１の漸化式演算手段
の出力ｙiの最下位からuビットを加算し、その加算結果
の最下位からuビットをｉ番目の疑似乱数Ｘiとして出力
する疑似乱数生成手段とを備える。
【０００９】また、上記の目的を達成するための本発明
の他の態様による通信装置は以下の構成を備える。すな
わち、上記疑似乱数生成装置と、前記疑似乱数生成装置
で生成された疑似乱数Ｘi(i=0,1,2,...,n)に基づいて、
平文から暗号文を生成する暗号生成手段と、前記暗号文
を送信する送信手段とを備える。
の他の態様による通信装置は以下の構成を備える。すな
わち、上記疑似乱数生成装置と、前記疑似乱数生成装置
で生成された疑似乱数Ｘi(i=0,1,2,...,n)に基づいて、
平文から暗号文を生成する暗号生成手段と、前記暗号文
を送信する送信手段とを備える。
【００１０】更に、上記の目的を達成するための本発明
の他の態様による通信装置は以下の構成を備える。すな
わち、上記疑似乱数生成装置と、暗号文を受信する受信
手段と、前記疑似乱数生成装置で生成された疑似乱数Ｘi
(i=0,1,2,...,n)に基づいて、前記受信手段により受信
した暗号文を平文に復号する復号手段とを備える。
の他の態様による通信装置は以下の構成を備える。すな
わち、上記疑似乱数生成装置と、暗号文を受信する受信
手段と、前記疑似乱数生成装置で生成された疑似乱数Ｘi
(i=0,1,2,...,n)に基づいて、前記受信手段により受信
した暗号文を平文に復号する復号手段とを備える。
【００１１】
【００１２】
【００１３】
【００１４】
【作用】上記擬似乱数発生装置或いは擬似乱数発生方法
によれば、所定の初期値ｙ0と、所定の素数ｐと、所定
の多項式ｆとに基づく漸化式“ｙi=ｆ(ｙi-1)mod p;(i=
1,2,...,n-1)”が演算され、ｙi(i=0,1,2,...,n)が出力
される。また、所定の初期値ｚ0と、所定の素数ｑと、
前記所定の多項式ｆとに基づく漸化式“ｚi=ｆ(ｚi-1)m
od q;(i=1,2,...,n-1)”が演算され、ｚi(i=0,1,2,...,
n)が出力される。更に、所定の係数ａと、上記所定の素
数ｑと、上記漸化式の演算による出力ｙi、ｚiとに基づ
く剰余式“ｍi=ａ・(ｚi-ｙi)mod q”(i=0,1,2,...,n)
が演算される。そして、u を u ≦ log 2 (p ・ q) なる整数とし
て、この剰余式の出力ｍiの最下位からuビットと、上記
所定の素数ｐの最下位からuビットとを乗算し、その乗
算結果に上記漸化式の演算による出力ｙiの最下位からu
ビットを加算し、得られた加算結果の最下位からuビッ
トがｉ番目の疑似乱数Ｘiとして出力される。
によれば、所定の初期値ｙ0と、所定の素数ｐと、所定
の多項式ｆとに基づく漸化式“ｙi=ｆ(ｙi-1)mod p;(i=
1,2,...,n-1)”が演算され、ｙi(i=0,1,2,...,n)が出力
される。また、所定の初期値ｚ0と、所定の素数ｑと、
前記所定の多項式ｆとに基づく漸化式“ｚi=ｆ(ｚi-1)m
od q;(i=1,2,...,n-1)”が演算され、ｚi(i=0,1,2,...,
n)が出力される。更に、所定の係数ａと、上記所定の素
数ｑと、上記漸化式の演算による出力ｙi、ｚiとに基づ
く剰余式“ｍi=ａ・(ｚi-ｙi)mod q”(i=0,1,2,...,n)
が演算される。そして、u を u ≦ log 2 (p ・ q) なる整数とし
て、この剰余式の出力ｍiの最下位からuビットと、上記
所定の素数ｐの最下位からuビットとを乗算し、その乗
算結果に上記漸化式の演算による出力ｙiの最下位からu
ビットを加算し、得られた加算結果の最下位からuビッ
トがｉ番目の疑似乱数Ｘiとして出力される。
【００１５】 また、上記の通信装置によれば、上述の
疑似乱数生成装置によって生成された疑似乱数Ｘi(i=0,
1,2,...,n)に基づいて、平文から暗号文が生成され、こ
の生成された暗号文が送信される。
疑似乱数生成装置によって生成された疑似乱数Ｘi(i=0,
1,2,...,n)に基づいて、平文から暗号文が生成され、こ
の生成された暗号文が送信される。
【００１６】 更に、上記の他の通信装置によれば、暗
号文を受信し、上記の疑似乱数生成装置によって生成さ
れた疑似乱数Ｘi(i=0,1,2,...,n)に基づいて、受信した
暗号文が平文に復号される。
号文を受信し、上記の疑似乱数生成装置によって生成さ
れた疑似乱数Ｘi(i=0,1,2,...,n)に基づいて、受信した
暗号文が平文に復号される。
【００１７】
【００１８】
【００１９】
【００２０】
［本発明の概要］本発明に係る実施例では、上述の問題
点を除去するために、ｍａｘ（ｐ，ｑ）よりも十分小さ
な演算で乱数列ｂi（ｉ＝１，２，・・・）を求める高
速演算方法とその装置と、それら高速演算方法とその装
置を用いて、暗号通信処理を高速に行う通信方法とその
装置を提供する。
点を除去するために、ｍａｘ（ｐ，ｑ）よりも十分小さ
な演算で乱数列ｂi（ｉ＝１，２，・・・）を求める高
速演算方法とその装置と、それら高速演算方法とその装
置を用いて、暗号通信処理を高速に行う通信方法とその
装置を提供する。
【００２１】求める乱数列ｂi（ｉ＝１，２，・・・）
は、前述したようにｘi の最下位ビットである。（式
１）によってｘiを計算する場合、ｘiは次のｘi+1を演
算するために全ビット必要であるが、（式２）または
（式６）によってｘi を演算する場合、ｘi はｘi+1 の
演算には関係しない。但し、ｘi+1 を生成するｙi+1，
ｚi +1を計算するためにｙi，ｚi は全ビットが必要であ
る。よって、（式２）または（式６）の演算はｘiの全
ビットに対して行う必要がなく、次のように最下位ビッ
トの演算を行うだけでよい。 ｂi ＝ｃ・ｄ＋ｅ （式８） ただし、ｃ: ｍ＝[ａ・(ｚi-ｙi) (ｍｏｄ ｑ)]の最下位
ビット ｄ: ｐの最下位ビット ｅ: ｙiの最下位ビット ＋: 排他的論理和演算子 また、最下位ビットだけでなくｌｏｇ2 ｎビット程度の
下位ビットであれば、乱数列ｂi の安全性は変わらない
ことが知られている。この場合、ｃ，ｄ，ｅは最下位ビ
ットではなく複数ビットとることができるが、ｍａｘ
（ｐ，ｑ）に比べれば十分小さな演算でよいことは明ら
かである。 ［第１の実施例］図１に、本発明の第１の実施例である
疑似乱数列発生装置（１０）の構成を示す。疑似乱数列
発生装置（１０）は、基本的に（式８）の演算を行う。
は、前述したようにｘi の最下位ビットである。（式
１）によってｘiを計算する場合、ｘiは次のｘi+1を演
算するために全ビット必要であるが、（式２）または
（式６）によってｘi を演算する場合、ｘi はｘi+1 の
演算には関係しない。但し、ｘi+1 を生成するｙi+1，
ｚi +1を計算するためにｙi，ｚi は全ビットが必要であ
る。よって、（式２）または（式６）の演算はｘiの全
ビットに対して行う必要がなく、次のように最下位ビッ
トの演算を行うだけでよい。 ｂi ＝ｃ・ｄ＋ｅ （式８） ただし、ｃ: ｍ＝[ａ・(ｚi-ｙi) (ｍｏｄ ｑ)]の最下位
ビット ｄ: ｐの最下位ビット ｅ: ｙiの最下位ビット ＋: 排他的論理和演算子 また、最下位ビットだけでなくｌｏｇ2 ｎビット程度の
下位ビットであれば、乱数列ｂi の安全性は変わらない
ことが知られている。この場合、ｃ，ｄ，ｅは最下位ビ
ットではなく複数ビットとることができるが、ｍａｘ
（ｐ，ｑ）に比べれば十分小さな演算でよいことは明ら
かである。 ［第１の実施例］図１に、本発明の第１の実施例である
疑似乱数列発生装置（１０）の構成を示す。疑似乱数列
発生装置（１０）は、基本的に（式８）の演算を行う。
【００２２】図１において、Ｓ１、Ｓ２はセレクタ、Ｒ
１、Ｒ２はレジスタを示し、セレクタＳ１、Ｓ２はそれ
ぞれ初期状態において与えられるｙ0 ，ｚ0 を各々選択
し、レジスタＲ１、Ｒ２にそれぞれ格納する。初期状態
以降は後述する２乗剰余回路Ｑ１、Ｑ２の出力をそれぞ
れのレジスタＲ１、Ｒ２に格納する。２乗剰余回路Ｑ
１、Ｑ２は、各々前述した素数ｐ，ｑを用いて、レジス
タＲが記憶している整数ｙi-1，ｚi-1 に対して、 ｙi ＝ｙi-1 2 （ｍｏｄ ｐ），ｚi ＝ｚi-1 2 （ｍｏｄ
ｑ） を計算する。さらに、図１におけるSub1は減算回路、Ｍ
１は剰余乗算回路を表し、減算回路Sub1で入力ｙi ，ｚ
i からｚi−ｙi を計算し、剰余乗算回路Ｍ１で、 ｍ＝ａ・（ｚi−ｙi） （ｍｏｄ ｑ） の演算を行う。この時、剰余乗算回路Ｍ１からの出力
は、全ビットではなくｍの最下位ビットｃだけでよい。
図１において、ＡＮＤ１は１ビットの論理積演算回路、
ＥＸＯＲ１は１ビットの排他的論理和演算回路を表す。
論理積演算回路ＡＮＤ１では、ｍの最下位ビットｃと、
ｐの最下位ビットｄの論理積をとり、排他的論理和演算
回路ＥＸＯＲ１において、その結果出力とｙi の最下位
ビットｅとの排他的論理和演算をとり、その演算結果を
乱数ｂi として出力する。 [第２の実施例]図２は、本発明の第２の実施例である疑
似乱数列発生装置（２０）の構成を示す。疑似乱数列発
生装置（２０）は、基本的に（式８）の演算を行う。
１、Ｒ２はレジスタを示し、セレクタＳ１、Ｓ２はそれ
ぞれ初期状態において与えられるｙ0 ，ｚ0 を各々選択
し、レジスタＲ１、Ｒ２にそれぞれ格納する。初期状態
以降は後述する２乗剰余回路Ｑ１、Ｑ２の出力をそれぞ
れのレジスタＲ１、Ｒ２に格納する。２乗剰余回路Ｑ
１、Ｑ２は、各々前述した素数ｐ，ｑを用いて、レジス
タＲが記憶している整数ｙi-1，ｚi-1 に対して、 ｙi ＝ｙi-1 2 （ｍｏｄ ｐ），ｚi ＝ｚi-1 2 （ｍｏｄ
ｑ） を計算する。さらに、図１におけるSub1は減算回路、Ｍ
１は剰余乗算回路を表し、減算回路Sub1で入力ｙi ，ｚ
i からｚi−ｙi を計算し、剰余乗算回路Ｍ１で、 ｍ＝ａ・（ｚi−ｙi） （ｍｏｄ ｑ） の演算を行う。この時、剰余乗算回路Ｍ１からの出力
は、全ビットではなくｍの最下位ビットｃだけでよい。
図１において、ＡＮＤ１は１ビットの論理積演算回路、
ＥＸＯＲ１は１ビットの排他的論理和演算回路を表す。
論理積演算回路ＡＮＤ１では、ｍの最下位ビットｃと、
ｐの最下位ビットｄの論理積をとり、排他的論理和演算
回路ＥＸＯＲ１において、その結果出力とｙi の最下位
ビットｅとの排他的論理和演算をとり、その演算結果を
乱数ｂi として出力する。 [第２の実施例]図２は、本発明の第２の実施例である疑
似乱数列発生装置（２０）の構成を示す。疑似乱数列発
生装置（２０）は、基本的に（式８）の演算を行う。
【００２３】図２において、セレクタＳ３、Ｓ４はま
ず、初期状態において各々与えられるｙ0，ｚ0を選択
し、初期状態以降においては、他方の入力を各々選択し
て、レジスタＲ３、Ｒ４にそれぞれ格納する。２乗剰余
回路Ｑ３は、入力される値を２乗して、ｐまたはｑで割
った余りを出力する。ｐとｑを用いる順序は次の通りで
ある。最初はｐを用い、次はｑを用い、以下交互に入力
を切り換えて、２乗剰余回路Ｑ３に入力させる。減算回
路Sub2以降の処理は、２乗剰余回路Ｑ３がｐを用いた時
点でのみ動作させる。これは、この時点の直前に各々の
レジスタＲ３、Ｒ４にｙi とｚi が格納されているから
である。減算回路Sub2以降の処理は第１の実施例の場合
と同様である。即ち、Sub2は減算回路、Ｍ２は剰余乗算
回路を表し、減算回路Sub2で入力ｙi ，ｚi からｚi−
ｙi を計算し、剰余乗算回路Ｍ２で、ｍ＝ａ・（ｚi−
ｙi） （ｍｏｄ ｑ）の演算を行う。この時、剰余乗算
回路Ｍ２からの出力は、全ビットではなくｍの最下位ビ
ットｃだけでよい。ＡＮＤ２は１ビットの論理積演算回
路、ＥＸＯＲ２は１ビットの排他的論理和演算回路を表
す。論理積演算回路ＡＮＤ２では、ｍの最下位ビットｃ
と、ｐの最下位ビットｄの論理積をとり、排他的論理和
演算回路ＥＸＯＲ２において、その結果出力とｙi の最
下位ビットｅとの排他的論理和演算をとり、その演算結
果を乱数ｂi として出力する。 ［第３の実施例］ｂi はｘi の最下位ビットだけでなく
ても、ｌｏｇ2 ｎビット程度であれば複数ビットとって
も乱数ｂi の安全性は低下しないことが知られている。
よって、ｘi の最下位からｕビットをとるとすると、
（式８）は次のようになる。 ｂi ＝ｃ・ｄ＋ｅ （式８”） ただし、ｃ: ｍ=[ａ・(ｚi−ｙi) (ｍｏｄ ｑ)]の最下位
からｕビットの値 ｄ: ｐの最下位からｕビットの値 ｅ: ｙi の最下位からｕビットの値 ＋: 論理加算演算子 よって、（式８"）は複数ビットの演算となるが、ｍａ
ｘ（ｐ，ｑ）に比べれば十分小さな演算でよいことは明
らかである。
ず、初期状態において各々与えられるｙ0，ｚ0を選択
し、初期状態以降においては、他方の入力を各々選択し
て、レジスタＲ３、Ｒ４にそれぞれ格納する。２乗剰余
回路Ｑ３は、入力される値を２乗して、ｐまたはｑで割
った余りを出力する。ｐとｑを用いる順序は次の通りで
ある。最初はｐを用い、次はｑを用い、以下交互に入力
を切り換えて、２乗剰余回路Ｑ３に入力させる。減算回
路Sub2以降の処理は、２乗剰余回路Ｑ３がｐを用いた時
点でのみ動作させる。これは、この時点の直前に各々の
レジスタＲ３、Ｒ４にｙi とｚi が格納されているから
である。減算回路Sub2以降の処理は第１の実施例の場合
と同様である。即ち、Sub2は減算回路、Ｍ２は剰余乗算
回路を表し、減算回路Sub2で入力ｙi ，ｚi からｚi−
ｙi を計算し、剰余乗算回路Ｍ２で、ｍ＝ａ・（ｚi−
ｙi） （ｍｏｄ ｑ）の演算を行う。この時、剰余乗算
回路Ｍ２からの出力は、全ビットではなくｍの最下位ビ
ットｃだけでよい。ＡＮＤ２は１ビットの論理積演算回
路、ＥＸＯＲ２は１ビットの排他的論理和演算回路を表
す。論理積演算回路ＡＮＤ２では、ｍの最下位ビットｃ
と、ｐの最下位ビットｄの論理積をとり、排他的論理和
演算回路ＥＸＯＲ２において、その結果出力とｙi の最
下位ビットｅとの排他的論理和演算をとり、その演算結
果を乱数ｂi として出力する。 ［第３の実施例］ｂi はｘi の最下位ビットだけでなく
ても、ｌｏｇ2 ｎビット程度であれば複数ビットとって
も乱数ｂi の安全性は低下しないことが知られている。
よって、ｘi の最下位からｕビットをとるとすると、
（式８）は次のようになる。 ｂi ＝ｃ・ｄ＋ｅ （式８”） ただし、ｃ: ｍ=[ａ・(ｚi−ｙi) (ｍｏｄ ｑ)]の最下位
からｕビットの値 ｄ: ｐの最下位からｕビットの値 ｅ: ｙi の最下位からｕビットの値 ＋: 論理加算演算子 よって、（式８"）は複数ビットの演算となるが、ｍａ
ｘ（ｐ，ｑ）に比べれば十分小さな演算でよいことは明
らかである。
【００２４】第３の実施例の疑似乱数列発生装置は、図
１を用いて説明した第１の実施例において、基本的に、
簡単な演算ビットの拡張を行うことにより実現できる。
１を用いて説明した第１の実施例において、基本的に、
簡単な演算ビットの拡張を行うことにより実現できる。
【００２５】図３は、第３の実施例の疑似乱数列発生装
置（３０）の構成を示す。図１と比較するとわかるが、
減算回路Sub1までの構成は同じであり、減算回路Sub1以
降の回路構成が異なる。以後、異なる部分に絞って説明
することにする。
置（３０）の構成を示す。図１と比較するとわかるが、
減算回路Sub1までの構成は同じであり、減算回路Sub1以
降の回路構成が異なる。以後、異なる部分に絞って説明
することにする。
【００２６】図３の減算回路Sub1から出力された"ｚi−
ｙi"の計算値の出力とｑとａとを、剰余乗算回路Ｍ３が
入力する。そして、剰余乗算回路Ｍ３では、 ｍ＝ａ・（ｚi−ｙi） （ｍｏｄ ｑ） の演算を行った後、演算結果のｍの最下位ビットからｕ
ビットを抽出して、乗算回路ＭＵＬ１に入力させる。乗
算回路ＭＵＬ１では、ｐの最下位ビットからｕビットで
ある"ｄ"も同時に入力して、(ｕビット)ｘ(ｕビット)の
乗算を行い、その乗算結果の下位ｕビットを、加算器Ａ
ＤＤ１に入力させる。加算器ＡＤＤ１では、ｅを同時に
入力して、入力した乗算結果の下位ｕビット値との加算
を行う。そして、その結果の最下位ビットを乱数ｂi と
して出力する。 ［第４の実施例］第４の実施例の疑似乱数列発生装置
は、図２を用いて説明した第２の実施例において、基本
的に、簡単な演算ビットの拡張を行うことにより実現で
きる。
ｙi"の計算値の出力とｑとａとを、剰余乗算回路Ｍ３が
入力する。そして、剰余乗算回路Ｍ３では、 ｍ＝ａ・（ｚi−ｙi） （ｍｏｄ ｑ） の演算を行った後、演算結果のｍの最下位ビットからｕ
ビットを抽出して、乗算回路ＭＵＬ１に入力させる。乗
算回路ＭＵＬ１では、ｐの最下位ビットからｕビットで
ある"ｄ"も同時に入力して、(ｕビット)ｘ(ｕビット)の
乗算を行い、その乗算結果の下位ｕビットを、加算器Ａ
ＤＤ１に入力させる。加算器ＡＤＤ１では、ｅを同時に
入力して、入力した乗算結果の下位ｕビット値との加算
を行う。そして、その結果の最下位ビットを乱数ｂi と
して出力する。 ［第４の実施例］第４の実施例の疑似乱数列発生装置
は、図２を用いて説明した第２の実施例において、基本
的に、簡単な演算ビットの拡張を行うことにより実現で
きる。
【００２７】図４は、第４の実施例の疑似乱数列発生装
置（４０）の構成を示す。図２と比較するとわかるが、
減算回路Sub2までの構成は同じであり、減算回路Sub2以
降の回路構成が異なる。以後、異なる部分に絞って説明
することにする。
置（４０）の構成を示す。図２と比較するとわかるが、
減算回路Sub2までの構成は同じであり、減算回路Sub2以
降の回路構成が異なる。以後、異なる部分に絞って説明
することにする。
【００２８】図４の減算回路Sub2から出力された"ｚi−
ｙi"の計算値の出力とｑとａとを、剰余乗算回路Ｍ３が
入力する。そして、剰余乗算回路Ｍ３では、 ｍ＝ａ・（ｚi−ｙi） （ｍｏｄ ｑ） の演算を行った後、演算結果のｍの最下位ビットからｕ
ビットを抽出して、乗算回路ＭＵＬ１に入力させる。乗
算回路ＭＵＬ１では、ｐの最下位ビットからｕビットで
ある"ｄ"も同時に入力して、(ｕビット)ｘ(ｕビット)の
乗算を行い、その乗算結果の下位ｕビットを、加算器Ａ
ＤＤ１に入力させる。加算器ＡＤＤ１では、ｅを同時に
入力して、入力した乗算結果の下位ｕビット値との加算
を行う。そして、その結果の最下位ビットを乱数ｂi と
して出力する。 [第５の実施例]尚、以上の実施例においてｐとｑを交換
しても出力は全く同じである。
ｙi"の計算値の出力とｑとａとを、剰余乗算回路Ｍ３が
入力する。そして、剰余乗算回路Ｍ３では、 ｍ＝ａ・（ｚi−ｙi） （ｍｏｄ ｑ） の演算を行った後、演算結果のｍの最下位ビットからｕ
ビットを抽出して、乗算回路ＭＵＬ１に入力させる。乗
算回路ＭＵＬ１では、ｐの最下位ビットからｕビットで
ある"ｄ"も同時に入力して、(ｕビット)ｘ(ｕビット)の
乗算を行い、その乗算結果の下位ｕビットを、加算器Ａ
ＤＤ１に入力させる。加算器ＡＤＤ１では、ｅを同時に
入力して、入力した乗算結果の下位ｕビット値との加算
を行う。そして、その結果の最下位ビットを乱数ｂi と
して出力する。 [第５の実施例]尚、以上の実施例においてｐとｑを交換
しても出力は全く同じである。
【００２９】また、以上の実施例においてはｙi ＝ｙ
i-1 2なる多項式を用いて乱数を発生する例について述べ
たが、これはｙi ＝ｙi-1 2のみに限る必要はなく、ｙi
＝ｆ（ｙi-1 ）なる形の多項式でもよいことは言うまで
もない。
i-1 2なる多項式を用いて乱数を発生する例について述べ
たが、これはｙi ＝ｙi-1 2のみに限る必要はなく、ｙi
＝ｆ（ｙi-1 ）なる形の多項式でもよいことは言うまで
もない。
【００３０】また、以上の実施例においては、（式８）
（式８"）に基づいて、疑似乱数列を高速に生成する回
路構成について述べたが、従来技術に比べ、本発明に係
る実施例によれば、（式８）、（式８"）は、ｍａｘ
（ｐ，ｑ）に比べ十分小さな整数の演算で実行できるこ
とを示しており、これらの演算は、ＣＰＵ等を用いたソ
フトウエアの実行によっても容易に実現できることは言
うまでもない。
（式８"）に基づいて、疑似乱数列を高速に生成する回
路構成について述べたが、従来技術に比べ、本発明に係
る実施例によれば、（式８）、（式８"）は、ｍａｘ
（ｐ，ｑ）に比べ十分小さな整数の演算で実行できるこ
とを示しており、これらの演算は、ＣＰＵ等を用いたソ
フトウエアの実行によっても容易に実現できることは言
うまでもない。
【００３１】例えば、ｎが５１２ビットの整数である場
合、ｕは、"ｌｏｇ2 ｎ"、即ち、９ビット程度でよい。
合、ｕは、"ｌｏｇ2 ｎ"、即ち、９ビット程度でよい。
【００３２】また、例えば、電子情報通信学会発行の
「現代暗号理論」（池野信一、小山謙二著）に示されて
いるようなＲＳＡ暗号処理に中国人の剰余定理を用いる
などして情報の一部分を秘匿した暗号通信を行う場合に
も、本発明による一実施例を応用して、必要な部分のみ
の演算によって計算量を大幅に削減できることは明らか
である。 ［第６の実施例］以上、疑似乱数生成処理を高速に実行
する疑似乱数生成方法とその装置について焦点をあてて
説明してきたが、第６の実施例では、それら疑似乱数生
成方法とその装置を備える通信装置（１１２０）の一例
を図５を用いて説明する。
「現代暗号理論」（池野信一、小山謙二著）に示されて
いるようなＲＳＡ暗号処理に中国人の剰余定理を用いる
などして情報の一部分を秘匿した暗号通信を行う場合に
も、本発明による一実施例を応用して、必要な部分のみ
の演算によって計算量を大幅に削減できることは明らか
である。 ［第６の実施例］以上、疑似乱数生成処理を高速に実行
する疑似乱数生成方法とその装置について焦点をあてて
説明してきたが、第６の実施例では、それら疑似乱数生
成方法とその装置を備える通信装置（１１２０）の一例
を図５を用いて説明する。
【００３３】また、図６は、第６の実施例の通信装置
（１１２０）による、ｎ対ｎの通信システム（３０２）
の構成を示す。図６における結線（３０１）は、ローカ
ルエリアネットワーク（ＬＡＮ）のような局所的な通信
網、または電話回線のような大域的な通信網を表す。ま
た、Ａ〜Ｚは、各通信装置（１１２０）の利用者を意味
する。これらの通信機または端末を用いる利用者は本発
明の一実施例の疑似乱数生成処理方法とその装置を用い
て前述した疑似乱数生成処理をはじめとする種々の演算
を行い、他の利用者と通信を行うことができる。
（１１２０）による、ｎ対ｎの通信システム（３０２）
の構成を示す。図６における結線（３０１）は、ローカ
ルエリアネットワーク（ＬＡＮ）のような局所的な通信
網、または電話回線のような大域的な通信網を表す。ま
た、Ａ〜Ｚは、各通信装置（１１２０）の利用者を意味
する。これらの通信機または端末を用いる利用者は本発
明の一実施例の疑似乱数生成処理方法とその装置を用い
て前述した疑似乱数生成処理をはじめとする種々の演算
を行い、他の利用者と通信を行うことができる。
【００３４】図５に戻って、第６の実施例の通信装置
（１１２０）の構成を説明する。
（１１２０）の構成を説明する。
【００３５】ＣＰＵ（１１２１）は、通信装置（１１２
０）全体の制御を行う。その制御プログラムは、予めＲ
ＯＭ（１１２４）に格納されており、ＣＰＵ（１１２
１）はこの制御プログラムを実行する。キーボード（１
１２２）は、通信装置（１１２０）に対するコマンドや
データを入力する入力端末である。ＲＡＭ（１１２３）
は、ＣＰＵ（１１２１）が各種処理を実行するための作
業データや、通信データを格納する。モニタ（１１２
５）は、通信装置（１１２０）での各種処理結果、通信
データ、キーボード（１１２２）からの入力コマンド等
を表示する。暗号部（１１２７）は、ＲＡＭ（１１２
３）に格納されている通信データの暗号処理を行い、通
信線（１１２９）に対して符号データを出力する。復号
部（１１２６）は、外部の通信装置からから通信線（１
１２８）を介して伝送された暗号データを復号し、ＲＡ
Ｍ（１１２３）へ格納させる。２００は、図１〜図４で
説明した疑似乱数生成回路のいずれか１つであり、例え
ば、暗号部（１１２７）や復号部（１１２６）からのリ
クエストに基づいて、暗号鍵としての乱数列を生成す
る。復号部（１１２６）は、入力した暗号データの復号
化処理に必要な、暗号鍵としての乱数列の生成を疑似乱
数生成回路（２００）に依頼し、生成された乱数列を入
力する。そして、その乱数列を復号鍵として、入力した
暗号データを復号化処理して平文を生成する。一方、暗
号部（１１２７）は、通信データの暗号化処理を行う
時、暗号鍵としての乱数列の生成処理を疑似乱数生成回
路（２００）に依頼し、生成された乱数列を入力する。
そして、その乱数列を暗号鍵として、平文である通信デ
ータを暗号化処理して暗号文を生成する。
０）全体の制御を行う。その制御プログラムは、予めＲ
ＯＭ（１１２４）に格納されており、ＣＰＵ（１１２
１）はこの制御プログラムを実行する。キーボード（１
１２２）は、通信装置（１１２０）に対するコマンドや
データを入力する入力端末である。ＲＡＭ（１１２３）
は、ＣＰＵ（１１２１）が各種処理を実行するための作
業データや、通信データを格納する。モニタ（１１２
５）は、通信装置（１１２０）での各種処理結果、通信
データ、キーボード（１１２２）からの入力コマンド等
を表示する。暗号部（１１２７）は、ＲＡＭ（１１２
３）に格納されている通信データの暗号処理を行い、通
信線（１１２９）に対して符号データを出力する。復号
部（１１２６）は、外部の通信装置からから通信線（１
１２８）を介して伝送された暗号データを復号し、ＲＡ
Ｍ（１１２３）へ格納させる。２００は、図１〜図４で
説明した疑似乱数生成回路のいずれか１つであり、例え
ば、暗号部（１１２７）や復号部（１１２６）からのリ
クエストに基づいて、暗号鍵としての乱数列を生成す
る。復号部（１１２６）は、入力した暗号データの復号
化処理に必要な、暗号鍵としての乱数列の生成を疑似乱
数生成回路（２００）に依頼し、生成された乱数列を入
力する。そして、その乱数列を復号鍵として、入力した
暗号データを復号化処理して平文を生成する。一方、暗
号部（１１２７）は、通信データの暗号化処理を行う
時、暗号鍵としての乱数列の生成処理を疑似乱数生成回
路（２００）に依頼し、生成された乱数列を入力する。
そして、その乱数列を暗号鍵として、平文である通信デ
ータを暗号化処理して暗号文を生成する。
【００３６】以上説明したように、暗号化処理／復号処
理を行う際、本実施例の疑似乱数生成処理方法とその装
置を用いることで、暗号化処理／復号処理を高速に実行
でき、ひいては通信処理全体の処理能力をあげることが
できる。
理を行う際、本実施例の疑似乱数生成処理方法とその装
置を用いることで、暗号化処理／復号処理を高速に実行
でき、ひいては通信処理全体の処理能力をあげることが
できる。
【００３７】尚、第６の実施例では、通信装置間での暗
号化/復号化処理について説明したが、これは、通信装
置と記録媒体間での暗号化/復号化処理についても同様
に処理できる。記録媒体としては、例えばハードデイス
クやフロッピーデイスク等のような磁気記録媒体でもよ
い。この場合、記録媒体へのアクセス装置が通信装置に
相当する。
号化/復号化処理について説明したが、これは、通信装
置と記録媒体間での暗号化/復号化処理についても同様
に処理できる。記録媒体としては、例えばハードデイス
クやフロッピーデイスク等のような磁気記録媒体でもよ
い。この場合、記録媒体へのアクセス装置が通信装置に
相当する。
【００３８】尚、本発明は、複数の機器から構成される
システムに適用しても、１つの機器から成る装置に適用
しても良い。また、本発明はシステム或は装置にプログ
ラムを供給することによって達成される場合にも適用で
きることは言うまでもない。
システムに適用しても、１つの機器から成る装置に適用
しても良い。また、本発明はシステム或は装置にプログ
ラムを供給することによって達成される場合にも適用で
きることは言うまでもない。
【００３９】尚、以上通信方法とその装置に関して説明
してきたが、本実施例の疑似乱数生成方法とその装置
は、情報処理装置での処理、特に、モンテカルロ・シュ
ミレーション等の情報処理にも用いることができること
は言うまでもない。
してきたが、本実施例の疑似乱数生成方法とその装置
は、情報処理装置での処理、特に、モンテカルロ・シュ
ミレーション等の情報処理にも用いることができること
は言うまでもない。
【００４０】
【発明の効果】高速にデータの暗号化/復号化処理を行
うことができる。
うことができる。
【００４１】また、高速に疑似乱数列を生成できる。
【００４２】
【図１】第１の実施例である疑似乱数生成回路の構成を
説明する図である。
説明する図である。
【図２】第２の実施例である疑似乱数生成回路の構成を
説明する図である。
説明する図である。
【図３】第３の実施例である疑似乱数生成回路の構成を
説明する図である。
説明する図である。
【図４】第４の実施例である疑似乱数生成回路の構成を
説明する図である。
説明する図である。
【図５】第６の実施例である通信装置の構成を説明する
図である。
図である。
【図６】第６の実施例である通信装置ののネットワーク
接続構成を説明する図である。
接続構成を説明する図である。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G09C 1/00 650
H04L 9/22
Claims (5)
- 【請求項１】 所定の初期値ｙ0と、所定の素数ｐと、
所定の多項式ｆとに基づく漸化式“ｙi=ｆ(ｙi-1) mod
p;(i=1,2,...,n-1)”を演算して、ｙi(i=0,1,2,...,n)
を出力する第１の漸化式演算手段と、 所定の初期値ｚ0と、所定の素数ｑと、前記所定の多項
式ｆとに基づく漸化式“ｚi=ｆ(ｚi-1) mod q;(i=1,
2,...,n-1)”を演算して、ｚi(i=0,1,2,...,n)を出力す
る第２の漸化式演算手段と、 所定の係数ａと前記所定の素数ｑと前記第１及び第２の
漸化式演算手段の出力ｙi、ｚiとに基づく剰余式“ｍi=
ａ・(ｚi-ｙi) mod q”(i=0,1,2,...,n)を演算する剰余
演算手段と、u を u ≦ log 2 (p ・ q) なる整数として、 前記剰余演算手段の
出力ｍiの最下位からuビットと、前記所定の素数ｐの最
下位からuビットとを乗算し、その乗算結果に前記第１
の漸化式演算手段の出力ｙiの最下位からuビットを加算
し、その加算結果の最下位からuビットをｉ番目の疑似
乱数Ｘiとして出力する疑似乱数生成手段とを備えるこ
とを特徴とする疑似乱数生成装置。 - 【請求項２】 前記多項式ｆは、ｆ(ｘ)＝ｘ2なる多項
式であることを特徴とする請求項１に記載の疑似乱数生
成装置。 - 【請求項３】 前記最下位からuビットは、最下位ビッ
トであることを特徴とする請求項１に記載の疑似乱数生
成装置。 - 【請求項４】 請求項１に記載の疑似乱数生成装置と、 前記疑似乱数生成装置で生成された疑似乱数Ｘi(i=0,1,
2,...,n)に基づいて、平文から暗号文を生成する暗号生
成手段と、 前記暗号文を送信する送信手段とを備えることを特徴と
する通信装置。 - 【請求項５】 請求項１に記載の疑似乱数生成装置と、 暗号文を受信する受信手段と、 前記疑似乱数生成装置で生成された疑似乱数Ｘi(i=0,1,
2,...,n)に基づいて、前記受信手段により受信した暗号
文を平文に復号する復号手段とを備えることを特徴とす
る通信装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04354494A JP3507119B2 (ja) | 1994-03-15 | 1994-03-15 | 擬似乱数生成装置とそれを用いた通信装置 |
| US08/402,366 US5828752A (en) | 1994-03-15 | 1995-03-13 | Pseudo-random number generator and communication system employing the same |
| DE69514261T DE69514261T2 (de) | 1994-03-15 | 1995-03-14 | Pseudozufallzahlengenerator und Kommunikationsverfahren und -einrichtung unter Verwendung eines verschlüsselten Textes basierend auf mittels dieses Generators erzeugten Pseudozufallszahlen |
| EP95301682A EP0673134B1 (en) | 1994-03-15 | 1995-03-14 | Pseudo-random number generator, and communication method and apparatus using encrypted text based upon pseudo-random numbers generated by said generator |
| HK98113123A HK1012136A1 (en) | 1994-03-15 | 1998-12-10 | Pseudo-random number generator and communication method and apparatus using encrypted text based upon pseudo-random numbers generated by said generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04354494A JP3507119B2 (ja) | 1994-03-15 | 1994-03-15 | 擬似乱数生成装置とそれを用いた通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07253752A JPH07253752A (ja) | 1995-10-03 |
| JP3507119B2 true JP3507119B2 (ja) | 2004-03-15 |
Family
ID=12666695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04354494A Expired - Fee Related JP3507119B2 (ja) | 1994-03-15 | 1994-03-15 | 擬似乱数生成装置とそれを用いた通信装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5828752A (ja) |
| EP (1) | EP0673134B1 (ja) |
| JP (1) | JP3507119B2 (ja) |
| DE (1) | DE69514261T2 (ja) |
| HK (1) | HK1012136A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009093628A1 (ja) * | 2008-01-22 | 2009-07-30 | Nec Corporation | 無線アクセスシステムの送信機及び受信機、無線アクセスシステムの送信方法及び受信方法、並びにプログラム |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6307940B1 (en) | 1997-06-25 | 2001-10-23 | Canon Kabushiki Kaisha | Communication network for encrypting/deciphering communication text while updating encryption key, a communication terminal thereof, and a communication method thereof |
| US6513118B1 (en) | 1998-01-27 | 2003-01-28 | Canon Kabushiki Kaisha | Electronic watermarking method, electronic information distribution system, image filing apparatus and storage medium therefor |
| US6070178A (en) * | 1999-02-17 | 2000-05-30 | Starium Ltd | Generating random numbers from random signals without being affected by any interfering signals |
| US6745219B1 (en) * | 2000-06-05 | 2004-06-01 | Boris Zelkin | Arithmetic unit using stochastic data processing |
| US20020114453A1 (en) * | 2001-02-21 | 2002-08-22 | Bartholet Thomas G. | System and method for secure cryptographic data transport and storage |
| US6691141B2 (en) | 2001-04-13 | 2004-02-10 | Science Applications International Corp. | Method and apparatus for generating random number generators |
| JP4136534B2 (ja) * | 2001-11-02 | 2008-08-20 | キヤノン株式会社 | デジタルコンテンツ処理装置、デジタルコンテンツ処理方法、コンピュータプログラム及び記録媒体 |
| GB2405007A (en) * | 2002-07-19 | 2005-02-16 | Ritech Internat Ltd | Process of encryption and decryption of data in a portable data storage device with layered memory architecture |
| US20040024803A1 (en) * | 2002-07-31 | 2004-02-05 | Allen Montijo | Cascaded modified PRBS counters form easily programmed and efficient large counter |
| US8332449B2 (en) * | 2003-09-23 | 2012-12-11 | The Directv Group, Inc. | Sample generation method and system for digital simulation processes |
| US7467170B1 (en) | 2003-09-23 | 2008-12-16 | The Directv Group, Inc. | Sample generation method and system for digital simulation processes |
| KR20060014600A (ko) * | 2004-08-11 | 2006-02-16 | 삼성전자주식회사 | 외부 메모리에 저장된 데이터의 변경유무를 체크하는 장치및 방법 |
| US20070024471A1 (en) * | 2005-08-01 | 2007-02-01 | Lexmark International, Inc. | Systems and methods for secure communication over wired transmission channels |
| US7386778B2 (en) * | 2005-10-20 | 2008-06-10 | Jon Udell | Methods for distributing programs for generating test data |
| US7765450B2 (en) * | 2005-10-20 | 2010-07-27 | Jon Udell | Methods for distribution of test generation programs |
| DE102006017911B4 (de) | 2006-04-18 | 2023-01-26 | creditPass GmbH | Elektronisches Bezahlsystem und Verfahren zum Ausführen eines Bezahlvorgangs |
| US8234295B2 (en) * | 2009-06-03 | 2012-07-31 | International Business Machines Corporation | Managing uncertain data using Monte Carlo techniques |
| US8244909B1 (en) * | 2009-06-18 | 2012-08-14 | Google Inc. | Method, apparatus and networking equipment for performing flow hashing using quasi cryptographic hash functions |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE380696B (sv) * | 1974-03-20 | 1975-11-10 | Philips Svenska Ab | Sett att alstra en pseudoslumpbitfoljd och anordning for utforande av settet. |
| US4133974A (en) * | 1976-11-05 | 1979-01-09 | Datotek, Inc. | System for locally enciphering prime data |
| JPH0721764B2 (ja) * | 1985-04-16 | 1995-03-08 | 日本電気株式会社 | 乱数発生器 |
| EP0502712B1 (en) * | 1991-03-05 | 2000-05-31 | Canon Kabushiki Kaisha | Calculating apparatus and method of encrypting/decrypting communication data by using the same |
| US5187676A (en) * | 1991-06-28 | 1993-02-16 | Digital Equipment Corporation | High-speed pseudo-random number generator and method for generating same |
| US5535140A (en) * | 1993-01-22 | 1996-07-09 | Canon Kabushiki Kaisha | Polynominal-set deriving apparatus and method |
| JP3245290B2 (ja) * | 1993-12-29 | 2002-01-07 | キヤノン株式会社 | 復号方法とその装置 |
| US5420928A (en) * | 1994-01-25 | 1995-05-30 | Bell Communications Research, Inc. | Pseudo-random generator |
| US5515307A (en) * | 1994-08-04 | 1996-05-07 | Bell Communications Research, Inc. | Pseudo-random generator |
-
1994
- 1994-03-15 JP JP04354494A patent/JP3507119B2/ja not_active Expired - Fee Related
-
1995
- 1995-03-13 US US08/402,366 patent/US5828752A/en not_active Expired - Lifetime
- 1995-03-14 DE DE69514261T patent/DE69514261T2/de not_active Expired - Lifetime
- 1995-03-14 EP EP95301682A patent/EP0673134B1/en not_active Expired - Lifetime
-
1998
- 1998-12-10 HK HK98113123A patent/HK1012136A1/xx not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009093628A1 (ja) * | 2008-01-22 | 2009-07-30 | Nec Corporation | 無線アクセスシステムの送信機及び受信機、無線アクセスシステムの送信方法及び受信方法、並びにプログラム |
| US8179777B2 (en) | 2008-01-22 | 2012-05-15 | Nec Corporation | Transmitter and receiver for a wireless access system, transmission method and reception method of the wireless access system, and a program for same |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69514261T2 (de) | 2000-06-15 |
| EP0673134A3 (en) | 1996-08-07 |
| US5828752A (en) | 1998-10-27 |
| JPH07253752A (ja) | 1995-10-03 |
| EP0673134A2 (en) | 1995-09-20 |
| EP0673134B1 (en) | 2000-01-05 |
| DE69514261D1 (de) | 2000-02-10 |
| HK1012136A1 (en) | 1999-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3507119B2 (ja) | 擬似乱数生成装置とそれを用いた通信装置 | |
| US5581616A (en) | Method and apparatus for digital signature authentication | |
| EP0801345B1 (en) | Circuit for modulo multiplication and exponentiation arithmetic | |
| US5159632A (en) | Method and apparatus for public key exchange in a cryptographic system | |
| JP3796993B2 (ja) | 楕円曲線暗号実行方法及び装置並びに記録媒体 | |
| US20210256165A1 (en) | Protecting parallel multiplication operations from external monitoring attacks | |
| JP3821631B2 (ja) | 楕円曲線暗号におけるスカラー倍計算方法及び装置、並びに記憶媒体 | |
| US6189095B1 (en) | Symmetric block cipher using multiple stages with modified type-1 and type-3 feistel networks | |
| KR100442218B1 (ko) | 몽고메리의 알고리즘을 이용한 멱승 잉여 연산기 | |
| EP3776305A1 (en) | Using cryptographic blinding for efficient use of montgomery multiplication | |
| US6826586B2 (en) | Method for efficient computation of point doubling operation of elliptic curve point scalar multiplication over finite fields F(2m) | |
| US20020052906A1 (en) | Method for efficient modular division over prime integer fields | |
| JPH05324277A (ja) | 暗号通信方法 | |
| KR100817048B1 (ko) | 여러 가지 포인트 표현을 기반으로 한 ｅｃｃ에서 ｄｆａ대책을 위한 암호화 방법 및 장치 | |
| US6687728B2 (en) | Method and apparatus for arithmetic operation and recording medium of method of operation | |
| KR100564599B1 (ko) | 역원 계산 회로, 역원계산 방법 및 상기 역원계산 방법을실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수있는 기록매체 | |
| JP2004530919A5 (ja) | ||
| US20230138384A1 (en) | Method for securely performing a public key algorithm | |
| JP3013777B2 (ja) | 循環演算にもとづく暗号の暗号鍵生成装置 | |
| Al-Tuwaijry et al. | A high speed RSA processor | |
| JP2510303B2 (ja) | べき乗剰余演算装置 | |
| JP2002215022A (ja) | 有限体データ記録媒体、有限体データ演算方法及びその装置、そのプログラム | |
| Brady | Software and hardware implementation of the RSA public key cipher | |
| JPH07152319A (ja) | 暗号化装置 | |
| Gutub | A hardware model of an expandable RSA cryptographic system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031218 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131226 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |