JPH07253752A - 疑似乱数生成装置と該装置により生成された疑似乱数に基づく暗号文を用いる通信方法とその装置 - Google Patents
疑似乱数生成装置と該装置により生成された疑似乱数に基づく暗号文を用いる通信方法とその装置Info
- Publication number
- JPH07253752A JPH07253752A JP6043544A JP4354494A JPH07253752A JP H07253752 A JPH07253752 A JP H07253752A JP 6043544 A JP6043544 A JP 6043544A JP 4354494 A JP4354494 A JP 4354494A JP H07253752 A JPH07253752 A JP H07253752A
- Authority
- JP
- Japan
- Prior art keywords
- predetermined
- random number
- function
- bit
- mod
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
- H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
- H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Storage Device Security (AREA)
- Complex Calculations (AREA)
Abstract
方法とその装置を提供する。また、高速に疑似乱数列を
生成できる疑似乱数生成方法とその装置を提供する。 【構成】 CPU1121は、通信装置1120全体の
制御を行う。暗号部1127は、RAM1123に格納
されている通信データの暗号処理を行い符号データを出
力する。復号部1126は、外部の通信装置から伝送さ
れた暗号データを復号し、RAM1123へ格納させ
る。復号部1126は、入力した暗号データの復号化処
理で必要な暗号鍵である乱数列の生成要求を出して実行
させる。そして、疑似乱数生成回路200は、生成した
乱数を復号部1126へ出力する。また、暗号部112
7では、暗号化で必要な暗号鍵である乱数列の生成要求
を出して実行させる。そして、疑似乱数生成回路200
は、生成した乱数を暗号部1127へ出力する。暗号部
1127はその乱数に基づいて暗号文を生成する。
Description
における乱数発生方法とその装置を備える通信方法とそ
の装置に関する。また、特に、モンテカルロ・シュミレ
ーション等の情報処理に用いられる疑似乱数生成方法と
その装置に関する。
た情報通信システムの急速な進展と共に、データ内容の
保護を目的とする暗号技術の重要性が高まっている。
時点までに発生された乱数列のみからその時点以後に発
生されるべき乱数列が容易にわからないことが必要であ
る。1983年にプレナム・プレス(PLENUM PRESS )が
発行したアドバンセズ・イン・クリプトロジー(ADOVAN
CES IN CRYPTOLOGY )には、この条件を満たす乱数列が
掲載されている。すなわち、乱数列を{b1 ,b2 ,・
・・}とすると、ビットbi は、 bi =「xi の最下位ビット] (i=1,2,・・・) ただし、xi =xi-1 2 mod n (i=1,2,・・・) (式1) x0 :利用者が任意に与える初期整数 n=p・q (p,qは素数) で与えられる。しかし、nを因数分解するのと同じ手間
をかければ、b1 ,b2,・・・,bi のみからbi+1
を求めることが前記文献に示されている。よって因数分
解を困難にするためにはn=p・qを数百ビットの長さ
にする必要があり、この時x2 (mod n)の計算に
手間がかかるという問題がある。
て中国人の剰余定理を用いた次のような手法が知られて
いる。 xi =a・p・zi +b・q・yi (mod n) (式2) ただし、yi =yi-1 2 mod p (式3) zi =zi-1 2 mod q (式4) y0 ,z0 :利用者が任意に与える初期整数 a・p+b・q=1 (式5) 中国人の剰余定理はたとえば、昭晃堂発行「符号理論」
(宮川、岩垂、今井著)で解説されている。この中国人
の剰余定理を用いることによって(式3)、(式4)は
nの半分程度のビット数であるmax(p,q)以下の
数の四則演算で実行でき、n以下の数の四則演算によっ
て実行される(式1)の演算より速いという利点を生じ
る。
2)の演算を変形した次のような手法が示されている。 xi =[a・(zi −yi )(mod q)]・p+yi (式6) (式6)は(式5)を式(2)に代入することによって
成立する。また、(式6)から得られるxi は次式に示
されるようにn=p・qより小さい。 0≦[a・(zi−yi) (mod q)]・p+yi≦ (q−1)・p+p−1=n−1 (式7)
もmax(p,q)以下の数を入力とした四則演算でよ
いことが特開昭61−239328に示されているが、
nは数百ビット程度の整数であるのでmax(p,q)
以下の数であっても、大きな整数の演算を必要とし、演
算時間が大きく、処理回路規模が大きいという問題があ
った。
で、高速に暗号/復号化処理を行うことができる通信方
法とその装置を提供することを目的とする。
乱数生成方法とその装置を提供することを目的とする。
所定の素数pと、yi-1の関数f(yi-1)とに基づく漸化
式"yi=f(yi-1) mod p; (i=1,2,...,n-1)"を演算し
て、yi(i=0,1,2,...,n)を出力するyi演算手段と、所
定の初期値z0と、所定の素数qと、zi-1の関数f(z
i-1)とに基づく漸化式"zi=f(zi-1) mod q; (i=1,
2,...,n-1)"を演算して、zi(i=0,1,2,...,n)を出力す
るzi演算手段と、所定の係数aと前記所定の素数qと
に基づく剰余式"mi=a・(zi-yi) mod q"を演算し
て、mi(i=0,1,2,...,n)を出力するmi出力手段と、mi
から抽出された所定の下位ビットと、前記所定の素数p
から抽出された所定の下位ビットと乗算し、その乗算結
果にyiの最下位ビットを加算し、その加算結果の最下
位ビットをi番目の疑似乱数Xiとする所定ビット演算
手段と、前記所定ビット演算手段で生成された疑似乱数
Xi(i=0,1,2,...,n)に基づいて、平文から暗号文を生成
する暗号生成手段と、前記暗号文を出力する出力手段と
を備える。
所定の素数pと、yi-1の関数f(yi-1)とに基づく漸化
式"yi=f(yi-1) mod p; (i=1,2,...,n-1)"を演算し
て、yi(i=0,1,2,...,n)を出力するyi演算手段と、所
定の初期値z0と、所定の素数qと、zi-1の関数f(z
i-1)とに基づく漸化式"zi=f(zi-1) mod q; (i=1,
2,...,n-1)"を演算して、zi(i=0,1,2,...,n)を出力す
るzi演算手段と、所定の係数aと前記所定の素数qと
に基づく剰余式"mi=a・(zi-yi) mod q"を演算し
て、mi(i=0,1,2,...,n)を出力するmi出力手段と、mi
から抽出された所定の下位ビットと、前記所定の素数p
から抽出された所定の下位ビットと乗算し、その乗算結
果にyiの最下位ビットを加算し、その加算結果の最下
位ビットをi番目の疑似乱数Xiとする所定ビット演算
手段と、前記所定ビット演算手段で生成された疑似乱数
Xi(i=0,1,2,...,n)に基づいて、受信した暗号文から平
文を生成する復号生成手段とを備える。
所定の素数pと、yi-1の関数f(yi-1)とに基づく漸化
式"yi=f(yi-1) mod p; (i=1,2,...,n-1)"を演算し
て、yi(i=0,1,2,...,n)を出力するyi演算手段と、所
定の初期値z0と、所定の素数qと、zi-1の関数f(z
i-1)とに基づく漸化式"zi=f(zi-1) mod q; (i=1,
2,...,n-1)"を演算して、zi(i=0,1,2,...,n)を出力す
るzi演算手段と、所定の係数aと前記所定の素数qと
に基づく剰余式"mi=a・(zi-yi) mod q"を演算し
て、mi(i=0,1,2,...,n)を出力するmi出力手段と、mi
から抽出された所定の下位ビットと、前記所定の素数p
から抽出された所定の下位ビットと乗算し、その乗算結
果にyiの最下位ビットを加算し、その加算結果の最下
位ビットをi番目の疑似乱数Xiとする所定ビット演算
手段とを備える。
所定の素数pと、yi-1の関数f(yi-1)とに基づく漸化
式"yi=f(yi-1) mod p; (i=1,2,...,n-1)"を演算し
て、yi(i=0,1,2,...,n)を出力するyi演算工程と、所
定の初期値z0と、所定の素数qと、zi-1の関数f(z
i-1)とに基づく漸化式"zi=f(zi-1) mod q; (i=1,
2,...,n-1)"を演算して、zi(i=0,1,2,...,n)を出力す
るzi演算工程と、所定の係数aと前記所定の素数qと
に基づく剰余式"mi=a・(zi-yi) mod q"を演算し
て、mi(i=0,1,2,...,n)を出力するmi出力工程と、mi
から抽出された所定の下位ビットと、前記所定の素数p
から抽出された所定の下位ビットと乗算し、その乗算結
果にyiの最下位ビットを加算し、その加算結果の最下
位ビットをi番目の疑似乱数Xiとする所定ビット演算
工程と、前記所定ビット演算工程で生成された疑似乱数
Xi(i=0,1,2,...,n)に基づいて、平文から暗号文を生成
する暗号生成工程と、前記暗号文を出力する出力工程と
を備える。
所定の素数pと、yi-1の関数f(yi-1)とに基づく漸化
式"yi=f(yi-1) mod p; (i=1,2,...,n-1)"を演算し
て、yi(i=0,1,2,...,n)を出力するyi演算工程と、所
定の初期値z0と、所定の素数qと、zi-1の関数f(z
i-1)とに基づく漸化式"zi=f(zi-1) mod q; (i=1,
2,...,n-1)"を演算して、zi(i=0,1,2,...,n)を出力す
るzi演算工程と、所定の係数aと前記所定の素数qと
に基づく剰余式"mi=a・(zi-yi) mod q"を演算し
て、mi(i=0,1,2,...,n)を出力するmi出力工程と、mi
から抽出された所定の下位ビットと、前記所定の素数p
から抽出された所定の下位ビットと乗算し、その乗算結
果にyiの最下位ビットを加算し、その加算結果の最下
位ビットをi番目の疑似乱数Xiとする所定ビット演算
工程と、前記所定ビット演算工程で生成された疑似乱数
Xi(i=0,1,2,...,n)に基づいて、受信した暗号文から平
文を生成する復号生成工程とを備える。
所定の素数pと、yi-1の関数f(yi-1)とに基づく漸化
式"yi=f(yi-1) mod p; (i=1,2,...,n-1)"を演算し
て、yi(i=0,1,2,...,n)を出力するyi演算工程と、所
定の初期値z0と、所定の素数qと、zi-1の関数f(z
i-1)とに基づく漸化式"zi=f(zi-1) mod q; (i=1,
2,...,n-1)"を演算して、zi(i=0,1,2,...,n)を出力す
るzi演算工程と、所定の係数aと前記所定の素数qと
に基づく剰余式"mi=a・(zi-yi) mod q"を演算し
て、mi(i=0,1,2,...,n)を出力するmi出力工程と、mi
から抽出された所定の下位ビットと、前記所定の素数p
から抽出された所定の下位ビットと乗算し、その乗算結
果にyiの所定の最下位ビットを加算し、その加算結果
の所定の最下位ビットをi番目の疑似乱数Xiとする所
定ビット演算工程とを備える。
定の素数pと、yi-1の関数f(yi-1)とに基づく漸化
式"yi=f(yi-1) mod p; (i=1,2,...,n-1)"を演算し
て、yi(i=0,1,2,...,n)を、yi演算手段が出力し、所
定の初期値z0と、所定の素数qと、zi-1の関数f(z
i-1)とに基づく漸化式"zi=f(zi-1) mod q; (i=1,
2,...,n-1)"を演算して、zi(i=0,1,2,...,n)を、zi演
算手段が出力し、所定の係数aと前記所定の素数qとに
基づく剰余式"mi=a・(zi-yi) mod q"を演算して、
mi(i=0,1,2,...,n)を、mi出力手段が出力し、所定ビ
ット演算手段が、miから抽出された所定の下位ビット
と、前記所定の素数pから抽出された所定の下位ビット
と乗算し、その乗算結果にyiの最下位ビットを加算
し、その加算結果の最下位ビットをi番目の疑似乱数X
iとし、暗号生成手段が、前記所定ビット演算手段で生
成された疑似乱数Xi(i=0,1,2,...,n)に基づいて、平文
から暗号文を生成し、出力手段が、前記暗号文を出力す
る。
所定の素数pと、yi-1の関数f(yi-1)とに基づく漸化
式"yi=f(yi-1) mod p; (i=1,2,...,n-1)"を演算し
て、yi(i=0,1,2,...,n)を、yi演算手段が出力し、所
定の初期値z0と、所定の素数qと、zi-1の関数f(z
i-1)とに基づく漸化式"zi=f(zi-1) mod q; (i=1,
2,...,n-1)"を演算して、zi(i=0,1,2,...,n)を、zi演
算手段が出力し、mi出力手段が、所定の係数aと前記
所定の素数qとに基づく剰余式"mi=a・(zi-yi) mod
q"を演算して、mi(i=0,1,2,...,n)を出力し、所定ビ
ット演算手段が、miから抽出された所定の下位ビット
と、前記所定の素数pから抽出された所定の下位ビット
と乗算し、その乗算結果にyiの最下位ビットを加算
し、その加算結果の最下位ビットをi番目の疑似乱数X
iとし、復号生成手段が、前記所定ビット演算手段で生
成された疑似乱数Xi(i=0,1,2,...,n)に基づいて、受信
した暗号文から平文を生成する。
所定の素数pと、yi-1の関数f(yi-1)とに基づく漸化
式"yi=f(yi-1) mod p; (i=1,2,...,n-1)"を演算し
て、yi(i=0,1,2,...,n)を、yi演算手段が出力し、所
定の初期値z0と、所定の素数qと、zi-1の関数f(z
i-1)とに基づく漸化式"zi=f(zi-1) mod q; (i=1,
2,...,n-1)"を演算して、zi(i=0,1,2,...,n)をzi演算
手段が出力し、mi出力手段が、所定の係数aと前記所
定の素数qとに基づく剰余式"mi=a・(zi-yi) mod
q"を演算して、mi(i=0,1,2,...,n)を出力し、所定ビ
ット演算手段が、miから抽出された所定の下位ビット
と、前記所定の素数pから抽出された所定の下位ビット
と乗算し、その乗算結果にyiの最下位ビットを加算
し、その加算結果の最下位ビットをi番目の疑似乱数X
iとする。
所定の素数pと、yi-1の関数f(yi-1)とに基づく漸化
式"yi=f(yi-1) mod p; (i=1,2,...,n-1)"を演算し
て、yi(i=0,1,2,...,n)を出力し、所定の初期値z
0と、所定の素数qと、zi-1の関数f(zi-1)とに基づ
く漸化式"zi=f(zi-1) mod q; (i=1,2,...,n-1)"を
演算して、zi(i=0,1,2,...,n)を出力し、所定の係数a
と前記所定の素数qとに基づく剰余式"mi=a・(zi-
yi) mod q"を演算して、mi(i=0,1,2,...,n)を出力
し、miから抽出された所定の下位ビットと、前記所定
の素数pから抽出された所定の下位ビットと乗算し、そ
の乗算結果にyiの最下位ビットを加算し、その加算結
果の最下位ビットをi番目の疑似乱数Xiし、前記所定
ビット演算工程で生成された疑似乱数Xi(i=0,1,2,...,
n)に基づいて、平文から暗号文を生成し、前記暗号文を
出力する。
所定の素数pと、yi-1の関数f(yi-1)とに基づく漸化
式"yi=f(yi-1) mod p; (i=1,2,...,n-1)"を演算し
て、yi(i=0,1,2,...,n)を出力し、所定の初期値z
0と、所定の素数qと、zi-1の関数f(zi-1)とに基づ
く漸化式"zi=f(zi-1) mod q; (i=1,2,...,n-1)"を
演算して、zi(i=0,1,2,...,n)を出力し、所定の係数a
と前記所定の素数qとに基づく剰余式"mi=a・(zi-
yi) mod q"を演算して、mi(i=0,1,2,...,n)を出力
し、miから抽出された所定の下位ビットと、前記所定
の素数pから抽出された所定の下位ビットと乗算し、そ
の乗算結果にyiの最下位ビットを加算し、その加算結
果の最下位ビットをi番目の疑似乱数Xiとし、前記所
定ビット演算工程で生成された疑似乱数Xi(i=0,1,
2,...,n)に基づいて、受信した暗号文から平文を生成す
る。
所定の素数pと、yi-1の関数f(yi-1)とに基づく漸化
式"yi=f(yi-1) mod p; (i=1,2,...,n-1)"を演算し
て、yi(i=0,1,2,...,n)を出力し、所定の初期値z
0と、所定の素数qと、zi-1の関数f(zi-1)とに基づ
く漸化式"zi=f(zi-1) mod q; (i=1,2,...,n-1)"を
演算して、zi(i=0,1,2,...,n)を出力し、所定の係数a
と前記所定の素数qとに基づく剰余式"mi=a・(zi-
yi) mod q"を演算して、mi(i=0,1,2,...,n)を出力
し、miから抽出された所定の下位ビットと、前記所定
の素数pから抽出された所定の下位ビットと乗算し、そ
の乗算結果にyiの所定の最下位ビットを加算し、その
加算結果の所定の最下位ビットをi番目の疑似乱数Xi
とする。
点を除去するために、max(p,q)よりも十分小さ
な演算で乱数列bi(i=1,2,・・・)を求める高
速演算方法とその装置と、それら高速演算方法とその装
置を用いて、暗号通信処理を高速に行う通信方法とその
装置を提供する。
は、前述したようにxi の最下位ビットである。(式
1)によってxiを計算する場合、xiは次のxi+1を演
算するために全ビット必要であるが、(式2)または
(式6)によってxi を演算する場合、xi はxi+1 の
演算には関係しない。但し、xi+1 を生成するyi+1,
zi +1を計算するためにyi,zi は全ビットが必要であ
る。よって、(式2)または(式6)の演算はxiの全
ビットに対して行う必要がなく、次のように最下位ビッ
トの演算を行うだけでよい。 bi =c・d+e (式8) ただし、c: m=[a・(zi-yi) (mod q)]の最下位
ビット d: pの最下位ビット e: yiの最下位ビット +: 排他的論理和演算子 また、最下位ビットだけでなくlog2 nビット程度の
下位ビットであれば、乱数列bi の安全性は変わらない
ことが知られている。この場合、c,d,eは最下位ビ
ットではなく複数ビットとることができるが、max
(p,q)に比べれば十分小さな演算でよいことは明ら
かである。 [第1の実施例]図1に、本発明の第1の実施例である
疑似乱数列発生装置(10)の構成を示す。疑似乱数列
発生装置(10)は、基本的に(式8)の演算を行う。
1、R2はレジスタを示し、セレクタS1、S2はそれ
ぞれ初期状態において与えられるy0 ,z0 を各々選択
し、レジスタR1、R2にそれぞれ格納する。初期状態
以降は後述する2乗剰余回路Q1、Q2の出力をそれぞ
れのレジスタR1、R2に格納する。2乗剰余回路Q
1、Q2は、各々前述した素数p,qを用いて、レジス
タRが記憶している整数yi-1,zi-1 に対して、 yi =yi-1 2 (mod p),zi =zi-1 2 (mod
q) を計算する。さらに、図1におけるSub1は減算回路、M
1は剰余乗算回路を表し、減算回路Sub1で入力yi ,z
i からzi−yi を計算し、剰余乗算回路M1で、 m=a・(zi−yi) (mod q) の演算を行う。この時、剰余乗算回路M1からの出力
は、全ビットではなくmの最下位ビットcだけでよい。
図1において、AND1は1ビットの論理積演算回路、
EXOR1は1ビットの排他的論理和演算回路を表す。
論理積演算回路AND1では、mの最下位ビットcと、
pの最下位ビットdの論理積をとり、排他的論理和演算
回路EXOR1において、その結果出力とyi の最下位
ビットeとの排他的論理和演算をとり、その演算結果を
乱数bi として出力する。 [第2の実施例]図2は、本発明の第2の実施例である疑
似乱数列発生装置(20)の構成を示す。疑似乱数列発
生装置(20)は、基本的に(式8)の演算を行う。
ず、初期状態において各々与えられるy0,z0を選択
し、初期状態以降においては、他方の入力を各々選択し
て、レジスタR3、R4にそれぞれ格納する。2乗剰余
回路Q3は、入力される値を2乗して、pまたはqで割
った余りを出力する。pとqを用いる順序は次の通りで
ある。最初はpを用い、次はqを用い、以下交互に入力
を切り換えて、2乗剰余回路Q3に入力させる。減算回
路Sub2以降の処理は、2乗剰余回路Q3がpを用いた時
点でのみ動作させる。これは、この時点の直前に各々の
レジスタR3、R4にyi とzi が格納されているから
である。減算回路Sub2以降の処理は第1の実施例の場合
と同様である。即ち、Sub2は減算回路、M2は剰余乗算
回路を表し、減算回路Sub2で入力yi ,zi からzi−
yi を計算し、剰余乗算回路M2で、m=a・(zi−
yi) (mod q)の演算を行う。この時、剰余乗算
回路M2からの出力は、全ビットではなくmの最下位ビ
ットcだけでよい。AND2は1ビットの論理積演算回
路、EXOR2は1ビットの排他的論理和演算回路を表
す。論理積演算回路AND2では、mの最下位ビットc
と、pの最下位ビットdの論理積をとり、排他的論理和
演算回路EXOR2において、その結果出力とyi の最
下位ビットeとの排他的論理和演算をとり、その演算結
果を乱数bi として出力する。 [第3の実施例]bi はxi の最下位ビットだけでなく
ても、log2 nビット程度であれば複数ビットとって
も乱数bi の安全性は低下しないことが知られている。
よって、xi の最下位からuビットをとるとすると、
(式8)は次のようになる。 bi =c・d+e (式8”) ただし、c: m=[a・(zi−yi) (mod q)]の最下位
からuビットの値 d: pの最下位からuビットの値 e: yi の最下位からuビットの値 +: 論理加算演算子 よって、(式8")は複数ビットの演算となるが、ma
x(p,q)に比べれば十分小さな演算でよいことは明
らかである。
1を用いて説明した第1の実施例において、基本的に、
簡単な演算ビットの拡張を行うことにより実現できる。
置(30)の構成を示す。図1と比較するとわかるが、
減算回路Sub1までの構成は同じであり、減算回路Sub1以
降の回路構成が異なる。以後、異なる部分に絞って説明
することにする。
yi"の計算値の出力とqとaとを、剰余乗算回路M3が
入力する。そして、剰余乗算回路M3では、 m=a・(zi−yi) (mod q) の演算を行った後、演算結果のmの最下位ビットからu
ビットを抽出して、乗算回路MUL1に入力させる。乗
算回路MUL1では、pの最下位ビットからuビットで
ある"d"も同時に入力して、(uビット)x(uビット)の
乗算を行い、その乗算結果の下位uビットを、加算器A
DD1に入力させる。加算器ADD1では、eを同時に
入力して、入力した乗算結果の下位uビット値との加算
を行う。そして、その結果の最下位ビットを乱数bi と
して出力する。 [第4の実施例]第4の実施例の疑似乱数列発生装置
は、図2を用いて説明した第2の実施例において、基本
的に、簡単な演算ビットの拡張を行うことにより実現で
きる。
置(40)の構成を示す。図2と比較するとわかるが、
減算回路Sub2までの構成は同じであり、減算回路Sub2以
降の回路構成が異なる。以後、異なる部分に絞って説明
することにする。
yi"の計算値の出力とqとaとを、剰余乗算回路M3が
入力する。そして、剰余乗算回路M3では、 m=a・(zi−yi) (mod q) の演算を行った後、演算結果のmの最下位ビットからu
ビットを抽出して、乗算回路MUL1に入力させる。乗
算回路MUL1では、pの最下位ビットからuビットで
ある"d"も同時に入力して、(uビット)x(uビット)の
乗算を行い、その乗算結果の下位uビットを、加算器A
DD1に入力させる。加算器ADD1では、eを同時に
入力して、入力した乗算結果の下位uビット値との加算
を行う。そして、その結果の最下位ビットを乱数bi と
して出力する。 [第5の実施例]尚、以上の実施例においてpとqを交換
しても出力は全く同じである。
i-1 2なる多項式を用いて乱数を発生する例について述べ
たが、これはyi =yi-1 2のみに限る必要はなく、yi
=f(yi-1 )なる形の多項式でもよいことは言うまで
もない。
(式8")に基づいて、疑似乱数列を高速に生成する回
路構成について述べたが、従来技術に比べ、本発明に係
る実施例によれば、(式8)、(式8")は、max
(p,q)に比べ十分小さな整数の演算で実行できるこ
とを示しており、これらの演算は、CPU等を用いたソ
フトウエアの実行によっても容易に実現できることは言
うまでもない。
合、uは、"log2 n"、即ち、9ビット程度でよい。
「現代暗号理論」(池野信一、小山謙二著)に示されて
いるようなRSA暗号処理に中国人の剰余定理を用いる
などして情報の一部分を秘匿した暗号通信を行う場合に
も、本発明による一実施例を応用して、必要な部分のみ
の演算によって計算量を大幅に削減できることは明らか
である。 [第6の実施例]以上、疑似乱数生成処理を高速に実行
する疑似乱数生成方法とその装置について焦点をあてて
説明してきたが、第6の実施例では、それら疑似乱数生
成方法とその装置を備える通信装置(1120)の一例
を図5を用いて説明する。
(1120)による、n対nの通信システム(302)
の構成を示す。図6における結線(301)は、ローカ
ルエリアネットワーク(LAN)のような局所的な通信
網、または電話回線のような大域的な通信網を表す。ま
た、A〜Zは、各通信装置(1120)の利用者を意味
する。これらの通信機または端末を用いる利用者は本発
明の一実施例の疑似乱数生成処理方法とその装置を用い
て前述した疑似乱数生成処理をはじめとする種々の演算
を行い、他の利用者と通信を行うことができる。
(1120)の構成を説明する。
0)全体の制御を行う。その制御プログラムは、予めR
OM(1124)に格納されており、CPU(112
1)はこの制御プログラムを実行する。キーボード(1
122)は、通信装置(1120)に対するコマンドや
データを入力する入力端末である。RAM(1123)
は、CPU(1121)が各種処理を実行するための作
業データや、通信データを格納する。モニタ(112
5)は、通信装置(1120)での各種処理結果、通信
データ、キーボード(1122)からの入力コマンド等
を表示する。暗号部(1127)は、RAM(112
3)に格納されている通信データの暗号処理を行い、通
信線(1129)に対して符号データを出力する。復号
部(1126)は、外部の通信装置からから通信線(1
128)を介して伝送された暗号データを復号し、RA
M(1123)へ格納させる。200は、図1〜図4で
説明した疑似乱数生成回路のいずれか1つであり、例え
ば、暗号部(1127)や復号部(1126)からのリ
クエストに基づいて、暗号鍵としての乱数列を生成す
る。復号部(1126)は、入力した暗号データの復号
化処理に必要な、暗号鍵としての乱数列の生成を疑似乱
数生成回路(200)に依頼し、生成された乱数列を入
力する。そして、その乱数列を復号鍵として、入力した
暗号データを復号化処理して平文を生成する。一方、暗
号部(1127)は、通信データの暗号化処理を行う
時、暗号鍵としての乱数列の生成処理を疑似乱数生成回
路(200)に依頼し、生成された乱数列を入力する。
そして、その乱数列を暗号鍵として、平文である通信デ
ータを暗号化処理して暗号文を生成する。
理を行う際、本実施例の疑似乱数生成処理方法とその装
置を用いることで、暗号化処理/復号処理を高速に実行
でき、ひいては通信処理全体の処理能力をあげることが
できる。
号化/復号化処理について説明したが、これは、通信装
置と記録媒体間での暗号化/復号化処理についても同様
に処理できる。記録媒体としては、例えばハードデイス
クやフロッピーデイスク等のような磁気記録媒体でもよ
い。この場合、記録媒体へのアクセス装置が通信装置に
相当する。
システムに適用しても、1つの機器から成る装置に適用
しても良い。また、本発明はシステム或は装置にプログ
ラムを供給することによって達成される場合にも適用で
きることは言うまでもない。
してきたが、本実施例の疑似乱数生成方法とその装置
は、情報処理装置での処理、特に、モンテカルロ・シュ
ミレーション等の情報処理にも用いることができること
は言うまでもない。
うことができる。
説明する図である。
説明する図である。
説明する図である。
説明する図である。
図である。
接続構成を説明する図である。
Claims (22)
- 【請求項1】 所定の初期値y0と、所定の素数pと、
yi-1の関数f(yi-1)とに基づく漸化式"yi=f(yi-1)
mod p; (i=1,2,...,n-1)"を演算して、yi(i=0,1,
2,...,n)を出力するyi演算手段と、 所定の初期値z0と、所定の素数qと、zi-1の関数f
(zi-1)とに基づく漸化式"zi=f(zi-1) mod q; (i=
1,2,...,n-1)"を演算して、zi(i=0,1,2,...,n)を出力
するzi演算手段と、 所定の係数aと前記所定の素数qとに基づく剰余式"mi
=a・(zi-yi) mod q"を演算して、mi(i=0,1,2,...,
n)を出力するmi出力手段と、 miから抽出された所定の下位ビットと、前記所定の素
数pから抽出された所定の下位ビットと乗算し、その乗
算結果にyiの所定の最下位ビットを加算し、その加算
結果の所定の最下位ビットをi番目の疑似乱数Xiとす
る所定ビット演算手段と、 前記所定ビット演算手段で生成された疑似乱数Xi(i=0,
1,2,...,n)に基づいて、平文から暗号文を生成する暗号
生成手段と、前記暗号文を出力する出力手段とを備える
ことを特徴とする通信装置。 - 【請求項2】 所定の初期値y0と、所定の素数pと、
yi-1の関数f(yi-1)とに基づく漸化式"yi=f(yi-1)
mod p; (i=1,2,...,n-1)"を演算して、yi(i=0,1,
2,...,n)を出力するyi演算手段と、 所定の初期値z0と、所定の素数qと、zi-1の関数f
(zi-1)とに基づく漸化式"zi=f(zi-1) mod q; (i=
1,2,...,n-1)"を演算して、zi(i=0,1,2,...,n)を出力
するzi演算手段と、 所定の係数aと前記所定の素数qとに基づく剰余式"mi
=a・(zi-yi) mod q"を演算して、mi(i=0,1,2,...,
n)を出力するmi出力手段と、 miから抽出された所定の下位ビットと、前記所定の素
数pから抽出された所定の下位ビットと乗算し、その乗
算結果にyiの所定の最下位ビットを加算し、その加算
結果の所定の最下位ビットをi番目の疑似乱数Xiとす
る所定ビット演算手段と、 前記所定ビット演算手段で生成された疑似乱数Xi(i=0,
1,2,...,n)に基づいて、受信した暗号文から平文を生成
する復号生成手段とを備えることを特徴とする通信装
置。 - 【請求項3】 前記関数f(yi-1)は、yi-1に関する多
項式であり、 前記関数f(zi-1)は、zi-1に関する多項式であること
を特徴とする請求項1または請求項2に記載の通信装
置。 - 【請求項4】 前記関数f(yi-1)は、yi-1の2乗の関
数であり、 前記関数f(zi-1)は、zi-1の2乗の関数であることを
特徴とする請求項1または請求項2に記載の通信装置。 - 【請求項5】 前記所定の下位ビットの数は、1ビット
であることを特徴とする請求項1または請求項2に記載
の通信装置。 - 【請求項6】 前記所定の下位ビットの数は、"log2
n"ビット数近傍のビット数以内であることを特徴とす
る請求項1または請求項2に記載の通信装置。 - 【請求項7】 疑似乱数Xi(i=0,1,2,...,n)を生成する
疑似乱数生成装置であって、 所定の初期値y0と、所定の素数pと、yi-1の関数f
(yi-1)とに基づく漸化式"yi=f(yi-1) mod p; (i=
1,2,...,n-1)"を演算して、yi(i=0,1,2,...,n)を出力
するyi演算手段と、 所定の初期値z0と、所定の素数qと、zi-1の関数f
(zi-1)とに基づく漸化式"zi=f(zi-1) mod q; (i=
1,2,...,n-1)"を演算して、zi(i=0,1,2,...,n)を出力
するzi演算手段と、 所定の係数aと前記所定の素数qとに基づく剰余式"mi
=a・(zi-yi) mod q"を演算して、mi(i=0,1,2,...,
n)を出力するmi出力手段と、 miから抽出された所定の下位ビットと、前記所定の素
数pから抽出された所定の下位ビットと乗算し、その乗
算結果にyiの所定の最下位ビットを加算し、その加算
結果の所定の最下位ビットをi番目の疑似乱数Xiとす
る所定ビット演算手段と、を備えることを特徴とする疑
似乱数生成装置。 - 【請求項8】 前記関数f(yi-1)は、yi-1に関する多
項式であり、 前記関数f(zi-1)は、zi-1に関する多項式であること
を特徴とする請求項7に記載の疑似乱数生成装置。 - 【請求項9】 前記関数f(yi-1)は、yi-1の2乗の関
数であり、 前記関数f(zi-1)は、zi-1の2乗の関数であることを
特徴とする請求項7に記載の疑似乱数生成装置。 - 【請求項10】 前記所定の下位ビットの数は、1ビッ
トであることを特徴とす請求項7に記載の疑似乱数生成
装置。 - 【請求項11】 前記所定の下位ビットの数は、"lo
g2 n"ビット数近傍のビット数以内であることを特徴
とする請求項7に記載の疑似乱数生成装置。 - 【請求項12】 所定の初期値y0と、所定の素数p
と、yi-1の関数f(yi-1)とに基づく漸化式"yi=f(y
i-1) mod p; (i=1,2,...,n-1)"を演算して、yi(i=0,
1,2,...,n)を出力するyi演算工程と、 所定の初期値z0と、所定の素数qと、zi-1の関数f
(zi-1)とに基づく漸化式"zi=f(zi-1) mod q; (i=
1,2,...,n-1)"を演算して、zi(i=0,1,2,...,n)を出力
するzi演算工程と、 所定の係数aと前記所定の素数qとに基づく剰余式"mi
=a・(zi-yi) mod q"を演算して、mi(i=0,1,2,...,
n)を出力するmi出力工程と、 miから抽出された所定の下位ビットと、前記所定の素
数pから抽出された所定の下位ビットと乗算し、その乗
算結果にyiの所定の最下位ビットを加算し、その加算
結果の所定の最下位ビットをi番目の疑似乱数Xiとす
る所定ビット演算工程と、 前記所定ビット演算工程で生成された疑似乱数Xi(i=0,
1,2,...,n)に基づいて、平文から暗号文を生成する暗号
生成工程と、前記暗号文を出力する出力工程とを備える
ことを特徴とする通信方法。 - 【請求項13】 所定の初期値y0と、所定の素数p
と、yi-1の関数f(yi-1)とに基づく漸化式"yi=f(y
i-1) mod p; (i=1,2,...,n-1)"を演算して、yi(i=0,
1,2,...,n)を出力するyi演算工程と、 所定の初期値z0と、所定の素数qと、zi-1の関数f
(zi-1)とに基づく漸化式"zi=f(zi-1) mod q; (i=
1,2,...,n-1)"を演算して、zi(i=0,1,2,...,n)を出力
するzi演算工程と、 所定の係数aと前記所定の素数qとに基づく剰余式"mi
=a・(zi-yi) mod q"を演算して、mi(i=0,1,2,...,
n)を出力するmi出力工程と、 miから抽出された所定の下位ビットと、前記所定の素
数pから抽出された所定の下位ビットと乗算し、その乗
算結果にyiの所定の最下位ビットを加算し、その加算
結果の所定の最下位ビットをi番目の疑似乱数Xiとす
る所定ビット演算工程と、 前記所定ビット演算工程で生成された疑似乱数Xi(i=0,
1,2,...,n)に基づいて、受信した暗号文から平文を生成
する復号生成工程とを備えることを特徴とする通信方
法。 - 【請求項14】 前記関数f(yi-1)は、yi-1に関する
多項式であり、 前記関数f(zi-1)は、zi-1に関する多項式であること
を特徴とする請求項12または請求項13に記載の通信
方法。 - 【請求項15】 前記関数f(yi-1)は、yi-1の2乗の
関数であり、 前記関数f(zi-1)は、zi-1の2乗の関数であることを
特徴とする請求項12または請求項13に記載の通信方
法。 - 【請求項16】 前記所定の下位ビットの数は、1ビッ
トであることを特徴とする請求項12または請求項13
に記載の通信方法。 - 【請求項17】 前記所定の下位ビットの数は、"lo
g2 n"ビット数近傍のビット数以内であることを特徴
とする請求項12または請求項13に記載の通信方法。 - 【請求項18】 疑似乱数Xi(i=0,1,2,...,n)を生成す
る疑似乱数生成方法であって、 所定の初期値y0と、所定の素数pと、yi-1の関数f
(yi-1)とに基づく漸化式"yi=f(yi-1) mod p; (i=
1,2,...,n-1)"を演算して、yi(i=0,1,2,...,n)を出力
するyi演算工程と、 所定の初期値z0と、所定の素数qと、zi-1の関数f
(zi-1)とに基づく漸化式"zi=f(zi-1) mod q; (i=
1,2,...,n-1)"を演算して、zi(i=0,1,2,...,n)を出力
するzi演算工程と、 所定の係数aと前記所定の素数qとに基づく剰余式"mi
=a・(zi-yi) mod q"を演算して、mi(i=0,1,2,...,
n)を出力するmi出力工程と、 miから抽出された所定の下位ビットと、前記所定の素
数pから抽出された所定の下位ビットと乗算し、その乗
算結果にyiの所定の最下位ビットを加算し、その加算
結果の所定の最下位ビットをi番目の疑似乱数Xiとす
る所定ビット演算工程と、を備えることを特徴とする疑
似乱数生成方法。 - 【請求項19】 前記関数f(yi-1)は、yi-1に関する
多項式であり、 前記関数f(zi-1)は、zi-1に関する多項式であること
を特徴とする請求項18に記載の疑似乱数生成方法。 - 【請求項20】 前記関数f(yi-1)は、yi-1の2乗の
関数であり、 前記関数f(zi-1)は、zi-1の2乗の関数であることを
特徴とする請求項18に記載の疑似乱数生成方法。 - 【請求項21】 前記所定の下位ビットの数は、1ビッ
トであることを特徴とす請求項18に記載の疑似乱数生
成方法。 - 【請求項22】 前記所定の下位ビットの数は、"lo
g2 n"ビット数近傍のビット数以内であることを特徴
とする請求項18に記載の疑似乱数生成方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04354494A JP3507119B2 (ja) | 1994-03-15 | 1994-03-15 | 擬似乱数生成装置とそれを用いた通信装置 |
US08/402,366 US5828752A (en) | 1994-03-15 | 1995-03-13 | Pseudo-random number generator and communication system employing the same |
DE69514261T DE69514261T2 (de) | 1994-03-15 | 1995-03-14 | Pseudozufallzahlengenerator und Kommunikationsverfahren und -einrichtung unter Verwendung eines verschlüsselten Textes basierend auf mittels dieses Generators erzeugten Pseudozufallszahlen |
EP95301682A EP0673134B1 (en) | 1994-03-15 | 1995-03-14 | Pseudo-random number generator, and communication method and apparatus using encrypted text based upon pseudo-random numbers generated by said generator |
HK98113123A HK1012136A1 (en) | 1994-03-15 | 1998-12-10 | Pseudo-random number generator and communication method and apparatus using encrypted text based upon pseudo-random numbers generated by said generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04354494A JP3507119B2 (ja) | 1994-03-15 | 1994-03-15 | 擬似乱数生成装置とそれを用いた通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07253752A true JPH07253752A (ja) | 1995-10-03 |
JP3507119B2 JP3507119B2 (ja) | 2004-03-15 |
Family
ID=12666695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04354494A Expired - Fee Related JP3507119B2 (ja) | 1994-03-15 | 1994-03-15 | 擬似乱数生成装置とそれを用いた通信装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5828752A (ja) |
EP (1) | EP0673134B1 (ja) |
JP (1) | JP3507119B2 (ja) |
DE (1) | DE69514261T2 (ja) |
HK (1) | HK1012136A1 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6307940B1 (en) | 1997-06-25 | 2001-10-23 | Canon Kabushiki Kaisha | Communication network for encrypting/deciphering communication text while updating encryption key, a communication terminal thereof, and a communication method thereof |
US6513118B1 (en) | 1998-01-27 | 2003-01-28 | Canon Kabushiki Kaisha | Electronic watermarking method, electronic information distribution system, image filing apparatus and storage medium therefor |
US6070178A (en) * | 1999-02-17 | 2000-05-30 | Starium Ltd | Generating random numbers from random signals without being affected by any interfering signals |
US6745219B1 (en) * | 2000-06-05 | 2004-06-01 | Boris Zelkin | Arithmetic unit using stochastic data processing |
US20020114453A1 (en) * | 2001-02-21 | 2002-08-22 | Bartholet Thomas G. | System and method for secure cryptographic data transport and storage |
US6691141B2 (en) * | 2001-04-13 | 2004-02-10 | Science Applications International Corp. | Method and apparatus for generating random number generators |
JP4136534B2 (ja) * | 2001-11-02 | 2008-08-20 | キヤノン株式会社 | デジタルコンテンツ処理装置、デジタルコンテンツ処理方法、コンピュータプログラム及び記録媒体 |
GB2391082B (en) * | 2002-07-19 | 2005-08-03 | Ritech Internat Ltd | Portable data storage device with layered memory architecture |
US20040024803A1 (en) * | 2002-07-31 | 2004-02-05 | Allen Montijo | Cascaded modified PRBS counters form easily programmed and efficient large counter |
US7467170B1 (en) | 2003-09-23 | 2008-12-16 | The Directv Group, Inc. | Sample generation method and system for digital simulation processes |
US8332449B2 (en) * | 2003-09-23 | 2012-12-11 | The Directv Group, Inc. | Sample generation method and system for digital simulation processes |
KR20060014600A (ko) * | 2004-08-11 | 2006-02-16 | 삼성전자주식회사 | 외부 메모리에 저장된 데이터의 변경유무를 체크하는 장치및 방법 |
US20070024471A1 (en) * | 2005-08-01 | 2007-02-01 | Lexmark International, Inc. | Systems and methods for secure communication over wired transmission channels |
US7765450B2 (en) * | 2005-10-20 | 2010-07-27 | Jon Udell | Methods for distribution of test generation programs |
US7386778B2 (en) * | 2005-10-20 | 2008-06-10 | Jon Udell | Methods for distributing programs for generating test data |
DE102006017911B4 (de) | 2006-04-18 | 2023-01-26 | creditPass GmbH | Elektronisches Bezahlsystem und Verfahren zum Ausführen eines Bezahlvorgangs |
US8179777B2 (en) | 2008-01-22 | 2012-05-15 | Nec Corporation | Transmitter and receiver for a wireless access system, transmission method and reception method of the wireless access system, and a program for same |
US8234295B2 (en) | 2009-06-03 | 2012-07-31 | International Business Machines Corporation | Managing uncertain data using Monte Carlo techniques |
US8244909B1 (en) * | 2009-06-18 | 2012-08-14 | Google Inc. | Method, apparatus and networking equipment for performing flow hashing using quasi cryptographic hash functions |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE380696B (sv) * | 1974-03-20 | 1975-11-10 | Philips Svenska Ab | Sett att alstra en pseudoslumpbitfoljd och anordning for utforande av settet. |
US4133974A (en) * | 1976-11-05 | 1979-01-09 | Datotek, Inc. | System for locally enciphering prime data |
JPH0721764B2 (ja) * | 1985-04-16 | 1995-03-08 | 日本電気株式会社 | 乱数発生器 |
US5313530A (en) * | 1991-03-05 | 1994-05-17 | Canon Kabushiki Kaisha | Calculating apparatus and method of encrypting/decrypting communication data by using the same |
US5187676A (en) * | 1991-06-28 | 1993-02-16 | Digital Equipment Corporation | High-speed pseudo-random number generator and method for generating same |
EP0611054B1 (en) * | 1993-01-22 | 1998-04-08 | Canon Kabushiki Kaisha | Polynomial-set deriving apparatus and method |
JP3245290B2 (ja) * | 1993-12-29 | 2002-01-07 | キヤノン株式会社 | 復号方法とその装置 |
US5420928A (en) * | 1994-01-25 | 1995-05-30 | Bell Communications Research, Inc. | Pseudo-random generator |
US5515307A (en) * | 1994-08-04 | 1996-05-07 | Bell Communications Research, Inc. | Pseudo-random generator |
-
1994
- 1994-03-15 JP JP04354494A patent/JP3507119B2/ja not_active Expired - Fee Related
-
1995
- 1995-03-13 US US08/402,366 patent/US5828752A/en not_active Expired - Lifetime
- 1995-03-14 EP EP95301682A patent/EP0673134B1/en not_active Expired - Lifetime
- 1995-03-14 DE DE69514261T patent/DE69514261T2/de not_active Expired - Lifetime
-
1998
- 1998-12-10 HK HK98113123A patent/HK1012136A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US5828752A (en) | 1998-10-27 |
EP0673134A2 (en) | 1995-09-20 |
HK1012136A1 (en) | 1999-07-23 |
JP3507119B2 (ja) | 2004-03-15 |
DE69514261T2 (de) | 2000-06-15 |
DE69514261D1 (de) | 2000-02-10 |
EP0673134B1 (en) | 2000-01-05 |
EP0673134A3 (en) | 1996-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3507119B2 (ja) | 擬似乱数生成装置とそれを用いた通信装置 | |
US8638944B2 (en) | Security countermeasures for power analysis attacks | |
US7079651B2 (en) | Cryptographic method and apparatus for non-linearly merging a data block and a key | |
US5805703A (en) | Method and apparatus for digital signature authentication | |
US6185679B1 (en) | Method and apparatus for a symmetric block cipher using multiple stages with type-1 and type-3 feistel networks | |
US20210256165A1 (en) | Protecting parallel multiplication operations from external monitoring attacks | |
US6189095B1 (en) | Symmetric block cipher using multiple stages with modified type-1 and type-3 feistel networks | |
JP2006003905A (ja) | 情報漏れ攻撃を防止するためのガロア体上の乗算方法及び装置、逆変換装置、そしてaesバイト置換演算装置 | |
JP2000187438A (ja) | 楕円曲線暗号実行方法及び装置並びに記録媒体 | |
CN113098675A (zh) | 基于多项式完全同态的二进制数据加密系统及方法 | |
JP2022513185A (ja) | 暗号文に対する非多項式演算を行う装置及び方法 | |
JP2004530919A5 (ja) | ||
JPH0738558A (ja) | 暗号化装置、及びそれを用いた通信システム及びその方法 | |
CN111602367B (zh) | 用于保护在使白盒密码算法安全的对策中使用的熵源的方法 | |
CN114765529A (zh) | 分布式数据的同态加密存储方法及装置、电子设备及计算机可读介质 | |
JP3389210B2 (ja) | 拡大鍵生成装置、暗復号装置、拡大鍵生成方法、及び記憶媒体 | |
CN112131596A (zh) | 加解密方法、设备及存储介质 | |
KR20050064645A (ko) | 역원 계산 회로, 역원계산 방법 및 상기 역원계산 방법을실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수있는 기록매체 | |
US20230138384A1 (en) | Method for securely performing a public key algorithm | |
JPWO2020116807A5 (ja) | ||
KR20230049575A (ko) | 동형암호에 기반한 다중 입력 논리 게이트를 통한 암호화된 산술 연산 가속화 방법 및 장치 | |
JP3013777B2 (ja) | 循環演算にもとづく暗号の暗号鍵生成装置 | |
JP5818768B2 (ja) | マスク生成装置、情報処理装置、及びその方法、プログラム | |
CN118176696A (zh) | 用于利用大整数值进行编码的白盒处理 | |
JPH09230788A (ja) | 暗号化方法および暗号化装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031218 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131226 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |