JP4265345B2 - 携帯電話機、インターリーブパラメータ演算装置、方法及びプログラム - Google Patents

携帯電話機、インターリーブパラメータ演算装置、方法及びプログラム Download PDF

Info

Publication number
JP4265345B2
JP4265345B2 JP2003298493A JP2003298493A JP4265345B2 JP 4265345 B2 JP4265345 B2 JP 4265345B2 JP 2003298493 A JP2003298493 A JP 2003298493A JP 2003298493 A JP2003298493 A JP 2003298493A JP 4265345 B2 JP4265345 B2 JP 4265345B2
Authority
JP
Japan
Prior art keywords
memory
base sequence
value
interleave parameter
sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003298493A
Other languages
English (en)
Other versions
JP2005072843A (ja
Inventor
一博 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2003298493A priority Critical patent/JP4265345B2/ja
Priority to US10/921,830 priority patent/US7318184B2/en
Priority to CN2004100119553A priority patent/CN1592117B/zh
Priority to EP04019810A priority patent/EP1508972A1/en
Publication of JP2005072843A publication Critical patent/JP2005072843A/ja
Application granted granted Critical
Publication of JP4265345B2 publication Critical patent/JP4265345B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H03M13/2714—Turbo interleaver for 3rd generation partnership project [3GPP] universal mobile telecommunications systems [UMTS], e.g. as defined in technical specification TS 25.212

Description

本発明は、ターボ符号のインターリーバにおいて、行内の入れ替えを行うためのベースシーケンスを求める際の演算量を減少させた携帯電話機、インターリーブパラメータ演算装置、方法及びプログラムに関する。
ＩＭＴ２０００（Ｗ−ＣＤＭＡ）の標準規格３ＧＰＰ ＴＳ２５．２１２で規定されるターボ符号のインターリーバにおいて、行内の入れ替えを行うためのベースシーケンスＳ（ｊ）は素数ｐ及びｖを用いて、次のように求められる。
Ｓ（ｊ）＝［ｖ＊Ｓ（ｊ−１）］ ｍｏｄ ｐ， ｊ＝１，２，・・・，ｐ−２，Ｓ（０）＝１
このＳ（ｊ）を求めるフローを図７に示す。
ターボ符号はBerrouらによって提唱された符号であり、その特徴として次の２点が挙げられる：
１．情報系列、及びインターリーバによって並べ替えられた情報系列を要素符号器で各々符号化し、それらをつないで符号語にする連接符号化。
２．他方の復号結果を利用しながら復号を繰り返し行う繰り返し復号。
インターリーブにおける並べ替えに焦点を当てた先行技術文献として特許文献１がある。これは移動体通信システムにおいて、多様なインターリーブ長に対応する為にインターリービングパターンが膨大になる問題を解決する方法を提示している。
特開２００３−１５２５５１号公報
携帯電話などに使用されるプロセッサでは回路規模削減の為剰余演算を１桁づつ行うものが多く、データ幅を１６bit とすると、
Ｓ（ｊ）＝Ｓ（ｊ） ｍｏｄ ｐ
の演算（ステップ１０４）に１６ステップかかり、条件分岐を２ステップ、その他の処理を１ステップとすると、図７のフローで１回のループ（ステップ１０２〜１０５）が２０ステップ掛かることになる。
３ＧＰＰの規定により、ｐの最大値は２５７の為、このループは最大２５５回繰り返すことになり、処理時間が長くなることが問題となる。
また、ここではＳ（ｊ）を求めているが、インターリーバの列数Ｃがｐ−１のとき、Ｓ（ｊ）ではなく、
Ｓｍ（ｊ）＝Ｓ（ｊ）−１
が必要になる。この場合、各Ｓ（ｊ）に対して−１するステップが追加になるため、１回のループが２１ステップとなる。
本発明は上記ベースシーケンスＳ（ｊ）及びＳｍ（ｊ）を求める際の１回のループあたりのステップ数を減らし、処理時間を削減する手段を提供することを目的とする。
上記課題を解決する為に、請求項１に記載の発明である携帯電話機は、ターボ符号のインターリーバにおいて行内の入れ替えを行うためのベースシーケンスを求めるために、自然数ｎ、及び２つの素数ｖとｐより、Ｍ（ｎ）＝［ｖ＊ｎ］ ｍｏｄ ｐで定めるＭ（ｎ）を、Ｍ（ｎ−１）＋ｖ＜ｐの場合、Ｍ（ｎ）＝Ｍ（ｎ−１）＋ｖ、Ｍ（ｎ−１）＋ｖ≧ｐの場合、Ｍ（ｎ）＝Ｍ（ｎ−１）＋ｖ−ｐにより計算する演算手段と、上記演算手段により得られた値をメモリに格納する第１の格納手段と、上記格納手段によりメモリに格納された値を読み出す読み出し手段と、上記読み出し手段により読み出された値を並べ替える並べ替え手段と、上記並べ替え手段により並べ替えられた数列をメモリに格納する第２の格納手段とを有することを特徴とする。
請求項２に記載の発明は、請求項１に記載の携帯電話機であって、上記並べ替え手段は、ａn+1 ＝Ｍ（ａn ）で定まる数列に従い、メモリに格納された値を並べ替えることを特徴とする。
請求項３に記載の発明は、請求項２に記載の携帯電話機であって、ベースシーケンスＳ（ｎ）：Ｓ（ｎ）＝［ｖ＊Ｓ（ｎ−１）］ ｍｏｄ ｐと、上記並べ替え手段により得られた数列とを対応させることによりＳ（ｎ）の値を決定する手段を更に有することを特徴とする。
請求項４に記載の発明は、請求項３に記載の携帯電話機であって、上記ベースシーケンスＳ（ｎ）の初期値をＳ（０）−１と置くことにより、ベースシーケンスＳｍ（ｎ）：Ｓｍ（ｎ）＝Ｓ（ｎ）−１を求めることを特徴とする。
請求項５に記載の発明は、請求項４に記載の携帯電話機であって、インターリーバの列数に応じて、ベースシーケンスＳ（ｎ）及びＳｍ（ｎ）から適切なベースシーケンスを選択することを特徴とする。
請求項６に記載の発明は、インターリーブパラメータ演算装置であって、ターボ符号のインターリーバにおいて行内の入れ替えを行うためのベースシーケンスを求めるために、自然数ｎ、及び２つの素数ｖとｐより、Ｍ（ｎ）＝［ｖ＊ｎ］ ｍｏｄ ｐで定めるＭ（ｎ）を、Ｍ（ｎ−１）＋ｖ＜ｐの場合、Ｍ（ｎ）＝Ｍ（ｎ−１）＋ｖ、Ｍ（ｎ−１）＋ｖ≧ｐの場合、Ｍ（ｎ）＝Ｍ（ｎ−１）＋ｖ−ｐにより計算する演算手段と、上記演算手段により得られた値をメモリに格納する第１の格納手段と、上記格納手段によりメモリに格納された値を読み出す読み出し手段と、上記読み出し手段により読み出された値を並べ替える並べ替え手段と、上記並べ替え手段により並べ替えられた数列をメモリに格納する第２の格納手段とを有することを特徴とする。
請求項７に記載の発明は、請求項６に記載のインターリーブパラメータ演算装置であって、上記並べ替え手段は、ａn+1 ＝Ｍ（ａn ）で定まる数列に従い、メモリに格納された値を並べ替えることを特徴とする。
請求項８に記載の発明は、請求項７に記載のインターリーブパラメータ演算装置であって、ベースシーケンスＳ（ｎ）：Ｓ（ｎ）＝［ｖ＊Ｓ（ｎ−１）］ ｍｏｄ ｐと、上記並べ替え手段により得られた数列とを対応させることによりＳ（ｎ）の値を決定する手段を更に有することを特徴とする。
請求項９に記載の発明は、請求項８に記載のインターリーブパラメータ演算装置であって、上記ベースシーケンスＳ（ｎ）の初期値をＳ（０）−１と置くことにより、ベースシーケンスＳｍ（ｎ）：Ｓｍ（ｎ）＝Ｓ（ｎ）−１を求めることを特徴とする。
請求項１０に記載の発明は、請求項９に記載のインターリーブパラメータ演算装置であって、インターリーバの列数に応じて、ベースシーケンスＳ（ｎ）及びＳｍ（ｎ）から適切なベースシーケンスを選択することを特徴とする。
請求項１１に記載の発明であるインターリーブパラメータ演算方法は、ターボ符号のインターリーバにおいて行内の入れ替えを行うためのベースシーケンスを求めるために、自然数ｎ、及び２つの素数ｖとｐより、Ｍ（ｎ）＝［ｖ＊ｎ］ ｍｏｄ ｐで定めるＭ（ｎ）を、Ｍ（ｎ−１）＋ｖ＜ｐの場合、Ｍ（ｎ）＝Ｍ（ｎ−１）＋ｖ、Ｍ（ｎ−１）＋ｖ≧ｐの場合、Ｍ（ｎ）＝Ｍ（ｎ−１）＋ｖ−ｐにより計算する演算工程と、上記演算工程により得られた値をメモリに格納する第１の格納工程と、上記格納工程によりメモリに格納された値を読み出す読み出し工程と、上記読み出し工程により読み出された値を並べ替える並べ替え工程と、上記並べ替え工程により並べ替えられた数列をメモリに格納する第２の格納工程とを有することを特徴とする。
請求項１２に記載の発明は、請求項１１に記載のインターリーブパラメータ演算方法であって、上記並べ替え工程は、ａn+1 ＝Ｍ（ａn ）で定まる数列に従い、メモリに格納された値を並べ替えることを特徴とする。
請求項１３に記載の発明は、請求項１２に記載のインターリーブパラメータ演算方法であって、ベースシーケンスＳ（ｎ）：Ｓ（ｎ）＝［ｖ＊Ｓ（ｎ−１）］ ｍｏｄ ｐと、上記並べ替え工程により得られた数列とを対応させることによりＳ（ｎ）の値を決定する工程を更に有することを特徴とする。
請求項１４に記載の発明は、請求項１３に記載のインターリーブパラメータ演算方法であって、上記ベースシーケンスＳ（ｎ）の初期値をＳ（０）−１と置くことにより、ベースシーケンスＳｍ（ｎ）：Ｓｍ（ｎ）＝Ｓ（ｎ）−１を求めることを特徴とする。
請求項１５に記載の発明は、請求項１４に記載のインターリーブパラメータ演算方法であって、インターリーバの列数に応じて、ベースシーケンスＳ（ｎ）及びＳｍ（ｎ）から適切なベースシーケンスを選択することを特徴とする。
請求項１６に記載の発明であるインターリーブパラメータ演算プログラムは、ターボ符号のインターリーバにおいて行内の入れ替えを行うためのベースシーケンスを求めるために、自然数ｎ、及び２つの素数ｖとｐより、Ｍ（ｎ）＝［ｖ＊ｎ］ ｍｏｄ ｐで定めるＭ（ｎ）を、Ｍ（ｎ−１）＋ｖ＜ｐの場合、Ｍ（ｎ）＝Ｍ（ｎ−１）＋ｖ、Ｍ（ｎ−１）＋ｖ≧ｐの場合、Ｍ（ｎ）＝Ｍ（ｎ−１）＋ｖ−ｐにより計算する演算処理と、上記演算処理により得られた値をメモリに格納する第１の格納処理と、上記格納処理によりメモリに格納された値を読み出す読み出し処理と、上記読み出し処理により読み出された値を並べ替える並べ替え処理と、上記並べ替え処理により並べ替えられた数列をメモリに格納する第２の格納処理とをコンピュータに実行させることを特徴とする。
請求項１７に記載の発明は、請求項１６に記載のインターリーブパラメータ演算プログラムであって、上記並べ替え処理は、ａn+1 ＝Ｍ（ａn ）で定まる数列に従い、メモリに格納された値を並べ替えることを特徴とする。
請求項１８に記載の発明は、請求項１７に記載のインターリーブパラメータ演算プログラムであって、ベースシーケンスＳ（ｎ）：Ｓ（ｎ）＝［ｖ＊Ｓ（ｎ−１）］ ｍｏｄ ｐと、上記並べ替え処理により得られた数列とを対応させることによりＳ（ｎ）の値を決定する処理を更に有することを特徴とする。
請求項１９に記載の発明は、請求項１８に記載のインターリーブパラメータ演算プログラムであって、上記ベースシーケンスＳ（ｎ）の初期値をＳ（０）−１と置くことにより、ベースシーケンスＳｍ（ｎ）：Ｓｍ（ｎ）＝Ｓ（ｎ）−１を求めることを特徴とする。
請求項２０に記載の発明は、請求項１９に記載のインターリーブパラメータ演算プログラムであって、インターリーバの列数に応じて、ベースシーケンスＳ（ｎ）及びＳｍ（ｎ）から適切なベースシーケンスを選択することを特徴とする。
本発明によれば、剰余演算を行うことなくベースシーケンスを求めることができるので、演算量の削減、演算の高速化を実現でき、また剰余計算用の回路を用いる必要がなくなり、回路の縮小化、低コスト化を図ることができる。
以下に本発明の特徴を述べる。
全てのｎ(0,1,…,p-1)に関して、
Ｍ（ｎ）＝［ｖ＊ｎ］ ｍｏｄ ｐ
を求めることを考える。式変形を見やすくするために、
ａ（ｎ）＝ｆｌｏｏｒ（［ｖ＊ｎ］／ｐ）
とおき、Ｍ（ｎ）を書き換えると、
Ｍ（ｎ）＝［ｖ＊ｎ］ ｍｏｄ ｐ
＝［ｖ＊［ｎ−１］−ａ（ｎ−１）＊ｐ＋ｖ］ ｍｏｄ ｐ
＝［Ｍ（ｎ−１）＋ｖ］ ｍｏｄ ｐ
となる。３ＧＰＰ規定より、ｖ＜ｐなので、
Ｍ（ｎ−１）＋ｖ＜Ｍ（ｎ−１）＋ｐ＜２＊ｐ
である。よって、Ｍ（ｎ）は数１で表され、これをｎ＝０から順に計算することで剰余演算を行わずに求めることができる。
Figure 0004265345
Ｓ（ｊ）はＭ（ｎ）を使って
Ｓ（ｊ）＝［ｖ＊Ｓ（ｊ−１）］ ｍｏｄ ｐ
＝Ｍ（Ｓ（ｊ−１））
と表されるため、剰余演算を行わずにＳ（ｊ）を求めることが可能となる。
またＳｍ（ｊ）は
Ｓｍ（０）＝Ｓ（０）−１
であるから、初期値の設定においてＳ（０）−１とすれば、Ｓ（ｊ）と同様に求めることができる。
上記原理に基づき、剰余計算を行うことなくベースシーケンスを求める方法を実現する為の手順及び装置の仕組みを以下に明らかにする。
図１に構成を示す。
プロセッサ１１はＭ（ｎ）及びＳ（ｊ）の計算を行う。メモリ１２はプロセッサ１１で計算したＭ（ｎ）を格納する。メモリ１４はプロセッサ１１で計算したＳ（ｊ）を格納する。
まずプロセッサ１１においてＭ（ｎ）を計算する。図２を参照して計算の手順を説明する。初期化してＭ（ｎ）を計算し（ステップ２０１〜２０３）、数１に示すように場合分けを行い（ステップ２０４）、Ｍ≧ｐならばＭ−ｐをＭ（ｎ）の値とし（ステップ２０５）、ｎ＜ｐ−１の間は（ステップ２０６／ＹＥＳ）ステップ２０２〜２０５を繰り返す。ｎ＝ｐ−１になったら（ステップ２０６／ＮＯ）、ループを抜ける。Ｍ（ｎ）の計算結果はメモリ１２に格納する。
次にプロセッサ１１は図３に示すように、初期値設定（ステップ３０１）の後、Ｓ（ｊ）＝Ｍ（Ｓ（ｊ−１））に基づいてメモリ１２よりＭ（ｎ）を読み込み（ステップ３０２〜３０５）、メモリ１４に格納する。これによりメモリ１４にＳ（ｊ）が生成される。
ここで、従来の方法と同じく条件分岐を２ステップ、その他の処理を１ステップとすると、１２ステップとなり、ステップの処理量削減効果が得られる。ｐの最大値が２５７なので、最大２０４８ステップの処理量削減が可能となる。
また、Ｓｍ（ｊ）を求める場合も、初期値の設定を変更するだけでよい。すなわち、図２におけるＭ（０）を０とし、図３におけるｎの初期値を０とすることで、ステップ数の増加なく、Ｓｍ（ｊ）を求めることができる。
また、インターリーバの列数Ｃに応じて必要なベースシーケンスがＳ（ｊ）、Ｓ（ｊ）−１と異なるため、必要なベースシーケンス（Ｓｆ（ｊ）とする）は数２で表される。
Figure 0004265345
このときＳ（ｊ）、Ｓｍ（ｊ）の最大値はｐ＝２５７の時でそれぞれ２５６、２５５であり、２進数で表現した場合、それぞれ９ｂｉｔ、８ｂｉｔ必要になるが、ｐ＝２５７の時は、Ｃ＝ｐ−１となるため、Ｓｆ（ｊ）としては最大８ｂｉｔで収まることとなる。よって、場合に応じてＭ（０）、ｎの初期値を変更してＳｆ（ｊ）を直接求めることで、Ｓ（ｊ）を求めてから場合に応じて−１するのに比べて、メモリ５２及び５４のビット幅を１ｂｉｔ削減することができる。
また、メモリ１２はターボ符号化・復号中は不要となるため、ターボ符号化・復号中はターボ符号器・復号器のメモリを流用し回路規模を削減することも可能である。
本実施例によれば、上記のように処理のステップ数が削減され、プロセッサの動作時間を短縮することができる。更に、プロセッサの動作時間短縮により消費電力を削減することができる。
図４に構成の概要を示す。
ブロック４１はＭ（ｎ）の計算を行う。メモリ４２はブロック４１で計算したＭ（ｎ）を格納する。ブロック４３はＭ（ｎ）を並び替えてＳ（ｊ）を生成する。メモリ４４はブロック４３で生成したＳ（ｊ）を格納する。
図５にブロック４１又はメモリ４２の詳細なブロック図を示す。
Ｍ（ｎ）格納メモリ５２はＭ（ｎ）の値を格納する。
メモリアドレス生成カウンタ５４はＭ（ｎ）の値を格納するアドレスを生成する。
レジスタ５５はＭ（ｎ）の値を持つ。
定数ブロック５６はｖの値を持つ。
定数ブロック５７は−ｐの値を持つ。
セレクタ５８はＭ（ｎ）−ｐの値で出力値を選択する。
セレクタ５９はＭ（ｎ）の値の格納先を選択する。
図６にメモリ４２及び４４、ブロック４３の詳細なブロック図を示す。
Ｍ（ｎ）格納メモリ６２はＭ（ｎ）の値を格納する。
Ｓ（ｊ）格納メモリ６４はＳ（ｊ）の値を格納する。
セレクタ６５はＭ（ｎ）の読み込み元を選択する。
セレクタ６６はＳ（ｊ）の格納先を選択する。
レジスタ６８はメモリ読み込みアドレスの値を持つ。
カウンタ６９はメモリ格納アドレスの値を持つ。
ブロック４１の基本動作は図２に示したフローと同様である。図５を用いて詳細を説明する。まず、初期状態ではレジスタ５５、カウンタ５４の値Ｍ、ｎは初期値として‘１’、‘０’を保持する。レジスタ５５の値Ｍと定数５６の値ｖを加算し、定数５７の値ｐを減算し、それが負の場合（Ｍ＋ｖ−ｐ＜０）は減算する前の値（Ｍ＋ｖ）を、それ以外の場合（Ｍ＋ｖ−ｐ≧０）は減算した値（Ｍ＋ｖ−ｐ）を出力し、メモリ５２のアドレスｎに格納する。また、次の演算のため出力値をレジスタ５５に格納し、カウンタ５４の値ｎを＋１する。これをカウンタ５４の値ｎがｐ−２になるまで繰り返す。
上記のブロック４１の動作が完了した後、ブロック４３の動作を開始する。基本動作は図３に示したフローと同様である。図６を用いて詳細を説明する。レジスタ６８の値ｎ、カウンタ６９の値ｊは初期値‘１’、‘０’を保持するものとする。メモリ６２のアドレスｎよりＭ（ｎ）を読み出し、メモリ６４のアドレスｊに格納する。また、次のメモリ６８の読み込みアドレスの値としてレジスタ６９にＭ（ｎ）を格納し、カウンタ６９の値ｊを＋１する。これをカウンタ６９の値ｊがｐ−２になるまで繰り返す。
これにより、メモリ４４にＳ（ｊ）が生成される。
実施例１の場合と同様、Ｓｍ（ｊ）を求める場合は図５のレジスタ５５の初期値を‘０’、図６のレジスタ６８の初期値を‘１’とすることで求めることができる。また、実施例１の場合と同様、Ｓｆ（ｊ）を直接求めることでメモリ４２及び４４のサイズを削減可能である。更に、実施例１の場合と同様、メモリ４２はターボ符号器・復号器のメモリを流用することが可能である。
本実施例によれば、剰余演算器を使用しないことで回路規模の削減が可能となる。また、ｖ＊Ｓ（ｊ）の計算を行わず、最大値がｐ＊２未満となるため演算ビット幅の削減が可能である。
また本実施例に示した動作を行うインターリーブパラメータ演算装置を携帯電話等の携帯無線機に使用することにより、携帯無線機本体の縮小化を図ることができる。
本発明により、携帯電話機に用いられるプロセッサの回路が小規模化され、携帯電話機の本体の縮小に繋がる。
第１の実施例における本発明の構成を示すブロック図である。 Ｍ（ｎ）を求めるフローチャートである。 メモリからＭ（ｎ）を読み込む手順を示すフローチャートである。 第２の実施例における本発明の構成を示すブロック図である。 Ｍ（ｎ）Calculatorの詳細なブロック図である。 Permutation Unitの詳細なブロック図である。 従来の方法に基づいてベースシーケンスＳ（ｊ）を求めるフローチャートである。
符号の説明
１１ プロセッサ
１２ Ｍ（ｎ）メモリ
１３ Ｓ（ｊ）メモリ

Claims (20)

  1. ターボ符号のインターリーバにおいて行内の入れ替えを行うためのベースシーケンスを求めるために、
    自然数ｎ、及び２つの素数ｖとｐより、
    Ｍ（ｎ）＝［ｖ＊ｎ］ ｍｏｄ ｐ
    で定めるＭ（ｎ）を、Ｍ（ｎ−１）＋ｖ＜ｐの場合、
    Ｍ（ｎ）＝Ｍ（ｎ−１）＋ｖ、
    Ｍ（ｎ−１）＋ｖ≧ｐの場合、
    Ｍ（ｎ）＝Ｍ（ｎ−１）＋ｖ−ｐ
    により計算する演算手段と、
    前記演算手段により得られた値をメモリに格納する第１の格納手段と、
    前記格納手段によりメモリに格納された値を読み出す読み出し手段と、
    前記読み出し手段により読み出された値を並べ替える並べ替え手段と、
    前記並べ替え手段により並べ替えられた数列をメモリに格納する第２の格納手段とを有することを特徴とする携帯電話機。
  2. 前記並べ替え手段は、
    ａn+1 ＝Ｍ（ａn ）
    で定まる数列に従い、メモリに格納された値を並べ替えることを特徴とする請求項１に記載の携帯電話機。
  3. ベースシーケンスＳ（ｎ）：
    Ｓ（ｎ）＝［ｖ＊Ｓ（ｎ−１）］ ｍｏｄ ｐ
    と、前記並べ替え手段により得られた数列とを対応させることによりＳ（ｎ）の値を決定する手段を更に有することを特徴とする請求項２に記載の携帯電話機。
  4. 上記ベースシーケンスＳ（ｎ）の初期値をＳ（０）−１と置くことにより、ベースシーケンスＳｍ（ｎ）：
    Ｓｍ（ｎ）＝Ｓ（ｎ）−１
    を求めることを特徴とする請求項３に記載の携帯電話機。
  5. インターリーバの列数に応じて、ベースシーケンスＳ（ｎ）及びＳｍ（ｎ）から適切なベースシーケンスを選択することを特徴とする請求項４に記載の携帯電話機。
  6. ターボ符号のインターリーバにおいて行内の入れ替えを行うためのベースシーケンスを求めるために、
    自然数ｎ、及び２つの素数ｖとｐより、
    Ｍ（ｎ）＝［ｖ＊ｎ］ ｍｏｄ ｐ
    で定めるＭ（ｎ）を、Ｍ（ｎ−１）＋ｖ＜ｐの場合、
    Ｍ（ｎ）＝Ｍ（ｎ−１）＋ｖ、
    Ｍ（ｎ−１）＋ｖ≧ｐの場合、
    Ｍ（ｎ）＝Ｍ（ｎ−１）＋ｖ−ｐ
    により計算する演算手段と、
    前記演算手段により得られた値をメモリに格納する第１の格納手段と、
    前記格納手段によりメモリに格納された値を読み出す読み出し手段と、
    前記読み出し手段により読み出された値を並べ替える並べ替え手段と、
    前記並べ替え手段により並べ替えられた数列をメモリに格納する第２の格納手段とを有することを特徴とするインターリーブパラメータ演算装置。
  7. 前記並べ替え手段は、
    ａn+1 ＝Ｍ（ａn ）
    で定まる数列に従い、メモリに格納された値を並べ替えることを特徴とする請求項６に記載のインターリーブパラメータ演算装置。
  8. ベースシーケンスＳ（ｎ）：
    Ｓ（ｎ）＝［ｖ＊Ｓ（ｎ−１）］ ｍｏｄ ｐ
    と、前記並べ替え手段により得られた数列とを対応させることによりＳ（ｎ）の値を決定する手段を更に有することを特徴とする請求項７に記載のインターリーブパラメータ演算装置。
  9. 上記ベースシーケンスＳ（ｎ）の初期値をＳ（０）−１と置くことにより、ベースシーケンスＳｍ（ｎ）：
    Ｓｍ（ｎ）＝Ｓ（ｎ）−１
    を求めることを特徴とする請求項８に記載のインターリーブパラメータ演算装置。
  10. インターリーバの列数に応じて、ベースシーケンスＳ（ｎ）及びＳｍ（ｎ）から適切なベースシーケンスを選択することを特徴とする請求項９に記載のインターリーブパラメータ演算装置。
  11. ターボ符号のインターリーバにおいて行内の入れ替えを行うためのベースシーケンスを求めるために、
    自然数ｎ、及び２つの素数ｖとｐより、
    Ｍ（ｎ）＝［ｖ＊ｎ］ ｍｏｄ ｐ
    で定めるＭ（ｎ）を、Ｍ（ｎ−１）＋ｖ＜ｐの場合、
    Ｍ（ｎ）＝Ｍ（ｎ−１）＋ｖ、
    Ｍ（ｎ−１）＋ｖ≧ｐの場合、
    Ｍ（ｎ）＝Ｍ（ｎ−１）＋ｖ−ｐ
    により計算する演算工程と、
    前記演算工程により得られた値をメモリに格納する第１の格納工程と、
    前記格納工程によりメモリに格納された値を読み出す読み出し工程と、
    前記読み出し工程により読み出された値を並べ替える並べ替え工程と、
    前記並べ替え工程により並べ替えられた数列をメモリに格納する第２の格納工程とを有することを特徴とするインターリーブパラメータ演算方法。
  12. 前記並べ替え工程は、
    ａn+1 ＝Ｍ（ａn ）
    で定まる数列に従い、メモリに格納された値を並べ替えることを特徴とする請求項１１に記載のインターリーブパラメータ演算方法。
  13. ベースシーケンスＳ（ｎ）：
    Ｓ（ｎ）＝［ｖ＊Ｓ（ｎ−１）］ ｍｏｄ ｐ
    と、前記並べ替え工程により得られた数列とを対応させることによりＳ（ｎ）の値を決定する工程を更に有することを特徴とする請求項１２に記載のインターリーブパラメータ演算方法。
  14. 上記ベースシーケンスＳ（ｎ）の初期値をＳ（０）−１と置くことにより、ベースシーケンスＳｍ（ｎ）：
    Ｓｍ（ｎ）＝Ｓ（ｎ）−１
    を求めることを特徴とする請求項１３に記載のインターリーブパラメータ演算方法。
  15. インターリーバの列数に応じて、ベースシーケンスＳ（ｎ）及びＳｍ（ｎ）から適切なベースシーケンスを選択することを特徴とする請求項１４に記載のインターリーブパラメータ演算方法。
  16. ターボ符号のインターリーバにおいて行内の入れ替えを行うためのベースシーケンスを求めるために、
    自然数ｎ、及び２つの素数ｖとｐより、
    Ｍ（ｎ）＝［ｖ＊ｎ］ ｍｏｄ ｐ
    で定めるＭ（ｎ）を、Ｍ（ｎ−１）＋ｖ＜ｐの場合、
    Ｍ（ｎ）＝Ｍ（ｎ−１）＋ｖ、
    Ｍ（ｎ−１）＋ｖ≧ｐの場合、
    Ｍ（ｎ）＝Ｍ（ｎ−１）＋ｖ−ｐ
    により計算する演算処理と、
    前記演算処理により得られた値をメモリに格納する第１の格納処理と、
    前記格納処理によりメモリに格納された値を読み出す読み出し処理と、
    前記読み出し処理により読み出された値を並べ替える並べ替え処理と、
    前記並べ替え処理により並べ替えられた数列をメモリに格納する第２の格納処理とをコンピュータに実行させる為のインターリーブパラメータ演算プログラム。
  17. 前記並べ替え処理は、
    ａn+1 ＝Ｍ（ａn ）
    で定まる数列に従い、メモリに格納された値を並べ替えることを特徴とする請求項１６に記載のインターリーブパラメータ演算プログラム。
  18. ベースシーケンスＳ（ｎ）：
    Ｓ（ｎ）＝［ｖ＊Ｓ（ｎ−１）］ ｍｏｄ ｐ
    と、前記並べ替え処理により得られた数列とを対応させることによりＳ（ｎ）の値を決定する処理を更に有することを特徴とする請求項１７に記載のインターリーブパラメータ演算プログラム。
  19. 上記ベースシーケンスＳ（ｎ）の初期値をＳ（０）−１と置くことにより、ベースシーケンスＳｍ（ｎ）：
    Ｓｍ（ｎ）＝Ｓ（ｎ）−１
    を求めることを特徴とする請求項１８に記載のインターリーブパラメータ演算プログラム。
  20. インターリーバの列数に応じて、ベースシーケンスＳ（ｎ）及びＳｍ（ｎ）から適切なベースシーケンスを選択することを特徴とする請求項１９に記載のインターリーブパラメータ演算プログラム。
JP2003298493A 2003-08-22 2003-08-22 携帯電話機、インターリーブパラメータ演算装置、方法及びプログラム Expired - Fee Related JP4265345B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003298493A JP4265345B2 (ja) 2003-08-22 2003-08-22 携帯電話機、インターリーブパラメータ演算装置、方法及びプログラム
US10/921,830 US7318184B2 (en) 2003-08-22 2004-08-20 Mobile telephone, apparatus, method, and program for calculating an interleave parameter
CN2004100119553A CN1592117B (zh) 2003-08-22 2004-08-20 用于计算交织参数的移动电话、设备、方法和程序
EP04019810A EP1508972A1 (en) 2003-08-22 2004-08-20 Mobile telephone, apparatus, method, and program for calculating an interleave parameter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003298493A JP4265345B2 (ja) 2003-08-22 2003-08-22 携帯電話機、インターリーブパラメータ演算装置、方法及びプログラム

Publications (2)

Publication Number Publication Date
JP2005072843A JP2005072843A (ja) 2005-03-17
JP4265345B2 true JP4265345B2 (ja) 2009-05-20

Family

ID=34056261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003298493A Expired - Fee Related JP4265345B2 (ja) 2003-08-22 2003-08-22 携帯電話機、インターリーブパラメータ演算装置、方法及びプログラム

Country Status (4)

Country Link
US (1) US7318184B2 (ja)
EP (1) EP1508972A1 (ja)
JP (1) JP4265345B2 (ja)
CN (1) CN1592117B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4909498B2 (ja) * 2004-02-27 2012-04-04 日本電気株式会社 インターリーブパラメータ演算方法／プログラム／プログラム記録媒体／装置、携帯電話機
US7552377B1 (en) * 2005-02-10 2009-06-23 Xilinx, Inc. Method of and circuit for interleaving data in a data coder
CN100438345C (zh) * 2005-03-30 2008-11-26 华为技术有限公司 一种交织装置
KR100708474B1 (ko) * 2005-09-15 2007-04-18 삼성전자주식회사 선형 합동 인터리버의 매개변수 결정 방법 및 그를 이용한 선형 합동 인터리버
US8082479B2 (en) 2006-02-02 2011-12-20 Qualcomm Incorporated Methods and apparatus for generating permutations
US7904761B1 (en) * 2006-03-24 2011-03-08 Xilinx, Inc. Method and apparatus for a discrete power series generator
WO2009093628A1 (ja) * 2008-01-22 2009-07-30 Nec Corporation 無線アクセスシステムの送信機及び受信機、無線アクセスシステムの送信方法及び受信方法、並びにプログラム
KR20120071511A (ko) * 2010-12-23 2012-07-03 한국전자통신연구원 이동통신 시스템의 데이터 레이트 매칭 방법 및 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2706054B1 (fr) * 1993-06-02 1995-07-13 Alcatel Mobile Comm France Procédé d'entrelacement d'une séquence d'éléments de données, et dispositif d'entrelacement correspondant.
DE69907011T2 (de) * 1998-10-30 2004-03-25 Broadcom Corp., Irvine Verallgemeinerter faltungsver- und -entschachteler
FR2787263B1 (fr) * 1998-12-14 2002-10-25 Sagem Procede de transmission avec codage de canal a entrelacement efficace et modulaire pour turbo codes
US6543013B1 (en) * 1999-04-14 2003-04-01 Nortel Networks Limited Intra-row permutation for turbo code
KR100393608B1 (ko) * 2000-09-29 2003-08-09 삼성전자주식회사 유.엠.티.에스시스템내 터보부호화기의 내부 인터리버 및인터리빙 수행 방법
JP3624874B2 (ja) 2001-11-19 2005-03-02 日本電気株式会社 インターリービング順序発生器、インターリーバ、ターボエンコーダ、及びターボデコーダ
US7091889B2 (en) 2002-09-09 2006-08-15 Telefonaktiebolaget Lm Ericsson (Publ) Speed and memory optimized interleaving
AU2003263448A1 (en) 2002-09-25 2004-04-19 Koninklijke Philips Electronics N.V. Method of calculating an intra-row permutation pattern for an interleaver

Also Published As

Publication number Publication date
US7318184B2 (en) 2008-01-08
CN1592117A (zh) 2005-03-09
JP2005072843A (ja) 2005-03-17
CN1592117B (zh) 2010-05-26
EP1508972A1 (en) 2005-02-23
US20050044466A1 (en) 2005-02-24

Similar Documents

Publication Publication Date Title
Sarkis et al. Flexible and low-complexity encoding and decoding of systematic polar codes
JP3241210B2 (ja) ビタビ復号方法及びビタビ復号回路
JP3636684B2 (ja) Ｕｍｔｓにおけるターボ符号化器のインターリーバ及びインターリービングを遂行するための方法
US8989242B2 (en) Encoding/decoding processor and wireless communication apparatus
JP4265345B2 (ja) 携帯電話機、インターリーブパラメータ演算装置、方法及びプログラム
CN101800560A (zh) Flash控制器中BCH编译码的纠错能力扩展方法
US20110087949A1 (en) Reconfigurable turbo interleavers for multiple standards
JP2004129240A (ja) インタリーブド・アドレスを生成するための方法および装置
EP3202045A1 (en) Method and device for calculating a crc code in parallel
CN109756231B (zh) 循环移位处理装置及方法
CN101515805B (zh) 一种Turbo译码器及其译码方法
CN1988391A (zh) 运算电路
JP2005006188A (ja) Ｃｒｃ演算方法およびｃｒｃ演算装置
CN110022158B (zh) 一种译码方法及装置
CN1787386A (zh) 一种维特比译码器路径度量存储的方法
JP2005244770A (ja) インターリーブパラメータ演算方法／プログラム／プログラム記録媒体／装置、携帯電話機
CN1554152A (zh) 数字信号处理器中的高性能turbo和iterbi信道解码
KR100804797B1 (ko) 개인 휴대 인터넷 시스템용 컨벌루션 터보 코드 부호화방법 및 그 장치
US7647547B2 (en) Turbo decoder with reduced-size branch metric cache
EP1413062A1 (en) Turbo decoder with reduced-size branch metric cache
JP3250363B2 (ja) 演算装置
JP5196567B2 (ja) 演算装置、復号化装置およびメモリ制御方法ならびにプログラム
JP2006500850A (ja) データを再帰的に計算するための回路
US7685221B1 (en) Efficient remainder calculation for even divisors
JPH0722969A (ja) 演算装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090127

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090209

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140227

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees