JP2004129240A - インタリーブド・アドレスを生成するための方法および装置 - Google Patents
インタリーブド・アドレスを生成するための方法および装置 Download PDFInfo
- Publication number
- JP2004129240A JP2004129240A JP2003297427A JP2003297427A JP2004129240A JP 2004129240 A JP2004129240 A JP 2004129240A JP 2003297427 A JP2003297427 A JP 2003297427A JP 2003297427 A JP2003297427 A JP 2003297427A JP 2004129240 A JP2004129240 A JP 2004129240A
- Authority
- JP
- Japan
- Prior art keywords
- mod
- address
- values
- row
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
- G06F7/722—Modular multiplication
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
- H03M13/2714—Turbo interleaver for 3rd generation partnership project [3GPP] universal mobile telecommunications systems [UMTS], e.g. as defined in technical specification TS 25.212
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/276—Interleaving address generation
- H03M13/2764—Circuits therefore
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2767—Interleaver wherein the permutation pattern or a portion thereof is stored
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/00086—Circuits for prevention of unauthorised reproduction or copying, e.g. piracy
- G11B20/00188—Circuits for prevention of unauthorised reproduction or copying, e.g. piracy involving measures which result in a restriction to authorised devices recording or reproducing contents to/from a record carrier
- G11B20/00195—Circuits for prevention of unauthorised reproduction or copying, e.g. piracy involving measures which result in a restriction to authorised devices recording or reproducing contents to/from a record carrier using a device identifier associated with the player or recorder, e.g. serial numbers of playback apparatuses or MAC addresses
Abstract
【解決手段】インタリーブド・アドレスを生成するための方法では、i=0からx−1の場合のそれぞれの2^i mod(p−1)値が格納される。ここで、pは処理されるデータ・ブロックのブロック・サイズKに依存した素数であり、xは1より大きい。行間シーケンス番号に列インデックス番号が掛け合わされて、バイナリ積が得られる。行間シーケンス番号および列インデックス番号は、どちらもブロック・サイズKおよび素数p用である。次に、バイナリ積の各バイナリ構成要素に、格納された2^i mod(p−1)値のそれぞれが掛け合わされて、複数の中間mod値が得られる。行内並べ替えアドレスは複数の中間mod値に基づいて生成され、インタリーブド・アドレスは行内並べ替えアドレスに基づいて生成される。
【選択図】図1
Description
インタリーブド・アドレスを生成するための方法は、いくつかの工程を含むことができる。例示的方法には、入力データ・ビットを矩形行列にフォーマット化する工程、矩形行列に関して行内および行間の並べ替えを実行する工程、ならびに枝刈りで矩形行列からのビットを出力する工程が含まれる。
{qj}は、以下のように行間シーケンス{rj}に並べ替えられ、
パターンT(j)(j=0、1、2、...、R−1)に基づいた行間並べ替えが実行され、ここでT(j)はj番目の並べ替えられた行の元の行位置である。
図1は、アドレス・インタリーバ構造のアーキテクチャ全体を示す図である。ターボ復号器を形成する他の構成要素は当分野の技術者にはよく知られており、図が見やすいように図示していない。したがって、具体的には前述の一般的な方法についての記述および以下の記述から、この全体のアーキテクチャへの様々な入力の生成がよく知られているものであることも理解されよう。アーキテクチャはいくつかのセクションに区分されており、3GPPアルゴリズムの結果として厳密に生じるものである。
理解されるように、図1のアーキテクチャを形成する構成要素は単純であり、メモリ、レジスタ、または単純な算術ユニットのいずれかからなる。これらの構成要素のうちmod計算デバイス12は、最大の複雑さおよび非確定的な計算時間を有する傾向がある。次に、複雑さおよび計算時間を削減する、本発明に従ってmod演算を実行する方法について説明する。
インタリーブド・アドレス生成器に伴う問題の1つが、時折ブロック・サイズの有効範囲外にあるアドレスを生成してしまうことである。範囲外のアドレスが生成されると、アーキテクチャは出力が無効であるかどうかを識別するフラグを生成し、その後、次の順番のインタリーブド・アドレスが有効であるまで、別のクロック・サイクルを待たなければならない。これにより、ブロック・サイズが大きい場合、ターボ復号プロセスに大規模なオーバヘッドが生じる可能性がある。図5は、インタリーブ・プロセスの簡単な例と無効アドレスが生成される方法とを示す図である。ブロック・サイズの範囲が40から5114の間で連続しているため、正確な数の要素が、RおよびCによって定義される矩形アレイ内にいつも正確に収まるとは限らない。値は1行ごとにアレイに収められるが、最終行には空の要素がいくつかある。インタリーブのプロセスでは、行および列の両方がインタリーブ数式に基づいて並べ替えられ、空のセルは行を横切って広がる。したがって、インタリーバがソース・アドレスの取り出しを開始すると、時折、空のセルへのアクセスを生成することがある。
Claims (10)
- 格納された2^i mod(p−1)値、行間シーケンス番号、および列インデックス番号に基づいて、行内並べ替えアドレスを生成する方法であって、pは処理されるデータ・ブロックのブロック・サイズKに依存した素数であり、xは1より大きく、行間シーケンス番号および列インデックス番号がブロック・サイズKおよび素数pに対応するものである方法。
- 生成する工程が、
行間シーケンス番号および列インデックス番号に基づいて、格納された2^i mod(p−1)値を選択することと、
行内並べ替えアドレスを生成するために、選択された2^i mod(p−1)値を組み合わせることを含む、請求項1に記載の方法。 - 選択する工程が、
第1に行間シーケンス番号と列インデックス番号とを掛け合わせてバイナリ積を取得することと、
第2にバイナリ積の各バイナリ構成要素と格納された2^i mod(p−1)値のうちのそれぞれ1つとを掛け合わせて、選択された2^i mod(p−1)値を取得することを含む、請求項2に記載の方法。 - 生成する工程が、
第1に行間シーケンス番号と列インデックス番号とを掛け合わせてバイナリ積を取得すること、
第2にバイナリ積の各バイナリ構成要素と格納された2^i mod(p−1)値のうちのそれぞれ1つとを掛け合わせて、複数の中間mod値を取得すること、および
複数の中間mod値に基づいて行内並べ替えアドレスを決定することを含む、請求項1に記載の方法。 - 行内並べ替えアドレスに基づいてインタリーブド・アドレスを生成することをさらに含む、請求項4に記載の方法。
- 第2の乗算工程が、各バイナリ構成要素と格納された2^i mod(p−1)値のうちのそれぞれ1つとの論理積をとる、請求項4に記載の方法。
- 行内並べ替えアドレスを決定する工程が、行内並べ替えアドレスを生成するために複数の中間mod値に関してmod合計演算を実行する、請求項4に記載の方法。
- 行内並べ替えアドレスを決定する工程が、
隣接する中間mod値を合計すること、
中間mod値の連続セットを取得するために、各合計のmod(p−1)値を生成すること、および
単一の値が取得されるまで、中間mod値の連続セットそれぞれに対して、合計および生成の工程を反復することを含み、単一の値が行内並べ替えアドレスである、請求項7に記載の方法。 - インタリーブド・アドレスを生成する工程が、
行内並べ替えアドレスを使用してルックアップ・テーブルから行内並べ替えシーケンスにアクセスすることと、
行内並べ替えシーケンスおよび行間並べ替えパターンに基づいて、インタリーブド・アドレスを生成することを含む、請求項6に記載の方法。 - それぞれ第1および第2のインタリーブド・アドレスを取得するために、現在および次の行間シーケンス番号に対して、第2に、第1の乗算、第2の乗算、実行および生成の工程を実行すること、
第1のインタリーブド・アドレスが有効であるかどうかを特定すること、および
特定工程の結果に基づいて、第1および第2のインタリーブド・アドレスのうちの1つを選択することをさらに含む、請求項5に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/259,600 US6851039B2 (en) | 2002-09-30 | 2002-09-30 | Method and apparatus for generating an interleaved address |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004129240A true JP2004129240A (ja) | 2004-04-22 |
JP4064894B2 JP4064894B2 (ja) | 2008-03-19 |
Family
ID=32029523
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003297427A Expired - Fee Related JP4064894B2 (ja) | 2002-09-30 | 2003-08-21 | インタリーブド・アドレスを生成するための方法および装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6851039B2 (ja) |
EP (1) | EP1411643B1 (ja) |
JP (1) | JP4064894B2 (ja) |
KR (1) | KR101017530B1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006082923A1 (ja) * | 2005-02-03 | 2006-08-10 | Matsushita Electric Industrial Co., Ltd. | 並列インターリーバ、並列デインターリーバ及びインターリーブ方法 |
JP2007528169A (ja) * | 2004-03-10 | 2007-10-04 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | インタリーバメモリ及びデインタリーバメモリのためのアドレス生成装置 |
JP2015037277A (ja) * | 2013-08-15 | 2015-02-23 | Necエンジニアリング株式会社 | アドレス生成回路及びアドレス生成方法 |
JP2016541221A (ja) * | 2013-11-25 | 2016-12-28 | エルジー エレクトロニクス インコーポレイティド | 放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040103370A1 (en) * | 2002-11-27 | 2004-05-27 | International Business Machines Corporation | System and method for rendering MFS XML documents for display |
US6912616B2 (en) * | 2002-11-12 | 2005-06-28 | Hewlett-Packard Development Company, L.P. | Mapping addresses to memory banks based on at least one mathematical relationship |
US7200798B2 (en) * | 2003-06-26 | 2007-04-03 | Lucent Technologies Inc. | Unified serial/parallel concatenated convolutional code decoder architecture and method |
GB2409133A (en) * | 2003-12-11 | 2005-06-15 | Motorola Inc | Interleaver for a turbo encoder and decoder |
US7437650B2 (en) * | 2005-04-12 | 2008-10-14 | Agere Systems Inc. | Pre-emptive interleaver address generator for turbo decoders |
US8145877B2 (en) * | 2008-03-31 | 2012-03-27 | Xilinx, Inc. | Address generation for quadratic permutation polynomial interleaving |
US8219782B2 (en) * | 2008-09-18 | 2012-07-10 | Xilinx, Inc. | Address generation |
US8693570B2 (en) * | 2008-10-31 | 2014-04-08 | Industrial Technology Research Institute | Communication methods and systems having data permutation |
US8397123B2 (en) * | 2009-09-30 | 2013-03-12 | Qualcomm Incorporated | Recursive realization of polynomial permutation interleaving |
US9507827B1 (en) * | 2010-03-25 | 2016-11-29 | Excalibur Ip, Llc | Encoding and accessing position data |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2755266A1 (fr) | 1986-08-14 | 1998-04-30 | Thomson Csf | Procede et circuits pour la conversion et la multiplication, modulo un nombre n, de nombres et leur utilisation dans les systemes de chiffrement a clefs publiques |
US5659580A (en) * | 1994-11-29 | 1997-08-19 | Lucent Technologies Inc. | Data interleaver for use with mobile communication systems and having a contiguous counter and an address twister |
JP2982948B2 (ja) * | 1995-12-27 | 1999-11-29 | 松下電器産業株式会社 | 無線受信装置 |
KR100480286B1 (ko) * | 1999-04-02 | 2005-04-06 | 삼성전자주식회사 | 터보 인터리빙 어드레스 발생 장치 및 방법 |
US6854077B2 (en) | 2000-08-05 | 2005-02-08 | Motorola, Inc. | Apparatus and method for providing turbo code interleaving in a communications system |
WO2002054601A1 (en) * | 2000-12-29 | 2002-07-11 | Morphics Technology, Inc. | Channel codec processor configurable for multiple wireless communications standards |
-
2002
- 2002-09-30 US US10/259,600 patent/US6851039B2/en not_active Expired - Lifetime
-
2003
- 2003-08-14 EP EP03255058A patent/EP1411643B1/en not_active Expired - Lifetime
- 2003-08-21 JP JP2003297427A patent/JP4064894B2/ja not_active Expired - Fee Related
- 2003-08-21 KR KR1020030058016A patent/KR101017530B1/ko active IP Right Grant
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007528169A (ja) * | 2004-03-10 | 2007-10-04 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | インタリーバメモリ及びデインタリーバメモリのためのアドレス生成装置 |
JP4777971B2 (ja) * | 2004-03-10 | 2011-09-21 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | インタリーバメモリ及びデインタリーバメモリのためのアドレス生成装置 |
WO2006082923A1 (ja) * | 2005-02-03 | 2006-08-10 | Matsushita Electric Industrial Co., Ltd. | 並列インターリーバ、並列デインターリーバ及びインターリーブ方法 |
JP4848359B2 (ja) * | 2005-02-03 | 2011-12-28 | パナソニック株式会社 | 並列インターリーバ、並列デインターリーバ及びインターリーブ方法 |
JP2015037277A (ja) * | 2013-08-15 | 2015-02-23 | Necエンジニアリング株式会社 | アドレス生成回路及びアドレス生成方法 |
JP2016541221A (ja) * | 2013-11-25 | 2016-12-28 | エルジー エレクトロニクス インコーポレイティド | 放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法 |
US10020904B2 (en) | 2013-11-25 | 2018-07-10 | Lg Electronics Inc. | Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals |
Also Published As
Publication number | Publication date |
---|---|
EP1411643B1 (en) | 2012-12-26 |
US6851039B2 (en) | 2005-02-01 |
JP4064894B2 (ja) | 2008-03-19 |
US20040064666A1 (en) | 2004-04-01 |
EP1411643A1 (en) | 2004-04-21 |
KR20040028493A (ko) | 2004-04-03 |
KR101017530B1 (ko) | 2011-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2235424C2 (ru) | Перемежитель турбокода, использующий линейные конгруэнтные последовательности | |
JP4064894B2 (ja) | インタリーブド・アドレスを生成するための方法および装置 | |
US6549998B1 (en) | Address generator for interleaving data | |
JP3636684B2 (ja) | Umtsにおけるターボ符号化器のインターリーバ及びインターリービングを遂行するための方法 | |
JP2002532939A (ja) | 第3世代の符号分割多重アクセスのためのターボコード・インターリーバ | |
KR101121185B1 (ko) | 터보 인코더 및 디코더에서 인터리버용 어드레스 발생장치 및 방법 | |
US7590917B2 (en) | Parameter generation for interleavers | |
JP2002542646A (ja) | ターボ符号のための行内並べ替え | |
US20090274248A1 (en) | Method and apparatus for contention-free interleaving using a single memory | |
US7398446B2 (en) | Low power operation of an address interleaver | |
EP1225705A2 (en) | Method and apparatus for encoding a product code | |
US7051261B1 (en) | Turbo encoder with reduced processing delay | |
US7552377B1 (en) | Method of and circuit for interleaving data in a data coder | |
Wang et al. | Very low-complexity hardware interleaver for turbo decoding | |
JP4909498B2 (ja) | インターリーブパラメータ演算方法/プログラム/プログラム記録媒体/装置、携帯電話機 | |
WO2004030226A1 (en) | Method of calculating an intra-row permutation pattern for an interleaver | |
US7904761B1 (en) | Method and apparatus for a discrete power series generator | |
KR100943612B1 (ko) | 터보코드를 사용하는 이동통신시스템의 터보 인터리버장치 및 방법 | |
JP4507443B2 (ja) | インターリーブ方法及びインターリーブ装置 | |
KR100800840B1 (ko) | 터보코드를 사용하는 부호분할다중접속 이동통신시스템의 터보 인터리버 및 터보 인터리빙 방법 | |
KR20050088182A (ko) | 터보 인코더 및 디코더에서 인터리버용 어드레스 발생장치및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070219 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070521 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070816 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071227 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4064894 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |