JP4880392B2 - シリアルリンクを経てｎビットビデオデータを送信するための方法及びシステム - Google Patents

シリアルリンクを経てｎビットビデオデータを送信するための方法及びシステム Download PDF

Info

Publication number
JP4880392B2
JP4880392B2 JP2006199983A JP2006199983A JP4880392B2 JP 4880392 B2 JP4880392 B2 JP 4880392B2 JP 2006199983 A JP2006199983 A JP 2006199983A JP 2006199983 A JP2006199983 A JP 2006199983A JP 4880392 B2 JP4880392 B2 JP 4880392B2
Authority
JP
Japan
Prior art keywords
bit
link
sequence
transmitter
fragments
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006199983A
Other languages
English (en)
Other versions
JP2007028645A (ja
JP2007028645A5 (ja
Inventor
ジー ラヴェル マイケル
ダニエル ウルフ ポール
Original Assignee
シリコン イメージ，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=37022978&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP4880392(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by シリコン イメージ，インコーポレイテッド filed Critical シリコン イメージ，インコーポレイテッド
Publication of JP2007028645A publication Critical patent/JP2007028645A/ja
Publication of JP2007028645A5 publication Critical patent/JP2007028645A5/ja
Application granted granted Critical
Publication of JP4880392B2 publication Critical patent/JP4880392B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Television Systems (AREA)

Description

本発明は、シリアルリンクを経てビデオデータ（例えば、エンコードされたビデオデータ）を送信するための方法及びシステムに係り、且つそのようなシステムに使用するための送信器及び受信器に係る。好ましい実施形態において、シリアルリンクとは、遷移最小化差動シグナリング（ＴＭＤＳ）リンク、又はＴＭＤＳリンクの全部ではないが幾つかの特性を有するリンクである。
本開示（請求の範囲を含む）全体にわたり、「ピクセルクロック」（又は「ソースピクセルクロック」）という表現は、シリアルリンクを経て送信されるべきビデオデータ（例えば、エンコードされ、シリアル化され、次いで、シリアルリンクを経て送信されるべきビデオデータ）を受信（ソースから）又は発生するために送信器により使用されるピクセルレートクロックを意味する。典型的に、ピクセルクロックのサイクルは、ピクセルごとに一度である。
本開示（請求の範囲を含む）全体にわたり、「リンククロック」は、シリアルリンクを経てデータ記号（例えば、エンコードされたビデオデータ）を送信するために送信器により使用されるリンクレートクロックを意味する。ＴＭＤＳリンクを経て送信する場合には、リンククロックのサイクルは、リンク記号ごとに一度である。典型的な従来のＤＶＩ準拠又はＨＤＭＩ準拠システムのオペレーションにおいては（「ＤＶＩ」及び「ＨＤＭＩ」リンクは以下で説明する）、ソースピクセルクロックの周波数がリンククロックに一致し、そして送信器は、リンククロック（エンコードされたビデオデータを伴う）を、シリアルリンクを経て受信器へ送信する。
データ及びクロック信号を送信するための種々のシリアルリンクが良く知られている。
ホストプロセッサ（例えば、パーソナルコンピュータ）からモニタへビデオデータを高速送信するために主として使用される１つの従来のシリアルリンクは、遷移最小化差動シグナリングインターフェイス（「ＴＭＤＳ」リンク）として知られている。従来のＴＭＤＳリンクの特性は、次のものを含む。
１．ビデオデータの８ビットワード（コンポーネント）がエンコードされ、次いで、１０ビットエンコード記号として送信される。デジタルビデオデータの２４ビットＲＧＢピクセルの各８ビットの赤、緑又は青コンポーネントは、送信の前に、エンコードされた１０ビット記号へと変換される。
ａ．エンコード動作は、１組の「イン・バンド」（データ）ワードと、１組の「アウト・オブ・バンド」（制御）ワードとを決定する。（エンコーダは、一般的に、ビデオデータに応答して「イン・バンド」ワードしか発生できないが、制御又は同期信号に応答して「アウト・オブ・バンド」ワードを発生することができる。各イン・バンドワードは、１つの入力ビデオデータワードをエンコードすることから生じるエンコードされたワードである。リンクを経て送信されるワードで、イン・バンドワードでないワードは、全て、「アウト・オブ・バンド」ワードである。）
ｂ．ビデオデータのエンコード動作は、イン・バンドワードが遷移最小化される（イン・バンドワードのシーケンスの遷移数が減少又は最小化される）ように実行される。
ｃ．ビデオデータのエンコード動作は、イン・バンドワードがＤＣバランスされるように実行される。（エンコード動作は、イン・バンドワードのシーケンスを送信するのに使用される各送信電圧波形が基準電位から所定スレッシュホールド値を越えてずれるのを防止する。より詳細には、各「イン・バンド」ワードの第１０ビットは、他の９ビットのうちの８つが、既にエンコードされたデータビットのストリームにおける１及び０の連続カウント間のアンバランスを修正するためにエンコードプロセス中に逆転されたかどうか指示する。）
２．エンコードされたビデオデータ及びビデオクロック信号は、差動信号として送信される。（ビデオクロック及びエンコードされたビデオデータは、導体対を経て差動信号として送信される。）
３．エンコードされたビデオを送信するのに３つの導体対が使用され、そしてビデオクロック信号を送信するのに第４の導体対が使用される。
４．信号送信は、送信器（通常、デスクトップ又はポータブルコンピュータ或いは他のホストに関連した）から受信器（通常、モニタ又は他のディスプレイ装置の要素）へ一方向に行われる。
別のシリアルリンクは、シリコン・イメージ・インク、松下電器、ロイヤル・フィリップス・エレクトロニックス、ソニー株式会社、トムソン・マルチメディア、東芝株式会社、及び日立により開発された「ハイ・デフィニション・マルチメディア・インターフェイス」インターフェイス（「ＨＤＭＩ」リンク）である。このＨＤＭＩリンクは、２つのＴＭＤＳリンク（ビデオクロック信号を送信するために共通導体対を共有する）又は１つのＴＭＤＳリンク、並びに付加的な制御ラインを送信器と受信器との間に含むように実施することができる。
別のシリアルリンクは、デジタル・ディスプレイ・ワーキング・グループにより採用された「デジタル・ビジュアル・インターフェイス」インターフェイス（「ＤＶＩ」リンク）である。これは、図１を参照して説明する。ＤＶＩリンクは、２つのＴＭＤＳリンク（ビデオクロック信号を送信するために共通導体対を共有する）又は１つのＴＭＤＳリンク、並びに付加的な制御ラインを送信器と受信器との間に含むように実施することができる。図１のＤＶＩリンクは、送信器１と、受信器３と、これら送信器と受信器との間のケーブル（コネクタ１２０、１２１及び導体セット１２２を含む）とを備えている。導体セット１２２は、４つの導体対、即ちビデオデータのためのチャンネル０、チャンネル１及びチャンネル２（時々、「ＣＨ０」、「ＣＨ１」及び「ＣＨ２」とも称される）と、クロック信号のためのチャンネルＣ（時々、「ＣＨＣ」とも称される）とを備えている。又、導体セット１２２は、従来のディスプレイ・データ・チャンネル規格（ビデオ・エレクトロニックス・スタンダード・アソシエーションの「Display Data Channel Standard」、バージョン２、Ｒｅｖ．０、１９９６年４月９日付）に基づいて送信器と受信器に関連したモニタとの間で両方向通信を行うためのディスプレイデータチャンネル（ＤＤＣ）と、ホットプラグ検出（ＨＰＤ）ライン（送信器に関連したプロセッサがモニタの存在を識別できるようにする信号をモニタがここに送信する）と、アナログライン（受信器へアナログビデオを送信するための）と、電源ライン（受信器及び受信器に関連したモニタへＤＣ電力を供給するための）も備えている。ディスプレイ・データ・チャンネル規格は、送信器と受信器に関連したモニタとの間で両方向通信するためのプロトコルであって、モニタの種々の特性を指定する拡張ディスプレイ識別（ＥＤＩＤ）メッセージをモニタにより送信することと、モニタに対する制御信号を送信器により送信することとを含むプロトコルを指定する。送信器１は、３つの同じエンコーダ／シリアライザユニット（ユニット２、４及び６）と、付加的な回路（図示せず）とを含む。受信器３は、３つの同じ回復／デコーダユニット（ユニット８、１０及び１２）と、図示されたように接続されたチャンネル間整列回路１４と、付加的な回路（図示せず）とを含む。
図１に示すように、回路２は、チャンネル０を経て送信されるべきデータをエンコードすると共に、そのエンコードされたビットをシリアル化する。同様に、回路４は、チャンネル１を経て送信されるべきデータをエンコードし（そしてそのエンコードされたビットをシリアル化し）、更に、チャンネル６は、チャンネル２を経て送信されるべきデータをエンコードする（そしてそのエンコードされたビットをシリアル化する）。回路２、４及び６の各々は、制御信号（「データイネーブル」又は「ＤＥ」信号と称されるアクティブ・ハイの２進制御信号）に応答し、これは、デジタルビデオワード（高い値を有するＤＥに応答して）或いは制御又は同期信号対（低い値を有するＤＥに応答して）を選択的にエンコードすることにより行われる。エンコーダ２、４及び６の各々は、制御又は同期信号の異なる対を受信し、即ちエンコーダ２は、水平及び垂直の同期信号（ＨＳＹＮＣ及びＶＳＹＮＣ）を受信し、エンコーダ４は、制御ビットＣＴＬ０及びＣＴＬ１を受信し、そしてエンコーダ６は、制御ビットＣＴＬ２及びＣＴＬ３を受信する。従って、エンコーダ２、４及び６の各々は、ビデオデータを表わすイン・バンドデータ記号を発生し（高い値を有するＤＥに応答して）、エンコーダ２は、ＨＳＹＮＣ及びＶＳＹＮＣの値を表わすアウト・オブ・バンド制御記号を発生し（低い値を有するＤＥに応答して）、エンコーダ４は、ＣＴＬ０及びＣＴＬ１の値を表わすアウト・オブ・バンド制御信号を発生し（低い値を有するＤＥに応答して）、そしてエンコーダ６は、ＣＴＬ２及びＣＴＬ３の値を表わすアウト・オブ・バンドワードを発生する（低い値を有するＤＥに応答して）。低い値を有するＤＥに応答して、エンコーダ４及び６の各々は、制御ビットＣＴＬ０及びＣＴＬ１（又はＣＴＬ２及びＣＴＬ３）の値００、０１、１０又は１１を各々表わす４つの特定のアウト・オブ・バンド制御記号の１つを発生する。
ＤＶＩリンクを経て送信されるべきデジタルビデオを暗号化すると共に、ＤＶＩ受信器においてデータを暗号解読するために「高帯域巾デジタルコンテンツ保護」（ＨＤＣＰ）として知られている暗号化プロトコルを使用することが提案されている。ＨＤＣＰを実施するＤＶＩ送信器は、ビデオアクティブ周期中に（即ちＤＥが高であるときに）、ｃｏｕｔ［２３：０］として知られている２４ビットバスを出力する。この２４ビットｃｏｕｔデータは、送信器への２４ビットＲＧＢビデオデータ入力と「排他的オア」され（送信器の論理回路において）、ビデオデータを暗号化する。暗号化されたデータは、次いで、送信のためにエンコードされる（ＴＭＤＳ規格に基づいて）。又、同じｃｏｕｔデータが受信器において発生される。受信器で受信されたエンコード及び暗号化されたデータがＴＭＤＳデコード動作を受けた後に、ｃｏｕｔデータは、論理回路においてデコードされたビデオと一緒に処理され、デコードされたデータを暗号解読して、オリジナルの入力ビデオデータを回復させる。
送信器が、ＨＤＣＰ暗号化されエンコードされたビデオデータの送信を開始する前に、送信器及び受信器は、互いに両方向に通信して、認証プロトコルを実行する（受信器が保護されたコンテンツの受信を許可されたことを検証すると共に、入力データの暗号化及び送信された暗号データの暗号解読に使用するための共有機密値を確立する）。受信器が認証されると、送信器は、制御信号に応答して暗号キーの初期セット（入力ビデオデータの第１線を暗号化するための）を計算し、そして受信器へ制御信号を送信し（ＤＥが低いときの各垂直ブランキング周期中に）、受信器が暗号解読キーの初期セット（送信されたビデオデータの第１の受信及びデコードされた線を暗号解読するための）を計算するようにさせる。暗号化／暗号解読キーの初期セットの発生に続いて、送信器及び受信器の各々は、各ブランキング（垂直又は水平）インターバル中に再キーイングオペレーションを遂行して、ビデオデータの次の線を暗号化（又は暗号解読）するための新たなキーセットを発生し、そしてＤＥが高であるときだけ（ブランキングインターバル中でない）最新のキーセットを使用して入力ビデオデータの実際の暗号化（又は受信されてデコードされたビデオデータの暗号解読）が遂行される。
明細書全体にわたり、「ＴＭＤＳ状のリンク」という表現は、エンコードされたデータ（例えば、エンコードされたデジタルビデオデータ）及びそのエンコードされたデータのためのクロックを送信器から受信器へ送信できると共に、１つ以上の付加的な信号（例えば、エンコードされたデジタルオーディオ信号又は他のエンコードされたデータ）を送信器と受信器との間で（両方向又は単一方向に）送信することもできるシリアルリンクであって、ＴＭＤＳリンク、又はＴＭＤＳリンクの全部ではないが幾つかの特性を有するリンクであるか或いはそれを含むようなリンクを意味するのに使用される。ＴＭＤＳ状のリンクは、例えば、１０ビットのＴＭＤＳコードワードでないＮビットコードワード（例えば、Ｎ≠１０又はＮ＝１０）としてデータをエンコードすることだけＴＭＤＳリンクとは異なるリンクと、３より多くの又は３より少ない導体対を経てエンコードされたビデオを送信することだけＴＭＤＳリンクとは相違するリンクとを含む。従来のＴＭＤＳ状のリンクは多数存在する。
「送信器」という用語は、ここでは、データをエンコードしそしてシリアルリンクを経てそのエンコードされたデータを送信できる（又、任意であるが、送信されるべきデータを暗号化することを含む付加的な機能、及びデータをエンコードし、送信し、又は暗号化することに関係した他のオペレーションも遂行できる）装置を表わすように広い意味で使用される。「受信器」という用語は、ここでは、シリアルリンクを経て送信されたデータを受信してデコードできる（又、任意であるが、受信データを暗号解読することを含む付加的な機能、及び受信データをデコードし、受け入れ又は暗号解読することに関係した他のオペレーションも遂行できる）装置を表わすように広い意味で使用される。例えば、送信器という用語は、受信器の機能及び送信器の機能を遂行するトランシーバを表わすこともできる。より特定の実施例では、送信器という用語（ＴＭＤＳ状のリンク又は他のシリアルリンクを経て非オーディオ補助データを送信する装置を指す）は、リンクを経てビデオデータ及びオーディオデータを受信し、そしてリンクを経て非オーディオ補助データを送信するように構成されたトランシーバを表わすこともできる。
あるＴＭＤＳ状のリンクは、送信されるべき入力ビデオデータ（及び他のデータ）を、ＴＭＤＳリンクに使用される特定アルゴリズム以外のコードアルゴリズムを使用して、到来データより多くのビットを含むエンコードされたワードへとエンコードし、そしてそのエンコードされたビデオデータをイン・バンドキャラクタとして、そして他のエンコードされたデータをアウト・オブ・バンドキャラクタとして送信する。キャラクタは、それらが遷移最小化及びＤＣバランス基準を満足するかどうかに基づいてイン・バンド又はアウト・オブ・バンドキャラクタとして分類される必要はない。むしろ、他の分類基準を使用することができる。ＴＭＤＳリンクに使用される以外のものであるがＴＭＤＳ状のリンクに使用できるエンコードアルゴリズムは、例えば、ＩＢＭ８ｂ１０ｂコードである。分類（イン・バンドキャラクタとアウト・オブ・バンドキャラクタとの間の）は、遷移の数の大小のみに基づく必要がない。例えば、イン・バンド及びアウト・オブ・バンドキャラクタ各々の遷移の数は、（ある実施形態では）単一の範囲（例えば、最小及び最大の遷移数により定義された中間の範囲）内とすることができる。
ＴＭＤＳ状のリンクの送信器と受信器との間で送信されるデータは、（一対の導体を経て）差動的に送信できるが、その必要はない。又、ＴＭＤＳリンクは、４つの差動対を有し（単一ピクセルバーションにおいて）、そのうちの３つがビデオデータ用のもので、且つその他がビデオクロック用のものであるが、ＴＭＤＳ状のリンクは、異なる数の導体又は導体対を有することができる。又、たとえＴＭＤＳリンクが個別の差動対を経てリンククロックを明確に送信しても、他のリンク（あるＴＭＤＳ状のリンクを含む）は、リンククロックを明確に送信せず、この場合に、受信器は、データシグナリングから暗示的なクロックを回復することが要求される。本発明の全ての実施形態においてリンククロックが明確に送信されないが、幾つかの実施形態ではリンククロックが明確に送信される。
ある種の実施形態において、本発明は、ビデオデータのＮビットワード（ここで、Ｎは「カラー深さ」パラメータで、Ｎ≠８である）のシーケンスを、「フラグメント(fragment)」と称されるＫビットワード（ここで、ＫはＮに等しくない））のシーケンスへとパックして、Ｋビットフラグメントをエンコードすると共に、そのエンコードされたフラグメントを、シリアルリンクを経て受信器へ送信するように構成された送信器に関する。通常、ビデオデータのＮビットワードは、レートＰで受け取られ又は送信器により発生され、そしてエンコードされたフラグメントは、レート（Ｎ／Ｋ）Ｐで送信される。好ましい実施形態では、カラー深さパラメータＮは、１０、１２又は１６であり、そしてＫ＝８である（例えば、本発明により発生されたデータのエンコードされた８フラグメントの３本のストリームが、ＤＶＩ準拠及びＨＤＭＩ準拠システムに使用されるシリアルリンクを経て従来送信された８ビットコンポーネントの３本のエンコードされたストリームに代わって送信される実施形態と同様に）。
本発明の好ましい実施形態によれば、送信されるデータは、Ｍフラグメント「グループ」のシーケンスを表わし（各グループは、Ｍ個のフラグメントより成り、但し、Ｍは、Ｎを、Ｎ及びＫの大きい方の共通の除数で除算したものである）、そして各グループ内の「ｊ」番目のフラグメント（但し、１≦ｊ≦Ｍ）は、グループ内に位相を有する。Ｍ個のフラグメントの各グループは、（Ｍ＊Ｋ／Ｎ）Ｎビットビデオデータワードのグループに対してエンコードされたデータを搬送する。本発明の好ましい実施形態によれば、受信器は、リンク送信レート（Ｎ／Ｋ）ＰでＫビットフラグメントをデシリアライズ及びデコードし、そして送信されたフラグメントを、厳密にオリジナルのピクセルレートＰで出力されるビデオ及びブランキングデータのＮビットワードへとアンパック（再アッセンブル）するように構成される。受信器のアンパッキングシーケンスは、送信器のパッキングシーケンスに一致しそしてそれを追跡するように設計される。
好ましい実施形態では、送信器は、既知のチェックポイント（例えば、線又はフレームの開始又は終了）において最も最近送信されたフラグメントの位相を表わす位相情報（時には「パッキング位相データ」とも称される）を、リンクを経て時々送信し、受信器が、回復されたフラグメントを、送信器によるパッキングと同位相でアンパックするのを許すように構成される。位相情報は、例えば、位相が変化するのを許し、そしてブランキング中に「チェックポイントにおけるパッキング位相」メッセージを送信することにより、明確にされてもよい。この解決策は、チェックポイントとチェックポイントとの間での任意のアクティブピクセル、ブランキング、及び合計（アクティブピクセル＋ブランキング）カウントをサポートする（例えば、ビデオ線当たりの任意のアクティブピクセル、ブランキング、及び合計カウント）。典型的な実施形態では、Ｋビットフラグメントを表わす（Ｋ＋Ｘ）ビットコードワード（但し、Ｘ＞０）がアクティブなビデオ周期中に送信され、そしてブランキングインターバル中に同じチャンネルを経て送信される他の（Ｋ＋Ｘ）ビットコードワードにより明確な位相情報が指示される。
他の実施形態では、位相情報は、暗示的でもよい（例えば、パッキング位相データは、受信器へ明確に送信されるのではなく、受信器へ暗示的に指示される）。例えば、これは、ブランキングの開始のようなチェックポイントにおいて送信位相を固定することにより実行できる。この解決策は、合計（ピクセル＋ブランキング）カウントをピクセルグループザイズの厳密な倍数に限定できる場合に、任意のピクセル及びブランキングカウントをサポートする。別の例では、ピクセルデータの開始（アクティブビデオインターバルの開始）のようなチェックポイントにおいて送信器のパッキングシーケンスを常に再スタートし、そしてブランキング中に送信されるリンク記号の数が線から線へ若干変化するのを許し、リンク記号とピクセル＋ブランキングキャラクタとの比が厳密に（Ｎ／Ｋ）となるようにすることで、位相情報が暗示的にされてもよい。この解決策は、任意の合計、ピクセル、及びブランキングカウントをサポートする。
典型的な実施形態では、送信器は、少なくとも２つの異なるパッキングモード（時々、カラー深さモードと称される）のいずれかで動作でき、パラメータＮは、各モードにおいて異なる値を有し、パラメータＫは、エンコードシステムに対する定数であり（ＴＭＤＳエンコードの場合にＫ＝８）、そして送信器は、エンコードされたフラグメント、パッキング位相データ、及び送信器が現在動作しているカラー深さモードを表わすデータ（時々、「カラーモードデータ」と称される）を（シリアルリンクを経て）送信するように構成される。幾つかのこのような実施形態では、送信器は、８ビットでは、周波数Ｐのリンククロックを使用してシリアルリンクを経て、ビデオデータの８ビットワード（Ｑビットコードワードとしてエンコードされた）を受信器へ送信するように動作でき、又、本発明による少なくとも１つの他のモードでは、（通常、周波数Ｐのピクセルクロックを使用して送信器へクロックされる）ビデオデータのＮビットワード（但し、Ｎは８に等しくない）を８ビットフラグメントへとパックし、それらフラグメントをＱビットコードワード（各コードワードは８ビットペイロードを有する）としてエンコードし、そして周波数（Ｎ／８）Ｐのリンククロックを使用してそれらコードワードを受信器へ送信するように動作することもできる。受信器は、受信したコードワードをデコードして、８ビットフラグメントを回復し、それらフラグメントをアンパックして、Ｎビットビデオデータワードのオリジナルシーケンスを回復し、そしてカラーモードデータ及びリンククロックからオリジナルピクセルクロック（周波数Ｐの）を回復する。受信器は、パッキングのために送信器が使用したものと同じシーケンスをアンパッキングに使用しなければならず、そしてパッキング及びアンパッキングシーケンスは、厳密に同期されねばならない。
エンコードされたＫビットワードを送信するシリアルリンクを経てＮビットビデオデータワード（但し、Ｎ≠Ｋ）をいかに送信するかの問題に対する他の考えられる解決策とは対照的に、本発明の解決策は、帯域巾を浪費せず、パッキンググループサイズの厳密な倍数でないピクセルカウント及びブランキングカウントを取り扱うことができる。
本発明の他の態様は、シリアルリンクと、受信器と、本発明の送信器の実施形態とを備えたシステムにある。又、本発明の他の態様は、このようなシステムに使用するための受信器と、本発明の送信器の実施形態、システム又は受信器により実行される方法とにある。好ましい実施形態では、ビデオデータの送信されたフラグメント（各々８ビットビデオワードを表わす）がエンコードされ、次いで、それらエンコードされたフラグメントを表わすコードワードが送信される。
ある種の実施形態において、シリアルリンクは、ＴＭＤＳリンクである。オリジナルのＴＭＤＳリンクの仕様は、３つの８ビットカラーコンポーネント（赤、緑、及び青）の各々を、３つの異なるデータチャンネル（時々、「レーン」と称されるワイヤ対）の各々に指定することにより２４ビットＲＧＢピクセルの送信を行う。各８ビットコンポーネントは、１０ビットコードワードとしてエンコードされ、各カラーコンポーネントの１０ビットコードワードは、レーンの特定の１つを経てシリアルに送信されて、他のレーンとは個別に８ビットへデコードされ、そして３つのデコードされたコンポーネントの各セットは、デコードの後にピクセルへと再アッセンブルされる。シリアルリンクがＴＭＤＳリンクである幾つかの実施形態では、周波数Ｐのリンククロックを使用してＴＭＤＳリンクの差動ワイヤ対を経てビデオコンポーネントデータの８ビットワードを１０ビットＴＭＤＳコードワードとして送信するように動作できる各送信レーンは、本発明により（少なくとも１つの他のモードにおいて）、周波数（Ｎ／８）Ｐのリンククロックを使用して、ビデオデータのＮビットワードのＭ＊８／Ｎメンバーグループ（但し、Ｎ≠８）を１０ビットＴＭＤＳコードワードのＭフラグメントグループ（各コードワードは８ビットペイロードを有する）として送信するようにも動作できる。Ｎビットワード（その各々は、通常、赤、緑又は青のカラーコンポーネントである）は、断片(piece)に分割され（各断片のサイズは、８ビット以下である）、そしてそれらの断片は、ＴＭＤＳコードワード（記号）としてエンコードするために８ビットフラグメントにパックされる。
所与のカラー深さパラメータＮに対して、Ｎビットビデオワードが、本発明の好ましい実施形態により繰り返しサイクルで８ビットフラグメントにパックされる（１００％効率で）。例えば、Ｎ＝１０の場合には、ＲＧＢビデオデータの４つの連続するピクセルの１０ビット赤色コンポーネントは、４ピクセルの１０ビット赤コンポーネントを搬送するのに充分な５フラグメントグループ（各フラグメントは８ビットより成り、従って、フラグメント当たり８ビット＊グループ当たり５フラグメント＝グループ当たり４０ビット）へとパックされる。同様のプロセスがピクセルの緑及び青コンポーネントにも適用される。別の例として、Ｎ＝１２の場合には、ＲＧＢビデオデータの２つの連続するピクセルの１２ビット赤色コンポーネントは、２ピクセルの１２ビット赤コンポーネントを搬送するのに充分な３フラグメントグループ（各フラグメントは８ビットより成り、従って、フラグメント当たり８ビット＊グループ当たり３フラグメント＝グループ当たり２４ビット）へとパックされる。このようなパッキングは、帯域巾を浪費しない。
ある実施形態は、Ｄビットピクセルの３つのＮビットコンポーネントを別々にパックするが、本発明は、データワード又はピクセルをパッキングの前にコンポーネントへ分離しない実施形態にも等しく適用される。又、本発明は、特定のレーンカウントを使用するリンクに限定されない。一般に、本発明は、各々ＫビットのＭ個のフラグメントのグループを使用してＬ個のレーンを経てＤビットワードを送信することをサポートし、但し、各フラグメントグループは、Ｍ＊Ｌ＊Ｋビットを含み、Ｗ＝Ｍ＊Ｌ＊Ｋ／Ｄワード／グループを搬送し、ここで、Ｍ、Ｌ、Ｋ、Ｗ及びＤは、全て、整数である。
好ましい実施形態では、本発明の送信器により実施されるパッキング状態マシンシーケンスは、ピクセルフラグメントをパッキングすることから、アンパックされたブランキングキャラクタを通すことへとスイッチし、そして再び境界（単にパッキンググループ境界ではない）に戻ることができるように、入念に設計される。これが有用であるのは、ある通常規格のテレビジョンタイミングが、４ピクセルの厳密な倍数（１０ビットコンポーネントに対するパッキンググループサイズ）でないピクセル又はブランキングカウントを有するからである。
パッキング位相データ及びカラーモードデータ（上述した）は、本発明の種々の実施形態において種々の仕方のいずれかでシリアルリンクを経て送信される。例えば、ブランキングインターバル中に、本発明の送信器のＤＶＩ準拠の実施形態は、２つの制御ビットを表わすＴＭＤＳコードワードを、ＴＭＤＳリンクの３つのデータチャンネルの各々を経て送信することができ（リンククロックサイクル当たり合計６つの制御ビット）、これらビットのうちの２つを水平及び垂直同期ビットとして使用でき、そして他の４つのビット（ＣＴＬ０、ＣＴＬ１、ＣＴＬ２、ＣＴＬ３）の幾つか又は全部をパッキング位相データとして及び任意であるがカラーモードデータとしても使用できる。別の例として、データアイランドとして知られているブランキングインターバルの部分中に、本発明の送信器のＨＤＭＩ準拠の実施形態は、エンコードされた補助的データ（例えば、エンコードされたオーディオデータ）及び制御ビットを含むパケットを、ＴＭＤＳリンクのデータチャンネルを経て送信することができる。本発明によれば、幾つかのこのようなパケットは、パッキング位相データ及び／又はカラーモードデータを含むことができる。
シリアルリンクがＴＭＤＳリンクでありそして送信器及び受信器がＤＶＩ準拠であるような本発明のある種の実施形態を再び参照すれば、３Ｎビットの入力ビデオワード（ピクセル）が、通常、周波数Ｐのピクセルクロックを使用して送信器へクロックされる（或いは、ピクセルクロックによりクロックされるサブシステムにおいてそれらを送信器で発生することもできる）。ＴＭＤＳコードワードの３つのストリームが各３Ｎビットピクセルに応答して発生される。通常、ＴＭＤＳコードワードのストリームの１つは、赤色コンポーネントデータを表わし、別の１つは、緑色コンポーネントデータを表わし、そしてもう１つは、青色コンポーネントデータを表わす。各ＴＭＤＳコードワードストリームは、周波数（Ｎ／８）Ｐのリンククロックを使用してＴＭＤＳリンクの異なるチャンネル（チャンネル０、チャンネル１又はチャンネル２）を経て送信される。
好ましい実施形態では、本発明を実施する送信器は、８ビットモードでは、ビデオデータの従来のＴＭＤＳエンコードを遂行し（２４ビットビデオデータの各８ビットコンポーネントに応答して１０ビットＴＭＤＳコードワードを発生し）そしてそのエンコードされたデータを、シリアルリンク（例えば、ＤＶＩ又はＨＤＭＩリンク）を経て送信するように動作できると共に、少なくとも１つのＮビットモード（但し、Ｎ≠８）では、３Ｎビットビデオデータの各Ｎビットコンポーネントに応答して、１０ビットＴＭＤＳコードワードを発生し、そしてエンコードされたデータを、シリアルリンクを経て送信するようにも動作できる。
幾つかのこのような実施形態では、送信器は、８ビットモードにおいて、２４ビットのビデオデータピクセルをレートＰで受信又は発生し（各ピクセルは、８ビットの赤コンポーネント、８ビットの緑コンポーネント及び８ビットの青コンポーネントを含む）、そしてこれらピクセルを表わすＴＭＤＳコードワードを、ＤＶＩ又はＨＤＭＩリンク（又は他のシリアルリンク）を経てレートＰで送信する。又、送信器は、次のモードの１つ以上において動作することもできる。
１８ビットのビデオデータをレートＰで受信又は発生し（例えば、各ピクセルは、６ビットの赤コンポーネント、６ビットの緑コンポーネント及び６ビットの青コンポーネントより成る）、そしてこれらビデオデータを表わすＴＭＤＳコードワードを、リンクを経て（３／４）Ｐのレートで送信する１８ビットピクセルモード；
３０ビットのビデオデータピクセルをレートＰで受信又は発生し（各ピクセルは、１０ビットの赤コンポーネント、１０ビットの緑コンポーネント及び１０ビットの青コンポーネントより成る）、そしてこれらビデオデータを表わすＴＭＤＳコードワードを、リンクを経て（５／４）Ｐのレートで送信する３０ビットピクセルモード；
３６ビットのビデオデータピクセルをレートＰで受信又は発生し（各ピクセルは、１２ビットの赤コンポーネント、１２ビットの緑コンポーネント及び１２ビットの青コンポーネントより成る）、そしてこれらビデオデータを表わすＴＭＤＳコードワードを、リンクを経て（３／２）Ｐのレートで送信する３６ビットピクセルモード；及び
４８ビットのビデオデータピクセルをレートＰで受信又は発生し（各ピクセルは、１６ビットの赤コンポーネント、１６ビットの緑コンポーネント及び１６ビットの青コンポーネントより成る）、そしてこれらビデオデータを表わすＴＭＤＳコードワードを、リンクを経て２Ｐのレートで送信する４８ビットピクセルモード。
ある実施形態において、Ｍビットピクセルモード（但し、Ｍ≠８及びＭ＝Ｌ＊Ｐ、ここで、Ｌ及びＰは整数）で動作できる送信器は、Ｐビットピクセルモードでも任意に動作でき、このモードでは、Ｐビットビデオデータパケットを受信又は発生し、そしてＬ個の連続するＰビットビデオワード（例えば、Ｌ個の連続するＰビットカラーコンポーネント）のセットを、個々のＭビットコンポーネントがＭビットピクセルモードにおいてパックされエンコードされるのと同様に、エンコードし、次いで、シリアルリンクを経てビデオデータを表わすコードワード（例えば、ＴＭＤＳコードワード）を送信する。
好ましい実施形態において、本発明を実施する受信器は、シリアルリンク（例えば、ＤＶＩ又はＨＤＭＩリンク）から従来のＴＭＤＳエンコードされたビデオデータを受信し、そしてその受信したＴＭＤＳコードワードをデコードして、２４ビットのビデオデータを発生するように構成される（例えば、２４ビットピクセルの各々は、８ビットの赤コンポーネント、８ビットの緑コンポーネント及び８ビットの青コンポーネントを含む）。又、受信器は、本発明により、次のモードの１つ以上で動作することができる。
シリアルリンクから（３／４）ＰのレートでＴＭＤＳエンコードされたビデオデータを受信し、その受信したＴＭＤＳコードワードをデコードし、そしてそのデコードされたビットをアンパックして、１８ビットのビデオデータをレートＰで発生する（その各ピクセルは、６ビットの赤コンポーネント、６ビットの緑コンポーネント及び６ビットの青コンポーネントより成る）１８ビットピクセルモード；
シリアルリンクから（５／４）ＰのレートでＴＭＤＳエンコードされたビデオデータを受信し、その受信したＴＭＤＳコードワードをデコードし、そしてそのデコードされたビットをアンパックして、３０ビットのビデオデータをレートＰで発生する（その各ピクセルは、１０ビットの赤コンポーネント、１０ビットの緑コンポーネント及び１０ビットの青コンポーネントより成る）３０ビットピクセルモード；
シリアルリンクから（３／２）ＰのレートでＴＭＤＳエンコードされたビデオデータを受信し、その受信したＴＭＤＳコードワードをデコードし、そしてそのデコードされたビットをアンパックして、３６ビットのビデオデータをレートＰで発生する（その各ピクセルは、１２ビットの赤コンポーネント、１２ビットの緑コンポーネント及び１２ビットの青コンポーネントより成る）３６ビットピクセルモード；及び
シリアルリンクから２ＰのレートでＴＭＤＳエンコードされたビデオデータを受信し、その受信したＴＭＤＳコードワードをデコードし、そしてそのデコードされたビットをアンパックして、４８ビットのビデオデータをレートＰで発生する（その各ピクセルは、１６ビットの赤コンポーネント、１６ビットの緑コンポーネント及び１６ビットの青コンポーネントより成る）４８ビットピクセルモード。
本発明の送信器の典型的な実施形態は、ソースピクセルがソースピクセルクロックレートで受信又は発生され、そしてリンククロックレートがソースピクセルクロックレートに一致するような従来の８ビットモードで動作できる。これらの実施形態では、送信器は、リンククロックレートがソースピクセルクロックレートを越えるような少なくとも１つのＮビットモード（但し、Ｎ≠８）でも動作し得る。典型的に、このような送信器は、ソースビデオデータ及びピクセルクロックを（ソースから）受け入れ、そしてピクセルクロックに適切な係数を乗算して、リンククロックを発生する。或いは又、送信器は、リンクレートクロックを受け容れ（又は発生し）、そしてそのリンクレートクロックを適切な係数で除算することによりピクセルレートクロック（ピクセルソース及び送信器により使用するための）を導出することができる。本発明の受信器の典型的な実施形態は、リンククロックを（及びエンコードされたビデオデータをリンククロックレートで）受信し、リンククロックを分割してピクセルクロックを回復し、エンコードされたビデオデータをデコードしてアンパックすることによりソースピクセルデータを回復し、そしてその回復されたソースピクセルデータをピクセルクロックレートで出力する。
ある種の実施形態において、本発明は、本発明の受信器の実施形態と、本発明の送信器の実施形態と、これら送信器と受信器との間のシリアルリンクとを備えたシステムに関する。図２は、このようなシステムの一実施例を示すブロック図である。図２のシステムは、ビデオソース２０１（これは、パーソナルコンピュータ又はセットトップボックスでよい）と、モニタ２０２と、（ソース２０１の）送信器２０３と（モニタ２０２の）モニタコントローラ２０５との間のシリアルリンクとを備えている。モニタ２０２は、ディスプレイサブシステム２０７（図示されたように接続されたパネルタイミングコントローラ２０８、カラムドライバ２０９、及びガラスパネルディスプレイ２１０を含む）と、モニタコントローラ２０５とを備えている。コントローラ２０５及び２０８の各々は、トランシーバである。ソース２０１の送信器２０３は、グラフィックコントローラ又はビデオプロセッサでよい。
送信器２０３とコントローラ２０５との間のシリアルリンクは、３つのチャンネル、即ちビデオデータのＶビットコンポーネント（例えば、ビデオデータのＶビット「赤」色コンポーネント）のエンコードされたストリームを表わすビットをモニタコントローラ２０５へ送信するためのチャンネルＶ１と、ビデオデータのＶビットコンポーネント（例えば、ビデオデータのＶビット「緑」色コンポーネント）の別のエンコードされたストリームを表わすビットを送信するためのチャンネルＶ２と、ビデオデータのＶビットコンポーネント（例えば、ビデオデータのＶビット「青」色コンポーネント）の別のエンコードされたストリームを表わすビットを送信するためのチャンネルＶ３と、を有する。
コントローラ２０５とコントローラ２０８との間にある別のシリアルリンク（内部インターフェイス）も、３つのチャンネル、即ちビデオデータのＩビットコンポーネント（例えば、ビデオデータのＩビット「赤」色コンポーネント）のエンコードされたストリームを表わすビットをコントローラ２０８へ送信するためのチャンネルＷ１と、ビデオデータのＩビットコンポーネント（例えば、ビデオデータのＩビット「緑」色コンポーネント）の別のエンコードされたストリームを表わすビットを送信するためのチャンネルＷ２と、ビデオデータのＩビットコンポーネント（例えば、ビデオデータのＩビット「青」色コンポーネント）の別のエンコードされたストリームを表わすビットを送信するためのチャンネルＷ３と、を有する。
送信器２０３とコントローラ２０５との間のシリアルリンクは、適当なシリアルリンクでよい（例えば、ＤＶＩリンク、ＨＤＭＩリンク、又は別のＴＭＤＳ状のリンクで、３つのレーンをもつものでも、もたなくてもよい）。又、コントローラ２０５とコントローラ２０８との間のシリアルリンクも、適当なシリアルリンクでよい（例えば、ＴＭＤＳリンク又は別のＴＭＤＳ状のリンクで、３つのレーンをもつものに限定されない）。
コントローラ２０８とカラムドライバ２０９との間のディスプレイインターフェイスは、第１形式のビデオデータのＤビットコンポーネント（例えば、ビデオデータのＤビット「赤」色コンポーネント）と、第２形式のビデオデータのＤビットコンポーネント（例えば、ビデオデータのＤビット「緑」色コンポーネント）と、第３形式のビデオデータのＤビットコンポーネント（例えば、ビデオデータのＤビット「青」色コンポーネント）とを送信することができる。
カラー深さパラメータＶ、Ｉ及びＤは、いかなる値を有してもよいが、正確な（そして多様性のある）ガンマ及び色補正を許すためには、Ｉ≧（Ｖ＋２）であるのが好ましい。ディスプレイインターフェイスに対するカラー深さパラメータＤは、通常、ディスプレイコストポイント及びテクノロジー形式により設定される。クオリティの高い用途では、ＤがＤ≧（Ｖ＋２）を満足するのが好ましい。少なくともある程度クオリティの高い用途では、Ｄが１０又は１２に等しいのが好ましい。
典型的な実施形態では、チャンネルＶ１、Ｖ２、Ｖ３、Ｗ１、Ｗ２及びＷ３の各々を経て送信される各コードワードは、８ビットビデオデータコンポーネントを表わす。カラー深さパラメータＶが８に等しい動作モードでは、送信器２０３及びコントローラ２０５は、従来のように動作でき、そしてそれらの間のリンクは、従来のリンクでよい。同様に、カラー深さパラメータＩが８に等しい動作モードでは、コントローラ２０５及び２０８は、従来のように動作でき、そしてそれらの間のリンクは、従来のリンクでよい。
しかしながら、カラー深さパラメータＶ＞８（例えば、Ｖ＝１０又はＶ＝１２）であり、且つ送信器２０３とコントローラ２０５との間のリンクが従来のリンクである（そしてチャンネルＶ１、Ｖ２及びＶ３の各々を経て送信される各コードワードが８ビットコンポーネントを表わす）動作モードでは、送信器２０３及びコントローラ２０５が本発明に基づいて動作する。より詳細には、送信器２０３は、本発明によるＮビットモード（Ｎ＝Ｖ）において、ビデオデータのＶビットワードの３つのシーケンス（例えば、Ｖビットの赤、緑及び青の各コンポーネントのシーケンス）を、８ビットフラグメントの３つのストリームにパックし、それら８ビットフラグメントをエンコードし、そしてそのエンコードされたフラグメントの各ストリームを、チャンネルＶ１、Ｖ２及びＶ３の異なる１つを経てコントローラ２０５へ送信するように動作する。コントローラ２０５は、本発明により、各々の受信された（エンコードされた）フラグメントをデコードし、そしてそのデコードされた８ビットフラグメントの各ストリームをＶビットワードのシーケンスへとアンパックするように動作する（エラーが存在しなければ）。
同様に、カラー深さパラメータＩ＞８（例えば、Ｉ＝１０又はＩ＝１２）であり、且つコントローラ２０５と２０８との間のリンクが従来のリンクである（そしてチャンネルＷ１、Ｗ２及びＷ３の各々を経て送信される各コードワードが８ビットコンポーネントを表わす）動作モードでは、コントローラ２０５及び２０８が本発明に基づいて動作する。より詳細には、コントローラ２０５は、本発明によりＮビットモード（Ｎ＝Ｉ）において送信器として動作して、（ソース２０１から受け取ったビデオデータの）Ｉビットワードの３つのシーケンスを８ビットフラグメントの３つのストリームへとパックし、それら８ビットフラグメントをエンコードし、そしてそのエンコードされたフラグメントの各ストリームを、チャンネルＷ１、Ｗ２及びＷ３の異なる１つを経てコントローラ２０８へ送信する。コントローラ２０８は、本発明により、各々の受信された（エンコードされた）フラグメントをデコードし、そしてそのデコードされた８ビットフラグメントの各ストリームをＩビットワードのシーケンスへとアンパックするように動作する（エラーが存在しなければ）。
ある種の実施形態において、本発明は、ビデオデータのＮビットワード（但し、Ｎ≠８）のシーケンスを８ビットフラグメントのシーケンスへとパックし、それら８ビットフラグメントをエンコードし、そしてそのエンコードされたフラグメントを、シリアルリンクを経て受信器へ送信するように構成された送信器に係り、シリアルリンクは、エンコードされた８ビットビデオデータワードを送信するように構成される。好ましい実施形態では、カラー深さパラメータＮは、１０、１２又は１６である。本発明によれば、送信されるデータは、Ｍフラグメントグループのシーケンスを表わし（各グループは、Ｍ個のフラグメントより成る）、そして各グループにおける「ｊ」番目のフラグメント（但し、１≦ｊ≦Ｍ）は、グループ内の位相を有する。送信器は、最も最近送信されたフラグメントの位相を表わすパッキング位相データを（リンクを経て）送信し、受信器が、エンコードされたデータをデコードし（ひいては、フラグメントを回復し）、そしてその回復されたフラグメントを、送信器によるパッキングと同位相でアンパックするのを許すように構成されるのが好ましい。
典型的な実施形態（例えば、図７及び８の実施形態）では、送信器は、少なくとも２つの異なるカラー深さモードのいずれかで動作でき、カラー深さパラメータＮは、各モードにおいて異なる値を有し、そして送信器は、エンコードされたフラグメント、パッキング位相データ、及び送信器が現在動作しているカラー深さモードを表わす「カラーモード」データを（シリアルリンクを経て）送信するように構成される。幾つかのそのような実施形態では、送信器は、８ビットモードにおいて、ビデオデータの８ビットワード（Ｑビットコードワードとしてエンコードされた）を、周波数Ｐのリンククロックを使用してシリアルリンクを経て受信器へ送信するように動作でき、又、本発明による少なくとも１つの他のモードにおいて、（通常、周波数Ｐのピクセルクロックを使用して送信器へクロックされた）ビデオデータのＮビットワード（但し、Ｎ＞８）を８ビットフラグメントへとパックし、それらフラグメントをＱビットコードワードとしてエンコードし（各コードワードは、８ビットのペイロードを有する）、そしてそのコードワードを、周波数（Ｎ／８）Ｐのリンククロックを使用して受信器へ送信するように動作できる。本発明によれば、受信器は、受信したコードワードをデコードして、８ビットフラグメントを回復し、それらフラグメントをアンパックして、Ｎビットビデオデータワードのオリジナルシーケンスを回復し、そしてカラーモードデータ及びリンククロックからオリジナルピクセルクロック（周波数Ｐの）を回復する。受信器は、送信器がパッキングのために使用して同じシーケンスをアンパッキングに使用しなければならず、そしてパッキングとアンパッキングのシーケンスは、厳密に同期しなければならない。
ある種の実施形態において、シリアルリンクは、ＴＭＤＳリンクである。幾つかのこのような実施形態（例えば、図７及び８の実施形態）では、周波数Ｐのリンククロックを使用してＴＭＤＳリンクを経てビデオデータの８ビットワードを１０ビットＴＭＤＳコードワードとして送信するように動作できる送信器は、本発明により（少なくとも１つの他のモードにおいて）、周波数（Ｎ／８）Ｐのリンククロックを使用して、ビデオデータのＮビットワード（但し、Ｎ＞８）を１０ビットＴＭＤＳコードワード（各コードワードは８ビットペイロードを有する）として送信するようにも動作できる。Ｎビットワード（その各々は、通常、赤、緑又は青のカラーコンポーネントである）は、断片に分割され（各断片のサイズは、８ビット以下である）、そしてそれらの断片は、ＴＭＤＳコードワードとしてエンコードするために８ビットフラグメントへとパックされる。
好ましい実施形態（図３−６を参照して述べる実施形態）では、本発明の送信器により実施されるパッキング状態マシンシーケンスは、ピクセルフラグメントをパッキングすることから、アンパックされたブランキングキャラクタ（例えば、カラーモード及び／又はパッキング位相データを表わすコードワード）を通すことへとスイッチし、そして再び境界（単にパッキンググループ境界ではない）に戻ることができるように、入念に設計される。これが有用であるのは、ある規格のテレビジョンタイミングが、４ピクセルの厳密な倍数（１０ビットコンポーネントに対するパッキンググループサイズ）でないピクセル又はブランキングカウントを有するからである。
パッキング位相データ及びカラーモードデータ（上述した）は、本発明の種々の実施形態において種々の仕方のいずれかでシリアルリンクを経て送信される。例えば、ブランキングインターバル中に、図７の送信器１００のＤＶＩ準拠の実施形態は、２つの制御ビットを表わすＴＭＤＳコードワードを、ＴＭＤＳリンクの３つのデータチャンネルの各々を経て送信し（リンククロックサイクル当たり合計６つの制御ビット）、そして以下に述べるように、これらビットのうちの２つを水平及び垂直同期ビットとして送信できると共に、他の４つのビット（ＣＴＬ０、ＣＴＬ１、ＣＴＬ２、ＣＴＬ３）の２つをパッキング位相データ及びカラーモードデータとして送信することができる。別の例として、データアイランドとして知られているブランキングインターバルの部分中に、本発明の送信器のＨＤＭＩ準拠の実施形態は、エンコードされた補助的（例えば、オーディオ）データ、他のデータ、及び制御ビットを含むパケットを、ＴＭＤＳリンクのデータチャンネルを経て送信することができる。本発明によれば、幾つかのこのようなパケットは、パッキング位相データ及び／又はカラーモードデータを含むことができる。
シリアルリンクがＴＭＤＳリンクであり、且つ送信器及び受信器がＤＶＩ準拠である本発明のシステムの実施形態では、３Ｎビットの入力ピクセルが、周波数Ｐのピクセルクロックを使用して送信器へクロックされる（或いは、ピクセルクロックによりクロックされるサブシステムにおいてピクセルが送信器で発生される）。ＴＭＤＳコードワードの３つのストリームが各３Ｎビットピクセルに応答して発生される。通常、ＴＭＤＳコードワードのストリームの１つは、赤色コンポーネントデータを表わし、別の１つは、緑色コンポーネントデータを表わし、そしてもう１つは、青色コンポーネントデータを表わす。各ＴＭＤＳコードワードストリームは、周波数（Ｎ／８）Ｐのリンククロックを使用してＴＭＤＳリンクの異なるチャンネル（チャンネル０、チャンネル１又はチャンネル２）を経て送信される。Ｎ≠８のときには、入力ビデオデータのＮビットコンポーネントがフラグメントのグループへとパックされる（グループ当たりＦ個のフラグメント、フラグメント当たり８ビット）。通常、下位のピクセルビットが上位のピクセルビットの前にパックされる。各フラグメントは、次いで、送信のためにＴＭＤＳエンコードされる。受信器は、逆のプロセスを実行して、受信データをデコードしそしてアンパックする。
所与のカラー深さパラメータＮに対して、本発明の送信器の好ましい実施形態（例えば、図７の送信器１００の好ましい実施形態）は、Ｎビットのビデオワードを、繰り返しサイクルで８ビットフラグメントへとパックする（１００％の効率で）。例えば、Ｎ＝１０の場合には、ＲＧＢビデオデータの４つの連続する各カラーコンポーネント（各コンポーネントは、１０ビットの赤コンポーネント、１０ビットの緑コンポーネント、又は１０ビットの青コンポーネントである）が５フラグメントグループへとパックされる（各フラグメントは８ビットより成り、従って、フラグメント当たり８ビット＊グループ当たり５フラグメント＝グループ当たり４０ビットとなる）。別の例では、Ｎ＝１２の場合には、ＲＧＢビデオデータの２つの連続する各カラーコンポーネント（各コンポーネントは、１２ビットの赤コンポーネント、１２ビットの緑コンポーネント、又は１２ビットの青コンポーネントである）が３フラグメントグループへとパックされる（各フラグメントは８ビットより成り、従って、フラグメント当たり８ビット＊グループ当たり３フラグメント＝グループ当たり２４ビットとなる）。このようなパッキングは、帯域巾を浪費しない。
次いで、本発明の送信器の実施形態が、ＴＭＤＳエンコード動作を行いそして従来のＴＭＤＳリンクを経て送信するために、ビデオデータを８ビットフラグメントのグループへいかにパックするかについて詳細に説明する。
このようなクラスの送信器の８ビットモード動作中に、ＤＥ＝１である間に（アクティブなビデオインターバル中に）、各々の送信されるＴＭＤＳコードワードは、リンククロックサイクル当たり８ビットのビデオデータを通信する。本発明の送信器の典型的な実施形態のＮビットモード（但し、Ｎ＞８）動作中に、ＤＥ＝１である間に、Ｎビットビデオワードがビットのグループへとパックされ（各グループはＧ個のビデオワードより成る）、そして各グループは、Ｆ個のデータフラグメントへとスライスされる（各フラグメントは、８ビットより成る）。これらのフラグメントは、従来のＴＭＤＳエンコーダ／シリアライザ回路（例えば、図７のエンコーダ／シリアライザ回路１０８）へアサートすることができ、そして適当な周波数のリンククロックを使用してシリアルリンクを経てフラグメントが送信されるのに応答してＴＭＤＳエンコーダ／シリアライザ回路から１０ビットＴＭＤＳコードワードが出力される。カラー深さパラメータ「Ｎ」（時々、「カラー深さ」とも称される）、並びにパラメータＧ及びＦの値は、Ｎビットモード動作中に、テーブル１に示すように関連付けされる。
テーブル１
カラー深さ Ｇワード／グループ Ｆフラグメント／グループ
８ １ １
１０ ４ ５
１２ ２ ３
１６ １ ２
典型的な実施形態では、本発明の送信器は、リンククロック及びエンコードされたフラグメントを送信すると共に、特殊な制御コード（最も最近送信されたフラグメントの位相を表わすパッキング位相データ、及び任意であるが、送信器の現在のカラー深さモードを表わすカラーモードデータを含む）も送信する。通常、本発明の受信器は、標準的なＴＭＤＳデシリアライザ／デコーダ回路を備え、そしてＴＭＤＳリンクを経て送信された特殊な制御コード、リンククロック、及び８ビットフラグメントを回復するように構成される。現在カラー深さ及びグループ位相に基づき、受信器は、８ビットフラグメントをグループへと累積し、これらは、次いで、アンパックされて、オリジナルのカラー深さ（Ｎビット）ビデオワードを回復する。
本発明の好ましい実施形態の各カラー深さモードに対して、テーブル２、３、４及び５の適当な１つが、グループのサイズと、送信器が標準的なＴＭＤＳエンコーダの３つのデータチャンネルの各々へ８ビットフラグメントを与えるところの順序とを指定する。受信器は、逆のプロセスを実行する。テーブル２−５各々の左の列は、グループのフラグメントを識別し、そして他の列は、各フラグメントの８ビットを識別する。各行（ｍＰｎ）は、カラー深さｍの場合の各Ｆフラグメントグループに対する「ｎ」番目のフラグメント（０≦ｎ≦（Ｆ−１））を表わす（カラー深さ「ｍ」は、上述したカラー深さパラメータ「Ｎ」に対する別の表示法であることに注意されたい）。各テーブル２−５の行は、送信の順に配列される（従って、最も上の行は、送信されるべきグループの最初のフラグメントを表わし、そして最も下の行は、送信されるべきグループの最後のフラグメントを表わす。各テーブルにおける各エントリー「Ｘｙ」は、エンコーダに与えられるビデオワードＸのビットｙを指示する。ビット０は、最下位ビットである。ｍビットのビデオワードは、各グループの「Ｇ」個のメンバーを識別するために（必要に応じて）Ａ、Ｂ、Ｃ、Ｄと表示される（例えば、カラー深さｍ＝１０に対するグループは、４つのメンバーＡ、Ｂ、Ｃ及びＤを有する）。ワードＡは、各グループの最初に送信されるワードである。
テーブル２（８ビットモード）
（Ｇ＝１；Ｆ＝１）
フラグ ビット ビット ビット ビット ビット ビット ビット ビット
メント ０ １ ２ ３ ４ ５ ６ ７
8P0 Ａ０ Ａ１ Ａ２ Ａ３ Ａ４ Ａ５ Ａ６ Ａ７

テーブル３（１０ビットモード）
（Ｇ＝４；Ｆ＝５）
フラグ ビット ビット ビット ビット ビット ビット ビット ビット
メント ０ １ ２ ３ ４ ５ ６ ７
10P0 Ａ０ Ａ１ Ａ２ Ａ３ Ａ４ Ａ５ Ａ６ Ａ７
10P1 Ａ８ Ａ９ Ｂ０ Ｂ１ Ｂ２ Ｂ３ Ｂ４ Ｂ５
10P2 Ｂ６ Ｂ７ Ｂ８ Ｂ９ Ｃ０ Ｃ１ Ｃ２ Ｃ３
10P3 Ｃ４ Ｃ５ Ｃ６ Ｃ７ Ｃ８ Ｃ９ Ｄ０ Ｄ１
10P4 Ｄ２ Ｄ３ Ｄ４ Ｄ５ Ｄ６ Ｄ７ Ｄ８ Ｄ９

テーブル４（１２ビットモード）
（Ｇ＝２；Ｆ＝３）
フラグ ビット ビット ビット ビット ビット ビット ビット ビット
メント ０ １ ２ ３ ４ ５ ６ ７
12P0 Ａ０ Ａ１ Ａ２ Ａ３ Ａ４ Ａ５ Ａ６ Ａ７
12P1 Ａ８ Ａ９ Ａ10 Ａ11 Ｂ０ Ｂ１ Ｂ２ Ｂ３
12P2 Ｂ４ Ｂ５ Ｂ６ Ｂ７ Ｂ８ Ｂ９ Ｂ10 Ｂ11

テーブル５（１６ビットモード）
（Ｇ＝１；Ｆ＝２）
フラグ ビット ビット ビット ビット ビット ビット ビット ビット
メント ０ １ ２ ３ ４ ５ ６ ７
16P0 Ａ０ Ａ１ Ａ２ Ａ３ Ａ４ Ａ５ Ａ６ Ａ７
16P1 Ａ８ Ａ９ Ａ10 Ａ11 Ａ12 Ａ13 Ａ14 Ａ15
ブランキングインターバル中に（ピクセルがパッキング及び送信されないときに）、本発明の送信器は、パッキング位相データ（最も最近送信されたフラグメントの位相を表わす）を含むショートメッセージを時々送信して、受信器がそのアンパッキングシーケンスを送信器のパッキングシーケンスに整列できるようにする。又、本発明の送信器は、カラー深さモードデータを送信するためにブランキングインターバル中に同じ又は付加的なメッセージを使用して、受信器が送信器と同じカラー深さで動作するよう確保し、これにより、受信器が送信器のパッキングシーケンスに対応するアンパッキングシーケンスを使用できるようにする。
ブランキングインターバル（ＤＥ＝０で示される）中に、従来のＤＶＩ準拠の送信器は、ＴＭＤＳピクセルデータコードワードに代わって、ＴＭＤＳ制御コードワードを送信する。これらのＴＭＤＳ制御コードは、リンククロックサイクル当たりに一度送信され、そしてリンククロックサイクル当たり全部で６ビットの制御情報に対して、ＴＭＤＳリンクの３つのデータチャンネルの各々を経て送られる２つの制御ビット（Ｃ０、Ｃ１）を表わす。ＤＶＩ準拠の送信器は、これら６ビットのうちの２つを水平及び垂直の同期情報（ＨＳ、ＶＳ）に対して使用して、この同期情報を表わすコードワードを、１つのデータチャンネル（チャンネル０）を経て送信すると共に、他の４つのビット（ＣＴＬ０、ＣＴＬ１、ＣＴＬ２、ＣＴＬ３）を逆転する。本発明の送信器のＤＶＩ準拠の実施形態は、標準的ＤＶＩ準拠の受信器が適切なフレーミングを実行できるように、標準的（１０ビット）ＴＭＤＳ制御コードを使用しなければならない。
本発明によれば、ある種のＤＶＩのような実施形態のＮビットモード動作中に（Ｎの値は、Ｎ＝８を含む任意の値）、このようなビットＣＴＬ０、ＣＴＬ１、ＣＴＬ２、ＣＴＬ３の幾つか又は全部（ＴＭＤＳリンクのデータチャンネル１及び２を経て送信されるコードワードで指示される）をブランキング中のある時間に使用して、ショートリンク制御メッセージ（以下で詳細に述べる「ＬＣＭ」）をエンコードし、パッキング位相データ（最も最近送信されたフラグメントの位相を表わす）、及び任意であるが、カラーモードデータ（送信器の現在のカラー深さモードを表わす）を送信することができる。
本発明の他の実施形態では、パッキング位相データ及び／又はカラーモードデータは、ビデオブランキング中に種々の他の仕方のいずれかでシリアルリンクを経て送信される。例えば、データアイランドとして知られているブランキングインターバルの部分の間に、本発明の送信器のＨＤＭＩ準拠の実施形態は、エンコードされた補助的（例えば、オーディオ）データ、他のデータ、及び制御ビットを含むパケットを、ＴＭＤＳリンクの３つのデータチャンネルの幾つか又は全部を経て送信することができる。本発明によれば、幾つかのこのようなパケットは、パッキング位相データ及び／又はカラーモードデータを含むことができる。ＨＤＭＩ準拠の送信器及び受信器は、（アクティブなビデオインターバル間の）各ブランキングインターバルの３つの部分、即ち初期部分（データアイランドのプリアンブルを送信できる）と、それに続くデータアイランドとして知られている部分と、それに続く最終的部分（ビデオのプリアンブルを送信できる）との間を区別することができる。ブランキングインターバルに２つ以上のデータアイランドが存在するのも任意である。各ブランキングインターバルの初期データアイランドプリアンブルの間に、制御ビットＣＴＬ３、ＣＴＬ２、ＣＴＬ１及びＣＴＬ０の特定パターン、及び任意であるが、初期ビットパターンも表わすコードワードの繰り返しが送信される。各ブランキングインターバルのビデオプリアンブルの間に、制御ビットＣＴＬ３、ＣＴＬ２、ＣＴＬ１及びＣＴＬ０の他の特定パターン、及び任意であるが、初期ビットパターンも表わすコードワードの繰り返しが送信される。
好ましい実施形態（ＤＶＩ準拠であるが、そうである必要はない）の説明には、ＤＶＩの用語が使用される。ＤＶＩ用語によれば、ＤＥ＝０は、ブランキング周期を示し、そしてＤＥ＝１は、ピクセルが送信されるアクティブなビデオ周期を示す。図３乃至６（パッキング及びアンパッキング状態を示す図）において、「ＤＥ＝１」は、送信されるべき次のキャラクタがピクセルであることを指示するのに使用され、そして「ＤＥ＝０」は、次のキャラクタがブランキングキャラクタであることを指示するのに使用される。
多数のカラー深さの各々について、テーブル６−１０（以下に示す）は、グループのサイズと、本発明の送信器の典型的な実施形態（ＤＶＩ準拠の実施形態でよい）がＴＭＤＳリンクのチャンネル０に対してＴＭＤＳエンコーダに水平及び垂直同期コードを与えるところの順序とを指定する（例えば、各テーブルの各行のＣ０列におけるビットは、ＤＶＩ準拠の実施形態におけるＨＳＹＮＣであり、そして各テーブルの各行のＣ１列におけるビットは、ＤＶＩ準拠の実施形態におけるＶＳＹＮＣである）。ピクセルと同様に、ブランキング（同期）コードは、通常、ピクセルレートＰで本発明の送信器へ通信される。
深いカラー深さ（Ｎ＞８）の場合、リンククロックがソースピクセルクロックＰより速い。より深いカラーデータを搬送するために、リンククロックが（Ｎ／８）＊Ｐにセットされる。図示されたケースでは、（ＮビットビデオデータのパックされたＫビットフラグメントの）グループ当たりのリンククロックサイクルの数が、グループ当たりのピクセルクロックサイクルの数（Ｆ−１）より１だけ大きい。
Ｎビットモード動作のブランキングインターバル中に、新たな同期ビット対（１つのＨＳＹＮＣビット及び１つのＶＳＹＮＣビット）を表わす１つのブランキングコードをリンククロックサイクルごとに送信することができる（グループ当たり余計なリンククロックを必要とする深いカラーピクセルとは異なり）。これにも関わらず、ピクセルクロックサイクルとリンククロックサイクルとの固定比（Ｎ／８）を維持するために、送信器は、Ｆ個のリンククロックサイクルのグループ当たり（Ｆ−１）個の新たな同期ビット対しか送信しない。
従って、テーブル７、９及び１０は、Ｎビットモード動作中に、ブランキングインターバルにおいて、Ｆフラグメントグループがブランキングキャラクタで完全に構成されるときには、本発明の送信器は、Ｆ個の連続するリンククロックサイクル中にＦ個のブランキングコード（ｎ＝０からＦ−１とすれば、「ｍＣｎ」と示される）のグループを送信し、ここで、Ｆ−１個のブランキングコードの各々は、新たな同期ビット対を表わし、そしてグループにおいて送信される最後のブランキングコードは、以前のコードと同じ同期ビット対を表わす（テーブル７、９及び１０、図４、５及び６における状態１０Ｃ４、１２Ｃ２及び１６Ｃ１）。受信器は、Ｆ個のリンククロックサイクルのこのような各周期の最後の（繰り返し）ブランキングコードをドロップする。その結果として、同期ビット対がそれらのオリジナル（ピクセルクロック）レートで回復される。
ブランキング周期へ又はブランキング周期から遷移するときには、ピクセルフラグメント（テーブル３−５において「ｍＰｎ」と示された）と、ブランキングコード（テーブル７−１０において「ｍＣｎ」又は「ｍＰＣｎ」と示された）との混合物を搬送するＦフラグメントグループ（状態ｎ＝０からＦ−１）が発生し得る。このようなケースでは、グループがピクセルフラグメントで始まるか終わるかに関わらず、ピクセルパッキングのために余計なリンククロックサイクルが常に使用される。
１０ビットモードに対する混合ピクセル／ブランキンググループは、例えば、次のシーケンスを含む（図４に見られる）。
10P0, 10P1*, 10PC2, 10PC3, 10PC4 (ピクセルＡ; ブランキングＴ,Ｕ,Ｖ)
10P0, 10P1, 10P2*, 10PC3, 10PC4 (ピクセルＡ,Ｂ; ブランキングＵ,Ｖ)
10P0, 10P1, 10P2, 10P3*, 10PC4 (ピクセルＡ,Ｂ,Ｃ; ブランキングＶ)
10C0, 10P1*, 10P2, 10P3, 10P4 (ブランキングＳ; ピクセルＢ,Ｃ,Ｄ)
10C0, 10C1, 10P2*, 10P3, 10P4 (ブランキングＳ,Ｔ; ピクセルＣ,Ｄ)
10C0, 10C1, 10C2, 10P3*, 10P4 (ブランキングＳ,Ｔ,Ｕ; ピクセルＤ)
但し、＊は、ピクセルフラグメントの一部分しか有用な情報を含まないことを指示する。例えば、第１シーケンスでは、フラグメント１０Ｐ１＊は、ピクセルＡの残りの２ビットを含み、そしてピクセルＢを開始させる６個の未使用のビットは、ブランキング（ＤＥ＝０）へスイッチすることを生じさせていない。
１２ビットモードに対する同様の例は、次のものを含む。
12P0, 12P1*, 12C2 (１ピクセル、１ブランキング)、及び
12C0, 12P1*, 12P2 (１ブランキング、１ピクセル)
テーブル６、７、８、９及び１０の左の列における各エントリー「ｍＣｎ」（又は「ｍＰＣｎ」）は、本発明の送信器の状態を表わし、但し、インデックス「ｎ」の範囲は、０≦ｎ≦（Ｆ−１）であり、Ｆは、グループ当たりのビデオデータのフラグメントの数であり、そしてインデックス「ｍ」は、カラー深さを表わす（このカラー深さ「ｍ」は、上述したカラー深さパラメータ「Ｎ」に対する別の表示法であることに注意されたい）。各テーブルの中央及び右の列の各々における各エントリー「Ｘｙ」は、エンコードされるべき同期ビット対Ｘのビットｙを指示する。本発明の送信器のエンコーダに与えられる各同期ビット対Ｘは、送信器によりＴＭＤＳリンクのチャンネル０を経て送信されるＴＭＤＳコードワードとしてエンコードされる。（ビット０は、同期ビット対Ｘの最下位ビットである（例えば、ビット「Ｓ０」は、ビット「Ｓ１」より下位である））。
テーブル６（８ビットモード）
（Ｇ＝１；Ｆ＝１）
状態 同期ビット対（エンコーダへ）
Ｃ０ Ｃ１
8C0 Ｓ０ Ｓ１

テーブル７（１０ビットモード）
（Ｇ＝４；Ｆ＝５）
（テーブル７は、パッキンググループがブランキングキャラクタでスタートする場合に使用される）
状態 同期ビット対（エンコーダへ）
Ｃ０ Ｃ１
10C0 Ｓ０ Ｓ１
10C1 Ｔ０ Ｔ１
10C2 Ｕ０ Ｕ１
10C3 Ｖ０ Ｖ１
10C4 Ｖ０ Ｖ１
テーブル８（１０ビットモード）
（Ｇ＝４；Ｆ＝５）
（テーブル８は、パッキンググループがピクセルで開始しそしてブランキングキャラクタで終了する場合に使用される）
（フラグメント１０Ｐｎから１０Ｃ０へ遷移する場合のブリッジ状態）
状態 同期ビット対（エンコーダへ）
Ｃ０ Ｃ１
10PC2 Ｔ０ Ｔ１
10PC3 Ｕ０ Ｕ１
10PC4 Ｖ０ Ｖ１

テーブル９（１２ビットモード）
（Ｇ＝２；Ｆ＝３）
状態 同期ビット対（エンコーダへ）
Ｃ０ Ｃ１
12C0 Ｓ０ Ｓ１
12C1 Ｔ０ Ｔ１
12C2 Ｔ０ Ｔ１

テーブル１０（１６ビットモード）
（Ｇ＝１；Ｆ＝２）
状態 同期ビット対（エンコーダへ）
Ｃ０ Ｃ１
16C0 Ｓ０ Ｓ１
16C1 Ｓ０ Ｓ１
テーブル８は、ビデオデータのフラグメント（アクティブなビデオインターバル中）から同期ビット（ブランキングインターバル中）へ遷移する混合グループのブランキング部分をエンコードするために１０ビットモードにおいて必要なブリッジ状態（ｍＰＣｎ）を指示する。このようなブリッジ状態は、パッキンググループサイズＧが２より大きいときに固定ピクセルクロックとリンククロックとの比を維持するために必要とされる。
通常、送信器は、立上り及び立下り縁がピクセルクロックの縁と整列されるＤＥ信号に応答して動作し、そして送信器は、パックされてエンコードされるべきビデオデータと、エンコードされるべき制御ビット（同期ビットを含む）と、ＤＥ信号を表わすビットとをバッファするＦＩＦＯ（例えば、図７のＦＩＦＯ１０１）を備えている。ビデオ、制御及びＤＥビットは、ピクセルクロックを使用してＦＩＦＯへクロックされ、そしてリンククロックを使用してＦＩＦＯからクロックされる（例えば、リンククロックのドメインで動作するパッキング回路が、ビデオデータのビットのグループを本発明によりフラグメントへとパックできるように）。
図４（以下に述べる）に示すように、ＤＥ信号の（リンククロックドメインにおける）立下り縁に応答して、それに続くエンコードされた同期ビットを送信することができる（リンククロックドメインで動作する送信器の回路により）。
グループ（１０Ｐ１）の第２フラグメントがエンコーダに与えられるリンククロックサイクルの直後にＤＥが０に変化すると（１つのピクセル及び３つの同期ビット対のグループにおける第１の且つ唯一のピクセルを完成する）、第２のフラグメントがエンコードされて送信され、次いで、１リンククロックの後に（図４及びテーブル８の状態１０ＰＣ２）、同期ビットＴ０、Ｔ１がエンコーダに与えられ、エンコードされそして送信される（ＤＥのこのような立下り縁で始まるブランキングインターバル中に）。
グループ（１０Ｐ２）の第３フラグメントがエンコーダに与えられるリンククロックサイクルの直後にＤＥが０に変化すると（２つのピクセル及び２つの同期ビット対のグループにおける第２のピクセルを完成する）、第３のフラグメントがエンコードされて送信され、次いで、１リンククロックの後に（１０ＰＣ３）、同期ビットＵ０、Ｕ１がエンコーダに与えられ、エンコードされそして送信される（ＤＥのこのような立下り縁で始まるブランキングインターバル中に）。
グループ（１０Ｐ３）の第４フラグメントがエンコーダに与えられるリンククロックサイクルの直後にＤＥが０に変化すると（３つのピクセル及び１つの同期ビット対のグループにおける第３のピクセルを完成する）、第４のフラグメントがエンコードされて送信され、次いで、１リンククロックの後に（１０ＰＣ４）、同期ビットＶ０、Ｖ１がエンコーダに与えられ、エンコードされそして送信される（ＤＥのこのような立下り縁で始まるブランキングインターバル中に）。
グループ（１０Ｐ４）の最終的フラグメントがエンコーダに与えられるリンククロックサイクルの直後にＤＥが０に変化すると（即ち、ピクセルからブランキングへの遷移がグループの境界で発生すると）、ピクセルグループの第５フラグメントがエンコードされて送信され、次いで、１リンククロックの後に（１０ＰＣ０）、同期ビットＳ０、Ｓ１（テーブル７の第１行に示す）がエンコーダに与えられ、エンコードされそして送信される（ＤＥのこのような立下り縁で始まるブランキングインターバル中に）。
図３−６を参照して、テーブル６−１０に示す状態に入りそしてビデオビットをテーブル２−５に示す形式のグループへとパックする本発明の送信器の典型的な実施形態の動作を説明する。各カラー深さモードに対して、送信器のシーケンスは、位相０でスタートし、次いで、フラグメントの各グループに対して位相を通してグループサイズのモジュロ（グループ当たりのフラグメントの数Ｆ）を増加する。ＤＥ＝１の間に、ビデオデータのフラグメントｍＰｎを表わすコードワードが送信される。ＤＥの立下り縁に応答して、送信器は、状態ｍＣｎ又はｍＰＣｎの一方に入り、そして（ＤＥ＝０の間に）状態ｍＣｎ又はｍＰＣｎの他方を通してサイクルする。例えば、１０ビットモードにおいて、ＤＥが１から０へ変化する場合に、位相ｎが０へと変化しないときには（ＤＥの立下り縁がグループ整列されないときには）、送信器が（テーブル８の）状態ｍＰＣｎの少なくとも１つに入り、そしてｍＰＣｎ状態を経て進み、やがて、１０ＰＣ４を去って、（テーブル７の）ｍＣｎ状態のループに入る。ＤＥが制限されて（好ましい実施形態のように）、ブランキングインターバルの最小幅が４個のブランキングキャラクタであるようにした場合には、ブランキングインターバル中に入る状態ｍＰＣｎ及び／又はｍＣｎの最小合計数が４となる。
図３は、ＴＭＤＳリンクを経てデータを送信すると共に、ブランキングインターバル中にテーブル６に示す状態に入るように構成された本発明の送信器の実施形態の８ビットモード動作を示す状態図である。８ビット動作中に、リンククロックレートは、ピクセルクロックレートに一致する。各アクティブなビデオインターバル中に（ＤＥ＝１のときに）、送信器は、リンククロックサイクルに一度、データチャンネルＣＨ０、ＣＨ１及びＣＨ２の各々を経て８ビットビデオワード（テーブル２のワード「８Ｐ０」）を表わすコードワードを送信する。各ブランキングインターバルの各リンククロックサイクル中に、送信器は、状態「８Ｃ０」に留まる（ここでは、データチャンネルＣＨ０を経てテーブル６のエンコードされた同期ビットＳ０、Ｓ１を送信する）。ＤＥの立下り縁に応答して、送信器の状態マシンは、８ビットのビデオデータではなく、一対の同期ビットＳ０、Ｓ１（テーブル６に示す）を送信器のチャンネルＣＨ０エンコーダ（従来のＴＭＤＳエンコーダの要素である）へアサートする。ＤＥの各立上り縁に応答して、送信器は、８ビットビデオデータワード８Ｐ０（リンククロックサイクル当たり１つのビデオデータワード）のシーケンスをチャンネルＣＨＯエンコーダへアサートする。
図４（或いは図５又は図６）の状態図を実施する送信器は、通常、パックされてエンコードされるべきビデオデータ、エンコードされるべき制御ビット、及びＤＥビットをバッファするＦＩＦＯを備えている。ビデオ、制御及びＤＥビットは、ピクセルクロックを使用してＦＩＦＯへクロックされ、そしてリンククロック（ピクセルクロックより高い）を使用してＦＩＦＯからクロックされる。
ピクセルグループサイズＧが２より大きいパッキングモード（例えば、図４の１０ビットモード）では、ピクセルで始まってブランキングで終わるグループを取り扱うためにＧ−１個のブリッジ状態（ｍＰＣｎ）が必要である。これらブリッジ状態が入力されると（ブランキングのスタート）、そのグループの残りは、ブランキングキャラクタを含まねばならない。これは、Ｇ＞２のパッキングモードに対して、最小ブランキング周期（ＤＥ＝０）がＧ−１個のブランキングキャラクタ（例えば、１０ビットモードに対する３キャラクタの最小ブランキング）であることを必要とすることになる。この最小状態は、最終的なＰＣ状態（例えば、図４の１０ＰＣ４）においてＤＥに対するテストを追加し、そしてＤＥ＝１の場合は第１ピクセル状態（ｍＰ０）へ、又はＤＥ＝０の場合は第１ブランキング状態（ｍＣ０）へ分岐することにより達成できる。図示されたように、図４は、簡単化のために、ＤＥに対するこの余計なテストを省略しており、この場合に、ＤＥは、４つ以上の連続するリンククロックサイクルに対してそれを低状態にできるように（即ち、各ブランキングインターバルの最小幅が４つの同期ビット対となるように）、制限されるのが好ましい。ＤＥに対するこの僅かな制限は、送信器を簡単に実施できると共に、ＤＥの以前の立下り縁がグループ境界に整列されなかった場合に正しい位相で（ＤＥの立上り縁に応答して）ビデオデータの送信を再開できる（図４に示すように、１０ビットモード動作中に）ように確保し、且つ受信器を簡単に実施できると共に、１０ビットモード動作中に正しい位相で送信ビデオを回復できるように確保するために必要である。
図４は、ＴＭＤＳリンクを経てデータを送信し、ビデオビットをテーブル３に示す形式のグループへとパックし、そしてブランキングインターバル中にテーブル７及び８に示す状態に入るように構成された本発明の送信器の典型的な実施形態の１０ビットモード動作を示す状態図である。これら実施形態の１０ビットモードの間に、リンククロックレートは、ピクセルクロックレートに１．２５を乗じたものである（例えば、図７のＰＬＬ１０６により）。通常、送信器は、ＦＩＦＯを備え、そしてＤＥ信号、ピクセルクロック、ビデオデータ、及びソースからの制御ビットを受け取り、ＤＥ信号の立上り縁及び立下り縁は、ピクセルクロックの縁と整列され、そしてビデオデータ及び制御ビットは、ピクセルクロックを使用してＦＩＦＩへクロックされると共に、リンククロックを使用してＦＩＦＯからクロックされる。ビデオデータのパッキング及びエンコード動作は、リンククロックドメインにおいて実行される。
送信器は、図４の状態図を実施するための状態マシンで実施される。この状態マシンは、ビデオデータのフラグメント及び制御ビット（例えば、同期ビット）対をエンコードして送信するための送信器の回路（送信器の「エンコーダ」と称される）が次のように動作することを保証する。
持続されるアクティブなビデオインターバルの間に（ＤＥ＝１の間に）、送信器は、ビデオデータの次のフラグメント、即ち１０Ｐ０、１０Ｐ１、１０Ｐ２、１０Ｐ３及び１０Ｐ４を表わすコードワードの繰り返しシーケンスを（データチャンネルＣＨ０、ＣＨ１及びＣＨ２の各々を経て）送信する。このシーケンスは、４ピクセルのグループを５つのリンククロックサイクルへとパックする。
グループの第２（８ビット）フラグメントがエンコーダに与えられた直後にリンククロックサイクルに生じるＤＥ（リンククロックドメインにおける）の立下り縁に応答して、送信器は、次の状態シーケンスに入る。即ち、送信器がデータチャンネルＣＨ０、ＣＨ１及びＣＨ２の各々を経てビデオデータフラグメント１０Ｐ１（エンコードされた第２フラグメント）を表わすコードワードを送信する第１状態；次いで、（次のリンククロックサイクルにおいて）送信器がエンコードされたビデオデータは送信しないが、データチャンネルＣＨ０を経てエンコードされた同期ビット対Ｔ０、Ｔ１を送信するような状態「１０ＰＣ２」；次いで、（次のリンククロックサイクルにおいて）送信器がデータチャンネルＣＨ０を経てエンコードされた同期ビット対Ｕ０、Ｕ１を送信するような状態「１０ＰＣ３」；次いで、（次のリンククロックサイクルにおいて）送信器がデータチャンネルＣＨ０を経てエンコードされた同期ビット対Ｖ０、Ｖ１を送信するような状態「１０ＰＣ４」；そして（次のリンククロックサイクルにおいて）送信器がデータチャンネルＣＨ０を経てエンコードされた同期ビット対Ｓ０、Ｓ１を送信するような状態「１０Ｃ０」である。ＤＥは、遷移状態１０ＰＣ２、１０ＰＣ３、１０ＰＣ４、及びブランキング状態１０Ｃ０の第１インスタンスの間には、低状態のままでなければならず、これは、図４の設計の場合に上述したようにブランキングについて４つの同期ビット対を最小限必要とすることになる（状態１０ＰＣ４から状態１０Ｐ０へＤＥ＝１の弧（arc）が追加される場合には、３つのブランキングコードという絶対的最小状態が得られることに注意されたい）。
通常、ＤＥは、より多くのサイクル中に低状態のままである。ＤＥが低状態のままであるその後のリンククロックサイクル中に、送信器は、状態「１０Ｃ０」、「１０Ｃ１」、「１０Ｃ２」、「１０Ｃ３」及び「１０Ｃ４」の繰り返しシーケンスに入る。このシーケンスの任意のポイントにおいて（最小状態が満足された後に）、ＤＥが状態１０Ｃｎの後に立上る場合には、次の状態が、次のようになる。
ＤＥが１０Ｃ０（ブランキングコードＳ）の後に立上る場合には、１０Ｃ０の後に１０Ｐ１が続く（ピクセルＢのスタート；ピクセルＡからのスペアビットは使用されないことに注意されたい）；
ＤＥが１０Ｃ１（ブランキングコードＴ）の後に立上る場合には、１０Ｃ１の後に１０Ｐ２が続く（ピクセルＣのスタート；ピクセルＢからのスペアビットは使用されないことに注意されたい）；
ＤＥが１０Ｃ２（ブランキングコードＵ）の後に立上る場合には、１０Ｃ２の後に１０Ｐ３が続く（ピクセルＤのスタート；ピクセルＣからのスペアビットは使用されないことに注意されたい）；
ＤＥが１０Ｃ３（ブランキングコードＶ）の後に立上る場合には、１０Ｃ３の後に１０Ｃ４が続き（ブランキングコードＶの繰り返し）、その後に１０Ｐ０が続く（ピクセルＡのスタート）。送信器のブランキングコードＶの繰り返しは、リンククロックとピクセルクロックの固定比（１．２５）を維持する。受信器は、ブランキングコードＶの繰り返しを破棄（ドロップ）するように実施され、従って、回復されたデータは、ピクセルクロックレートである。
更に、図４を参照すれば、グループの第３（８ビット）フラグメントがエンコーダに与えられた直後にリンククロックサイクルに生じるＤＥ（リンククロックドメインにおける）の立下り縁に応答して、送信器は、次の状態シーケンスに入る。即ち、送信器がデータチャンネルＣＨ０、ＣＨ１及びＣＨ２の各々を経てビデオデータフラグメント１０Ｐ２（エンコードされた第３フラグメント）を表わすコードワードを送信する第１状態；次いで、（次のリンククロックサイクルにおいて）送信器がデータチャンネルＣＨ０を経てエンコードされた同期ビット対Ｕ０、Ｕ１を送信するような状態「１０ＰＣ３」；次いで、（次のリンククロックサイクルにおいて）送信器がデータチャンネルＣＨ０を経てエンコードされた同期ビット対Ｖ０、Ｖ１を送信するような状態「１０ＰＣ４」；そして（次のリンククロックサイクルにおいて）送信器がデータチャンネルＣＨ０を経てエンコードされた同期ビット対Ｓ０、Ｓ１を送信するような状態「１０Ｃ０」である。ＤＥは、図４の設計では、遷移状態１０ＰＣ３、１０ＰＣ４、及びブランキング状態１０Ｃ０の第１インスタンスの間には低状態のままでなければならない。
通常、ＤＥは、より多くのサイクル中に低状態のままであり、そして送信器は、状態「１０Ｃ０」、「１０Ｃ１」、「１０Ｃ２」、「１０Ｃ３」及び「１０Ｃ４」の繰り返しシーケンスに入り、これは、上述したように、ＤＥが高状態になったときに終了する。
同様に（更に図４を参照すれば）、グループの第４（８ビット）フラグメントがエンコーダに与えられた直後にリンククロックサイクルに生じるＤＥ（リンククロックドメインにおける）の立下り縁に応答して、送信器は、次の状態シーケンスに入る。即ち、送信器がデータチャンネルＣＨ０、ＣＨ１及びＣＨ２の各々を経てビデオデータフラグメント１０Ｐ３（エンコードされた第４フラグメント）を表わすコードワードを送信する第１状態；次いで、（次のリンククロックサイクルにおいて）送信器がデータチャンネルＣＨ０を経てエンコードされた同期ビット対Ｖ０、Ｖ１を送信するような状態「１０ＰＣ４」；次いで、（次のリンククロックサイクルにおいて）送信器がデータチャンネルＣＨ０を経てエンコードされた同期ビット対Ｓ０、Ｓ１を送信するような状態「１０Ｃ０」である。ＤＥは、図４の設計では、遷移状態１０ＰＣ４、及びブランキング状態１０Ｃ０の第１インスタンスの間には低状態のままでなければならない。この場合も、送信器は、状態「１０Ｃ０」、「１０Ｃ１」、「１０Ｃ２」、「１０Ｃ３」及び「１０Ｃ４」の繰り返しシーケンスに入り、これは、上述したように、ＤＥが高状態になったときに終了する。
同様に（更に図４を参照すれば）、グループの第５（８ビット）フラグメントがエンコーダに与えられた直後にリンククロックサイクルに生じるＤＥ（リンククロックドメインにおける）の立下り縁に応答して、送信器は、次の状態シーケンスに入る。即ち、送信器がデータチャンネルＣＨ０、ＣＨ１及びＣＨ２の各々を経てビデオデータフラグメント１０Ｐ４（エンコードされた第５フラグメント）を表わすコードワードを送信する第１状態；次いで、（次のリンククロックサイクルにおいて）送信器がデータチャンネルＣＨ０を経てエンコードされた同期ビット対Ｓ０、Ｓ１を送信するような状態「１０Ｃ０」である。この場合も、送信器は、状態「１０Ｃ０」、「１０Ｃ１」、「１０Ｃ２」、「１０Ｃ３」及び「１０Ｃ４」の繰り返しシーケンスに入り、これは、上述したように、ＤＥが高状態になったときに終了する。
図４の状態図は、５つの状態１０ｘ０乃至１０ｘ４のグループシーケンスを定義する（但し、「ｘ」は、Ｐ又はＣ、又はＰＣでよい）。各々の５状態シーケンスに対して、進行は、常に、１０ｘ０、１０ｘ１、１０ｘ２、１０ｘ３、１０ｘ４であり、ここで、サフィックス０乃至４は、グループ「位相」を表わす。次のグループが考えられる。
・10P0, 10P1, 10P2, 10P3, 10P4（４つのピクセル）
・10P0, 10P1, 10P2, 10P3, 10PC4（３つのピクセル；１つのブランキングコード）
・10P0, 10P1, 10P2, 10PC3, 10PC4（２つのピクセル；２つのブランキング）
・10P0, 10P1, 10PC2, 10PC3, 10PC4（１つのピクセル；３つのブランキング）
・10C0, 10C1, 10C2, 10C3, 10C4（４つのブランキング及び繰り返し）
・10C0, 10C1, 10C2, 10P3, 10P4（３つのブランキング及び１つのピクセル）
・10C0, 10C1, 10P2, 10P3, 10P4（２つのブランキング及び２つのピクセル）及び
・10C0, 10P1, 10P2, 10P3, 10P4（１つのブランキング及び３つのピクセル）
入力された状態のグループ（及びエンコーダにアサートされたビデオデータと同期ビットの対）の例示的シーケンスを、線当たり５つのピクセル及び４つのブランキングコードを有するビデオフォーマットの人為的に短縮された例について述べる（フラグメントをコンマで分離する表示法を使用して；Ａは、ビデオデータグループの第１フラグメントからの２つのビデオビットを指示し、Ｂは、ビデオデータグループの第２フラグメントからの２つのビデオビットを指示し、Ｃは、ビデオデータグループの第３フラグメントからの２つのビデオビットを指示し、Ｄは、ビデオデータグループの第４フラグメントからの２つのビデオビットを指示し、そしてＳ、Ｔ、Ｕ及びＶは、同期ビット対である）。
第１グループ（第１線からの４つのピクセルを搬送する）：ＡＡＡＡ、ＡＢＢＢ、ＢＢＣＣ、ＣＣＣＤ、ＤＤＤＤ（即ち、状態１０Ｐ０、１０Ｐ１、１０Ｐ２、１０Ｐ３、１０Ｐ４）；
第２グループ（第１線からの最後のピクセル及び最初の３つのブランキングキャラクタを搬送する）：ＡＡＡＡ、Ａ−−−、Ｔ、Ｕ、Ｖ（即ち、状態１０Ｐ０、１０Ｐ１、１０ＰＣ２、１０ＰＣ３、１０ＰＣ４）；
第３グループ（第１線の最後のブランキングキャラクタ及び第２線の最初の３つのピクセルを搬送する）：Ｓ、−ＢＢＢ、ＢＢＣＣ、ＣＣＣＤ、ＤＤＤＤ（即ち、状態１０Ｃ０、１０Ｐ１、１０Ｐ２、１０Ｐ３、及び１０Ｐ４）；
第４グループ（第２線の最後の２つのピクセル及び最初の２つのブランキングキャラクタを搬送する）：ＡＡＡＡ、ＡＢＢＢ、ＢＢ−−、Ｕ、Ｖ（状態１０Ｐ０、１０Ｐ１、１０Ｐ２、１０ＰＣ３、及び１０ＰＣ４）；
第５グループ（第２線の最後の２つのブランキングキャラクタ及び第３線の最初の２つのピクセルを搬送する：Ｓ、Ｔ、−−ＣＣ、ＣＣＣＤ、ＤＤＤＤ（即ち、状態１０Ｃ０、１０Ｃ１、１０Ｐ２、１０Ｐ３、及び１０Ｐ４）；
第６グループ（第３線の最後の３つのピクセル及び最初のブランキングキャラクタを搬送する）：ＡＡＡＡ、ＡＢＢＢ、ＢＢＣＣ、ＣＣＣ−、Ｖ（即ち、状態１０Ｐ０、１０Ｐ１、１０Ｐ２、１０Ｐ３、及び１０ＰＣ４）；
第７グループ（第３線の最後の３つのブランキングキャラクタ及び第４線の最初のピクセルを搬送する）：Ｓ、Ｔ、Ｕ、−−−Ｄ、ＤＤＤＤ（即ち、状態１０Ｃ０、１０Ｃ１、１０Ｃ２，１０Ｐ３、及び１０Ｐ４）；
第８グループ（第４線の最後の４つのピクセルを搬送する）：ＡＡＡＡ、ＡＢＢＢ、ＢＢＣＣ、ＣＣＣＤ、ＤＤＤＤ（即ち、状態１０Ｐ０、１０Ｐ１、１０Ｐ２、１０Ｐ３、及び１０Ｐ４）；及び
第９グループ（第４線の４つのブランキングキャラクタを搬送すると共に、最後のブランキングキャラクタを繰り返して、固定の１．２５のリンク対ピクセルクロック比を維持する）：Ｓ、Ｔ、Ｕ、Ｖ、（Ｖ）（即ち、状態１０Ｃ０、１０Ｃ１、１０Ｃ２、１０Ｃ３、及び１０Ｃ４）。
９つのグループのこのシーケンスは、４本の線ごとに繰り返される（第９グループの後に別の第１グループが続く）ことに注意されたい。各グループは、全部で４ピクセルクロックサイクルのデータ（ピクセル又はブランキングキャラクタのいずれか）を５つのリンククロックサイクルにおいて搬送する。９個のグループで３６個のデータキャラクタを搬送することができ、これは、９個のデータキャラクタ（５個のピクセル及び４個のブランキングキャラクタ）の４本の線にとって充分である。又、一般に、線は、パターンが繰り返されるポイントを除いて、中間グループにおいて終了又は開始することに注意されたい。線当たりの合計カウント（ピクセル＋ブランキングキャラクタ）をＸとすれば、パターンは、Ｘｍｏｄ４が１又は３である場合には４本の線ごとに繰り返し、Ｘｍｏｄ４が２の場合には２本の線ごとに繰り返し、或いはＸｍｏｄ４＝０の場合には各線ごとに繰り返し、ここで、４は、１０ビットカラーモードの場合のピクセルクロックサイクルにおけるグループサイズである（この場合はＴ＝５＋４＝９であり、従って、パターンは、４番目の線ごとに繰り返す）。
図５は、ビデオビットをテーブル４に示す形式のグループへとパックしそしてブランキングインターバル中にテーブル９に示す状態に入る本発明の送信器の典型的な実施形態の１２ビットモード動作を示す状態図である。これら実施形態の１２ビットモードの間に、リンククロックレートは、ピクセルクロックレートを越える（リンククロックレートは、ピクセルクロックレートに１．５を乗じたものである）。通常、送信器は、ＦＩＦＯを備え、そしてＤＥ信号、ピクセルクロック、ビデオデータ、及びソースからの制御ビットを受け取り、ＤＥ信号の立上り縁及び立下り縁は、ピクセルクロックの縁と整列され、そしてビデオデータ及び制御ビットは、ピクセルクロックを使用してＦＩＦＩへクロックされると共に、リンククロックを使用してＦＩＦＯからクロックされる。ビデオデータのパッキング及びエンコード動作は、リンククロックドメインにおいて実行される。
送信器は、図５の状態図を実施するための状態マシンで実施される。この状態マシンは、ビデオデータのフラグメント及び制御ビット（例えば、同期ビット）対をエンコードして送信するための送信器の回路（送信器の「エンコーダ」と称される）が次のように動作することを保証する。
アクティブなビデオインターバルの間に（ＤＥ＝１の間に）、送信器は、ビデオデータの次のフラグメント、即ち１２Ｐ０、１２Ｐ１、及び１２Ｐ３を表わすコードワードの繰り返しシーケンスを（データチャンネルＣＨ０、ＣＨ１及びＣＨ２の各々を経て）送信する。このシーケンスは、２ピクセルのグループを３つのリンククロックサイクルへとパックする。
グループの第２（８ビット）フラグメントがエンコーダに与えられた直後にリンククロックサイクルに生じるＤＥ（リンククロックドメインにおける）の立下り縁に応答して、送信器は、次の状態シーケンスに入る。即ち、送信器がデータチャンネルＣＨ０、ＣＨ１及びＣＨ２の各々を経てビデオデータフラグメント１２Ｐ１（エンコードされた第２フラグメント）を表わすコードワードを送信する第１状態；次いで、（次のリンククロックサイクルにおいて）送信器がエンコードされたビデオデータは送信しないが、データチャンネルＣＨ０を経てエンコードされた同期ビット対Ｔ０、Ｔ１を送信するような状態「１２Ｃ２」；そして（次のリンククロックサイクルにおいて）送信器がデータチャンネルＣＨ０を経てエンコードされた同期ビット対Ｓ０、Ｓ１を送信するような状態「１２Ｃ０」である。ＤＥが低状態のままである次のリンククロックサイクル中に、送信器は、状態「１２Ｃ０」、「１２Ｃ１」及び「１２Ｃ２」の繰り返しシーケンスに入る。このシーケンスの任意のポイントにおいて（最小状態を満足した後に）、ＤＥが状態１２Ｃｎの後に立上る場合には、次の状態が、次のようになる。
ＤＥが１２Ｃ０（ブランキングコードＳ）の後に立上る場合には、１２Ｃ０の後に１２Ｐ１が続く（ピクセルＢのスタート；ピクセルＡからのスペアビットは使用されないことに注意されたい）；及び
ＤＥが１２Ｃ１（ブランキングコードＴ）の後に立上る場合には、１２Ｃ１の後に１２Ｃ２が続き（ブランキングコードＴの繰り返し）、その後に１２Ｐ０が続く（ピクセルＡのスタート）。送信器のブランキングコードＴの繰り返しは、リンククロックサイクルとピクセルクロックサイクルの固定比（１．５）を維持する。受信器は、ブランキングコードＴの繰り返しを破棄（ドロップ）するように実施され、従って、回復されたデータは、ピクセルクロックレートである。
同様に、グループの第３フラグメントがエンコーダに与えられた直後にリンククロックサイクルに生じるＤＥ（リンククロックドメインにおける）の立下り縁に応答して、送信器は、次の状態シーケンスに入る。即ち、送信器がデータチャンネルＣＨ０、ＣＨ１及びＣＨ２の各々を経てビデオデータフラグメント１２Ｐ２（エンコードされた第３フラグメント）を表わすコードワードを送信する第１状態；次いで、（次のリンククロックサイクルにおいて）送信器がエンコードされたビデオデータは送信しないが、エンコードされた同期ビット対Ｓ０、Ｓ１を送信するような状態「１２Ｃ０」である。ＤＥが低状態のままである次のリンククロックサイクル中に、送信器は、状態「１２Ｃ０」、「１２Ｃ１」及び「１２Ｃ２」の繰り返しシーケンスに入り、これは、上述したように、ＤＥが高状態になったときに終了する。
図５の状態図は、３つの状態１２ｘ０乃至１２ｘ２のグループシーケンスを定義する（但し、「ｘ」は、Ｐ又はＣでよい）。各々の３状態シーケンスに対して、進行は、常に、１２ｘ０、１２ｘ１、１２ｘ２であり、ここで、サフィックス０乃至２は、グループ「位相」を表わす。次のグループが考えられる。
・12P0, 12P1, 12P2 （２つのピクセル）
・12P0, 12P1, 12C2（１つのピクセル；１つのブランキングキャラクタ）
・12C0, 12C1, 12C2（２つのブランキング及び繰り返し）
・12C0, 12P1, 10P2（１つのブランキング及び１つのピクセル）
入力された状態のグループ（及びエンコーダにアサートされたビデオデータと同期ビットの対）の例示的シーケンスを、線当たり５つのピクセル及び２つのブランキングコードを有するビデオフォーマットの人為的に短縮された例について述べる（フラグメントをコンマで分離する表示法を使用して；Ａは、ビデオデータグループの第１フラグメントからの４つのビデオビットを指示し、Ｂは、ビデオデータグループの第２フラグメントからの４つのビデオビットを指示し、そしてＳ及びＴは、同期ビット対である）。
第１グループ（第１線からの最初の２つのピクセルを搬送する）：ＡＡ、ＡＢ、ＢＢ（状態１２Ｐ０、１２Ｐ１、１２Ｐ２）；
第２グループ（第１線からの次の２つのピクセルを搬送する）：ＡＡ、ＡＢ、ＢＢ（１２Ｐ０、１２Ｐ１、１２Ｐ２）；
第３グループ（第１線からの最後のピクセル及び最初のブランキングキャラクタを搬送する）：ＡＡ、Ａ−、Ｔ（状態１２Ｐ０、１２Ｐ１及び１２Ｃ２）；
第４グループ（第１線からの最後のブランキングキャラクタ及び第２線からの最初のピクセルを搬送する）：Ｓ、−Ｂ、ＢＢ（状態１２Ｃ０、１２Ｐ１及び１２Ｐ２）；
第５グループ（第２線からの次の２つのピクセルを搬送する）：ＡＡ、ＡＢ、ＢＢ（状態１２Ｐ０、１２Ｐ１、１２Ｐ２）；
第６グループ（第２線からの最後の２つのピクセルを搬送する）：ＡＡ、ＡＢ、ＢＢ（状態１２Ｐ０、１２Ｐ１、１２Ｐ２）；及び
第７グループ（第２線からの２つのブランキングキャラクタを搬送すると共に、最後のブランキングキャラクタを繰り返して、固定の１．５のリンク対ピクセルクロックサイクル比を維持する）：Ｓ、Ｔ、（Ｔ）（状態１２Ｃ０、１２Ｃ１、１２Ｃ２）。
７つのグループのこのシーケンスは、２本の線ごとに繰り返される（第７グループの後に別の第１グループが続く）ことに注意されたい。各グループは、全部で２ピクセルクロックサイクルのデータ（ピクセル又はブランキングキャラクタのいずれか）を３つのリンククロックサイクルにおいて搬送する。７個のグループで１４個のデータキャラクタを搬送することができ、これは、７個のデータ（５個のピクセル及び２個のブランキングキャラクタ）の２本の線にとって充分である。又、一般に、線は、パターンが繰り返されるポイントを除いて、中間グループにおいて終了又は開始することに注意されたい。線当たりの合計カウント（ピクセル＋ブランキングキャラクタ）をＸとすれば、パターンは、Ｘｍｏｄ２が１である場合には１つおきの線で繰り返し、或いはＸｍｏｄ２＝０の場合には各線ごとに繰り返し、ここで、２は、１２ビットカラーモードの場合のピクセルクロックにおけるグループサイズである。（この場合はＴ＝５＋２＝７であり、従って、パターンは、１つおきの線で繰り返す。）
図６は、ビデオビットをテーブル５に示す形式のグループへとパックしそしてブランキングインターバル中にテーブル１０に示す状態に入る本発明の送信器の典型的な実施形態の１６ビットモード動作を示す状態図である。図６は、リンククロックレートがピクセルクロックレートの２倍であり、そしてＤＥがピクセルクロックレートでしか変化し得ないと仮定している。図６に示すように、各アクティブなビデオインターバル中に（ＤＥ＝１のときに）、送信器は、１６ビットビデオワードの８ビットを表わすコードワード（テーブル５のコードワード「１６Ｐ０」）と、その後に、そのビデオワードの他の８ビットを表わすコードワード（テーブル５のコードワード「１６Ｐ１」）とを送信し、次いで、この動作を繰り返して、連続するリンククロックサイクル中に次のビデオワードを表わすコードワードを送信する。各ブランキングインターバル中に（ＤＥ＝０のときに）、送信器は、状態「１６Ｃ０」（エンコードされた同期ビット対Ｓ０、Ｓ１が送信される）に入り、次いで、状態「１６Ｃ１」（同じエンコードされた同期ビット対Ｓ０、Ｓ１が再び送信される）に入り、そして連続するリンククロックサイクル中にこの動作を繰り返す。ＤＥの立下り縁に応答して、送信器は、状態１６Ｃ０に入り、８ビットのビデオデータではなく、一対の同期ビットＳ０、Ｓ１（テーブル１０に示す）をチャンネルＣＨ０エンコーダ（これは、ある実施形態において従来のＴＭＤＳエンコーダの要素である）へアサートする。ＤＥの次の立上り縁に応答して、送信器は、８ビットビデオデータワードのシーケンス（リンククロックサイクル当たり１つのビデオデータワード）をアサートする。
図４−６の状態図（又は本発明の他の実施形態に基づくＮビットモード動作のための状態図）を実施するために、本発明は、ピクセルクロックサイクルの単位で測定して、アクティブなビデオインターバル、水平ブランキングインターバル又は水平線インターバル（各々映像の水平線及び水平ブランキングインターバルより成る）の時間巾に顕著なタイミング制約を課さない。これらインターバルのうち、ビデオデータグループサイズの厳密な倍数である時間巾をもつことが要求されるものはない。幾つかの実施形態における唯一の制約は、ブランキングインターバルの最小時間巾（リンククロックサイクルの単位で）が、アクティブなビデオからブランキングへの遷移状態の数より大きくなければならないことである。一般に、ピクセルグループサイズＧが２より大きいパッキングモード（例えば、図４の１０ビットモード）の場合には、ピクセルで始まってブランキングキャラクタで終わるグループを取り扱うのにＧ−１個の遷移状態（ｍＰＣｎ）が必要である。これらの遷移状態に入ると（ブランキングの始めに）、そのグループの残りは、ブランキングキャラクタを含まねばならない。これは、Ｇ＞２のパッキングモードに対して、最小のブランキング周期（ＤＥ＝０である）がＧ−１個のブランキングキャラクタである（例えば、最小のブランキングが１０ビットモードの場合に３個のブランキングキャラクタである）ことを必要とするようになる。図３、５及び６を参照して説明した８ビット、１２ビット及び１６ビットの状態マシンに対して、この最小時間巾は、ゼロリンククロックサイクルである（制約がない）。図４を参照して説明した１０ビットの状態マシンでは、最小ブランキングインターバル時間巾が４つのリンククロックサイクルである（状態１０ＰＣ２、１０ＰＣ３、１０ＰＣ４及び１０Ｃ０を通してサイクルするのを許すために）。当業者であれば、図４の状態図を変更して、「１０ＰＣ４」と示された状態からの余計な弧を追加することにより、この最小ブランキングインターバル時間巾を３つのリンククロックサイクルに減少できることが明らかであろう。最小ブランキングインターバル時間巾が４つのリンククロックサイクルという要求は、本発明による１０ビットモード動作の実施に対して著しい障害にも制約にもならない。というのは、通常使用される全ての従来のビデオタイミングが相当に大きな最小ブランキングカウントをもつからである。同様に、ある実施形態において最小ブランキングインターバル時間巾が１６個のピクセルクロックサイクルという要求（以下に述べるように、リンク制御メッセージを送信する目的で）は、本発明の実施に対して著しい障害にも制約にもならない。というのは、通常使用されるビデオタイミングが相当に長いブランキング周期を有するからである。
本発明の送信器がＴＭＤＳリンクを経てデータを送信するように構成されたある実施形態では、アクティブなビデオインターバル中に（ＤＥが高であるときに）、送信器は、リンクのデータチャンネル（図１に示すＣＨ０、ＣＨ１及びＣＨ２）を経てビデオデータを表わすコードワード（例えば、テーブル２−５に示すビデオフラグメント）を送信すると共に、リンクのクロックチャンネル（図１に示すチャンネルＣＨＣ）のリンククロックも送信する。ブランキングインターバル中に（ＤＥが低であるときに）、送信器は、リンクのデータチャンネルＣＨ０を経て２つの同期ビット（水平及び垂直同期ビット）を各々表わすコードワードを、そしてデータチャンネルＣＨ１及びＣＨ２を経て４つの制御ビット（ＣＴＬ０、ＣＴＬ１、ＣＴＬ２、ＣＴＬ３）を送信すると共に、リンクのクロックチャンネルを経てリンククロックを送信する。ブランキング中に、４つの制御ビット（ＣＴＬ０乃至ＣＴＬ３）は、時々短い周期中に使用され、上述したリンク制御メッセージ（ＬＣＭ）をエンコードして、送信器のパッキング位相及びカラー深さモードを受信器へ通信することができる。より詳細には、ブランキングインターバルの少なくとも１つのリンククロックサイクル中に、送信器の好ましい実施形態は、（データチャンネルＣＨ１を経て）制御ビットを表わすコードワード（図１に示す従来の制御ビットＣＴＬ０）及びＬＣＭの１ビットを送信すると共に、（データチャンネルＣＨ２を経て）ＬＣＭの他のビットを表わすコードワード及び別の制御ビット（図１に示す従来の制御ビットＣＴＬ３）も送信する。送信された制御ビットＣＴＬ３は、受信器のＨＤＣＰ暗号解読回路により従来のように使用されてもよい。
本発明の送信器の好ましい実施形態ではブランキングインターバル中にリンク制御メッセージを送信する（以下に述べるように）のを許すために、ＤＥ＝１の間にビデオデータをそしてＤＥ＝０の間に同期ビット（ＨＳ、ＶＳ）及び制御ビット（ＣＴＬ０乃至ＣＴＬ３）を送信器へ供給する（送信器がこれを使用してＮビット動作モードにおいて（Ｎ≠８）パッキング及びエンコード動作を実行するために）各ビデオソースは、次の制約を伴いＤＥ信号を送信するように構成されるのが好ましい。ビデオソースは、１６個のピクセルクロックサイクルの最小周期より短い時間中（ブランキングインターバルを指示するために）低いレベルのＤＥ信号をアサートすることから制約されるのが好ましい。又、ビデオソースは、ＤＥ信号の立下り縁に続く最初の１６個のピクセルクロックサイクル中にそのＣＴＬ２及びＣＴＬ１ピン（これを経て従来のＴＭＤＳ制御ビットＣＴＬ１及びＣＴＬ２を送信器へ送信する）の状態を変化させることからも制約されるのが好ましい。この制約の理由を以下に詳細に述べる。
Ｎ＞８を満足するカラー深さＮの場合に、ビデオデータのフラグメント（或いはパッキング位相データ又は他のデータ）を表わすコードワードは、本発明の典型的な実施形態では、ソースピクセルクロックより速いリンククロックを使用して送信される。テーブル７−１０及び図４−６を参照して説明した実施形態では、Ｎ＝１０、１２又は１６の場合に、グループ当たりのリンククロックサイクルの数は、グループ当たりのソースピクセルクロックの数より１だけ大きい。従って、このような実施形態では、本発明の送信器は、リンククロックドメインにおけるＤＥの立下り縁（リンククロックドメインにおけるブランキングインターバルの開始）が、グループの第１フラグメントが送信された後で、グループの第２フラグメントが送信される前には生じないように、実施される。本発明により送信される（各ブランキングインターバルにおいて）パッキング位相データは、グループの最後のＦ−１個のフラグメント（完全なグループは、Ｆ個のフラグメントより成る）のうちの最も最近送信されたフラグメントの位相を指示する。受信器（Ｎビットカラーモードで動作する）は、リンククロックレートで送信されたビデオデータの８ビットフラグメントを回復して、（通常、小さなＦＩＦＯを使用して）その回復されたフラグメントをアンパックすると共に、そのアンパックされたＮビットビデオワードを、奇数ピクセル又はブランキングカウントについても、回復されたピクセルクロックサイクル当たり１つのＮビットビデオワード（カラーチャンネル当たり）というレートで配送するように実施される。
Ｎビットモード動作中に（但し、Ｎ＞８）、ＴＭＤＳリンクを経てエンコードされたビデオデータ、パッキング位相データ、及びカラーモードデータを送信するように構成された本発明の送信器の実施形態は、各ブランキング周期（ＤＥ＝０）の最初の１２個のＴＭＤＳリンククロックサイクル中に受信器へ６ビットのリンク制御メッセージ（「ＬＣＭ［５：０］」又は「ＬＣＭ」）を送信するように構成されるのが好ましい。ＬＣＭは、パッキング位相データ、カラーモードデータ、又は他の情報を表わすことができる。ＬＣＭは、ブランキングインターバルの最初の１２個のリンククロック中にＴＭＤＳリンクのデータチャンネルＣＨ１及びＣＨ２を経て従来送信されるＣＴＬ２及びＣＴＬ１制御ビットに置き換わるビットにより次のように決定される。
ブランキングインターバルの最初の４つのリンククロックサイクルに対して、ＣＴＬ２＝ＬＣＭ［１］、ＣＴＬ１＝ＬＣＭ［０］；
ブランキングインターバルの第２の４つのリンククロックサイクルに対して、ＣＴＬ２＝ＬＣＭ［３］、ＣＴＬ１＝ＬＣＭ［２］；及び
ブランキングインターバルの第３の４つのリンククロックサイクルに対して、ＣＴＬ２＝ＬＣＭ［５］、ＣＴＬ１＝ＬＣＭ［４］。
ブランキングインターバルの最初の１２個のリンククロック中に、送信器は、ＴＭＤＳリンクを経て従来送信されるＣＴＬ０及びＣＴＬ３を表わすコードワード、並びに次のいずれかを送信することができる。
ＴＭＤＳリンクを経て従来送信されるＣＴＬ２及びＣＴＬ１（例えば、本発明の送信器の８ビットモード動作中に）；又は
このような従来のＣＴＬ２及びＣＴＬ１ビットに代わるＬＣＭを表わすビット（本発明の送信器のＮビットモード動作中、但し、Ｎ≠８）。
Ｎビットモード動作中に（但し、Ｎ≠８）、ブランキングインターバルの最初の４つのリンクサイクルの各々において、送信器は、（従来のビットＣＴＬ１に代わる）ＬＣＭ［０］及びＣＴＬ０を表わすアウト・オブ・バンドＴＭＤＳコードワードを、ＴＭＤＳリンクのデータチャンネルＣＨ１を経て送信すると共に、（従来のビットＣＴＬ２に代わる）ＬＣＭ［１］及びＣＴＬ３を表わすアウト・オブ・バンドＴＭＤＳコードワードを、ＴＭＤＳリンクのデータチャンネルＣＨ２を経て送信する。次いで、ブランキングインターバルの次の４つのリンクサイクルの各々の間に、送信器は、（従来のビットＣＴＬ１に代わる）ＬＣＭ［２］及びＣＴＬ０を表わすアウト・オブ・バンドＴＭＤＳコードワードを、ＴＭＤＳリンクのデータチャンネルＣＨ１を経て送信すると共に、（従来のビットＣＴＬ２に代わる）ＬＣＭ［３］及びＣＴＬ３を表わすアウト・オブ・バンドＴＭＤＳコードワードを、ＴＭＤＳリンクのデータチャンネルＣＨ２を経て送信する。次いで、ブランキングインターバルの次の４つのリンクサイクルの各々の間に、送信器は、（従来のビットＣＴＬ１に代わる）ＬＣＭ［４］及びＣＴＬ０を表わすアウト・オブ・バンドＴＭＤＳコードワードを、データチャンネルＣＨ１を経て送信すると共に、（従来のビットＣＴＬ２に代わる）ＬＣＭ［５］及びＣＴＬ３を表わすアウト・オブ・バンドＴＭＤＳコードワードを、データチャンネルＣＨ２を経て送信する。
上述したように、ビデオソースは、ＤＥ信号の立下り縁のアサーションに続く最初の１６個のピクセルクロックサイクル中にＣＴＬ２及びＣＴＬ１ピン（ここでは、従来のＴＭＤＳ制御ビットＣＴＬ１及びＣＴＬ２を送信器へアサートすることができる）の状態を変化させることから制約されるのが好ましい。外部ソースからのＣＴＬ１及びＣＴＬ２ビットに代わって、本発明の送信器は、（適切な時間に）ＬＣＭの適切なビットを送信器内のＴＭＤＳエンコーダへアサートし、そしてこのエンコーダは、それに応答して適切なアウト・オブ・バンドＴＭＤＳコードワードを発生する。
ＤＥ＝０の１２乃至１６個のピクセルクロックサイクルの後に、ＣＴＬ２及びＣＴＬ１ピンは、通常の動作に復帰する（従って、本発明の送信器は、ＬＣＭビットを表わすコードワードではなく、外部ソースによりアサートされたＣＴＬ１及びＣＴＬ２ビットを表わすコードワードをエンコーダにアサートすることができる）。常に、送信器は、制御ビットＣＴＬ３及びＣＴＬ０を従来の仕方でエンコーダへ送信する（即ち、従来の制御ビットＣＴＬ３及びＣＴＬ０を表わすコードワードは、本発明の送信器が従来の８ビットモードで動作するか本発明のＮビットモード（但し、Ｎ≠８）で動作するかに関わらず、エンコーダへ送信される）が、それらは、通常、ピクセルクロックではなく、リンククロックに応答してエンコーダへアサートされる。
深いカラー深さ（Ｎ＞８）の場合には、リンククロックは、ソースピクセルクロックＰより速い。上述したように、典型的な実施形態では、（ＮビットビデオデータのパックされたＫビットフラグメントの）グループ当たりのリンククロックサイクル数が、グループ当たりのピクセルクロックサイクルの数より１つ大きい。従って、Ｎビットモード動作中のブランキングインターバルでは、同期ビット対又は制御ビット対（制御ビットＣＴＬ０及びＣＴＬ１、又は制御ビットＣＴＬ２及びＣＴＬ３）を表わす１つのブランキングコードを、リンククロックサイクルごとに送信することができる。しかしながら、アクティブなビデオインターバル中に（Ｎビットビデオデータの）Ｋビットフラグメントのグループを送信することが要求される場合には、通常、Ｘ個のリンククロックサイクル当たりに、Ｘ−１個の同期ビット対（又は制御ビット対ＣＴＬ０及びＣＴＬ１、又はＣＴＬ２及びＣＴＬ３）のみが（ビデオソースから）送信器へアサートされる。従って、Ｎビットモード動作中のブランキングインターバルでは、本発明の送信器の典型的な実施形態は、（例えば、ＴＭＤＳリンクのチャンネルＣＨ０、ＣＨ１及びＣＨ２の各々を経て）Ｘ個のリンククロックサイクルの各周期中にＸ個のブランキングコードのシーケンスを発生して送信し、ここで、各ブランキングコードは、ビデオソースから受信されるＸ−１個の同期（又は制御）ビット対の１つを表わす。各々のこのような周期中に送信される最後の２つのブランキングコードは、同じ同期（又は制御）ビット対を表わす。受信器は、ピクセルレートを一致させるために、Ｘ個のリンククロックサイクルのこのような各周期中に送信される最後のブランキングコード（繰り返されるブランキングコード）をドロップさせる。本発明の送信器は、ブランキングインターバルの最初の１６個のリンククロックサイクル中、及び任意であるが、その後の付加的なリンククロックサイクル中に、上述した６ビットＬＣＭを送信するが、たとえその外部ＤＥピン（外部ビデオソースのＤＥピンに接続された）の状態が間もなく変化したとしても、内部ＤＥ＝０ビットをそのＴＭＤＳエンコーダ回路にアサートするように構成されるのが好ましい。
上述したＬＣＭは、カラーモードデータ（受信器を指示されたカラー深さモードで動作させるための）を表わしてもよいし、又はパッキング位相データを表わす位相制御メッセージでもよく、或いは特定の用途に有用な希望の形式の他のデータを表わすものでもよい。一実施形態では、送信器は、連続する水平ブランキングインターバル中に異なる形式のＬＣＭを送信するように構成される（「水平」ブランキングインターバルとして知られているブランキングインターバルは、通常、ビデオフィールド即ちフレームの線当たり一度生じ、一方、「垂直」ブランキングインターバルとして知られている長いブランキングインターバルは、各ビデオフィールド即ちフレームの最後の線の後に生じる）。ＤＶＩ準拠の送信器がＴＭＤＳリンクのデータチャンネルＣＨ１及びＣＨ２を経て前記形式の６ビットＬＣＭを送信するような好ましい実施形態では、送信器は、次のシーケンス（４つの水平ブランキングインターバルごとに繰り返される）でＬＣＭを送信する。即ち、各「ｎ」番目の水平ブランキングインターバルの最初の１６個のリンククロックサイクル中にカラーモードデータを表わすＬＣＭ；各「ｎ＋１」番目の水平ブランキングインターバルの最初の１６個のリンククロックサイクル中にパッキング位相データを表わすＬＣＭ；（任意であるが）各「ｎ＋２」番目の水平ブランキングインターバルの最初の１６個のリンククロックサイクル中に他のデータを表わすＬＣＭ；及び（任意であるが）各「ｎ＋３」番目の水平ブランキングインターバルの最初の１６個のリンククロックサイクル中に他のデータを表わす別のＬＣＭ。任意であるが、送信器は、次のいずれかで動作するようにプログラムできる。
各「ｎ」番目の水平ブランキングインターバルの最初の１６個のリンククロックサイクル中に、各２つの水平ブランキングインターバルごとに一度カラーモードデータを表わすＬＣＭを送信すると共に、各「ｎ＋１」番目の水平ブランキングインターバルの最初の１６個のリンククロックサイクル中にパッキング位相データを表わすＬＣＭを送信する（他の形式のＬＣＭは送信しない）モード；又は
各「ｎ」番目の水平ブランキングインターバルの最初の１６個のリンククロックサイクル中に、各４つの水平ブランキングインターバルごとに一度カラーモードデータを表わすＬＣＭを送信し、各「ｎ＋１」番目の水平ブランキングインターバルの最初の１６個のリンククロックサイクル中にパッキング位相データを表わすＬＣＭを送信し、各「ｎ＋２」番目の水平ブランキングインターバルの最初の１６個のリンククロックサイクル中に他のデータを表わすＬＣＭを送信し、そして各「ｎ＋３」番目の水平ブランキングインターバルの最初の１６個のリンククロックサイクル中に他のデータを表わす別のＬＣＭを送信するモード。
上述した６ビットＬＣＭがカラーモードデータ（受信器を指示されたカラー深さモードで動作させるための）を表わすときには、カラー深さモードメッセージコードは、次の通りである。
・ＬＣＭ［５：０］＝０ｘ３０、８ビットモードの場合
・ＬＣＭ［５：０］＝０ｘ３１、１０ビットモードの場合
・ＬＣＭ［５：０］＝０ｘ３２、１２ビットモードの場合
・ＬＣＭ［５：０］＝０ｘ３３、１６ビットモードの場合
但し、プレフィックス「０ｘ」は、それに続く記号が数字の１６進表示であることを示す。
受信器は、次のように構成されるのが好ましい。
リセット時に、初期（デフォールト）カラー深さモードをレジスタ（最後のカラーモードメッセージレジスタ）に記憶し；
各水平ブランキングインターバルのスタート時にカラー深さモード制御メッセージ（カラーモードデータを表わすＬＣＭ）をチェックし；
無効のカラー深さ制御メッセージをフィルタ除去し（以下に述べるように）；そして
各々の新たに受信される有効カラー深さモード制御メッセージを最後のカラーモードメッセージレジスタの内容と比較する。それらが一致するという決定に応答して、受信器は、最後のカラーモードメッセージカウンタを増加する（カウンタが飽和するまで、これは、典型的な実施形態ではカウント２５５において生じる）。それらが一致しないという決定に応答して、新たな（有効な）カラー深さモード制御メッセージが最後のカラーモードメッセージレジスタにロードされ、そして最後のカラーモードメッセージカウンタがクリアされる。
受信器は、各々の受信したカラー深さモード制御メッセージが有効であるかどうか評価するためにノイズフィルタリングを実施するのが好ましい。受信器は、次の場合にのみカラー深さモード制御メッセージを有効とみなすのが好ましい。
・ＤＥ＝０の第１の４つのリンククロックサイクルの少なくともＮｐに対してＬＣＭ［５：４］が一定であり、且つ
・ＤＥ＝０の第２の４つのリンククロックサイクルの少なくともＮｐに対してＬＣＭ［３：２］が一定であり、且つ
・ＤＥ＝０の第３の４つのリンククロックサイクルの少なくともＮｐに対してＬＣＭ［１：０］が一定であり、且つ
・ＬＣＭ［５：０］が０ｘ３０、０ｘ３１、０ｘ３２又は０ｘ３３であり、且つ
・リンク制御メッセージの後の少なくともＮｐ個のリンククロックサイクル中にＤＥ＝０である。
但し、Ｎｐは、所定のノイズフィルタ値である。好ましくは、Ｎｐは、プログラム可能な値で、デフォールト値（異なる値をもつようにプログラムされない場合の値）を有する。ある実施形態では、Ｎｐのデフォールト値は、Ｎｐ＝３である。
受信器は、最後のカラーモードメッセージレジスタに記憶された初期（デフォールト）カラー深さモードにより指示されたＮビットモードで動作を開始するのが好ましい。受信器は、その現在カラーモードに対してカラー深さパラメータＮを指示するカラー深さモード制御メッセージを記憶する別のレジスタを備えてもよい。又、受信器は、その現在カラーモードを変更すべきかどうか決定するときにノイズフィルタリングも実施する（以下に述べるように）のが好ましい。
受信器は、その現在カラー深さパラメータＮを指示するカラー深さモード制御メッセージを最後のカラーモードメッセージレジスタの内容と比較するように構成されるのが好ましい。受信器は、最後のカラーモードメッセージカウンタのカウントが、プログラム可能なノイズフィルタのスレッシュホールド値Ｎｍ（その最大値は、最後のカラーモードメッセージカウンタが飽和するカウントである）より小さいときにはそのカラーモードを変更しない。最後のカラーモードメッセージカウンタのカウントがＮｍ以上であるときには、
受信器のカラーモードが最後のカラーモードメッセージレジスタに一致しなければ、受信器は、そのカラーモードを、最後のカラーモードメッセージレジスタの内容で決定されたモードに変更し、そして最後のカラーモードメッセージカウンタをリセットするか、又は
受信器のカラーモードが最後のカラーモードメッセージレジスタに一致する場合には、受信器は、そのカラーモードを変更しないか、又は最後のカラーモードメッセージカウンタをリセットする（この場合には、受信器の動作モードを変更しないのが良い）。
上述したように、ＬＣＭは、位相制御メッセージ（送信器のパッキング位相データを表わすＬＣＭ）でよい。送信器が図４−６の状態図を実施するような上述した形式の実施形態では、送信器は、以下の位相制御メッセージコードを使用して、位相制御メッセージのような６ビットＬＣＭを（上述したように）送信するように構成できる。
・１０ビットモードにおけるフラグメント１０Ｐ１、又は１２ビットモードにおけるフラグメント１２Ｐ１、又は１６ビットモードにおけるフラグメント１６Ｐ１の位相を指示するためのＬＣＭ［５：０］＝０ｘ３５；
・１０ビットモードにおけるフラグメント１０Ｐ２、又は１２ビットモードにおけるフラグメント１２Ｐ２の位相を指示するためのＬＣＭ［５：０］＝０ｘ３６；
・１０ビットモードにおけるフラグメント１０Ｐ３の位相を指示するためのＬＣＭ［５：０］＝０ｘ３７；及び
・１０ビットモードにおけるフラグメント１０Ｐ４の位相を指示するためのＬＣＭ［５：０］＝０ｘ３４。
位相制御メッセージは、受信器のアンパッキング状態マシン位相が送信器のパッキング状態マシン位相に一致するよう確保するために使用される。各位相制御メッセージは、その位相制御メッセージの前のＤＥの最も最近の立下り縁の前に送信器により送信された最後にエンコードされたフラグメントの位相を指示しなければならない。受信器は、送信器のパッキング状態マシンと同じ状態シーケンスを有するアンパッキング状態マシンを備えている（例えば、現在カラーモードに基づいて図３、４、５又は６）。受信器は、ＤＥの各立下り縁の前に受信した最後にエンコードされたフラグメントに対するそのアンパッキング状態マシンの位相をログする。受信器は、ＤＥ＝０の周期中に位相制御メッセージをデコードすると、送信器のパッキング位相（ＬＣＭを経て送信された）を、受信器の最も最近ログされたアンパッキング位相と比較する。送信器及び受信器の位相は、同じフラグメント（ＤＥがゼロに変化する前の最後のフラグメント）に対するものであり、一致しなければならない。リンクが最初にスタートされたとき、又はカラーモード又はビデオタイミングの変化の後に、送信器及び受信器は、（一般に）無関係の位相を有し、そして受信器は、送信器の位相（ＬＣＭからの）を使用して、その位相を、送信器に一致するように調整する。受信器位相のこの初期調整の後に、送信器及び受信器の位相は、それらが同じ状態シーケンスを実行するときに、一致し続けねばならず、その（異常の）場合には、送信器位相と受信器位相との間の不一致が、間欠的信号又はノイズ性信号のようなエラーを指示し、そして受信器は、再びその位相を調整して、送信器に一致させ、エラーから回復させる。
受信器は、次のように構成されるのが好ましい。
各ブランキングインターバルの始めに位相制御メッセージ（線の最後のピクセルフラグメントに対する送信器のパッキング位相を表わすＬＣＭ）をチェックし；
ＤＥ＝１の間に受信した最後のフラグメント（ＤＥがゼロになる直前の線の最後のピクセルフラグメント）の位相を「捕獲位相(Captured Phase)」レジスタにログし；
ブランキングインターバル中に「位相オフセット」値（送信器の位相と受信器の位相との間の差）を計算し、そして
一貫した非ゼロの「位相オフセット」が検出されたときに、位相オフセットがゼロになるように受信器状態マシンの位相を調整する（以下に述べるように）。
受信器は、各々の受信した位相制御メッセージが有効であるかどうか評価するためにノイズフィルタリングを実施するのが好ましい。受信器は、次の場合にのみ位相制御メッセージが有効であるとみなすのが好ましい。
・ＤＥ＝０の第１の４つのリンククロックサイクルの少なくともＮｐに対してＬＣＭ［５：４］が一定であり、且つ
・ＤＥ＝０の第２の４つのリンククロックサイクルの少なくともＮｐに対してＬＣＭ［３：２］が一定であり、且つ
・ＤＥ＝０の第３の４つのリンククロックサイクルの少なくともＮｐに対してＬＣＭ［１：０］が一定であり、且つ
・ＬＣＭ［５：０］が０ｘ３４、０ｘ３５、０ｘ３６又は０ｘ３７であり、且つ
・リンク制御メッセージの後の少なくともＮｐ個のリンククロックサイクル中にＤＥ＝０である。
但し、Ｎｐは、プログラム可能なノイズフィルタ値である（ある実施形態では、Ｎｐのデフォールト値は、Ｎｐ＝３である）。
（有効な）位相制御メッセージが受信されると、受信器は、位相制御メッセージにより指示された送信器の位相を受信器の「捕獲位相」値（ブランキングインターバルが開始する前に受信した最後のビデオフラグメントに応答してログされた）と比較する。それらが一致する場合には、受信器の位相エラーカウンタがクリアされる。それらが一致せず且つ位相エラーカウンタにより指示されたカウントがゼロである場合には、有効な位相制御メッセージにより指示される位相と、捕獲位相レジスタの「捕獲位相」値との間の差が位相オフセットレジスタに入れられ、そして位相エラーカウンタが増加される。
有効な位相制御メッセージにより指示された位相が「捕獲位相」値（ブランキングインターバルが開始する前に受信した最後のビデオフラグメントに応答してログされた）に一致せず、且つ位相エラーカウンタにより指示されたカウントが非ゼロである場合には、受信器は、位相オフセットレジスタの「位相オフセット」値を、有効な位相制御メッセージにより指示された位相と、捕獲位相レジスタの「捕獲位相」値との間の差と比較する。新たな差が位相オフセット値と同じである場合には、位相エラーカウンタが増加される。新たな差（有効な位相制御メッセージにより指示された位相と捕獲位相レジスタの「捕獲位相」値との間の）が位相オフセットレジスタの位相オフセット値に一致しない場合には、その新たな差が位相オフセットレジスタに入れられ（古い位相オフセット値に置き換わり）、そして位相エラーカウンタがクリアされる。
位相エラーカウンタにより指示されたカウントが前記プログラム可能なノイズフィルタ値Ｎｍ（その最大値は、位相エラーカウンタが飽和するカウントである）以上になったときに、位相エラーカウンタはクリアされ、そして受信器のアンパッキング状態マシンの位相は、（ｍｏｄｕｌｏグループサイズＦ、即ち現在カラーモードに対するグループ当たりのフラグメントの数）位相オフセットレジスタの値をアンパッキング状態マシンの位相から減算することにより修正される。位相エラーカウンタにより指示されたカウントがノイズフィルタ値Ｎｍより小さいときには、受信器状態マシンの位相が正しいとみなされ、位相オフセットレジスタの位相オフセット値をそこから減算することにより調整されない。
以下、図７−１４を参照して、本発明の送信器、受信器及びシステムの多数の実施形態を説明する。
図７は、本発明の送信器の好ましい実施形態のブロック図であり、図８は、本発明の送信器の別の実施形態のブロック図であり、そして図９は、本発明の受信器の好ましい実施形態のブロック図である。
図７の送信器１００は、図示されたように接続されたＦＩＦＯバッファ１０１と、（任意の）拡散スペクトルクロック発生回路１０２と、ピクセルパッキングバッファ及びマルチプレクス回路（パッカー(packer)）１０４と、エンコーダ及びシリアライザ（エンコーダ）１０８と、クロックマルチプライヤ１０６と、メインＰＬＬ（位相固定ループ回路）１１０と、制御レジスタ１０７とを備えている。
送信器１００のエンコーダ１０８（図８の送信器１００’も同じエンコーダ１０８を備えている）は、８ビットビデオカラーコンポーネントを１０ビットＴＭＤＳコードワードとしてエンコードし、そしてそれら（及びリンククロック）を、図１の従来の送信器１と同様に（ある動作モード中に、エンコーダ１０８により使用されて送信されるリンククロックが、送信器１により送信されるリンククロックより高い周波数を有してもよいことを除いて）ＴＭＤＳリンクを経て送信するように実施されるのが好ましい。図９の受信器１３０のデシリアライザ及びデコード回路１４４は、このような１０ビットＴＭＤＳコードワードを受信してデコードし（受信したリンククロックに応答してクロックＰＬＬ１４０により発生される多位相クロックセットを使用して）、図１の従来の受信器３と同様に、８ビットビデオカラーコンポーネントを回復する。
又、図７の送信器１００及び図８の送信器１００’は、１０ビットモード、１２ビットモード、及び１６ビットモードの選択された１つで動作して、本発明に基づきビデオデータをパック及びエンコードすることができ、その各々は、ＴＭＤＳリンクのチャンネル０、チャンネル１及び／又はチャンネル２を経てエンコードされたビデオデータを送信するように実施される。又、図９の受信器１３０も、１０ビットモード、１２ビットモード、及び１６ビットモードのいずれかで動作して、ＴＭＤＳリンクを経て送信された後のこのようなエンコードされたビデオデータをデコード及びアンパックすることができる。
制御レジスタ１０７（図７の）は、パッカー１０４及びクロックマルチプライヤ１０６へ制御ビットをアサートして、これら要素１０４及び１０６が動作すべきカラー深さモードを指定することにより、送信器１００の動作モードをセットする（即ち、カラー深さＮを８、１０、１２又は１６にセットする）ように構成される。典型的な実施形態では、制御レジスタは、制御及び構成ビット（どのカラー深さモードで送信器が動作すべきか決定するビットを含む）の外部ソースとＩ２Ｃ通信するように結合される。
図７の任意の拡散スペクトルクロック回路１０２は、外部ソースからピクセルクロックＰＣＫを受信する（又は送信器内の回路がピクセルクロックを発生してそれを回路１０２へアサートする）。それに応答して、回路１０２は、ピクセルクロックの位相変調バージョンＰＬＫ’を発生してＰＬＬ１０６へアサートする。拡散スペクトルクロック回路１０２は、従来の仕方で実施することができる。例えば、送信器１００の残り部分（又は制御レジスタ１０７以外の送信器の残り部分）が集積回路（「第１」チップ）として実施される場合には、回路１０２は、この第１チップに結合された商業的に入手できる集積回路（入力クロックに応答して拡散スペクトルクロックを発生するための）でよい。ピクセルクロックＰＣＫ及び位相変調ピクセルクロックＰＬＫ’は、同じ（時間平均された）クロックレートを有する。
送信器１００がＮビットカラーモードで動作するときには、ビデオデータの３Ｎビットピクセル、データイネーブルビット（ＤＥ）、水平及び垂直の同期制御ビット（ＨＳ及びＶＳ）、並びに制御ビット（ＣＴＬ０、ＣＴＬ１、ＣＴＬ２及びＣＴＬ３）が、ピクセルクロックＰＣＫを使用してＦＩＦＯ１０１へクロックされると共に、メインＰＬＬ１１０により発生されたリンククロック（ＴＣＫ）を使用してＦＩＦＯ１０１からクロックされる。ビデオデータ及びビットＤＥ、ＨＳ、ＶＳ及びＣＴＬ［０：３］は、外部ソース（送信器１００に結合された）から受信することもできるし、又は送信器１００内の回路（図示せず）により発生することもできる。ＦＩＦＯ１０１は、クロックＰＣＫ及びＰＣＫ’の経時変化相対的位相から生じる周波数の拡散、並びにクロックＰＣＫ’に対する乗算されたリンクＴＣＫの周波数及び位相差に対する公差を与える。ＦＩＦＯ１０１は、典型的な実施において１６個のＦＩＦＯ位置及び５５ビットの巾（１６ビットまでのＲＧＢピクセルコンポーネントに対して４８ビットと、ＤＥ、ＨＳ、ＶＳ、ＣＴＬ［３：０］に対して７ビットとの和）を有する。
クロックマルチプライヤ１０６は、拡散スペクトルクロック回路１０２の出力ＰＣＫ’に応答して生のリンククロックＴＣＫ（ｒｅｆ）を発生するＰＬＬである。生のリンククロックは、クロックＰＣＫ’の周波数をＰとすれば、周波数（Ｎ／８）Ｐを有するクロックＰＣＫ’の周波数乗算バージョンである。
別の実施形態（例えば、送信器がビデオ／グラフィックソースと同じチップに一体化されたときのように、送信器が外部ソースからピクセルクロックを受け取らず、ピクセルクロックを発生する実施形態）では、送信器は、送信器の現在カラーモードに適した周波数でリンクビットレートクロックを直接的に発生する（例えば、標準的な発振器又はシンセサイザを使用して）ための回路と、このリンクビットレートクロックを周波数分割してリンク記号クロック及びピクセルクロックを発生するための回路とを含むことができる。ある場合には、ピクセルクロックを発生するための周波数分割回路は、リンクビットレートからの簡単なデジタル整数分割器でよい。他の場合には、ピクセルクロックを発生するための周波数分割回路は、図９の分数周波数分割器１４２の実施形態と同様に実施することができる（以下に述べる）。
メインＰＬＬ１１０は、生のリンククロックＴＣＫ（ｒｅｆ）の安定化バージョンＴＣＫと、この安定化リンククロックＴＣＫの位相シフトバージョンを、エンコーダ１０８、ＦＩＦＯ１０１及びパッカー１０４により使用するために発生する。より詳細には、ＰＬＬ１１０は、Ｌ個のクロックのセットである多相クロックセットを発生し、各クロックは、リンククロック周波数と、異なる位相φmとを有し、この位相は、φm＝φoffset＋２π（ｍ／Ｌ）＋Δφmを満足する。但し、インデックス「ｍ」は、｛０、・・・Ｌ−１｝の範囲内の負でない整数であり、そしてΔφmは、エラー項である。通常、Δφmは、位相増分２π／Ｌより著しく小さく、そして多相クロックセットは、Ｌ個のクロックより成る理想的な多相クロックセットを（実際上厳密に）近似するために発生され、その各々は、リンククロック周波数を有すると共に、異なる位相φm＝φoffset＋２π（ｍ／Ｌ）を有する。
送信器１００は、２つのメインクロックドメイン、即ちピクセルクロックドメイン（即ち、回路１０２、及びピクセルクロックＰＣＫに応答してビットをＦＩＦＯ１０１にクロックするための回路）と、リンククロックドメイン（即ち、ＦＩＦＯ１０１からビットをクロックする回路、及び要素１０４、１０８、１１０）とを有する。
エンコーダ１０８は、安定化リンククロックＴＣＫ（ＰＬＬ１１０により発生された）に応答して動作し、そしてパッカー１０４から受信した８ビットデータワードを１０ビットＴＭＤＳコードワードとしてエンコードし、データをシリアル化し、そしてそのシリアル化されたエンコードされたデータ（及び安定化リンククロック）を、ＴＭＤＳリンクを経て受信器へ送信するという前記動作を実行する。
パッカー１０４は、ＦＩＦＯ１０１からクロックしたＤＥ、ＣＴＬ０及びＣＴＬ３ビットをエンコーダ１０８へ通すと共に、ＦＩＦＯ１０１からクロックしたＣＴＬ１及びＣＴＬ２ビットをエンコーダ１０８へ通すか、又は（適切な時間に）それらに代わって、前記リンク制御メッセージＬＣＭ［５：０］を決定する内部発生ビットＣＴＬ１及びＣＴＬ２をアサートすることができる。パッカー１０４は、このパッカー１０４が適切なブランキングインターバル中の適切な時間に（例えば、上述した各ブランキングインターバルの最初の１２個のリンククロックサイクルに）各メッセージＬＣＭ［５：０］を含む内部発生ビットＣＴＬ１及びＣＴＬ２をアサートするようにさせるＬＣＭジェネレータ（例えば、図７ＡのＬＣＭジェネレータ１２４）を実施する。
好ましくは、ＦＩＦＯ１０１は、５５ビット巾を有し、これは、１つのピクセルクロックに対してＤＥ、６個の同期／制御ビット、及び／又は４８個のピクセルデータビットを搬送するのに充分である。新たなピクセル又はブランキングキャラクタが、ＤＥと共に、ピクセルクロック（ＰＣＫ）ごとに、ＦＩＦＯ１０１へ書き込まれる（ＤＥ＝１は、ピクセルを指示し、ＤＥ＝０は、ブランキングを指示する）。ピクセルパッキングバッファ及びマルチプレクス回路１０４は、あるリンククロック（ＴＣＫ）中にＦＩＦＯ１０１から新たなピクセルまたはブランキングキャラクタを読み取り（ＤＥと共に）、これは、パッキング状態マシン１２３（図７Ａ）のＦＩＦＯ＿ｒｅａｄ出力により指示される。ＦＩＦＯの主たる目的は、異なる周波数で動作するＰＣＫクロックドメインとＴＣＫクロックドメインとの間をデータがクロスするときにデータをバッファして再同期することである。
ピクセルパッキングバッファ及びマルチプレクス回路１０４の実施形態が図７Ａに詳細に示されている。この実施形態では、回路１０４は、ＦＩＦＯ＿ｒｅａｄ信号がパッキング状態マシン１２３（図３から５の状態図の適切な１つを実施する）によりアサートされるたびに更新される２つのピクセルデータ保持レジスタ（１２５及び１２６）を備えている。これら要素１２５及び１２６は、一緒に、シフトレジスタを形成し、第１レジスタ１２６は、２つの連続するピクセル又はブランキングキャラクタの前部を含み、そして第２レジスタ１２５は、２つの連続するピクセル又はブランキングキャラクタの後部を含む。
状態マシン１２３の状態が図３から６に示されている。状態マシン１２３から出力されるＦＩＦＯ＿ｒｅａｄ制御信号は、新たなピクセルが必要とされないので、「Ｐ」個のパッキング状態の１つ（通常、１０Ｐ０、１２Ｐ０、又は１６Ｐ０；特定の位相は特定の実施に依存する）において偽であると共に、「Ｃ」個のパッキング状態の１つ（通常、１０Ｃ４、１２Ｃ２、１６Ｃ１；この場合も、実施に依存する）においても偽である。他の状態では、状態マシン１２３は、ＦＩＦＯ＿ｒｅａｄ制御信号を真としてアサートする。
同様に、ある状態（通常、「Ｐ」状態；この場合も、特定の位相は特定の実施に依存する）では、状態マシン１２３がＤＥ＿ＯＵＴ＝１をアサートし、そして他の状態（通常、「ＰＣ」及び「Ｃ」状態；この場合も、実施に依存する）では、状態マシン１２３がＤＥ＿ＯＵＴ＝０をアサートする。
状態マシン１２３から出力されるカラーモード（８、１０、１２、１６ビットコンポーネント）及びカラー位相（０乃至４）信号は、テーブル２乃至１０に基づいてレジスタ１２５及び１２６からビットを選択して、エンコーダ１０８（図７に示す）へ送信されるべき次のフラグメントを形成するように、ピクセルパッキングＭＵＸ１２７に命令する。例えば、１０ビットモードでは、状態１０Ｐ０の間に第１保持レジスタ１２６から８ビットを選択することができ（各カラーコンポーネントに対して、テーブル３に基づき）、次いで、状態１０Ｐ１の間に（各カラーコンポーネントに対して）第１保持レジスタ１２６から２ビットをそして第２保持レジスタ１２５から６ビットを選択することができ、次いで、状態１０Ｐ２の間に（各カラーコンポーネントに対して）第１保持レジスタ１２６及び第２保持レジスタ１２５の各々から４ビットを選択することができ、次いで、状態１０Ｐ３の間に（各カラーコンポーネントに対して）第１保持レジスタ１２６から６ビットをそして第２保持レジスタ１２５から２ビットを選択することができ、そして状態１０Ｐ４の間に（各カラーコンポーネントに対して）第１保持レジスタ１２６から８ビットを選択することができる。
或いは又、レジスタ１２５を省略し、レジスタ１２５に代わってＦＩＦＯ１０１のヘッド（出力ワード）を使用してもよい。この実施形態は、レジスタを節約できるが、２つのレジスタ１２５及び１２６を含む好ましい実施形態と同様に高い速度で動作することができない。
マルチプレクサ１２７、１２８及び１２９（図７Ａに示すように接続された）は、ＦＩＦＯ１０１からクロックされたＤＥ、ＣＴＬ０及びＣＴＬ３ビットをエンコーダ１０８へ通すと共に、ＦＩＦＯ１０１からクロックされたＣＴＬ１及びＣＴＬ２ビットをエンコーダ１０８へ通すか、又は（適切な時間に）それらに代わって、前記リンク制御メッセージＬＣＭ［５：０］を決定する内部発生ビットＣＴＬ１及びＣＴＬ２をアサートすることができる。より詳細には、図７ＡのＬＣＭジェネレータ１２４は、各メッセージＬＣＭ［５：０］を含むビット（図７Ａに「ＬＣＭ、ＣＴＬ１」及び「ＬＣＭ、ＣＴＬ２」と示された）を発生し、そしてマルチプレクサ１２８及び１２９が（ＬＣＭジェネレータ１２４によりマルチプレクサ１２８及び１２９にアサートされたＬＣＭ＿ＥＮＡＢＬＥ信号により決定された）時間に内部発生ビットＬＣＭ、ＣＴＬ１及びＬＣＭ、ＣＴＬ２をアサートするようにさせて、エンコーダ１０８が各適切なブランキングインターバルの適切なリンククロックサイクル中に（例えば、上述した各ブランキングインターバルの最初の１２個のリンククロックサイクルに）ＬＣＭ［５：０］を送信するようにする。
図７の送信器１００は、好ましくは、８ビットモードで動作されて、パッカー１０４が、ＦＩＦＯ１０１からエンコーダ１０８への８ビットビデオデータの３つのストリームをエンコーダ１０８へ通し、エンコーダ１０８がビデオデータの従来のＴＭＤＳエンコード動作を実行して、各８ビットコンポーネントに応答して１０ビットＴＭＤＳコードワードを発生すると共に、ＴＭＤＳリンクを経てエンコードされたデータを送信できるように実施される。各Ｎビットモード（但し、Ｎ＞８）において、パッカー１０４は、レジスタ１２５及び１２６（図７Ａの）から得られる６個のＮビットワード（カラーコンポーネント当たり２つのＮビットワード）から（テーブル３乃至５及び図４乃至６に基づいて）３つの８ビットワード選択することによりパッキングを実施し、そしてその選択されたデータをエンコーダ１０８へアサートし、エンコーダ１０８は、ビデオデータの従来のＴＭＤＳエンコード動作を実行して、各８ビットコンポーネントに応答して１０ビットＴＭＤＳコードワードを発生し、ＴＭＤＳリンクを経てエンコードされたデータを送信することができる。
図７の送信器１００は、好ましくは、６ビットカラーモードでも動作し、偶数及び奇数の３Ｎビットピクセル（但し、３Ｎ＝１８）を対にして３６ビットワードを形成し、次いで、１２ビットカラーモード（３＊１２＝３６）について既に述べた同じ技術を使用してそれらをパックしエンコードすることができる。６ビットカラーモードでは、送信リンククロックのレートが、ピクセルクロックレートの０．７５ｘ（６／８）でよい（１２ビットカラーモードのように、ピクセルクロックレートの１．５ｘではなく）。６ビットカラーモードでは、偶数／奇数の対形成レートがピクセルクロックレートであって、３６ビットワード形成し、これらを、ピクセルクロックレートの半分でパックしてもよい。この場合も、リンククロックレートは、１２ビットピクセルの場合と同様に、３６ビットワードパッキングレートの１．５ｘである。
より一般的には、ある実施形態のあるモードにおいて、送信器１００は、入力クロックがピクセルレートの半分の状態で、入力クロック当たり２つのピクセルを受け容れてもよく、又、書き込み当たり２つのピクセルを受け容れる広いＦＩＦＯを使用してもよい。この場合に、クロックマルチプライヤ１０６は、入力クロック（そのレートはピクセルクロックの半分）に、リンククロックを得るためにリンククロックとピクセルクロックのレートの前記比を実施する場合の２倍の係数を乗算してもよい。
図８は、現在好ましいものではない送信器のための別のクロック実施形態を示す。図８に示す要素及び信号で、図７に示した要素及び信号に対応するものは、２つの図面において同じ番号が付けられ、上述した説明は、ここでは繰り返さない。図８の送信器１００’は、図示されたように接続されたピクセルパッキングバッファ及びマルチプレクス回路（パッカー）１１２（図７のパッカー１０４と同様）と、ＦＩＦＯバッファ１１６（図７の１０１と同様）と、拡散スペクトルクロック発生回路１１８（図７の１０２と同様）と、エンコーダ１０８（図７と同様）と、クロックマルチプライヤ１１４（図７の１０６と同様）と、メインＰＬＬ１１０（図７と同様）と、制御レジスタ１０７（図７と同様）とを備えている。
同様に、図８は、図７に比して、クロック乗算１１４と拡散スペクトルクロック１１８との順序を逆にしており、これは、ピクセルパッキング１１２がＦＩＦＯ１１６の前に行われることを必要とし、且つ付加的なクロックドメインＦＣＫを導入する。上述したカラーパッキング状態マシン及びリンク制御メッセージに関しては、基本的な動作原理が図７及び図８で同じであり、それらの相違は、実施レベルだけである。
図８のクロックマルチプライヤ１１４は、ピクセルクロックＰＣＫに応答してピクセルクロックの周波数乗算バージョン（ＦＣＫ）を発生するＰＬＬである。周波数乗算クロックＦＣＫは、クロックＰＣＫの周波数をＰとすれば、周波数（Ｎ／８）Ｐを有し、そして送信器１００’は、Ｎビットカラー深さモードで動作する。
周波数乗算クロックＦＣＫに応答して、拡散スペクトルクロック回路１１８は、クロックＦＣＫの位相変更バージョンである生のリンククロックＴＣＫ（ｒｅｆ）を発生してＰＬＬ１１０へアサートする。拡散スペクトルクロック回路１１８は、従来の仕方で実施することができ、そして回路１１８のこのような実施形態が、周波数（Ｎ／８）Ｐを有するクロック（図８のような）又は周波数Ｐを有するピクセルクロック（図７のような）のいずれかに応答して動作できる場合には、図７の拡散スペクトルクロック回路１０２と同一でよい。
図８の送信器１００’は、送信器１００と同じ機能を実行するが、３つのメインクロックドメインで動作する。即ち、それらは、ピクセルクロックドメイン（即ち、クロックマルチプライヤ１１４、及びピクセルクロックＰＣＫに応答してパッカー１１２へビットをクロックするための回路）；周波数乗算クロックドメイン（即ち、クロックＦに応答してパッカー１１２からビットをクロックしそしてＦＩＦＯ１１６へビットをクロックするための回路）；及びリンククロックドメイン（即ち、ＦＩＦＯ１１６からビットをクロックする回路、及び要素１０４、１１０）である。
ＦＩＦＯ１１６は、クロックＦＣＫ及びＴＣＫ（ｒｅｆ）の経時変化相対的位相、及びリンククロックＴＣＫに対するＴＣＫ（ｒｅｆ）のクロック変動から生じる周波数の拡散に対する公差を与える。
本発明の送信器の図７の実施形態は、ほとんどの用途について図８より好ましい。というのは、後者の実施形態は、前者の１０４に比して１１２に大きなバッファ作用を必要とすることがあり、前者は２つのクロックツリーしかもたず、一方、後者は３つを有し、且つ図７の拡散スペクトルクロック回路１０２は、図８の回路１１８より高い最大動作周波数及び広い動作周波数範囲をもたねばならないからである。
図９の受信器１３０は、図示されたように接続されたデシリアライザ及びデコード回路１４４と、メインＰＬＬ１４０と、クロック分割器１４２と、ＬＣＭデコードロジック１３１と、ＬＣＭフィルタ１３２と、カラーシーケンサ（アンパッキング状態マシン）１３４と、ピクセルアンパッキングバッファ及びカラーＦＩＦＯ（アンパッカー）１３６と、遅延パイプライン１４６とを備えている。アンパッカー１３６は、図９Ａに示すように実施されるのが好ましい（即ち、図９Ａに示すように接続された要素１５０、１５１、１５２及び１５４を備えているのは好ましい）。図９において、ＬＣＭデコードロジック１３１へ入力される「ＣＴＬ１」及び「ＣＴＬ２」ビットは、デコーダ１４４から出力されるビット「ＣＴＬ［０：３］の２ビットである。
受信器１３０の動作中に、ＴＭＤＳリンクのデータチャンネルを経て送信されたＴＭＤＳコードワード（ビデオコードワードを含む）は、ＴＭＤＳデシリアライザ及びデコード回路１４４において受信され、デコードされそしてデシリアライズされる。回復されたリンククロック「ｌｃｋ」のサイクル当たりに一度、次のビットが回路１４４からクロックされる。即ち、３つの８ビットビデオワード（３つのカラーコンポーネントの各々に対して１つの８ビットワードで、その各々は、Ｎビットカラーコンポーネントのフラグメントである）、及び７つの制御ビット（ＤＥ、ＶＳ、ＨＳ、及びＣＴＬ［０：３］で、その各々は、上述したものである）。デコードされたビデオ及び制御ビットは、アンパッカー１３６のアンパッキング回路（図９Ａの要素１５０、１５１及び１５２として実施されるのが好ましい）へ適切な制御ビットをアサートすることにより、状態マシン１３４がＬＣＭフィルタ１３２の出力に応答するに充分な時間だけ、遅延パイプライン１４６において遅延される。
アンパッカー１３６が図９Ａに示すように実施される状態では、各リンククロックサイクル中に、２４ビットピクセルフラグメント又は６ビット同期／制御コードが遅延パイプライン１４６からアッセンブリバッファ入力レジスタ１５１へクロックされる。この入力レジスタ１５１は、１リンククロックサイクル後で、レジスタ１５０にコピーされる。アンパッキングマルチプレクサ１５２は、各カラーコンポーネントにおいて個々に動作し、そして本発明によりレジスタ１５０の前部フラグメント及びレジスタ１５１の後部フラグメントからビットを合成して、全３Ｎビットピクセルを回復する。アンパッキングマルチプレクサ１５２は、ＬＣＭフィルタ１３２（図９）のｃｏｌｏｒ＿ｄｅｐｔｈ［１：０］出力及びカラーシーケンサ状態マシン１３４（図９）のｃｕｒｒｅｎｔ＿ｐｈａｓｅ［２：０］出力により指示されるように、テーブル２乃至１０に基づいて２つのフラグメントを合成する。
Ｆ−１個のリンククロックサイクル（フラグメントグループ当たりＦ個のリンククロックサイクルのうちの）中に、状態マシン１３４の「ｐｕｓｈ（プッシュ）」出力は、新たなＮビットピクセルをアンパッキングＭＵＸ１５２からＦＩＦＯ１５４へ書き込ませる。又、状態マシン１３４は、ＦＩＦＯ１５４に書き込まれる各ワードをピクセルデータ又はブランキングデータとしてタグ付けする「ｄｅ＿ｏｕｔ」出力も発生する。
アンパッカー１３６のＦＩＦＯ１５４は、リンククロックドメインとピクセルクロックドメインとの間のデータ転送をバッファしそして再同期するために、５５ビット巾（４８ビットまでの巾を有するピクセルデータと、ＤＥ、同期及び制御データの７ビットとの和）、及び８ワード深さを有するのが好ましい。ＦＩＦＯ１５４への書き込みは、「ｐｕｓｈ」真を有するリンククロックサイクル中に生じる。ＦＩＦＯ１５４から受信器データ出力への読み取りは、ピクセルクロックサイクルごとに行われる。
テーブル２乃至１０及び図３乃至６（カラーシーケンサ１３４のｃｕｒｒｅｎｔ＿ｐｈａｓｅ［２：０］、ｄｅ＿ｏｕｔ、及びｐｕｓｈ出力により実施される）は、フラグメントをピクセル又はブランキングキャラクタにアッセンブルするプロセスを定義する。カラーシーケンサ１３４からのｃｕｒｒｅｎｔ＿ｐｈａｓｅ［２：０］ビットに応答して、アンパッカー１３６内のマルチプレクス回路１５２は、（「ｐｕｓｈ」＝１で指示された）新たなピクセル又はブランキングキャラクタを完成するリンククロックサイクル中に、ＦＩＦＯ１５４へ出力するためのアッセンブルバッファレジスタ１５０、１５１の一方又は両方からの各カラーコンポーネントに対してテーブル２乃至５で定義されたＮ個のビットを選択する（但し、３Ｎ＝２４、３０、３６、又は４８）。Ｆ個のフラグメントというサイズの各グループに対して、アッセンブルバッファレジスタへのＦ個の書き込みと、ＦＩＦＯへのＦ−１個の書き込みとがあり、それらは全てリンククロックレートである。
例えば、（３つのカラーコンポーネントの各々に対して並列に）１０ビットカラーモードでピクセルをアンパッキングする間に：
・１０Ｐ０状態の間に、フラグメント１０Ｐ０が第２のアッセンブルレジスタ１５１に書き込まれ、レジスタ１５１の以前の内容がレジスタ１５０へ移動され、そしてＦＩＦＩへデータがプッシュされない；
・１０Ｐ１状態の間に、フラグメント１０Ｐ１が第２のアッセンブルレジスタ１５１に書き込まれ、レジスタ１５１の以前の内容がレジスタ１５０へ移動され、そして第１レジスタ１５０からの８ビット及び第２レジスタ１５１からの２ビットを使用して、ピクセル「Ａ」を回復し、これがＦＩＦＯ１５４へプッシュされる。
・１０Ｐ２状態の間に、フラグメント１０Ｐ２が第２のアッセンブルレジスタ１５１に書き込まれ、レジスタ１５１の以前の内容がレジスタ１５０へ移動され、そして第１レジスタ１５０からの６ビット及び第２レジスタ１５１からの４ビットを使用して、ピクセル「Ｂ」を回復し、これがＦＩＦＯ１５４へプッシュされる。
・１０Ｐ３状態の間に、フラグメント１０Ｐ３が第２のアッセンブルレジスタ１５１に書き込まれ、レジスタ１５１の以前の内容がレジスタ１５０へ移動され、そして第１レジスタ１５０からの４ビット及び第２レジスタ１５１からの６ビットを使用して、ピクセル「Ｃ」を回復し、これがＦＩＦＯ１５４へプッシュされる。
・１０Ｐ４状態の間に、フラグメント１０Ｐ４が第２のアッセンブルレジスタ１５１に書き込まれ、レジスタ１５１の以前の内容がレジスタ１５０へ移動され、そして第１レジスタ１５０からの２ビット及び第２レジスタ１５１からの８ビットを使用して、ピクセル「Ｄ」を回復し、これがＦＩＦＯ１５４へプッシュされる。
アンパックされたピクセル又はブランキングキャラクタ（ＨＳ、ＶＳ、ＣＴＬ［０：３］）及びＤＥ（ピクセルについてはＤＥ＝１、ブランキングについてはＤＥ＝０）が、ＰＣＫクロック分割器１４２により決定されたピクセルクロックレートでＦＩＦＯ１５４から読み取られる。ある実施形態のあるモードでは、ピクセルクロックを２で除算することができ（他のモードにおけるそのレートに対して）、そしてＦＩＦＯ１５４がピクセルクロックサイクル当たり２つのピクセルを配送するに充分な巾であれば、ピクセルクロックサイクル当たりＦＩＦＯ１５４から２つのピクセル（偶数及び奇数）が読み取られる。
図９に示すように、クロックＰＬＬ１４０は、リンクのクロックチャンネルから送信されたリンククロックＴＣＫを回復し、そしてその回復されたリンククロック（及びその位相シフトバージョン）の安定化バージョン（ｌｃｋ）を発生する。より詳細には、ＰＬＬ１４０は、Ｌ個のクロックのセットである多相クロックセットを発生し、各クロックは、リンククロック周波数（又はその整数倍、図１０−１３を参照して以下に述べる）と、異なる位相φmとを有し、この位相は、φm＝φoffset＋２π（ｍ／Ｌ）＋Δφmを満足する。但し、インデックス「ｍ」は、｛０、・・・Ｌ−１｝の範囲内の負でない整数であり、そしてΔφmは、エラー項である。通常、Δφmは、位相増分２π／Ｌより著しく小さく、そして多相クロックセットは、Ｌ個のクロックより成る理想的な多相クロックセットを（実際上厳密に）近似するために発生され、その各々は、リンククロック周波数を有すると共に、異なる位相φm＝φoffset＋２π（ｍ／Ｌ）を有する。この多相クロックセットに応答して、回路１４４は、リンクを経て受信したビデオデータをデシリアライズし、そのデシリアライズされた１０ビットＴＭＤＳコードワードをデコードして８ビットコードワードを回復し、そしてその８ビットコードワードを遅延パイプライン１４６にアサートするという上述した動作を遂行する。
クロック分割器１４２は、周波数分割動作を遂行して、ＰＬＬ１４０によりアサートされた安定化回復リンククロック「ｌｃｋ」（及び多相クロックセットの他のメンバー）からピクセルクロック（ｐｃｋ）を回復する。クロック分割器１４２は、図１０及び１２に示す（以下に述べる）回路を含むことができる。或いは又、クロック分割器１４２は、ＰＬＬとして実施することもでき、この場合に、受信器１３０は、２つのＰＬＬを含む（ＰＬＬ１４０と、クロック分割器１４２を実施するＰＬＬ）。しかしながら、このような別の実施形態は、通常、クロック分割器１４２がロジック回路（例えば、図１０及び１２に示すロジック）を使用して、回復されたリンククロック又は回復されたリンククロックの安定化バージョンからピクセルクロックを回復する実施形態よりも高価である。
ＬＣＭデコードロジック１３１は、回路１４４から制御ビットＣＴＬ０、ＣＴＬ１及びＤＥ出力を受信する。又、ロジック１３１は、制御ビットＣＴＬ０及びＣＴＬ１により決定されたリンク制御メッセージＬＣＭ［５：０］をフィルタリングするのに使用するための前記ノイズフィルタ値Ｎｐを決定する２つの制御ビット（ｉ２ｃ＿Ｎｐ［１：０］）も受信する。ロジック１３１は、ビット対ＣＴＬ０、ＣＴＬ１のシーケンスにより決定された各メッセージＬＣＭ［０：５］を識別し、そして前記フィルタリング動作を遂行して、メッセージが有効であるかどうか決定する。ロジック１３１は、次の出力ビットをＬＣＭフィルタ１３２へアサートする。
ｃｏｌｏｒ＿ｌｃｍ［１：０］：これは、有効であることが最も最近決定されたカラー深さリンク制御メッセージの値を指示する（例えば、ｃｏｌｏｒ＿ｌｃｍ［１：０］＝００、０１、１０及び１１は、各々、受信器が８ビット、１０ビット、１２ビット又は１６ビットカラーモードで動作しなければならないことを指示する）；
ｇｏｔ＿ｃｏｌｏｒ＿ｌｃｍ：（これは、新たなカラー深さリンク制御メッセージがデコードされたときに、１つのリンククロックサイクル中、高状態になる）；
ｇｏｔ＿ｐｈａｓｅ＿ｌｃｍ：（これは、新たなパッキング位相リンク制御メッセージがデコードされたときに、１つのリンククロックサイクル中、高状態になる）；及び
ｐｈａｓｅ＿ｌｃｍ［１：０］：これは、有効であることが最も最近決定されたパッキング位相リンク制御メッセージの値を指示する。
ＬＣＭフィルタ１３２は、ロジック１３１からの出力であるビット、回路１４４からのＤＥビット出力、及び８つの制御ビット（ｉ２ｃ＿Ｎｍ［７：０］）を受信し、このビットは、ビット「ｃｏｌｏｒ＿ｌｃｍ［１：０］」により決定されるカラー深さリンク制御メッセージ及びビット「ｐｈａｓｅ＿ｌｃｍ［１：０］」により決定されるパッキング位相リンク制御メッセージをフィルタリングするのに使用するための前記ノイズフィルタスレッシュホールド値Ｎｍを決定する。
好ましくは、ビット「ｉ２ｃ＿Ｎｐ［１：０］」は、デコード回路１３１にアサートされ、そしてビット「ｉ２ｃ＿Ｎｍ［７：０］」は、ノイズフィルタ値Ｎｐ及びノイズフィルタスレッシュホールド値Ｎｍを指定するためにユーザにより構成又はプログラムできるマイクロコントローラから従来のＩ２Ｃリンクを経てフィルタ１３２にアサートされる。
カラーシーケンサ１３４は、受信器１３０が動作して、ブランキングの開始前に受信したビデオデータの最後のフラグメントの位相を捕獲するところのアンパッキング状態のシーケンスを決定するように状態マシンを実施する。シーケンサ１３４は、「ｃａｐｔｕｒｅ＿ｐｈａｓｅ［２：０］」をフィルタ１３２にアサートして、ＤＥの最も最近の立下り縁で受信器１３０により捕獲されたビデオデータのフラグメントの位相を指示すると共に、ビット「ｃｕｒｒｅｎｔ＿ｐｈａｓｅ［２：０］」をフィルタ１３２にアサートして、アンパッカー１３６がフラグメントをピクセル又はブランキングデータへ再アッセンブルするために使用すべきアンパッキング位相を指示する（テーブル２乃至１０及び図３乃至６に関して）。
ＬＣＭフィルタ１３２は、ビットｃｏｌｏｒ＿ｌｃｍ［１：０］及びｐｈａｓｅ＿ｌｃｍ［１：０］により決定されたリンク制御メッセージをフィルタする。ＬＣＭフィルタ１３２は、上述した「最後のカラーモードメッセージカウンタ」及び「位相エラーカウンタ」（各々８ビットカウンタとして実施されるのが好ましい）を備えている。例えば、フィルタ１３２の出力は、最後のカラーモードメッセージカウンタのカウントがノイズフィルタスレッシュホールド値Ｎｍ以上でない限り、受信器１３０がそのカラーモードを変更するようにさせない。
ＬＣＭフィルタ１３２は、次の出力ビットをカラーシーケンサ１３４にアサートする。
ｃｏｌｏｒ＿ｄｅｐｔｈ［１：０］：これは、受信器１３０に対する現在カラー深さパラメータ（Ｎ）を指示する。ｃｏｌｏｒ＿ｄｅｐｔｈ［１：０］の各新たな値は、カラーモードの切り換えをトリガーする（フィルタ１３２は、ｃｏｌｏｒ＿ｄｅｐｔｈ［１：０］ビットをアンパッカー１３６及びクロック分割器１４２にもアサートして、これらアンパッカー１３６及びクロック分割器１４２が動作するカラーモードを決定する）；及び
ｐｈａｓｅ＿ｄｅｌｔａ［２：０］：これは、前記説明において「位相オフセット」と称されるものである。ｐｈａｓｅ＿ｄｅｌｔａ［２：０］の非ゼロ値は、アンパッキング状態マシンの位相調整をトリガーして、送信器のパッキングシーケンスに一致させる。
典型的な実施形態では、ｃｏｌｏｒ＿ｄｅｐｔｈ［１：０］ビットは、プログラム可能な所定数のブランキングインターバルに対してカラー深さリンク制御メッセージもパッキング位相リンク制御メッセージもデコードされない場合に、８ビットモード動作を決定する値をデフォールトとする。
カラーシーケンサ１３４は、サポートされる各Ｎビットカラーモードに対してアンパッキング状態マシン（即ち、図３乃至６の場合のように、Ｎの各値に対して、制御ビットｃｏｌｏｒ＿ｄｅｐｔｈ［１：０］により決定される状態マシン）を実施するが、一度に１つのこのような状態マシンだけがアクティブとなる。
カラーシーケンサ１３４からの「ｄｅ＿ｏｕｔ」ビット出力は、状態値から導出される。
カラーシーケンサ１３４からの前記ビット出力に加えて、このカラーシーケンサは、アンパッカー１３６が遅延パイプラインからの新たな１組のビットをアンパッカー１３６内のＦＩＦＯバッファへクロックすべきかどうか指示する「プッシュ」ビットをアンパッカー１３６へ出力する。
カラーシーケンサ１３４の典型的な実施形態において、
８ビットモード動作では、フィルタ１３２からのｐｈａｓｅ＿ｄｅｌｔａ［２：０］ビットが無視され、そして
Ｎビットモード動作（但し、Ｎ≠８）では、ｐｈａｓｅ＿ｄｅｌｔａ［２：０］の非ゼロ値が、（ｍｏｄｕｌｏピクセルグループサイズＧ）ｐｈａｓｅ＿ｄｅｌｔａ［２：０］値を、現在アクティブな状態マシンの次の状態を指示する制御ワードから減算することにより、再同期をトリガーする。或いは又、カラーシーケンサ１３４は、常に、ｐｈａｓｅ＿ｄｅｌｔａ［２：０］の非ゼロ値をＹビット位相カウンタにロードし、但し、Ｙは、現在アクティブな状態マシンにおける位相を表わすビットの数である。状態マシンは、それがゼロ位相状態を通るたびに凍結し、そして位相カウンタを、それがゼロに達するまで増加する。その点において、状態マシンの位相は、正しくセットされねばならず、そして状態マシンが凍結解除となる。
上述したように、図９の受信器１３０は、シリアルリンク（例えば、ＤＶＩリンク）から従来のＴＭＤＳエンコードされたビデオデータを受信し、そしてその受信したＴＭＤＳコードワードをデコードして、２４ビットビデオデータ（８ビットの赤コンポーネント、８ビットの緑コンポーネント及び８ビットの青コンポーネントを各々含む２４ビットピクセル）を発生するように実施される。又、受信器は、本発明により、次のモードのいずれかで動作することができる（特定のモードは、リンクを経て受信したカラーモードデータにより決定される）。
３０ビットピクセルモード：受信器は、リンクからＴＭＤＳエンコードされたビデオデータを受信し、その受信したＴＭＤＳコードワードをデコードし、そしてそのデコードされたビットをアンパックして、３０ビットビデオデータを発生する（その各ピクセルは、１０ビットの赤コンポーネント、１０ビットの緑コンポーネント及び１０ビットの青コンポーネントより成る）；
３６ビットピクセルモード：受信器は、リンクからＴＭＤＳエンコードされたビデオデータを受信し、その受信したＴＭＤＳコードワードをデコードし、そしてそのデコードされたビットをアンパックして、３６ビットビデオデータを発生する（その各ピクセルは、１２ビットの赤コンポーネント、１２ビットの緑コンポーネント及び１２ビットの青コンポーネントより成る）；及び
４８ビットピクセルモード：受信器は、リンクからＴＭＤＳエンコードされたビデオデータを受信し、その受信したＴＭＤＳコードワードをデコードし、そしてそのデコードされたビットをアンパックして、４８ビットビデオデータを発生する（その各ピクセルは、１６ビットの赤コンポーネント、１６ビットの緑コンポーネント及び１６ビットの青コンポーネントより成る）。
又、受信器１３０の変形は、本発明により、次のモードで動作できる（その特定の動作モードは、リンクを経て受信したカラーモードデータにより決定される）。
１８ビットピクセルモード：受信器は、リンクからＴＭＤＳエンコードされたビデオデータを受信し、その受信したＴＭＤＳコードワードをデコードし、そしてそのデコードされたビットから、３６ビットビデオデータを発生し（その各ピクセルは、１２ビットの赤コンポーネント、１２ビットの緑コンポーネント及び１２ビットの青コンポーネントより成る）、これらは、更に、３６ビットを、１８ビットビデオデータの偶数及び奇数対へと分割することによりアンパックされる（その各ピクセルは、偶数及び奇数の６ビット赤コンポーネント、偶数及び奇数の６ビット緑コンポーネント、並びに偶数及び奇数の６ビット青コンポーネントより成る）。３６ビットピクセルレートクロックは、半分に分割されて、１８ビットピクセルレートクロックを得ることができる。
受信器１３０のＮビット動作モード（ピクセルクロックサイクル当たり３つのＮビットカラーコンポーネントがアンパッカー１３６からクロックされる）では、クロック分割器１４２により発生されるピクセルクロック「ｐｃｋ」の周波数が（８／Ｎ）＝Ｌである。但し、Ｌは、回復されたリンククロック「ｌｃｋ」の周波数である。
図１０は、１２ビットの動作モード（各ピクセルクロックサイクルに３つの１２ビットカラーコンポーネントがアンパッカー１３６からクロックされる）中に、図９の受信器１３０のクロック分割器１４２の好ましい実施形態に使用するための回路のブロック図である。図１１は、図１０の回路により受信及び発生される信号のタイミング図である。クロックＰＬＬ１４０の好ましい実施形態は、先に述べたように、多相クロックを出力する。より詳細には、好ましい実施形態では、ＰＬＬ１４０は、位相増分２π／１０と、リンククロックレートの５倍の周波数とを各々有する１０個のクロックのセットである多相クロックセットを発生する。
多相クロックセットの位相０、５及び７は、クロック分割器１４２への入力ｐｈ０、ｐｈ５及びｐｈ７として使用される。クロックｐｈ０の位相は、回復されたリンククロック「ｌｃｋ」の位相に対応し、クロックｐｈ５の位相は、ｐｈ０の位相＋２π（５／１０）に対応し、そしてクロックｐｈ７の位相は、ｐｈ０の位相＋２π（７／１０）に対応する。１２ビット動作モードでは、希望のピクセルクロック「ｐｃｋ」の２つのサイクルは、リンククロックの３つのサイクルに等しくなければならない。リンククロックの３つのサイクルは、ＰＬＬ１４０からの５ｘクロック出力の１５サイクルである。
１２ビット動作モードでは、クロック分割器１４２（図１０の回路を含む）は、図１０に示すように、フリップ−フロップ「ａ」乃至「ｉ」と、１つのフィードバックゲート（フロップ−フロップ「ａ」を駆動する）及び２つの初期化ゲート（フロップ−フロップ「ｉ」に接続された）とで構成されたジョンソンカウンタ（当業者に良く知られた）を使用することにより、図１１の波形「Ａ」の相補体（補数）を最初に発生する。フロップ−フロップ「ｊ」を駆動するＮＡＮＤゲートは、フロップ−フロップ「ｂ」及び「ｆ」により駆動されるタップ点に接続される。このタップ点は、波形「Ａ」がｐｈ０クロックの４サイクル中に高状態となりそして１１サイクル中に低状態となるように設計される。それ故、「Ａ」は、１５個のｐｈ０クロック又は３個のリンククロック又は２個のピクセルクロックの周期を有する。
フロップ−フロップ「１」乃至「ｓ」は、波形「Ａ」の相補体を７．５ｐｈ０クロックだけ遅延して、波形「Ｂ」の相補体を発生する。この分数遅延は、ｐｈ７及びｐｈ５を使用して遅延フロップ−フロップをクロックすることにより達成され、ｐｈ７（フロップ−フロップ「ｌ」への入力）は、ｐｈ０から０．７サイクルの遅延（フロップ−フロップ「ｊ」の出力）を与え、そしてｐｈ５（フロップ−フロップ「ｐ」への入力）は、ｐｈ７から０．８サイクルの遅延（フロップ−フロップ「ｏ」の出力）を与え、それらは一緒に１．５サイクルの遅延を与え、他の名前のフロップ−フロップは、残りの６サイクルの遅延を与える。
最終的な否定入力ＯＲファンクション３００（フロップ−フロップ「ｋ」及び「ｔ」により駆動される）は、波形「Ａ」及び「Ｂ」の相補体を合成して、希望のピクセルクロック（信号「Ａ＋Ｂ」）を発生し、これは、７．５ｐｈ０クロック又は１．５（７．５／５）リンククロックの周期を有する。それにより得られる波形は、４つのｐｈ０サイクル中は高状態であり、そして３．５のｐｈ０サイクル中は低状態である。信号（Ａ＋Ｂ）は、周波数（Ｌ／１．５）のピクセルクロック「ｐｃｋ」であり、但し、Ｌは、リンククロック周波数である。
図１２は、１０ビット動作モード（各ピクセルクロックサイクルに３つの１０ビットカラーコンポーネントがアンパッカー１３６からクロックされる）中に、図９の受信器１３０のクロック分割器１４２の好ましい実施形態に使用するための回路のブロック図である。図１３は、図１２の回路により受信及び発生される信号のタイミング図である。１０ビット動作モードでは、クロック分割器１４２により発生されるピクセルクロック「ｐｃｋ」の周波数は、（８／１０）Ｌ＝（Ｌ／１．２５）である。クロックＰＬＬ１４０の好ましい実施形態は、多相クロックセットを出力し、セット内の各クロックは、１０個の異なる位相の１つと、リンククロックレートの５倍の周波数とを有する。多相クロックセットの位相０、５及び７は、クロック分割器１４２への入力ｐｈ０、ｐｈ５及びｐｈ７として使用される。１０ビット動作モードでは、希望のピクセルクロック「ｐｃｋ」の４つのサイクルが、リンククロックの５つのサイクルに等しくなければならない。リンククロックの５つのサイクルは、ＰＬＬ１４０からの５ｘクロック出力の２５個のサイクルである。
１０ビットモードでは、クロック分割器１４２（図１２の回路を含む）は、図１２に示すように、フロップ−フロップ「ａ０」乃至「ａ８」及び「ｂ０」乃至「ｂ４」と、１つのフィードバックゲート（フロップ−フロップ「ｂ０」を駆動する）及び３つの初期化ゲート（フロップ−フロップ「ａ８」に接続された）とで構成されるジョンソンカウンタ（当業者に良く知られた）を使用することにより、図１３の波形「Ａ」を最初に発生する。フロップ−フロップ「ｂ５」を駆動するＮＡＮＤゲートは、フロップ−フロップ「ａ２」及び「ａ５」により駆動されるタップ点に接続され、ｐｈ０の３つのサイクル中に高状態で且つ２２個のサイクル中に低状態である第１パルスを発生する。フロップ−フロップ「ｂ６」を駆動するＮＡＮＤゲートは、フロップ−フロップ「ｂ１」及び「ｂ４」により駆動されるタップ点に接続され、ｐｈ０の３つのサイクル中に高状態で且つ２２個のサイクル中に低状態で、しかも、第１パルスから６サイクル遅れた第２パルスを発生する。「ｂ７」を駆動する否定入力ＯＲゲートは、第１及び第２パルスを合成して、２５個のｐｈ０サイクル又は５個のリンククロック又は４個のピクセルクロックの周期を有する複雑な波形「Ａ」を得る。
上述した１２ビットモードの分割器と同様に、フロップ−フロップ「ｃ０」乃至「ｃ５」及び「ｄ０」乃至「ｄ６」は、波形「Ａ」を１２．５のｐｈ０クロックだけ遅延して、波形「Ｂ」を発生する。この分数遅延は、ｐｈ７及びｐｈ５と、先に述べた技術とを使用することにより達成される。
最終的な否定入力ＯＲファンクション３０２（フロップ−フロップ「ｂ８」及び「ｄ７」により駆動される）は、波形「Ａ」及び「Ｂ」を合成して、２５個のｐｈ０サイクル（又は５個のリンククロック）当たり４倍のサイクルである希望のピクセルクロック（図１２及び１３の各々に示す信号「Ａ＋Ｂ」）を発生する。これにより得られる波形は、３個のｐｈ０サイクル中に高状態で、且つ３個（時には３．５個）のｐｈ０サイクル中に低状態である。信号（Ａ＋Ｂ）は、リンククロック周波数をＬとすれば、周波数（Ｌ／１．２５）を有するピクセルクロック「ｐｃｋ」である。
図１０乃至１３の分数クロック分割器設計の利点は、従来のＰＬＬベースの周波数分割器解決策より少ないダイエリアしか必要とせず、且つ少数のフロップ−フロップ及びゲートを使用するだけで、ＰＬＬ位相検出器、ループフィルタ及びＶＣＯに対するエリア又は厳密な設計を必要としないことである。
図１０乃至１３のクロック分割器設計の一般的原理は、リンククロックに関係した最も速い入手可能なクロック信号の利点を取り入れることである。通常、デシリアライザ１４４（図９に示す）の動作には、Ｍ個の位相と、リンクレートのＮ倍に等しい周波数とを有するクロックセット（但し、Ｍ及びＮは整数で、Ｍは通常偶数である）が必要とされる。このようなクロックは、リンククロックのＭ＊Ｎ細分化を定義する。好ましい実施形態では、Ｍ＝１０及びＮ＝５が、リンククロック周期の５０個までの細分化を与える。他の実施形態は、Ｎ＝１０及び２以上のＭを有し、少なくとも２０個の細分化を与えてもよい。本発明の好ましい実施形態は、リンククロック周期の使用可能な細分化ポイントを使用して波形を定義し（ここに示す実施形態では、これは、ジョンソンカウンタを使用することにより遂行される）、そして使用可能な細分化ポイントを使用して波形の２つ以上のコピーを位相シフトし及び合成して（例えば、ＯＲ又はＮＯＲゲートを使用して）、リンククロックに対して必要な分数比（例えば、図９のアンパッキングシステムにより要求される）を厳密に（又は充分に正確に）与えるピクセルクロックを発生する。ピクセルクロックのデューティサイクルは、使用可能な細分化の数（Ｍ＊Ｎ）及び所要のクロック比に基づいて、厳密に５０％であるか又は５０％に非常に近い近似値である。細分化の数が多いほど、近似が改善されるか、又は厳密なピクセルクロックが生じる。
ある実施形態では、本発明の送信器は、ビデオデータのエンコードされたＫビットワードを送信するように構成されたシリアルリンクを経てＮビットビデオを送信する。このような実施形態では、送信器は、Ｎ≠Ｋで且つ各フラグメントがビデオデータのＫビットより成るとすれば、少なくとも１つのＮビットモードにおいてビデオデータのＮビットワードのシーケンスをフラグメントのシーケンスへとパックするように動作できるサブシステムと、このサブシステムに結合された回路で、シリアルリンクに結合されるよう構成された少なくとも１つの出力を有している回路とを備え、この回路は、フラグメントのシーケンスにおける各フラグメントをエンコードすることによりエンコードされたフラグメントのシーケンスを発生し、そしてそれらエンコードされたフラグメントのシーケンスを少なくとも１つの出力へアサートするように構成され、これにより、エンコードされたフラグメントは、前記リンクが少なくとも１つの出力に結合されたときにそのリンクを経て送信することができる。好ましくは、エンコードされたフラグメントのシーケンスは、Ｍ個のエンコードされたフラグメントのグループのシーケンスであり、但し、Ｍ＝Ｎ／Ｄであり、Ｄは、Ｎ及びＫの大きい方の共通の除数であり、更に、ビデオデータのＮビットワードは、単位時間当たりＮビットワードのＰに等しい第１レートでサブシステムへアサートされ、そして前記回路は、単位時間当たりエンコードされたフラグメントの（Ｎ／Ｋ）Ｐに少なくとも実質的に等しい第２レートで、エンコードされたフラグメントのシーケンスを少なくとも１つの出力にアサートするように構成される。又、好ましくは、送信器は、各Ｎビットモードにおける動作中に各々Ｍ個の状態（例えば、図４−６を参照して上述した状態）より成る状態シーケンスを実行するように構成される。この状態シーケンスは、アクティブなビデオインターバルシーケンス（例えば、図４の状態１０Ｐ０乃至１０Ｐ４のシーケンス）であって、このアクティブなビデオインターバルシーケンスの各々の間にＭ個のエンコードされたフラグメントが少なくとも１つの出力にアサートされるようなシーケンスと；ブランキングインターバルシーケンス（例えば、図４の状態１０Ｃ０ないし１０Ｃ４のシーケンス）であって、このブランキングインターバルシーケンスの各々の間にＭ個のブランキングキャラクタが少なくとも１つの出力にアサートされると共に、前記Ｍ個のブランキングキャラクタの１つが前記Ｍ個のブランキングキャラクタの別の１つに等しいようなシーケンスと；アクティブなビデオ対ブランキング遷移シーケンス（例えば、図４の状態１０Ｐ１、１０ＰＣ２、１０ＰＣ３、１０ＰＣ４及び１０Ｃ１のシーケンス）であって、このアクティブなビデオ対ブランキング遷移シーケンスの各々の第１状態の間にエンコードされたフラグメントの１つが少なくとも１つの出力にアサートされ、そしてアクティブなビデオ対ブランキング遷移シーケンスの各々の最後の状態がブランキングインターバルにおいて生じるようなシーケンスと；ブランキング対アクティブなビデオ遷移シーケンス（例えば、図４の状態１０Ｃ０、１０Ｐ１、１０Ｐ２、１０Ｐ３及び１０Ｐ４のシーケンス）であって、このブランキング対アクティブなビデオ遷移シーケンスの各々の最後の状態の間にエンコードされたフラグメントの１つが少なくとも１つの出力にアサートされ、そしてこのブランキング対アクティブなビデオ遷移シーケンスの各々の第１状態がブランキングインターバルにおいて生じるようなシーケンスとを備え、送信器は、充分な数の状態シーケンスサイクルを（完全に又は部分的に）実行することにより、いかなるエンコードされたフラグメントのアサーションも省略せずに、エンコードされたフラグメントのシーケンスを少なくとも１つの出力にアサートするように構成され、更に、状態シーケンスサイクルの各々は、任意の数のアクティブなビデオインターバルシーケンスと、その後、アクティブなビデオ対ブランキング遷移シーケンスの１つと、その後、ある数のブランキングインターバルシーケンスと、その後、ブランキング対アクティブなビデオ遷移シーケンスの１つとを含む。
本発明の送信器のある実施形態（例えば、図２の送信器２０１又はトランシーバ２０５がＨＤＭＩ準拠の送信器として実施されるような実施形態）では、送信器は、アクティブなビデオインターバル中に、ＴＭＤＳリンクの少なくとも１つのビデオチャンネル（又はシリアルビデオを送信するための少なくとも１つのチャンネルを有する他のＴＭＤＳ状のリンク）を経て、エンコードされたビデオデータワード（例えば、８ビットのビデオデータワード、その各々は、ＴＭＤＳエンコードアルゴリズムを使用して、１０ビットの遷移最小化コードワードとしてエンコードされる）を送信するように動作できる。アクティブなビデオインターバルとインターバルとの間のブランキングインターバル（例えば、データアイランド）の部分中に、エンコードされたパッキング位相データ及び／又はエンコードされたカラーモードデータ（及び任意であるが、他のエンコードされたデータも）を含む（収容する）パケットが、リンクの少なくとも１つのビデオチャンネルを経て送信される。各データアイランド中に、エンコードされたデータを含む少なくとも１つのパケットが送信される。ある実施形態において、各パケットに収容された全てのエンコードされたデータは、１０ビットのＴＭＤＳ遷移最小化コードワードのシーケンスとしてエンコードされる。アクティブなビデオインターバルとデータアイランドとの間の周期（例えば、制御データ周期）中に、このような送信器は、制御ワード（２つの制御ビットＣＴＬ０及びＣＴＬ１又はＣＴＬ２及びＣＴＬ３を表わす１０ビットの遷移最大化コードワードとして各々エンコードされた）、及び同期ワード（２つの同期ビットＨＳＹＮＣ及びＶＳＹＮＣを表わす１０ビットの遷移最大化コードワードとして各々エンコードされた）を、ビデオチャンネルを経て送信する。各アクティブなビデオインターバル中に、ＨＳＹＮＣ、ＶＳＹＮＣ、ＣＴＬ０、ＣＴＬ１、ＣＴＬ２及びＣＴＬ３は、受信器により、アクティブなビデオインターバルがスタートしたときにそれらが有する値を維持すると仮定される。
ＨＤＭＩ準拠の実施形態では、ＨＳＹＮＣ及びＶＳＹＮＣビットを表わす遷移最小化コードワードが、各データアイランドの間にＴＭＤＳリンクの１チャンネル（ＣＨ０）を経て送信される（例えば、リンククロックサイクル当たり１つのコードワード、各ワードは、ＨＳＹＮＣビット、ＶＳＹＮＣビット、パケットヘッダビット、及び少なくとも１つの他のビットを表わす）。
ＨＤＭＩ準拠の実施形態では、各パケットは、３２ビットパケットヘッダ及び４つのサブパケット（各々６４ビットより成る）を有する。各サブパケットは、５６個のデータビットと、それに続く８個のＢＣＨパリティビットとを含む。リンククロックサイクル当たりパケットの９個のデータビットが送信される。本発明のある実施形態によれば、ＨＤＭＩ準拠の送信器は、データアイランド中に、ＴＭＤＳリンクの少なくとも幾つかのデータチャンネルの各々を経て、エンコードされたパッキング位相データ及び／又はエンコードされたカラーモードデータを含むパケットを送信する。アクティブなビデオインターバル中に、エンコードされたビデオデータのパケットを表わすＴＭＤＳコードワードがリンクを経て送信される（例えば、本発明の他の実施形態を参照して上述したのと同様に）。
明確なパッキング位相データが受信器へ送信されない形式の実施形態（即ち、パッキング位相データを表わすメッセージがブランキングインターバル中に送信されない実施形態）では、線当たりの合計ビデオ（ピクセル＋ブランキング）ワードを、パッキンググループサイズ（Ｇビデオワード）の整数倍に制限することにより、パッキング位相データを受信器へ暗示的に指示することができる。この制限は、幾つかの用途において受け容れることができる。この特殊なケースでは、チェックポイント（例えば、各線の最初又は最後のピクセルフラグメント）における位相が線ごとに変化せず（線当たりの合計キャラクタが一定であると仮定すれば）、そしてこの位相を送信器及び受信器の状態マシンの設計において固定して、リンクメッセージ（又は他の明確に送信されるパッキング位相データ）を経て位相を通信する必要性を排除することができる。例えば、送信器は、位相０（例えば、１０ビットモードでは状態１０Ｐ０）を有するフラグメントを送信することにより各線をスタートすることができ、そして受信器は、ＤＥの立上り縁を観察することにより線のスタートを知ることができると共に、位相がＤＥにより暗示されるので、位相メッセージを必要とせずに、そのスタート位相を位相０に調整することができる。このような実施形態では、送信器（各Ｎビットモードで動作して、ビデオデータのＮビットワードのシーケンスをフラグメントのシーケンスへとパックし、但し、Ｎ≠Ｋであり且つ各フラグメントはＫビットのビデオデータより成る）は、常に、各チェックポイント（例えば、各アクティブなビデオインターバルの開始又は終了）において固定の所定の位相（Ｍフラグメントのグループ内で）を有するビデオデータのフラグメント（Ｍフラグメントグループのフラグメント、但し、Ｍ＝Ｎ／Ｄであり、そしてＤは、Ｎ及びＫの大きい方の共通の除数である）を送信する。このような実施形態は、送信されるビデオデータの水平線当たり任意のピクセルカウント（送信されるフラグメントの数）及びブランキングカウント（送信されるブランキングキャラクタの数）をサポートする。但し、これは、線当たりの合計（ピクセル＋ブランキング）カウントが一定で且つピクセルグループサイズの整数倍に制限される（即ち、水平線当たり送信されるフラグメント＋ブランキングキャラクタの合計数が、Ｘを整数とすれば、Ｘ＊Ｍに制限される）場合である。
明確なパッキング位相データが受信器へ送信されない別の形式の実施形態では、送信器（各Ｎビットモードで動作して、ビデオデータのＮビットワードのシーケンスをフラグメントのシーケンスへとパックし、但し、Ｎ≠Ｋであり且つ各フラグメントはＫビットのビデオデータより成る）が、常に、各チェックポイント（例えば、各アクティブなビデオインターバルの開始）においてパッキングシーケンスを再スタートするように、送信器を実施することにより、パッキング位相データを受信器に暗示的に指示することができる。例えば、これは、図１４の状態図を実施するように送信器を（そして図１５の状態図を実施するように受信器を）構成することにより行うことができ、それらは両方とも１０ビットモードでの動作を仮定している。
図１４の送信器状態図は、各線の始めにパッキングを再スタートするこの別の解決策の一実施形態を示す。ピクセルパッキング状態１０Ｐ０乃至１０Ｐ４は、図４に既に使用された同じシーケンスであり、この場合も、テーブル３に定義されたフラグメントを参照する。
遷移状態１０ＰＣ０乃至１０ＰＣ３及びブランキング状態１０Ｃ０ないし１０Ｃ４は、図４と同様であるが、次のような変更を伴う。
・ブランキング周期に入る（ＤＥが０に変化する）ときに、フラグメントカウンタがスタートされる。これは、次の遷移の１つで生じる（線当たりのアクティブなピクセルカウントに基づいて）：１０Ｐ１から１０ＰＣ２、１０Ｐ２から１０ＰＣ３、１０Ｐ３から１０ＰＣ４、又は１０Ｐ４から１０Ｃ０；
・フラグメントカウンタは、水平ブランキング周期から導出される初期カウントでスタートされ（以下に述べるように）、そして現在線カウントに基づいて変更される；
・ブランキング周期が進行するにつれて（いずれの１０ＰＣｎ状態も通らず、最終的には１０Ｃｎ状態を経てループする考えられる初期遷移周期を含む）、フラグメントカウンタは、リンククロック当たり一度カウントダウンする；
・フラグメントカウンタが０になると（１０Ｃｎ状態の１つにおいて）、ブランキング周期の終了位相に関わりなく、次の状態は、次の線を位相０でスタートして１０Ｐ０に強制される；及び
・線カウンタは、各線の始めに増加される（１０Ｃｎ状態の１つから１０Ｐ０に入る）。このカウンタは、ｍｏｄｕｌｏ Ｇ（ピクセルで表わしたパッキンググループサイズ）をカウントする。
ブランキング周期は、ピクセルクロックドメインでは固定されるが、一般に、リンククロックドメインでは、ビデオタイミングアクティブ及びブランキングピクセルカウントに基づいて１サイクルだけ変化する。リンククロックレートがピクセルクロックレートの（Ｎ／Ｋ）倍であるときに正しいピクセルクロックレートでビデオ（ピクセル及びブランキング）キャラクタを正しく回復するためには、リンククロック（ＨＢＬ）の平均ブランキング周期がＨＢＰ＊（Ｎ／Ｋ）でなければならない。但し、ＨＢＰは、ピクセルで表わしたブランキングカウントであり、Ｎは、ピクセルワードサイズ（この例では１０ビット）であり、そしてＫは、リンクフラグメントサイズ（この例では８ビット）である。４８０ｐのＣＥＡ−８６１デジタルテレビジョン規格のようなタイミングでは、ＨＢＰ＝１３８であり、そしてＨＢＬは、この１０ビットモードの例では、１７２．５となる。Ｇ本の線ごとに、線の半分が１７２個のフラグメントを有し、そして半分が１７３個のフラグメントを有する場合には、正しい平均が得られる。ブランキング周期の巾は、リンククロックドメインにおいて変化するように見えるが、ピクセルクロックドメインへ回復されたときには一定となる。
正しいブランキング時間巾は、リンククロックドメインでは、ブランキング周期に入るときにフラグメントカウンタ（上述した）を初期化し、ＨＢＬを切り捨てるか又はＨＢＬを切り上げる（最も近い整数へ；この例では、１７２又は１７３へ）ことにより得られる。ＨＢＬの端数部分がＦＨＢＬと称される場合には、ＨＢＬは、Ｇ本の線ごとにＦＨＢＬ＊Ｇ本の線に切り上げねばならない。ｍｏｄＧ線カウンタ、及びＦＨＢＬを含むレジスタは、スタート値としてフラグメントカウンタへＨＢＬの切り上げがロードされるか切り捨てがロードされるか制御するのに使用される。
図１５の受信器状態図は、図１４の送信器に対応する受信器の一実施形態を示す。シーケンスは、図４と同じであるが、次の変更を伴う。
・ＤＥが１になると（１０Ｃｎ個の状態の１つにおいて）、ブランキング周期の終了位相に関わらず、位相０の次の線で始めて、次の状態が１０Ｐ０に強制される。
図１５の状態図を実施する受信器は、ＤＥ＝０からＤＥ＝１へ遷移したときに、常に送信器及び受信器が位相０（１０Ｐ０）にならねばならないという合意したルールを使用することにより、リンク位相メッセージ（先に述べた明確な位相の解決策）を必要とせずに、図１４の送信器を正しく追跡する。
図４乃至６の送信器及び受信器の状態図を使用する別の種類の実施形態では、明確な位相メッセージを回避する異なる方法を使用して、送信器の位相を受信器へ通信することができる。これらの状態図の各々において、ブランキングループの最終的位相（図４の１０Ｃ４、図５の１２Ｃ２及び図６の１６Ｃ１）は、以前の状態で送信されるフラグメントの繰り返しである。通常のビデオタイミングでは、ブランキングコードは、ブランキングインターバルの時間巾（通常、数百のピクセルクロックサイクル又はそれ以上）に対して非常にゆっくりと変化する（ブランキングインターバル当たり３つの異なる値以下）。これら実施形態では、送信器は、繰り返しフラグメント（図４の１０Ｃ４、図５の１２Ｃ２、及び図６の１６Ｃ１）を使用して、以前のフラグメントで送信された同期コードの相補体を送信する（例えば、ブランキングインターバル中の１つのリンククロックサイクル中にＨＳ＝１が送信された場合には、送信器は、次のリンククロックサイクル中にＨＳ＝０を送信する）。（通常そうであるように）同期コードがフラグメントグループレートに比して非常にゆっくりと変化するときには、受信器は、受信した同期コードをローパスフィルタして、意図された同期コードを推定することができ（１０ビットの例では、５つのフラグメントのうちの４つが真の同期値となり、５つのうちの１つは、同期値の補数となる傾向であり）、そしてグループ内のどのフラグメントがその推定された真の同期値の補数であるか決定することができる。従って、受信器は、補数のフラグメントが位相０乃至（Ｆ−１）のうちの位相（Ｆ−１）でなければならないことを知る。受信器は、この情報を使用して、その状態マシンの位相を、上述したように送信器に一致させるよう調整することができる。
本発明の幾つかの態様を図示して説明したが、本発明は、特許請求の範囲のみにより限定されるもので、ここに示して説明した特定の実施形態に限定されないことを理解されたい。
デジタル・ビジュアル・インターフェイス（ＤＶＩ）リンクを含む従来のシステムのブロック図である。 本発明を実施するシステムのブロック図である。 本発明の送信器の典型的な実施形態の８ビットモードオペレーションの状態図である。 本発明の送信器の典型的な実施形態の１０ビットモードオペレーションの状態図である。 本発明の送信器の典型的な実施形態の１２ビットモードオペレーションの状態図である。 本発明の送信器の典型的な実施形態の１６ビットモードオペレーションの状態図である。 本発明の送信器の好ましい実施形態のブロック図である。 図７のピクセルパッキングバッファ及びマルチプレクス回路の実施を示すブロック図である。 本発明の送信器の別の実施形態を示すブロック図である。 本発明の受信器の好ましい実施形態を示すブロック図である。 図９のピクセルアンパッキングバッファ及びマルチプレクス回路１３６の実施を示すブロック図である。 図９の受信器のクロック分割器に使用する回路のブロック図である。 図１０の回路により受信され及び発生される信号のタイミング図である。 図９の受信器のクロック分割器に使用するための別の回路のブロック図である。 図１２の回路により受信され及び発生される信号のタイミング図である。 パッキング位相を暗示して、各線のスタート時にパッキング位相を再スタートする本発明の送信器の実施形態の１０ビットモードオペレーションを示す状態図である。 図１４の送信器に対応する本発明の受信器の実施形態の１０ビットモードオペレーションを示す状態図である。
符号の説明
１００：送信器
１０１：ＦＩＦＯバッファ
１０２：拡散スペクトルクロック発生回路
１０４：ピクセルパッキングバッファ及びマルチプレクス回路（パッカー）
１０６：クロックマルチプライヤ
１０７：制御レジスタ
１０８：エンコーダ及びシリアライザ
１１０：メインＰＬＬ（位相固定ループ回路）
１２３：状態マシン
１２４：ＬＣＭジェネレータ
１２５、１２６：レジスタ
１２７、１２８、１２９：マルチプレクサ
１３０：受信器
１３６：アンパッカー
１４０：クロックＰＬＬ
１４４：デシリアライザ及びデコード回路
１４６：遅延パイプライン
１５１：アッセンブルバッファ入力レジスタ
１５２：アンパッキングマルチプレクサ
１５４：ＦＩＦＯ
２０１：ビデオソース
２０２：モニタ
２０３：送信器
２０５：モニタコントローラ
２０７：ディスプレイサブシステム
２０８：パネルタイミングコントローラ
２０９：カラムドライバ
２１０：ガラスパネルディスプレイ

Claims (10)

  1. ビデオデータのエンコードされたＫビットワードを送信するように構成されたシリアルリンクを経てＮビットビデオを送信するための送信器において、
    少なくとも１つのＮビットモードで動作して、ビデオデータのＮビットワードのシーケンスをフラグメントのシーケンスへとパックすることのできるサブシステムであって、Ｎ≠Ｋで且つ各フラグメントがビデオデータのＫビットより成るようなサブシステムと、
    前記サブシステムに結合された回路で、前記シリアルリンクに結合されるよう構成された少なくとも１つの出力を有する回路であって、前記フラグメントのシーケンスにおける各フラグメントをエンコードすることにより、エンコードされたフラグメントのシーケンスを発生すると共に、そのエンコードされたフラグメントのシーケンスを前記少なくとも１つの出力へ提供し、これにより、前記リンクが前記少なくとも１つの出力に結合されたときに前記リンクを経て前記エンコードされたフラグメントを送信できるように構成された回路と、
    を備え、
    前記エンコードされたフラグメントのシーケンスは、エンコードされたフラグメントのグループのシーケンスであり、前記グループの各々は、ビデオデータのＮビットワードの異なる１つを決定し、前記回路は、前記少なくとも１つの出力に対して順次に前記グループを提供するように構成されており、ビデオデータのＮビットワードは、単位時間当たりＮビットワードのＰに等しい第１レートでサブシステムへ提供され、前記回路は、単位時間当たりエンコードされたフラグメントの（Ｎ／Ｋ）Ｐに少なくとも実質的に等しい第２レートで、エンコードされたフラグメントのシーケンスを少なくとも１つの出力に提供するように構成された送信器。
  2. 前記エンコードされたフラグメントのシーケンスは、Ｍ個のエンコードされたフラグメントのグループのシーケンスであり、但し、Ｍ＝Ｎ／Ｄであり、Ｄは、Ｎ及びＫの大きい方の共通の除数である請求項１に記載の送信器。
  3. 多数の異なる３Ｎビットピクセルモードの選択された１つで動作して、ビデオデータのＮビットカラーコンポーネントのシーケンスをフラグメントのシーケンスへとパックすることのできるサブシステムであって、Ｎ≠８であり、各フラグメントがビデオデータの８ビットより成り、そして３Ｎビットピクセルモードが、３０ビットピクセルモード、３６ビットピクセルモード、及び４８ビットピクセルモードを含むようなサブシステムと、
    前記サブシステムに結合された回路で、遷移最小化差動シグナリング（ＴＭＤＳ）リンクに結合されるよう構成された出力を有している回路であって、前記フラグメントのシーケンスに対するＴＭＤＳエンコードを遂行することにより、エンコードされたフラグメントのシーケンスを発生すると共に、そのエンコードされたフラグメントのシーケンスをアクティブなビデオインターバル中に前記出力へ提供し、これにより、前記ＴＭＤＳリンクが前記出力に結合されたときに前記ＴＭＤＳリンクを経て前記エンコードされたフラグメントを送信できるように構成された回路と、
    を備えた送信器であって、この送信器は、前記サブシステムが２４ビットピクセルの８ビットコンポーネントを前記回路に提供する２４ビットピクセルモードで動作でき、前記回路は、前記８ビットコンポーネントの各々に応答して１０ビットのＴＭＤＳコードワードを発生するように前記８ビットコンポーネントに対してＴＭＤＳエンコード動作を遂行し、更に、前記回路は、各々の前記ＴＭＤＳコードワードを前記出力に提供し、そして
    前記フラグメントのシーケンスの各々は、複数のフラグメントグループのシーケンスであり、各グループにおけるフラグメントの各々は、そのグループ内に異なる位相を有し、前記回路は、ブランキングインターバル中にブランキングキャラクタを前記出力に提供するように構成され、そして前記送信器は、前記グループのうちの単一グループの異なるエンコードされたフラグメントの提供する動作間の境界において、且つ前記グループのうちの異なるグループの提供する動作間に生じる境界と境界との間で、前記エンコードされたフラグメントのシーケンスにおけるいずれのエンコードされたフラグメントの提供する動作も省略せずに、アクティブなビデオインターバルとブランキングインターバルとの間の遷移を実行する状態マシンシーケンスを実施するように構成されている送信器。
  4. シリアルリンクに結合されるように構成された入力を有する回路であって、それら入力の少なくともサブセットへ送信されたビデオデータのＫビットワードを回復するように構成された回路と、
    Ｋビットワードのシーケンスを受信するように前記回路に結合され且つ少なくとも１つのＮビットモードで動作できるサブシステムであって、前記Ｋビットワードのシーケンスは、Ｎ≠Ｋとすれば、ＮビットビデオデータワードのシーケンスのパックされたＫビットフラグメントのシーケンスであり、そして前記サブシステムは、各々の前記Ｎビットモードで動作して、前記フラグメントをアンパックし、Ｎビットビデオデータワードのシーケンスを回復させるようなサブシステムと、
    を備えた受信器。
  5. 前記Ｋビットフラグメントのシーケンスは、Ｍフラグメントグループのシーケンスであり、各グループにおけるフラグメントの各々は、そのグループ内で異なる位相を有し、前記回路は、アクティブなビデオインターバル中にビデオデータのＫビットワードを回復すると共に、アクティブなビデオインターバルとインターバルとの間の少なくとも幾つかのブランキングインターバル中に前記入力の少なくとも幾つかへ送信されたパッキング位相データを回復するように構成され、このパッキング位相データは、既知のチェックポイントとして送信されたフラグメントの１つの位相を指示し、そして前記回路は、前記パッキング位相データに応答して少なくとも１つの制御ビットを発生すると共に、前記制御ビットを前記サブシステムに提供して、前記サブシステムを、既知のチェックポイントに送信されたフラグメントの前記１つの位相に対応する状態にセットするように構成された、請求項４に記載の受信器。
  6. 前記回路は、前記シリアルリンクを経て前記入力の少なくとも幾つかへ送信されたビデオデータのＫビットワードを表わすコードワードを回復すると共に、そのコードワードをデコードして、ビデオデータのＫビットワードを回復するように構成された、請求項４に記載の受信器。
  7. 遷移最小化差動シグナリング（ＴＭＤＳ）リンクに結合されるように構成された入力を有する回路であって、前記入力の少なくともサブセットへ送信されたビデオデータの８ビットワードを表わすＴＭＤＳコードワードを回復し、そしてそのコードワードをデコードして、ビデオデータの８ビットワードを回復するように構成された回路と、
    ８ビットワードのシーケンスを受信するように前記回路に結合され、多数の異なる３Ｎビットピクセルモードの選択された１つで動作でき、Ｎ≠８で、８ビットワードのシーケンスが３Ｎビットピクセルのパックされた８ビットフラグメントのシーケンスであるサブシステムであって、このサブシステムは、各々の前記３Ｎビットピクセルモードで動作し、フラグメントをアンパックして、３Ｎビットピクセルのシーケンスを回復することができ、前記３Ｎビットピクセルモードは、３０ビットピクセルモード、３６ビットピクセルモード及び４８ビットピクセルモードを含むようなサブシステムと、
    を備えた受信器において、この受信器は、前記サブシステムにより受信された８ビットワードのシーケンスが２４ビットピクセルのシーケンスである２４ビットピクセルモードでも動作でき、そして
    前記回路は、前記ＴＭＤＳリンクを経て前記入力の少なくともサブセットへ送信された周波数Ｌのリンククロックを回復するようにも構成され、更に、前記回路は、そのリンククロックを受信するように結合された周波数分割器であって、各々の前記３Ｎビットピクセルモードで動作して、前記リンククロックに応答して周波数Ｐが（８／Ｎ）Ｌに少なくとも実質的に等しいピクセルクロックを発生できる周波数分割器を備えている受信器。
  8. 送信器と、
    受信器と、
    前記送信器と受信器との間に結合されたシリアルリンクと、
    を備え、前記送信器は、
    少なくとも１つのＮビットモードで動作して、ビデオデータのＮビットワードのシーケンスをフラグメントのシーケンスへとパックすることのできるサブシステムであって、Ｎ≠Ｋであり且つ各フラグメントがビデオデータのＫビットより成るようなサブシステムと、
    前記サブシステムに結合された回路で、前記シリアルリンクのデータチャンネルに結合されるよう構成された出力を有している回路であって、前記フラグメントをエンコードすることにより、エンコードされたフラグメントのシーケンスを発生すると共に、そのエンコードされたフラグメントのシーケンスを前記出力へ提供して、前記リンクを経て前記受信器へ前記エンコードされたフラグメントを送信するように構成された回路と、
    を備え、
    前記エンコードされたフラグメントのシーケンスは、エンコードされたフラグメントのグループのシーケンスであり、前記グループの各々は、ビデオデータのＮビットワードの異なる１つを決定し、前記送信器の前記回路は、前記グループを前記出力に対して順次に提供するように構成されており、ビデオデータのＮビットワードは、単位時間当たりＮビットワードのＰに等しい第１レートで前記サブシステムへ提供され、前記送信器の前記回路は、単位時間当たり前記エンコードされたフラグメントの（Ｎ／Ｋ）Ｐに少なくとも実質的に等しい第２レートで前記エンコードされたフラグメントのシーケンスを前記出力に提供するように構成されたシステム。
  9. 前記エンコードされたフラグメントのシーケンスは、Ｍ個のエンコードされたフラグメントのグループのシーケンスであり、但し、Ｍ＝Ｎ／Ｄであり、Ｄは、Ｎ及びＫの大きい方の共通の除数である請求項８に記載のシステム。
  10. 送信器と、
    受信器と、
    前記送信器と受信器との間に結合されたシリアルリンクと、
    を備え、前記送信器は、
    少なくとも１つのＮビットモードで動作して、ビデオデータのＮビットワードのシーケンスをフラグメントのシーケンスへとパックすることのできるサブシステムであって、Ｎ≠Ｋであり且つ各フラグメントがビデオデータのＫビットより成るようなサブシステムと、
    前記サブシステムに結合された回路で、前記シリアルリンクのデータチャンネルに結合されるよう構成された出力を有している回路であって、前記フラグメントをエンコードすることにより、エンコードされたフラグメントのシーケンスを発生すると共に、そのエンコードされたフラグメントのシーケンスを前記出力へ提供して、前記リンクを経て前記受信器へ前記エンコードされたフラグメントを送信するように構成された回路と、
    を備え、
    前記エンコードされたフラグメントのシーケンスは、Ｍ個のエンコードされたフラグメントのグループのシーケンスであり、各グループにおけるＭ個のエンコードされたフラグメントの各々は、そのグループ内で異なる位相を有し、更に、前記送信器は、アクティブなビデオインターバル中に前記エンコードされたフラグメントを前記出力へ提供すると共に、アクティブなビデオインターバルとインターバルとの間の少なくとも幾つかのブランキングインターバル中にパッキング位相データを前記出力の少なくとも１つに提供するように構成され、更に、ブランキングインターバル中に提供される前記パッキング位相データは、前記ブランキングインターバルの前に前記出力に提供された前記エンコードされたフラグメントの最後の１つの位相を指示するシステム。
JP2006199983A 2005-06-24 2006-06-23 シリアルリンクを経てｎビットビデオデータを送信するための方法及びシステム Expired - Fee Related JP4880392B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/166,458 2005-06-24
US11/166,458 US7599439B2 (en) 2005-06-24 2005-06-24 Method and system for transmitting N-bit video data over a serial link

Publications (3)

Publication Number Publication Date
JP2007028645A JP2007028645A (ja) 2007-02-01
JP2007028645A5 JP2007028645A5 (ja) 2009-08-06
JP4880392B2 true JP4880392B2 (ja) 2012-02-22

Family

ID=37022978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006199983A Expired - Fee Related JP4880392B2 (ja) 2005-06-24 2006-06-23 シリアルリンクを経てｎビットビデオデータを送信するための方法及びシステム

Country Status (6)

Country Link
US (2) US7599439B2 (ja)
EP (1) EP1736867A3 (ja)
JP (1) JP4880392B2 (ja)
KR (1) KR100757651B1 (ja)
CN (1) CN1901674B (ja)
TW (1) TWI311016B (ja)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2581124A1 (en) * 2004-09-30 2006-04-13 Boston Scientific Scimed, Inc. Adapter for use with digital imaging medical device
US8866915B2 (en) * 2005-11-15 2014-10-21 Lawrence Livermore National Security, Llc High speed, real-time, camera bandwidth converter
WO2007132877A1 (ja) * 2006-05-16 2007-11-22 Sony Corporation 通信システム、送信装置及び受信装置、通信方法、並びにプログラム
US8564612B2 (en) * 2006-08-04 2013-10-22 Apple Inc. Deep pixel pipeline
US8332518B2 (en) * 2006-08-14 2012-12-11 Intersil Americas Inc. Bidirectional communication protocol between a serializer and a deserializer
JP4783245B2 (ja) * 2006-09-01 2011-09-28 株式会社日立製作所 送受信機、送信機、ならびに受信機
WO2008085170A1 (en) * 2007-01-10 2008-07-17 Tte Technology, Inc. System and method for detecting and correcting a false embedded header
TWI360803B (en) * 2007-01-26 2012-03-21 Realtek Semiconductor Corp Apparatus and method for reducing output speed of
DE112008001192T5 (de) * 2007-05-03 2010-04-15 Boomer, James, Monument Verfahren und Schaltung zum Verschachteln, Parallel-Seriell-Umwandeln und Seriell-Parallel-Umwandeln von Kamera- und Tastenfeld-Daten
US8264906B2 (en) * 2007-05-29 2012-09-11 Rambus Inc. Adjusting clock error across a circuit interface
US20080303836A1 (en) * 2007-06-01 2008-12-11 National Semiconductor Corporation Video display driver with partial memory control
DE102007026593B4 (de) * 2007-06-08 2010-07-08 Eizo Gmbh Verfahren und Anordnung zur Erhöhung der Datenübertragungsrate zwischen einer Bildquelle und einem Monochrom-Bildwiedergabegerät
US8049761B1 (en) * 2007-11-08 2011-11-01 Nvidia Corporation Bus protocol for transferring pixel data between chips
JP4805900B2 (ja) 2007-11-30 2011-11-02 ザインエレクトロニクス株式会社 映像信号送信装置、映像信号受信装置及び映像信号伝送システム
US9036081B2 (en) 2007-11-30 2015-05-19 Thine Electronics, Inc. Video signal transmission device, video signal reception device, and video signal transmission system
US8942490B2 (en) * 2008-07-08 2015-01-27 Yin-Chun Blue Lan Method of high performance image compression
JP5055254B2 (ja) 2008-12-19 2012-10-24 日立コンシューマエレクトロニクス株式会社 映像伝送システム及びｅｄｉｄの読み出し方法
US8457160B2 (en) * 2009-05-27 2013-06-04 Agilent Technologies, Inc. System and method for packetizing image data for serial transmission
US8458343B2 (en) * 2009-07-30 2013-06-04 Silicon Image, Inc. Signaling for transitions between modes of data transmission
US8648932B2 (en) 2009-08-13 2014-02-11 Olive Medical Corporation System, apparatus and methods for providing a single use imaging device for sterile environments
US8644334B2 (en) * 2009-09-30 2014-02-04 Silicon Image, Inc. Messaging to provide data link integrity
US8793410B2 (en) * 2009-12-14 2014-07-29 Stmicroelectronics, Inc. Data rate throttling in an internal packet-based interface
US8384832B2 (en) * 2009-12-29 2013-02-26 Intersil Americas Inc. Systems and methods for partitioned color, double rate video transfer
US8755431B2 (en) * 2010-01-14 2014-06-17 Silicon Image, Inc. Transmission and detection of multi-channel signals in reduced channel format
EP2550799A4 (en) 2010-03-25 2014-09-17 Olive Medical Corp SYSTEM AND METHOD FOR PROVIDING A SINGLE-WAY IMAGING DEVICE FOR MEDICAL ENVIRONMENTS
WO2011150122A2 (en) * 2010-05-25 2011-12-01 Olive Medical Corporation Imaging sensor with data splitting
JP5896503B2 (ja) * 2010-08-03 2016-03-30 ザインエレクトロニクス株式会社 送信装置、受信装置および送受信システム
TWI509594B (zh) * 2011-04-18 2015-11-21 Au Optronics Corp 使顯示器水平同步訊號與外部水平同步訊號同步之方法及相關裝置
AU2012253253B2 (en) 2011-05-12 2016-09-15 DePuy Synthes Products, Inc. Pixel array area optimization using stacking scheme for hybrid image sensor with minimal vertical interconnects
EP2706744A4 (en) * 2011-07-05 2014-11-26 Samsung Electronics Co Ltd TRANSMISSION DEVICE, RECEIVING DEVICE, METHOD FOR TRANSMITTING AN IMAGE SIGNAL AND METHOD FOR RECEIVING AN IMAGE SIGNAL
JP2013125436A (ja) * 2011-12-15 2013-06-24 Panasonic Corp 画像処理回路および半導体集積回路
CN102682112B (zh) * 2012-05-11 2014-11-19 华为技术有限公司 存储方法和装置
US9462234B2 (en) 2012-07-26 2016-10-04 DePuy Synthes Products, Inc. Camera system with minimal area monolithic CMOS image sensor
US9036755B2 (en) * 2012-09-28 2015-05-19 Liming Xiu Circuits and methods for time-average frequency based clock data recovery
EP2967286B1 (en) 2013-03-15 2021-06-23 DePuy Synthes Products, Inc. Minimize image sensor i/o and conductor counts in endoscope applications
WO2014145246A1 (en) 2013-03-15 2014-09-18 Olive Medical Corporation Image sensor synchronization without input clock and data transmission clock
KR102481406B1 (ko) * 2013-04-08 2022-12-27 돌비 인터네셔널 에이비 Lut를 인코딩하는 방법, lut를 디코딩하는 방법 및 대응하는 장치들
US20150256842A1 (en) * 2014-03-07 2015-09-10 Silicon Image, Inc. Compressed Video Transfer over a Multimedia Link
US9794623B2 (en) * 2014-04-14 2017-10-17 Synopsys, Inc. Dynamic color depth for HDCP over HDMI
WO2015159120A1 (en) * 2014-04-14 2015-10-22 Elliptic Technologies Inc. Dynamic color depth for hdcp over hdmi
CN104125434B (zh) * 2014-07-31 2017-12-22 深圳锐取信息技术股份有限公司 一种长距离高清传输的系统
KR102264161B1 (ko) 2014-08-21 2021-06-11 삼성전자주식회사 이미지 처리 장치, 이미지 처리 시스템, 이미지 처리 시스템의 동작방법 및 이미지 처리 시스템을 포함하는 시스템 온 칩
US9769417B1 (en) * 2014-11-05 2017-09-19 Lattice Semiconductor Corporation Metadata transfer in audio video systems
KR102095911B1 (ko) 2014-12-09 2020-04-02 래티스세미컨덕터코퍼레이션 오디오 리턴 데이터 링크를 통한 디지털 컨텐트 보호
CN104660950B (zh) * 2015-02-14 2019-05-14 京东方科技集团股份有限公司 视频控制器、显示装置、播放控制器以及显示系统
CN105991645B (zh) 2015-12-31 2019-03-26 龙迅半导体（合肥）股份有限公司 一种数据流的加密方法及系统
US9825730B1 (en) * 2016-09-26 2017-11-21 Dell Products, Lp System and method for optimizing link performance with lanes operating at different speeds
CN107918533B (zh) * 2016-10-10 2021-03-05 海信视像科技股份有限公司 一种打包模块和打包方法
US11190724B2 (en) * 2017-03-10 2021-11-30 Raytheon Company Adaptive bitrate streaming of UHD image data
CN108668144B (zh) 2017-03-29 2020-06-26 华为机器有限公司 一种数据流控方法、装置及设备
CN108848350A (zh) * 2018-07-19 2018-11-20 广州青鹿教育科技有限公司 基于arm架构的高并发高清视频处理技术
CN111669635B (zh) * 2020-06-15 2022-04-29 武汉精立电子技术有限公司 一种基于视频接口的时钟传输、恢复方法及装置
US11523178B2 (en) * 2020-11-20 2022-12-06 The Nielsen Company (Us), Llc Detecting an operational state of a media device
KR20230083853A (ko) * 2021-12-03 2023-06-12 주식회사 엘엑스세미콘 디스플레이패널을 구동하기 위한 데이터처리장치, 데이터구동장치 및 데이터구동방법
KR20230083852A (ko) * 2021-12-03 2023-06-12 주식회사 엘엑스세미콘 디스플레이패널을 구동하기 위한 데이터처리장치, 데이터구동장치 및 디스플레이구동장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5835498A (en) * 1995-10-05 1998-11-10 Silicon Image, Inc. System and method for sending multiple data signals over a serial link
US5974464A (en) * 1995-10-06 1999-10-26 Silicon Image, Inc. System for high speed serial video signal transmission using DC-balanced coding
CA2260910C (en) * 1997-05-16 2002-09-24 Ntt Mobile Communications Network Inc. Transmission method, transmitter and receiver for variable length frames
CA2726149C (en) * 2000-12-15 2013-06-25 Qualcomm Incorporated Generating and implementing a communication protocol and interface for high data rate signal transfer
US6760772B2 (en) * 2000-12-15 2004-07-06 Qualcomm, Inc. Generating and implementing a communication protocol and interface for high data rate signal transfer
US7558326B1 (en) * 2001-09-12 2009-07-07 Silicon Image, Inc. Method and apparatus for sending auxiliary data on a TMDS-like link
JP2003101975A (ja) 2001-09-26 2003-04-04 Canon Inc 多階調伝送方法
US6624770B1 (en) * 2001-12-13 2003-09-23 Cisco Technology, Inc. Block coding system and method of data aggregation
CA2471541A1 (en) * 2001-12-24 2003-07-17 Silicon Image, Inc. System for serial transmission of video and packetized audiodata in multiple formats
US7088398B1 (en) * 2001-12-24 2006-08-08 Silicon Image, Inc. Method and apparatus for regenerating a clock for auxiliary data transmitted over a serial link with video data
US20030142240A1 (en) * 2002-01-29 2003-07-31 Koninklijke Philips Electronics N.V. Device and method for interfacing digital video processing devices
JP3879836B2 (ja) * 2002-03-28 2007-02-14 日本電気株式会社 多重変換装置、逆多重変換装置および多重伝送システム
SG135022A1 (en) * 2003-05-01 2007-09-28 Genesis Microchip Inc Method and apparatus for efficient transmission of multimedia data packets
US7187307B1 (en) * 2003-06-12 2007-03-06 Silicon Image, Inc. Method and system for encapsulation of multiple levels of communication protocol functionality within line codes
KR100586669B1 (ko) * 2003-08-27 2006-06-08 닛뽕빅터 가부시키가이샤 전송 시스템
JP4487675B2 (ja) * 2003-08-27 2010-06-23 日本ビクター株式会社 伝送システム
US6897793B1 (en) * 2004-04-29 2005-05-24 Silicon Image, Inc. Method and apparatus for run length limited TMDS-like encoding of data

Also Published As

Publication number Publication date
TWI311016B (en) 2009-06-11
JP2007028645A (ja) 2007-02-01
US20090274218A1 (en) 2009-11-05
TW200708003A (en) 2007-02-16
KR20060135544A (ko) 2006-12-29
US8311126B2 (en) 2012-11-13
US7599439B2 (en) 2009-10-06
EP1736867A2 (en) 2006-12-27
US20070009060A1 (en) 2007-01-11
CN1901674A (zh) 2007-01-24
CN1901674B (zh) 2010-12-08
KR100757651B1 (ko) 2007-09-10
EP1736867A3 (en) 2010-02-03

Similar Documents

Publication Publication Date Title
JP4880392B2 (ja) シリアルリンクを経てｎビットビデオデータを送信するための方法及びシステム
JP4229836B2 (ja) 一群の受信ワードの各ワードを単一送信ワードにマッピングすることで連続リンク送信上のシンボル間干渉効果を低減させる方法および装置。
KR100875340B1 (ko) 데이터 비활성 기간에 부채널 데이터를 전송하는 방법 및시스템
US7088398B1 (en) Method and apparatus for regenerating a clock for auxiliary data transmitted over a serial link with video data
US7295578B1 (en) Method and apparatus for synchronizing auxiliary data and video data transmitted over a TMDS-like link
US8362997B2 (en) Display with CLK phase or data phase auto-adjusting mechanism and method of driving same
US6897793B1 (en) Method and apparatus for run length limited TMDS-like encoding of data
US20070206640A1 (en) Active signal management in cables and other interconnects
JP5945812B2 (ja) 「ｌｖｄｓ」タイプのリンク用のビデオデジタル信号を送信および受信するためのシステム
JP5763724B2 (ja) データビット深度検出方法と表示装置
EP3496349A1 (en) Method and system for video and auxiliary data transmission over a serial link
US20100085084A1 (en) Clock-shared differential signaling interface and related method
US20100321573A1 (en) Method and apparatus for connecting hdmi devices using a serial format
US20030043141A1 (en) System and method for digital video signal transmission
US8355084B2 (en) Methods of generating a pixel clock signal from a transmission clock signal and related data transmission methods for multimedia sources
US7991096B1 (en) Data sampling method and apparatus using through-transition counts to reject worst sampling position
JP2647344B2 (ja) データ転送装置
JP3851904B2 (ja) 一群の受信ワードの各ワードを単一送信ワードにマッピングすることで連続リンク送信上のシンボル間干渉効果を低減させる方法および装置。
CN110706674B (zh) 时钟恢复装置和源极驱动器
KR102529502B1 (ko) 표시장치와 그 데이터 송수신 장치
TWI789826B (zh) 顯示裝置的資料介面裝置和方法
TW201921902A (zh) 數據通信系統及其數據發送裝置和數據接收裝置
KR20160080924A (ko) 저전압 차등 시그널 시스템 및 이를 채용한 표시장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100315

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100615

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110704

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111004

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111121

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111201

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees