直流(DC)入力電圧(以下、単に「入力電圧」とも呼ぶ。)をそのDC入力電圧とは異なるDC出力電圧(以下、単に「出力電圧」とも呼ぶ。)に変換する電源装置として、DC/DCコンバータが知られている。
図1にDC/DCコンバータの一例としてPWM(パルス幅変調)型DC/DCコンバータ12を示す。図示のPWM型DC/DCコンバータ12は降圧形である。すなわち、出力電圧Voutは入力電圧Vinより低い。入力電源11には入力コンデンサCiが並列に接続されている。負荷13にはキャパシタンス素子(出力コンデンサ)Coが並列に接続されている。
PWM型DC/DCコンバータ12は、通電スイッチSWと、ダイオードDと、出力インダクタLoとから構成されている。
通電スイッチSWの一端は、入力電源11の陽極に接続され、通電スイッチSWの他端は、ダイオードDのカソードと出力インダクタLoの一端とに接続されている。ダイオードDのアノードは接地されている。出力インダクタLoの他端は出力コンデンサCoを介して接地されている。出力コンデンサCoの両端に出力電圧Voutが現れる。尚、通電スイッチSWのオン/オフの制御は、図示しない制御回路から供給されるPWM信号によって行われる。
一方、高速化や大容量化や低リップル化などの効果を得るために、複数個のDC/DCコンバータを並列に接続する試みが良く行われる。換言すれば、1つの入力電圧を複数相のスイッチ回路を用いてスイッチングし、1つの負荷へ1つの出力電圧を供給するDC/DCコンバータがある。このように複数相のスイッチ回路を有するDC/DCコンバータは、マルチフェーズDC/DCコンバータと呼ばれる。すなわち、マルチフェーズDC/DCコンバータは、複数のスイッチ回路を互いに同一周期かつ異なる位相でオン/オフ動作させることにより、スイッチング周波数を実効的に高めている。このようなマルチフェーズDC/DCコンバータは、例えば、CPU(中央処理装置)の電源装置として使用される。
図2に、図1に示したPWM型DC/DCコンバータ12を複数個並列接続した、PWM型マルチフェーズDC/DCコンバータ10を示す。図示のPWM型マルチフェーズDC/DCコンバータ10は、入力電源11からの入力電圧Vinを受ける第1乃至第N(Nは2以上の整数)のPWM型DC/DCコンバータ12−1、12−2、…、12−Nを備える。第1乃至第NのPWM型DC/DCコンバータ12−1〜12−Nは、入力電圧Vinをスイッチングして、第1乃至第Nのスイッチングされた電流を出力する。第1乃至第Nのスイッチングされた電流は出力コンデンサCoで合成されて、その両端から出力電圧Voutを生成する。出力電圧Voutは負荷13へ供給される。
第1のPWM型DC/DCコンバータ12−1は、第1の通電スイッチSW1と、第1のダイオードD1と、第1の出力インダクタLo1とから構成されている。同様に、第2のPWM型DC/DCコンバータ12−2は、第2の通電スイッチSW2と、第2のダイオードD2と、第2の出力インダクタLo2とから構成されている。第NのPWM型DC/DCコンバータ12−Nは、第Nの通電スイッチSWNと、第NのダイオードDNと、第Nの出力インダクタLoNとから構成されている。
一般的に、第n(1≦n≦Nの整数)のPWM型DC/DCコンバータ12−nは、第nの通電スイッチSWnと、第nのダイオードDnと、第nの出力インダクタLonとから構成されている。第nの通電スイッチSWnの一端は、入力電源11の陽極に接続され、第nの通電スイッチSWnの他端は、第nのダイオードDnのカソードと第nの出力インダクタLonの一端とに接続されている。第nのダイオードDnのアノードは接地されている。第nの出力インダクタLonの他端は出力コンデンサCoを介して接地されている。
図示のPWM型マルチフェーズDC/DCコンバータ10は、第1乃至第NのPWM型DC/DCコンバータ12−1〜12−N中の第1乃至第Nの通電スイッチSW1〜SWNを、位相をずらしてオン/オフ制御することにより、高速化や低リップル化に対応している。
しかしながら、図1に図示したPWM型DC/DCコンバータ12は、通電スイッチSWがオンからオフへ又はオフからオンへ切り替わるときのスイッチングロスが大きいという問題点がある。
このようなスイッチングロスを無くすことができるDC/DCコンバータとして、電流共振型DC/DCコンバータが知られている(例えば、特許文献1参照)。
図3に電流共振型DC/DCコンバータ12Aを示す。図示の電流共振型DC/DCコンバータ12Aも降圧形である。すなわち、出力電圧Voutは入力電圧Vinより低い。
電流共振型DC/DCコンバータ12Aは、共振用インダクタLrと共振用キャパシタCrとから成る共振回路が更に付加されている点を除いて、図1に図示したPWM型DC/DCコンバータ12と同様の構成を有する。従って、同様の機能を有するものには同一の参照符号を付して、説明の簡略化のためにそれらの説明については省略する。
共振用インダクタLrと共振用キャパシタCrとから成る共振回路は、通電スイッチSWとダイオードDとの間に挿入されている。詳述すると、共振用インダクタLrの一端は、通電スイッチSWの他端に接続され、共振用インダクタLrの他端は、共振用キャパシタCrを介して接地される。共振用キャパシタCrはダイオードDと並列に接続されている。すなわち、共振用キャパシタCrの一端は、ダイオードDのカソードと出力インダクタLoの一端とに接続され、共振用キャパシタCrの他端は接地されている。
尚、ダイオードDの代わりに短絡スイッチを用いても良い。また、入力コンデンサCiは削除されても良い。
次に、図4を参照して、電流共振型DC/DCコンバータの動作について説明する。図示の電流共振型DC/DCコンバータ12Bは、ダイオードDの代わりに短絡スイッチを使用している点を除いて、図3に示した電流共振型DC/DCコンバータ12Aと同様の構成を有する。従って、図3の通電スイッチSWに相当するスイッチを第1のスイッチSW1と呼び、ダイオードDの代わりの短絡スイッチを第2のスイッチSW2として図示している。また、入力コンデンサCiは省略されている。第1のスイッチ(通電スイッチ)SW1には第1のボディダイオードBD1が並列に接続され、第2のスイッチ(短絡スイッチ)SW2には第2のボディダイオードBD2が並列に接続されている。尚、第1のスイッチ(通電スイッチ)SW1はハイサイドのスイッチと呼ばれ、第2のスイッチ(短絡スイッチ)SW2はローサイドのスイッチと呼ばれる。図示の共振電流型DC/DCコンバータ12Bは全波形である。
図4において、(A)は全波形電流共振型DC/DCコンバータ12Bの第1及び第2のスイッチSW1、SW2のオン/オフの状態を示し、(B)は全波形電流共振型DC/DCコンバータ12Bの各部を流れる電流の波形を示し、(C)は全波形電流共振型DC/DCコンバータ12Bの共振用キャパシタCrの両端電圧の波形を示す。
図5は、半波形電流共振型DC/DCコンバータ12Cおよびその動作を示す波形図である。図示の半波形電流共振型DC/DCコンバータ12Cは、第1のスイッチ(通電スイッチ)SW1と共振用インダクタLrとの間にダイオードDiが挿入されている点を除いて、図4に示した全波形電流共振型DC/DCコンバータ12Bと同様の構成を有する。
図5において、(A)は半波形電流共振型DC/DCコンバータ12Cを示し、(B)は半波形電流共振型DC/DCコンバータ12Cの各部を流れる電流の波形を示し、(C)は半波形電流共振型DC/DCコンバータ12Cの共振用キャパシタCrの両端電圧VCrの波形を示す。
全波形電流共振型DC/DCコンバータ12Bと半波形電流共振型DC/DCコンバータ12Cとの間の動作上の相違点は、次の通りである。すなわち、全波形電流共振型DC/DCコンバータ12Bでは、電流ISW1が零になった後、電流が逆方向に流れて共振し、再び零になった時点で第1のスイッチ(通電スイッチ)SW1をオフするのに対して、半波形電流共振型DC/DCコンバータ12Cでは、ダイオードDiがあるので、電流ISW1の逆流がなく、電流が最初に零になった時点で第1のスイッチ(通電スイッチ)SW1をオフすることである。
尚、共振用インダクタLrにはスイッチング周期に対して共振期間のみ電流を流す。スイッチング周期から共振期間を除いた期間は、共振用インダクタLrへは電流を流さない。入出力電圧比Vin/Voutが小さくなる程、共振期間に対するスイッチング周期が長くなり、共振用インダクタLrに電流を流さない期間がますます増える(例えば、特許文献2参照)。
図6に、図3に示した電流共振型DC/DCコンバータ12Aを複数個並列接続した、電流共振型マルチフェーズDC/DCコンバータ10Aを示す。このような電流共振型マルチフェーズDC/DCコンバータ10Aは、例えば、特許文献3に記載されている。また、類似の構成を有する電流共振型マルチフェーズDC/DCコンバータは、例えば、特許文献4に開示されている。
図示の電流共振型マルチフェーズDC/DCコンバータ10Aは、入力電源11からの入力電圧Vinを受ける第1乃至第N(Nは2以上の整数)の電流共振型DC/DCコンバータ12A−1、12A−2、…、12A−Nを備える。第1乃至第Nの電流共振型DC/DCコンバータ12A−1〜12A−Nは、入力電圧Vinをスイッチングして、第1乃至第Nのスイッチングされた電流を出力する。第1乃至第Nのスイッチングされた電流は出力コンデンサCoで合成されて、その両端から出力電圧Voutを生成する。出力電圧Voutは負荷13へ供給される。図示の電流共振型マルチフェーズDC/DCコンバータ10Aは降圧形であるので、出力電圧Voutは入力電圧Vinより低い。
第1の電流共振型DC/DCコンバータ12A−1は、第1の通電スイッチSW1と、第1の共振用インダクタLr1と、第1の共振用キャパシタCr1と、第1のダイオードD1と、第1の出力インダクタLo1とから構成されている。同様に、第2の電流共振型DC/DCコンバータ12−2は、第2の通電スイッチSW2と、第2の共振用インダクタLr1と、第2の共振用キャパシタCr2と、第2のダイオードD2と、第2の出力インダクタLo2とから構成されている。第Nの電流共振型DC/DCコンバータ12−Nは、第Nの通電スイッチSWNと、第Nの共振用インダクタLrNと、第Nの共振用キャパシタCrNと、第NのダイオードDNと、第Nの出力インダクタLoNとから構成されている。
一般的に、第n(1≦n≦Nの整数)の電流共振型DC/DCコンバータ12A−nは、第nの通電スイッチSWnと、第nの共振用インダクタLrnと、第nの共振用キャパシタCrnと、第nのダイオードDnと、第nの出力インダクタLonとから構成されている。第nの通電スイッチSWnの一端は、入力電源11の陽極に接続され、第nの通電スイッチSWnの他端は、第nの共振用インダクタLrnの一端に接続されている。第nの共振用インダクタLrnの他端は第nの共振用キャパシタCrnを介して接地されている。第nの共振用キャパシタCrnには第nのダイオードDnが並列に接続されている。詳述すると、第nのダイオードDnのカソードは、第nの共振用インダクタLrnと第nの共振用キャパシタCrnとの接続点に接続されている。第nのダイオードDnのアノードは接地されている。第nのダイオードDnのカソードは第nの出力インダクタLonの一端に接続されている。第nの出力インダクタLonの他端は出力コンデンサCoを介して接地されている。
このような構成の電流共振型マルチフェーズDC/DCコンバータ10Aは、図2に図示したPWM型マルチフェーズDC/DCコンバータ10に比較して、スイッチングロスを削減することができる。
特開平9−103070号公報
米国特許第4720667号
特開平7−295662号公報
特開平4−105552号公報
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
図7を参照して、本発明の第1の実施の形態に係る電流共振型マルチフェーズDC/DCコンバータ10Bについて説明する。
図示の電流共振型マルチフェーズDC/DCコンバータ10Bは、第1乃至第N(Nは2以上の整数)の電流共振型DC/DCコンバータ12D−1、12D−2、…、12D−Nと、これら第1乃至第Nの電流共振型DC/DCコンバータ12D−1〜12D−Nで共用される1つの共振用インダクタLrとから構成されている。入力電源11には入力コンデンサCiが並列に接続されている。負荷13には出力コンデンサCoが並列に接続されている。電流共振型マルチ出力DC/DCコンバータ10Bは降圧形である。すなわち、出力電圧Voutは入力電圧Vinより低い。
共振用インダクタLrの一端は、入力電源11の陽極に接続され、共振用インダクタLrの他端は、第1乃至第Nの電流共振型DC/DCコンバータ12D−1〜12D−Nの入力端子に接続されている。
第1の電流共振型DC/DCコンバータ12D−1は、第1の通電スイッチSW1と、第1の共振用キャパシタCr1と、第1のダイオードD1と、第1の出力インダクタLo1とから構成されている。同様に、第2の電流共振型DC/DCコンバータ12D−2は、第2の通電スイッチSW2と、第2の共振用キャパシタCr2と、第2のダイオードD2と、第2の出力インダクタLo2とから構成されている。第Nの電流共振型DC/DCコンバータ12D−Nは、第Nの通電スイッチSWNと、第Nの共振用キャパシタCrNと、第NのダイオードDNと、第Nの出力インダクタLoNとから構成されている。第1乃至第Nの電流共振型DC/DCコンバータ12D−1〜12D−Nから生成された第1乃至第Nのスイッチングされた電流は出力コンデンサCoで合成されて、ここで、出力電圧Voutが生成される。この出力電圧Voutは負荷13へ供給される。
一般的に、第n(1≦n≦N)の電流共振型DC/DCコンバータ12D−nは、第nの通電スイッチSWnと、第nの共振用キャパシタCrnと、第nのダイオードDnと、第nの出力インダクタLonとから構成されている。第nの通電スイッチSWnの一端は、共振用インダクタLrの他端に接続され、第nの通電スイッチSWnの他端は、第nの共振用キャパシタCrnを介して接地されている。第nの共振用キャパシタCrnと並列に第nのダイオードDnが接続されている。詳述すると、第nのダイオードDnのカソードは第nの通電スイッチSWnの他端に接続され、第nのダイオードDnのアノードは接地されている。第nの出力インダクタLonの一端は、第nのダイオードDnのカソードに接続され、第nの出力インダクタLonの他端は、出力コンデンサCoを介して接地されている。
共振用インダクタLrと第nの共振用キャパシタCrnとによって、第nの電流共振型DC/DCコンバータ12D−nにおける第nの共振回路が構成される。
第1乃至第Nの通電スイッチSW1、SW2、…、SWNのオン/オフは、制御回路20から供給される第1乃至第Nの制御信号φ1、φ2、…、φNによって制御される。制御回路20は出力電圧Voutを受ける。また、制御回路20は、共振用インダクタLrを流れる電流ILrを検出する電流検出器(図示せず)から電流検出信号を受ける。第1乃至第Nの制御信号φ1〜φNは、同一のスイッチング周波数fSWを持つが、後述するように、互いに位相がずれている。
第1乃至第N組の各々において、第1乃至第Nの通電スイッチSW1〜SWNのオン/オフを制御する第1乃至第Nの制御信号φ1〜φNは、互いに位相が360°/Nずつずれていることが望ましい。
制御回路20は、第k(1≦k≦N)の電流共振型DC/DCコンバータ12D−kの第kの共振回路(共振用インダクタLrと第kの共振用キャパシタCrk)における共振期間が終わった後の共振用インダクタLrに電流ILrを流す必要の無い期間中に、次に駆動すべき第(k+1)(但し、kがNに等しいときは1)の電流共振型DC/DCコンバータ12D−(k+1)の第(k+1)の通電スイッチSW(k+1)をオンして、共振用インダクタLrを第(k+1)の電流共振型DC/DCコンバータ12D−(k+1)の第(k+1)の共振回路における第(k+1)の共振用インダクタとして用いる。
図7に示されるように、1個の共振用インダクタLrを第1乃至第Nの電流共振型DC/DCコンバータ12D−1〜12D−Nで共用しているので、基板上に占める共振用インダクタLrの実装面積を大幅に削減することができる。
また、共振用インダクタLrは1個しかないので、それを空芯コイルで構成しても、結合が起きることはない。
図6に示した従来の電流共振型マルチフェーズDC/DCコンバータ10Aでは、一般的に、第1乃至第Nの共振インダクタLr1〜LrNのインダクタンス値のばらつきが大きいため、第1乃至第Nの電流共振型DC/DCコンバータ12A−1〜12A−Nの共振周波数が大きくばらつくという問題がある。これに対して、図7に図示した電流共振型マルチフェーズDC/DCコンバータ10Bでは、1個の共振用インダクタLrを共用しているので、第1乃至第Nの電流共振型DC/DCコンバータ12D−1〜12D−N間での共振周波数のばらつきは小さい。
さらに、第1乃至第Nの電流共振型DC/DCコンバータ12D−1〜12D−Nを並列に接続しているので、大容量化できる。
尚、共振用インダクタLrや第1乃至第Nの共振用キャパシタCr1〜CrNとしては、上記基板上の寄生成分(寄生インダクタンス成分、寄生キャパシタンス成分)を用いてもよい。
図8を参照して、図7に示した電流共振型マルチフェーズDC/DCコンバータ10Bの動作について説明する。図8において、(a)は第1の通電スイッチSW1のオン/オフの状態を示し、(b)は第1の通電スイッチSW1を流れる電流ISW1を示し、(c)は第2の通電スイッチSW2のオン/オフの状態を示し、(d)は第2の通電スイッチSW2を流れる電流ISW2を示し、(e)は第Nの通電スイッチSWNのオン/オフの状態を示し、(f)は第Nの通電スイッチSWNを流れる電流ISWNを示し、(g)は共振用インダクタLrを流れる電流ILrを示す。
制御回路20は、先ず時刻t1で、図8(a)に示されるように、オンを指示する第1の制御信号φ1を出力して第1の通電スイッチSW1をオンする。これにより、図8(g)及び(b)に示されるように、共振用インダクタLrおよび第1の通電スイッチSW1を通って、それぞれ、電流ILr、ISW1が流れ始める。このとき、共振用インダクタLrと第1の共振用キャパシタCr1とから成る第1の共振回路により、上記電流ILr、ISW1として、第1の共振周波数fr1=1/(2π√(Lr×Cr1))を持つ正弦波状の共振電流が流れる。
引き続いて、制御回路20は、上記電流検出器からの電流検出信号により、共振用インダクタLrを流れる電流ILrが零になったと判断すると、時刻t2で、図8(a)に示されるように、オフを指示する第1の制御信号φ1を出力して第1の通電スイッチSW1をオフする。このように第1の通電スイッチSW1を零電流スイッチングするので、スイッチングロスは生じない。
第1の通電スイッチSW1をオフした後、時刻t3で、図8(c)に示されるように、オンを指示する第2の制御信号φ2を出力して第2の通電スイッチSW2をオンする。これにより、図8(g)及び(d)に示されるように、共振用インダクタLrおよび第2の通電スイッチSW2を通って、それぞれ、電流ILr、ISW2が流れ始める。このとき、共振用インダクタLrと第2の共振用キャパシタCr2とから成る第2の共振回路により、上記電流ILr、ISW2として、第2の共振周波数fr2=1/(2π√(Lr×Cr2))を持つ正弦波状の共振電流が流れる。
引き続いて、制御回路20は、上記電流検出器からの電流検出信号により、共振用インダクタLrを流れる電流ILrが零になったと判断すると、時刻t4で、図8(c)に示されるように、オフを指示する第2の制御信号φ2を出力して第2の通電スイッチSW2をオフする。このように第2の通電スイッチSW2を零電流スイッチングするので、スイッチングロスは生じない。
以下、第3乃至第(N−1)の電流共振型DC/DCコンバータ12D−3〜12D−(N−1)に対しても同様の動作を繰り返す。
制御回路20は、第(N−1)の通電スイッチSW(N−1)をオフした後、時刻t5で、図8(e)に示されるように、オンを指示する第Nの制御信号φNを出力して第Nの通電スイッチSWNをオンする。これにより、図8(g)及び(f)に示されるように、共振用インダクタLrおよび第Nの通電スイッチSWNを通って、それぞれ、電流ILr、ISWNが流れ始める。このとき、共振用インダクタLrと第Nの共振用キャパシタCrNとから成る第Nの共振回路により、上記電流ILr、ISWNとして、第Nの共振周波数frN=1/(2π√(Lr×CrN))を持つ正弦波状の共振電流が流れる。
引き続いて、制御回路20は、上記電流検出器からの電流検出信号により、共振用インダクタLrを流れる電流ILrが零になったと判断すると、時刻t6で、図8(e)に示されるように、オフを指示する第2の制御信号φ2を出力して第Nの通電スイッチSWNをオフする。このように第Nの通電スイッチSWNを零電流スイッチングするので、スイッチングロスは生じない。
制御回路20は、第Nの通電スイッチSWNをオフした後、時刻t7で、図8(a)に示されるように、再びオンを指示する第1の制御信号φ1を出力して第1の通電スイッチSW1をオンする。これ以後、電流共振型マルチフェーズDC/DCコンバータ10Bは上述した動作を繰り返す。
尚、第1乃至第Nの制御信号φ1〜φNは、図8(a)に示されるように、同一のスイッチング周期TSW、すなわち、同一のスイッチング周波数fSWを持つ。
このように本実施の形態においては、第1乃至第Nの電流共振型DC/DCコンバータ12D−1〜12D−N中の第1乃至第Nの通電スイッチSW1〜SWNを、位相をずらして駆動しているので、出力電圧Voutのリップルを小さくすることができる。
図9を参照して、本発明の第2の実施の形態に係る電流共振型マルチフェーズDC/DCコンバータ10Cについて説明する。図示の電流共振型マルチフェーズDC/DCコンバータ10Cは、第1乃至第Nの共振用キャパシタCr1〜CrNの接続の仕方が後述するように図7に示したものと相違する点を除いて、図7に図示した電流共振型マルチフェーズDC/DCコンバータ10Bと同様の構成を有する。従って、第1乃至第Nの電流共振型DC/DCコンバータにそれぞれ12E−1〜12E−Nの参照符号を付してある。図7に示されたものと同一の機能を有するものには同一の参照符号を付し、説明の簡略化のためにそれらの説明は省略する。尚、図9では制御回路20を省略してある。
第1の電流共振型DC/DCコンバータ12E−1において、第1の共振用キャパシタCr1の一端は、第1のダイオードD1のカソードに接続されているが、第1の共振用キャパシタCr1の他端は、入力電源11の陽極に接続されている。換言すれば、第1の共振用キャパシタCr1の他端は、入力コンデンサCiと共振用インダクタLrとの接続点に接続されている。同様に、第2の電流共振型DC/DCコンバータ12E−2において、第2の共振用キャパシタCr2の一端は、第2のダイオードD2のカソードに接続されているが、第2の共振用キャパシタCr2の他端は、入力電源11の陽極に接続されている。換言すれば、第2の共振用キャパシタCr2の他端は、入力コンデンサCiと共振用インダクタLrとの接続点に接続されている。第Nの電流共振型DC/DCコンバータ12E−Nにおいて、第Nの共振用キャパシタCrNの一端は、第NのダイオードDNのカソードに接続されているが、第Nの共振用キャパシタCrNの他端は、入力電源11の陽極に接続されている。換言すれば、第Nの共振用キャパシタCrNの他端は、入力コンデンサCiと共振用インダクタLrとの接続点に接続されている。
一般的に、第n(1≦n≦N)の電流共振型DC/DCコンバータ12E−nにおいて、第nの共振用キャパシタCrnの一端は、第nのダイオードDnのカソードに接続されているが、第nの共振用キャパシタCrnの他端は、入力電源11の陽極に接続されている。換言すれば、第nの共振用キャパシタCrnの他端は、入力コンデンサCiと共振用インダクタLrとの接続点に接続されている。
このような構成の電流共振型マルチフェーズDC/DCコンバータ10Cでは、1個の共振用インダクタLrを第1乃至第Nの電流共振型DC/DCコンバータ12E−1〜12E−Nで共用しているので、基板上に占める共振用インダクタLrの実装面積を大幅に削減することができる。また、共振用インダクタLrは1個しかないので、それを空芯コイルで構成しても、結合が起きることはない。
図6に示した従来の電流共振型マルチフェーズDC/DCコンバータ10Aでは、一般的に、第1乃至第Nの共振インダクタLr1〜LrNのインダクタンス値のばらつきが大きいため、第1乃至第Nの電流共振型DC/DCコンバータ12A−1〜12A−Nの共振周波数が大きくばらつくという問題がある。これに対して、図9に図示した電流共振型マルチフェーズDC/DCコンバータ10Cでは、1個の共振用インダクタLrを共用しているので、第1乃至第Nの電流共振型DC/DCコンバータ12E−1〜12E−N間での共振周波数のばらつきは小さい。
さらに、第1乃至第Nの電流共振型DC/DCコンバータ12E−1〜12E−Nを並列に接続しているので、大容量化できる。
第1乃至第Nの電流共振型DC/DCコンバータ12E−1〜12E−N中の第1乃至第Nの通電スイッチSW1〜SWNを、位相をずらして駆動しているので、出力電圧Voutのリップルを小さくすることができる。
図10を参照して、本発明の第3の実施の形態に係る電流共振型マルチフェーズDC/DCコンバータ10Dについて説明する。図示の電流共振型マルチフェーズDC/DCコンバータ10Dは、第1乃至第Nの共振用キャパシタCr1〜CrNの接続の仕方が後述するように図7に示したものと相違する点を除いて、図7に図示した電流共振型マルチフェーズDC/DCコンバータ10Bと同様の構成を有する。従って、第1乃至第Nの電流共振型DC/DCコンバータにそれぞれ12F−1〜12F−Nの参照符号を付してある。図7に示されたものと同一の機能を有するものには同一の参照符号を付し、説明の簡略化のためにそれらの説明は省略する。尚、図10では制御回路20を省略してある。
第1の電流共振型DC/DCコンバータ12F−1において、第1の共振用キャパシタCr1の一端は、第1のダイオードD1のカソードに接続されているが、第1の共振用キャパシタCr1の他端は、出力コンデンサCoを介して接地されている。換言すれば、第1の共振用キャパシタCr1は第1の出力インダクタLo1と並列に接続されている。第2の電流共振型DC/DCコンバータ12F−2において、第2の共振用キャパシタCr2の一端は、第2のダイオードD2のカソードに接続されているが、第2の共振用キャパシタCr2の他端は、出力コンデンサCoを介して接地されている。換言すれば、第2の共振用キャパシタCr2は第2の出力インダクタLo2と並列に接続されている。第Nの電流共振型DC/DCコンバータ12F−Nにおいて、第Nの共振用キャパシタCrNの一端は、第NのダイオードDNのカソードに接続されているが、第Nの共振用キャパシタCrNの他端は、出力コンデンサCoを介して接地されている。換言すれば、第Nの共振用キャパシタCrNは第Nの出力インダクタLoNと並列に接続されている。
一般的に、第n(1≦n≦N)の電流共振型DC/DCコンバータ12F−nにおいて、第nの共振用キャパシタCrnの一端は、第nのダイオードDnのカソードに接続されているが、第nの共振用キャパシタCrnの他端は、出力コンデンサCoを介して接地されている。換言すれば、第nの共振用キャパシタCrnは第nの出力インダクタLonと並列に接続されている。
このような構成の電流共振型マルチフェーズDC/DCコンバータ10Dでは、1個の共振用インダクタLrを第1乃至第6の電流共振型DC/DCコンバータ12F−1〜12F−Nで共用しているので、基板上に占める共振用インダクタLrの実装面積を大幅に削減することができる。また、共振用インダクタLrは1個しかないので、それを空芯コイルで構成しても、結合が起きることはない。
図6に示した従来の電流共振型マルチフェーズDC/DCコンバータ10Aでは、一般的に、第1乃至第Nの共振インダクタLr1〜LrNのインダクタンス値のばらつきが大きいため、第1乃至第Nの電流共振型DC/DCコンバータ12A−1〜12A−Nの共振周波数が大きくばらつくという問題がある。これに対して、図10に図示した電流共振型マルチフェーズDC/DCコンバータ10Dでは、1個の共振用インダクタLrを共用しているので、第1乃至第Nの電流共振型DC/DCコンバータ12F−1〜12F−N間での共振周波数のばらつきは小さい。
さらに、第1乃至第Nの電流共振型DC/DCコンバータ12F−1〜12F−Nを並列に接続しているので、大容量化できる。第1乃至第Nの電流共振型DC/DCコンバータ12F−1〜12F−N中の第1乃至第Nの通電スイッチSW1〜SWNを、位相をずらして駆動しているので、出力電圧Voutのリップルを小さくすることができる。
図11を参照して、本発明の第4の実施の形態に係る電流共振型マルチフェーズDC/DCコンバータ10Eについて説明する。
図示の電流共振型マルチフェーズDC/DCコンバータ10Eは、第1乃至第Nの電流共振型DC/DCコンバータ12G−1、12G−2、…、12G−Nと、これら第1乃至第Nの電流共振型DC/DCコンバータ12G−1〜12G−Nで共用される1つの共振用インダクタLrとから構成されている。入力電源11には入力コンデンサCiが並列に接続されている。負荷13には出力コンデンサCoが並列に接続されている。電流共振型マルチ出力DC/DCコンバータ10Eは昇圧形である。すなわち、出力電圧Voutは入力電圧Vinより高い。尚、図11では制御回路20を省略してある。
入力電源11の陽極は、第1乃至第Nの電流共振型DC/DCコンバータ12G−1〜12G−Nの入力端子に接続されている。
第1の電流共振型DC/DCコンバータ12G−1は、第1の入力インダクタLi1と、第1の通電スイッチSW1と、第1の共振用キャパシタCr1と、第1のダイオードD1とから構成されている。同様に、第2の電流共振型DC/DCコンバータ12G−2は、第2の入力インダクタLi2と、第2の通電スイッチSW2と、第2の共振用キャパシタCr2と、第2のダイオードD2とから構成されている。第Nの電流共振型DC/DCコンバータ12G−Nは、第Nの入力インダクタLiNと、第Nの通電スイッチSWNと、第Nの共振用キャパシタCrNと、第NのダイオードDNととから構成されている。第1乃至第Nの電流共振型DC/DCコンバータ12G−1〜12G−Nは、それぞれ、第1乃至第Nのスイッチングされた電流を出力コンデンサCoへ送出して、ここで、出力電圧Voutを生成する。この出力電圧Voutは負荷13へ供給される。
一般的に、第n(1≦n≦N)の電流共振型DC/DCコンバータ12G−nは、第nの入力インダクタLinと、第nの通電スイッチSWnと、第nの共振用キャパシタCrnと、第nのダイオードDnとから構成されている。第nの入力インダクタLinの一端は、入力電源11の陽極に接続され、第nの入力インダクタLinの他端は、第nの共振用キャパシタCrnを介して接地されている。また、第nの入力インダクタLinの他端は、第nの通電スイッチSWnの一端に接続されている。第nの通電スイッチSWnの他端は、共振用インダクタLrを介して接地されている。更に、第nの入力インダクタLinの他端は、第nのダイオードDnのアノードに接続されている。第nのダイオードDnのカソードは出力コンデンサCoを介して接地されている。出力コンデンサCoの両端には出力電圧Voutが現れる。
共振用インダクタLrと第nの共振用キャパシタCrnとによって、第nの電流共振型DC/DCコンバータ12G−nにおける第nの共振回路が構成される。
このような構成の電流共振型マルチフェーズDC/DCコンバータ10Eでも、1個の共振用インダクタLrを第1乃至第Nの電流共振型DC/DCコンバータ12G−1〜12G−Nで共用しているので、基板上に占める共振用インダクタLrの実装面積を大幅に削減することができる。また、共振用インダクタLrは1個しかないので、それを空芯コイルで構成しても、結合が起きることはない。
図6に示した従来の電流共振型マルチフェーズDC/DCコンバータ10Aでは、一般的に、第1乃至第Nの共振インダクタLr1〜LrNのインダクタンス値のばらつきが大きいため、第1乃至第Nの電流共振型DC/DCコンバータ12A−1〜12A−Nの共振周波数が大きくばらつくという問題がある。これに対して、図11に図示した電流共振型マルチフェーズDC/DCコンバータ10Eでは、1個の共振用インダクタLrを共用しているので、第1乃至第Nの電流共振型DC/DCコンバータ12G−1〜12G−N間での共振周波数のばらつきは小さい。
さらに、第1乃至第Nの電流共振型DC/DCコンバータ12G−1〜12G−Nを並列に接続しているので、大容量化できる。第1乃至第Nの電流共振型DC/DCコンバータ12G−1〜12G−N中の第1乃至第Nの通電スイッチSW1〜SWNを、位相をずらして駆動しているので、出力電圧Voutのリップルを小さくすることができる。
図12を参照して、本発明の第5の実施の形態に係る電流共振型マルチフェーズDC/DCコンバータ10Fについて説明する。図示の電流共振型マルチフェーズDC/DCコンバータ10Fは、第1乃至第Nの共振用キャパシタCr1〜CrNの接続の仕方が後述するように図11に示したものと相違する点を除いて、図11に図示した電流共振型マルチフェーズDC/DCコンバータ10Eと同様の構成を有する。従って、第1乃至第Nの電流共振型DC/DCコンバータにそれぞれ12H−1〜12H−Nの参照符号を付してある。図11に示されたものと同一の機能を有するものには同一の参照符号を付し、説明の簡略化のためにそれらの説明は省略する。尚、図12では制御回路20を省略してある。
第1の電流共振型DC/DCコンバータ12H−1において、第1の共振用キャパシタCr1の一端は、第1のダイオードD1のアノードに接続されているが、第1の共振用キャパシタCr1の他端は、入力電源11の陽極に接続されている。換言すれば、第1の共振用キャパシタCr1は第1の入力インダクタLi1と並列に接続されている。同様に、第2の電流共振型DC/DCコンバータ12H−2において、第2の共振用キャパシタCr2の一端は、第2のダイオードD2のアノードに接続されているが、第2の共振用キャパシタCr2の他端は、入力電源11の陽極に接続されている。換言すれば、第2の共振用キャパシタCr2は第2の入力インダクタLi2と並列に接続されている。第Nの電流共振型DC/DCコンバータ12H−Nにおいて、第Nの共振用キャパシタCrNの一端は、第NのダイオードDNのアノードに接続されているが、第Nの共振用キャパシタCrNの他端は、入力電源11の陽極に接続されている。換言すれば、第Nの共振用キャパシタCrNは第Nの入力インダクタLiNと並列に接続されている。
一般的に、第n(1≦n≦N)の電流共振型DC/DCコンバータ12H−nにおいて、第nの共振用キャパシタCrnの一端は、第nのダイオードDnのアノードに接続されているが、第nの共振用キャパシタCrnの他端は、入力電源11の陽極に接続されている。換言すれば、第nの共振用キャパシタCrnは第nの入力インダクタLinと並列に接続されている。
このような構成の電流共振型マルチフェーズDC/DCコンバータ10Fでは、1個の共振用インダクタLrを第1乃至第Nの電流共振型DC/DCコンバータ12H−1〜12H−Nで共用しているので、基板上に占める共振用インダクタLrの実装面積を大幅に削減することができる。また、共振用インダクタLrは1個しかないので、それを空芯コイルで構成しても、結合が起きることはない。
図6に示した従来の電流共振型マルチフェーズDC/DCコンバータ10Aでは、一般的に、第1乃至第Nの共振インダクタLr1〜LrNのインダクタンス値のばらつきが大きいため、第1乃至第Nの電流共振型DC/DCコンバータ12A−1〜12A−Nの共振周波数が大きくばらつくという問題がある。これに対して、図12に図示した電流共振型マルチフェーズDC/DCコンバータ10Fでは、1個の共振用インダクタLrを共用しているので、第1乃至第Nの電流共振型DC/DCコンバータ12H−1〜12H−N間での共振周波数のばらつきは小さい。
さらに、第1乃至第Nの電流共振型DC/DCコンバータ12H−1〜12H−Nを並列に接続しているので、大容量化できる。第1乃至第Nの電流共振型DC/DCコンバータ12H−1〜12H−N中の第1乃至第Nの通電スイッチSW1〜SWNを、位相をずらして駆動しているので、出力電圧Voutのリップルを小さくすることができる。
図13を参照して、本発明の第6の実施の形態に係る電流共振型マルチフェーズDC/DCコンバータ10Gについて説明する。図示の電流共振型マルチフェーズDC/DCコンバータ10Gは、第1乃至第Nの共振用キャパシタCr1〜CrNの接続の仕方が後述するように図11に示したものと相違する点を除いて、図11に図示した電流共振型マルチフェーズDC/DCコンバータ10Eと同様の構成を有する。従って、第1乃至第Nの電流共振型DC/DCコンバータにそれぞれ12I−1〜12I−Nの参照符号を付してある。図11に示されたものと同一の機能を有するものには同一の参照符号を付し、説明の簡略化のためにそれらの説明は省略する。尚、図13では制御回路20を省略してある。
第1の電流共振型DC/DCコンバータ12I−1において、第1の共振用キャパシタCr1の一端は、第1のダイオードD1のアノードに接続されているが、第1の共振用キャパシタCr1の他端は、出力コンデンサCoを介して接地されている。換言すれば、第1の共振用キャパシタCr1は第1のダイオードD1と並列に接続されている。第2の電流共振型DC/DCコンバータ12I−2において、第2の共振用キャパシタCr2の一端は、第2のダイオードD2のアノードに接続されているが、第2の共振用キャパシタCr2の他端は、出力コンデンサCoを介して接地されている。換言すれば、第2の共振用キャパシタCr2は第2のダイオードD2と並列に接続されている。第Nの電流共振型DC/DCコンバータ12I−Nにおいて、第Nの共振用キャパシタCrNの一端は、第NのダイオードDNのアノードに接続されているが、第Nの共振用キャパシタCrNの他端は、出力コンデンサCoを介して接地されている。換言すれば、第Nの共振用キャパシタCrNは第NのダイオードDNと並列に接続されている。
一般的に、第n(1≦n≦N)の電流共振型DC/DCコンバータ12I−nにおいて、第nの共振用キャパシタCrnの一端は、第nのダイオードDnのアノードに接続されているが、第nの共振用キャパシタCrnの他端は、出力コンデンサCoを介して接地されている。換言すれば、第nの共振用キャパシタCrnは第nのダイオードDnと並列に接続されている。
このような構成の電流共振型マルチフェーズDC/DCコンバータ10Gでは、1個の共振用インダクタLrを第1乃至第6の電流共振型DC/DCコンバータ12I−1〜12I−Nで共用しているので、基板上に占める共振用インダクタLrの実装面積を大幅に削減することができる。また、共振用インダクタLrは1個しかないので、それを空芯コイルで構成しても、結合が起きることはない。
図6に示した従来の電流共振型マルチフェーズDC/DCコンバータ10Aでは、一般的に、第1乃至第Nの共振インダクタLr1〜LrNのインダクタンス値のばらつきが大きいため、第1乃至第Nの電流共振型DC/DCコンバータ12A−1〜12A−Nの共振周波数が大きくばらつくという問題がある。これに対して、図13に図示した電流共振型マルチフェーズDC/DCコンバータ10Gでは、1個の共振用インダクタLrを共用しているので、第1乃至第Nの電流共振型DC/DCコンバータ12I−1〜12I−N間での共振周波数のばらつきは小さい。
さらに、第1乃至第Nの電流共振型DC/DCコンバータ12I−1〜12I−Nを並列に接続しているので、大容量化できる。第1乃至第Nの電流共振型DC/DCコンバータ12I−1〜12I−N中の第1乃至第Nの通電スイッチSW1〜SWNを、位相をずらして駆動しているので、出力電圧Voutのリップルを小さくすることができる。
図14を参照して、本発明の第7の実施の形態に係る電流共振型マルチフェーズDC/DCコンバータ10Hについて説明する。
図示の電流共振型マルチフェーズDC/DCコンバータ10Hは、第1乃至第Nの電流共振型DC/DCコンバータ12J−1、12J−2、…、12J−Nと、これら第1乃至第Nの電流共振型DC/DCコンバータ12J−1〜12J−Nで共用される1つの共振用インダクタLrとから構成されている。入力電源11には入力コンデンサCiが並列に接続されている。負荷13には出力コンデンサCoが並列に接続されている。電流共振型マルチ出力DC/DCコンバータ10Hは極性反転形である。すなわち、出力電圧Voutは、入力電圧Vinの極性を反転した負電圧である。尚、図14では制御回路20が省略してある。
共振用インダクタLrの一端は、入力電源11の陽極に接続され、共振用インダクタLrの他端は、第1乃至第Nの電流共振型DC/DCコンバータ12J−1〜12J−Nの入力端子に接続されている。
第1の電流共振型DC/DCコンバータ12J−1は、第1の通電スイッチSW1と、第1の共振用キャパシタCr1と、第1のインダクタL1と、第1のダイオードD1とから構成されている。同様に、第2の電流共振型DC/DCコンバータ12J−2は、第2の通電スイッチSW2と、第1の共振用キャパシタCr2と、第2のインダクタL2と、第2のダイオードD2とから構成されている。第Nの電流共振型DC/DCコンバータ12J−Nは、第Nの通電スイッチSWNと、第Nの共振用キャパシタCrNと、第NのインダクタLNと、第NのダイオードDNとから構成されている。第1乃至第Nの電流共振型DC/DCコンバータ12J−1〜12J−Nからそれぞれ生成された第1乃至第Nのスイッチングされた電流は出力コンデンサCoで合成され、ここで、出力電圧Voutを生成する。この出力電圧Voutは負荷13へ供給される。
一般的に、第n(1≦n≦N)の電流共振型DC/DCコンバータ12J−nは、第nの通電スイッチSWnと、第nの共振用キャパシタCrnと、第nのインダクタLnと、第nのダイオードDnとから構成されている。第nの通電スイッチSWnの一端は、共振用インダクタLrの他端に接続され、第nの通電スイッチSWnの他端は、第nの共振用キャパシタCrnを介して接地されている。第nの共振用キャパシタCrnと並列に第nのインダクタLnが接続されている。また、第nの通電スイッチSWnの他端は、第nのダイオードDnのカソードに接続されている。第nのダイオードDnのアノードは、出力コンデンサCoを介して接地されている。出力コンデンサCoの両端には出力電圧Voutが現れる。
共振用インダクタLrと第nの共振用キャパシタCrnとによって、第nの電流共振型DC/DCコンバータ12J−nにおける第nの共振回路が構成される。
このような構成の電流共振型マルチフェーズDC/DCコンバータ10Hでは、1個の共振用インダクタLrを第1乃至第6の電流共振型DC/DCコンバータ12J−1〜12J−Nで共用しているので、基板上に占める共振用インダクタLrの実装面積を大幅に削減することができる。また、共振用インダクタLrは1個しかないので、それを空芯コイルで構成しても、結合が起きることはない。
図6に示した従来の電流共振型マルチフェーズDC/DCコンバータ10Aでは、一般的に、第1乃至第Nの共振インダクタLr1〜LrNのインダクタンス値のばらつきが大きいため、第1乃至第Nの電流共振型DC/DCコンバータ12A−1〜12A−Nの共振周波数が大きくばらつくという問題がある。これに対して、図14に図示した電流共振型マルチフェーズDC/DCコンバータ10Hでは、1個の共振用インダクタLrを共用しているので、第1乃至第Nの電流共振型DC/DCコンバータ12J−1〜12J−N間での共振周波数のばらつきは小さい。
さらに、第1乃至第Nの電流共振型DC/DCコンバータ12J−1〜12J−Nを並列に接続しているので、大容量化できる。第1乃至第Nの電流共振型DC/DCコンバータ12J−1〜12J−N中の第1乃至第Nの通電スイッチSW1〜SWNを、位相をずらして駆動しているので、出力電圧Voutのリップルを小さくすることができる。
図15を参照して、本発明の第8の実施の形態に係る電流共振型マルチフェーズDC/DCコンバータ10Iについて説明する。図示の電流共振型マルチフェーズDC/DCコンバータ10I、第1乃至第Nの共振用キャパシタCr1〜CrNの接続の仕方が後述するように図14に示したものと相違する点を除いて、図14に図示した電流共振型マルチフェーズDC/DCコンバータ10Hと同様の構成を有する。従って、第1乃至第Nの電流共振型DC/DCコンバータにそれぞれ12K−1〜12K−Nの参照符号を付してある。図14に示されたものと同一の機能を有するものには同一の参照符号を付し、説明の簡略化のためにそれらの説明は省略する。尚、図15では制御回路20を省略してある。
第1の電流共振型DC/DCコンバータ12K−1において、第1の共振用キャパシタCr1の一端は、第1のダイオードD1のカソードに接続されているが、第1の共振用キャパシタCr1の他端は、入力電源11の陽極に接続されている。換言すれば、第1の共振用キャパシタCr1の他端は、入力コンデンサCiと共振用インダクタLrとの接続点に接続されている。同様に、第2の電流共振型DC/DCコンバータ12K−2において、第2の共振用キャパシタCr2の一端は、第2のダイオードD2のカソードに接続されているが、第2の共振用キャパシタCr2の他端は、入力電源11の陽極に接続されている。換言すれば、第2の共振用キャパシタCr2の他端は、入力コンデンサCiと共振用インダクタLrとの接続点に接続されている。第Nの電流共振型DC/DCコンバータ12K−Nにおいて、第Nの共振用キャパシタCrNの一端は、第NのダイオードDNのカソードに接続されているが、第Nの共振用キャパシタCrNの他端は、入力電源11の陽極に接続されている。換言すれば、第Nの共振用キャパシタCrNの他端は、入力コンデンサCiと共振用インダクタLrとの接続点に接続されている。
一般的に、第n(1≦n≦N)の電流共振型DC/DCコンバータ12K−nにおいて、第nの共振用キャパシタCrnの一端は、第nのダイオードDnのカソードに接続されているが、第nの共振用キャパシタCrnの他端は、入力電源11の陽極に接続されている。換言すれば、第nの共振用キャパシタCrnの他端は、入力コンデンサCiと共振用インダクタLrとの接続点に接続されている。
このような構成の電流共振型マルチフェーズDC/DCコンバータ10Iでは、1個の共振用インダクタLrを第1乃至第Nの電流共振型DC/DCコンバータ12K−1〜12K−Nで共用しているので、基板上に占める共振用インダクタLrの実装面積を大幅に削減することができる。また、共振用インダクタLrは1個しかないので、それを空芯コイルで構成しても、結合が起きることはない。
図6に示した従来の電流共振型マルチフェーズDC/DCコンバータ10Aでは、一般的に、第1乃至第Nの共振インダクタLr1〜LrNのインダクタンス値のばらつきが大きいため、第1乃至第Nの電流共振型DC/DCコンバータ12A−1〜12A−Nの共振周波数が大きくばらつくという問題がある。これに対して、図15に図示した電流共振型マルチフェーズDC/DCコンバータ10Iでは、1個の共振用インダクタLrを共用しているので、第1乃至第Nの電流共振型DC/DCコンバータ12K−1〜12K−N間での共振周波数のばらつきは小さい。
さらに、第1乃至第Nの電流共振型DC/DCコンバータ12K−1〜12K−Nを並列に接続しているので、大容量化できる。第1乃至第Nの電流共振型DC/DCコンバータ12K−1〜12K−N中の第1乃至第Nの通電スイッチSW1〜SWNを、位相をずらして駆動しているので、出力電圧Voutのリップルを小さくすることができる。
図16を参照して、本発明の第9の実施の形態に係る電流共振型マルチフェーズDC/DCコンバータ10Jについて説明する。図示の電流共振型マルチフェーズDC/DCコンバータ10Jは、第1乃至第Nの共振用キャパシタCr1〜CrNの接続の仕方が後述するように図14に示したものと相違する点を除いて、図14に図示した電流共振型マルチフェーズDC/DCコンバータ10Hと同様の構成を有する。従って、第1乃至第Nの電流共振型DC/DCコンバータにそれぞれ12L−1〜12L−Nの参照符号を付してある。図14に示されたものと同一の機能を有するものには同一の参照符号を付し、説明の簡略化のためにそれらの説明は省略する。尚、図16では制御回路20を省略してある。
第1の電流共振型DC/DCコンバータ12L−1において、第1の共振用キャパシタCr1の一端は、第1のダイオードD1のカソードに接続されているが、第1の共振用キャパシタCr1の他端は、出力コンデンサCoを介して接地されている。換言すれば、第1の共振用キャパシタCr1は第1のダイオードD1と並列に接続されている。第2の電流共振型DC/DCコンバータ12L−2において、第2の共振用キャパシタCr2の一端は、第2のダイオードD2のカソードに接続されているが、第2の共振用キャパシタCr2の他端は、出力コンデンサCoを介して接地されている。換言すれば、第2の共振用キャパシタCr2は第2のダイオードD2と並列に接続されている。第Nの電流共振型DC/DCコンバータ12L−Nにおいて、第Nの共振用キャパシタCrNの一端は、第NのダイオードDNのカソードに接続されているが、第Nの共振用キャパシタCrNの他端は、出力コンデンサCoを介して接地されている。換言すれば、第Nの共振用キャパシタCrNは第NのダイオードDNと並列に接続されている。
一般的に、第n(1≦n≦N)の電流共振型DC/DCコンバータ12L−nにおいて、第nの共振用キャパシタCrnの一端は、第nのダイオードDnのカソードに接続されているが、第nの共振用キャパシタCrnの他端は、出力コンデンサCoを介して接地されている。換言すれば、第nの共振用キャパシタCrnは第nのダイオードDnと並列に接続されている。
このような構成の電流共振型マルチフェーズDC/DCコンバータ10Jでは、1個の共振用インダクタLrを第1乃至第Nの電流共振型DC/DCコンバータ12L−1〜12L−Nで共用しているので、基板上に占める共振用インダクタLrの実装面積を大幅に削減することができる。また、共振用インダクタLrは1個しかないので、それを空芯コイルで構成しても、結合が起きることはない。
図6に示した従来の電流共振型マルチフェーズDC/DCコンバータ10Aでは、一般的に、第1乃至第Nの共振インダクタLr1〜LrNのインダクタンス値のばらつきが大きいため、第1乃至第Nの電流共振型DC/DCコンバータ12A−1〜12A−Nの共振周波数が大きくばらつくという問題がある。これに対して、図16に図示した電流共振型マルチフェーズDC/DCコンバータ10Gでは、1個の共振用インダクタLrを共用しているので、第1乃至第Nの電流共振型DC/DCコンバータ12L−1〜12L−N間での共振周波数のばらつきは小さい。
さらに、第1乃至第Nの電流共振型DC/DCコンバータ12L−1〜12L−Nを並列に接続しているので、大容量化できる。第1乃至第Nの電流共振型DC/DCコンバータ12L−1〜12L−N中の第1乃至第Nの通電スイッチSW1〜SWNを、位相をずらして駆動しているので、出力電圧Voutのリップルを小さくすることができる。
上述した実施の形態に係る電流共振形マルチフェーズDC/DCコンバータ10B〜10Jはいすれも全波形共振を行うが、本発明は半波形共振を行う電流共振形マルチフェーズDC/DCコンバータにも適用可能である。半波形共振を行なわせる場合には、上述した電流共振形マルチフェーズDC/DCコンバータにおいて、共振用インダクタLrと直列に逆流防止用ダイオードを挿入すれば良い。勿論、この逆流防止用ダイオードの代わりにスイッチを挿入しても良い。
図17を参照して、本発明の第10の実施の形態に係る電流共振型マルチフェーズDC/DCコンバータ10Kについて説明する。図示の電流共振型マルチフェーズDC/DCコンバータ10Kは、半波形共振を行うものであって、降圧形である。すなわち、出力電圧Voutは入力電圧Vinより低い。図示の電流共振型マルチフェーズDC/DCコンバータ10Kは、逆流防止用ダイオードDが共振用インダクタLrに直列に挿入されている点を除いて、図7に図示した電流共振型マルチフェーズDC/DCコンバータ10Bと同様の構成を有する。従って、図7に示したものと同様の機能を有するものには同一の参照符号を付して、説明の簡略化のためにそれらの説明については省略する。
逆流防止用ダイオードDは共振用インダクタLrと入力コンデンサCiとの間に挿入されている。詳述すると、逆流防止用ダイオードDのアノードは入力コンデンサCiの一端に接続され、逆流防止用ダイオードDのカソードは共振用インダクタLrの一端に接続されている。
このような構成の電流共振型マルチフェーズDC/DCコンバータ10Kでは、1個の共振用インダクタLrを第1乃至第Nの電流共振型DC/DCコンバータ12D−1〜12D−Nで共用しているので、基板上に占める共振用インダクタLrの実装面積を大幅に削減することができる。また、共振用インダクタLrは1個しかないので、それを空芯コイルで構成しても、結合が起きることはない。
図6に示した従来の電流共振型マルチフェーズDC/DCコンバータ10Aでは、一般的に、第1乃至第Nの共振インダクタLr1〜LrNのインダクタンス値のばらつきが大きいため、第1乃至第Nの電流共振型DC/DCコンバータ12A−1〜12A−Nの共振周波数が大きくばらつくという問題がある。これに対して、図17に図示した電流共振型マルチフェーズDC/DCコンバータ10Kでは、1個の共振用インダクタLrを共用しているので、第1乃至第Nの電流共振型DC/DCコンバータ12D−1〜12D−N間での共振周波数のばらつきは小さい。
さらに、第1乃至第Nの電流共振型DC/DCコンバータ12D−1〜12D−Nを並列に接続しているので、大容量化できる。第1乃至第Nの電流共振型DC/DCコンバータ12D−1〜12D−N中の第1乃至第Nの通電スイッチSW1〜SWNを、位相をずらして駆動しているので、出力電圧Voutのリップルを小さくすることができる。
尚、図17に図示した電流共振型マルチフェーズDC/DCコンバータ10Kは、半波形を図7に図示した全波形の電流共振型マルチフェーズDC/DCコンバータ10Bに適用した例であるが、上述した他の全ての全波形の電流共振型マルチフェーズDC/DCコンバータ10C〜10Jにも同様に適用可能であるのは勿論である。
図18を参照して、本発明の第11の実施の形態に係る電流共振型マルチフェーズDC/DCコンバータ10Lについて説明する。
図示の電流共振型マルチフェーズDC/DCコンバータ10Lは、後述するように、各電流共振型DC/DCコンバータの構成要素であるダイオードの代わりに短絡スイッチを用いている点を除いて、図7に図示した電流共振型マルチフェーズDC/DCコンバータ10Bと同様の構成を有する。
電流共振型マルチフェーズDC/DCコンバータ10Lは、第1乃至第Nの電流共振型DC/DCコンバータ12M−1、12M−2、…、12M−Nと、これら第1乃至第Nの電流共振型DC/DCコンバータ12M−1〜12M−Nで共用される1つの共振用インダクタLrとから構成されている。入力電源11には入力コンデンサCiが並列に接続されている。負荷13には出力コンデンサCoが並列に接続されている。図示の電流共振型マルチフェーズDC/DCコンバータ10Lは降圧形である。すなわち、出力電圧Voutは入力電圧Vinより低い。また、図示の電流共振型マルチフェーズDC/DCコンバータ10Lは同期整流形である。
共振用インダクタLrの一端は、入力電源11の陽極に接続され、共振用インダクタLrの他端は、第1乃至第Nの電流共振型DC/DCコンバータ12L−1〜12L−Nの入力端子に接続されている。
第1の電流共振型DC/DCコンバータ12M−1は、第1の通電スイッチSW11と、第1の共振用キャパシタCr1と、第1の短絡スイッチSW12と、第1の出力インダクタLo1とから構成されている。同様に、第2の電流共振型DC/DCコンバータ12M−2は、第2の通電スイッチSW21と、第1の共振用キャパシタCr2と、第2の短絡スイッチSW22と、第2の出力インダクタLo2とから構成されている。第Nの電流共振型DC/DCコンバータ12M−Nは、第Nの通電スイッチSWN1と、第Nの共振用キャパシタCrNと、第Nの短絡スイッチSWN2と、第Nの出力インダクタLoNとから構成されている。第1乃至第Nの電流共振型DC/DCコンバータ12M−1〜12M−Nからそれぞれ出力された第1乃至第Nのスイッチングされた電流は、出力コンデンサCoで合成され、ここで、出力電圧Voutが生成される。この出力電圧Voutは負荷13へ供給される。
一般的に、第n(1≦n≦N)の電流共振型DC/DCコンバータ12M−nは、第nの通電スイッチSWn1と、第nの共振用キャパシタCrnと、第nの短絡スイッチSWn2と、第nの出力インダクタLonとから構成されている。第nの通電スイッチSWn1の一端は、共振用インダクタLrの他端に接続され、第nの通電スイッチSWn1の他端は、第nの共振用キャパシタCrnを介して接地されている。第nの共振用キャパシタCrnと並列に第nの短絡スイッチSWn2が接続されている。第nの出力インダクタLonの一端は、第nの短絡スイッチSWn2を介して接地され、第nの出力インダクタLonの他端は、出力コンデンサCoを介して接地されている。出力コンデンサCoの両端には出力電圧Voutが現れる。
共振用インダクタLrと第nの共振用キャパシタCrnとによって、第nの電流共振型DC/DCコンバータ12M−nにおける第nの共振回路が構成される。
第1乃至第Nの通電スイッチSW11、SW21、…、SWN1のオン/オフおよび第1乃至第Nの短絡スイッチSW12、SW22、…、SWN2のオン/オフは、それぞれ、制御回路30から供給される第1乃至第Nの通電制御信号φ11、φ21、…、φN1および第1乃至第Nの短絡制御信号φ12、φ22、…、φN2によって制御される。制御回路30は出力電圧Voutを受ける。また、制御回路30は、共振用インダクタLrを流れる電流ILrを検出する電流検出器(図示せず)から電流検出信号を受ける。さらに、制御回路30は、第1乃至第Nの共振用キャパシタCr1〜CrNの両端電圧を検出する第1乃至第Nの電圧検出器(図示せず)から第1乃至第Nの電圧検出信号を受ける。第1乃至第Nの通電制御信号φ11〜φN1および第1乃至第Nの短絡制御信号φ12〜φN2は、同一のスイッチング周波数fSWを持つが、互いに位相がずれている。
制御回路30は、第k(1≦k≦N)の電流共振型DC/DCコンバータ12M−kの第kの共振回路(共振用インダクタLrと第kの共振用キャパシタCrk)における共振期間が終わった後の共振用インダクタLrに電流ILrを流す必要の無い期間中に、次に駆動すべき第(k+1)(但し、kがNに等しいときは1)の電流共振型DC/DCコンバータ12M−(k+1)の第(k+1)の通電スイッチSW(k+1)をオンして、共振用インダクタLrを第(k+1)の電流共振型DC/DCコンバータ12M−(k+1)の第(k+1)の共振回路における第(k+1)の共振用インダクタとして用いる。
また、本実施の形態では、制御回路30は、図4に図示されているように、第nの共振用キャパシタCrnの両端電圧VCrnが0Vとなるタイミングで、第nの短絡スイッチSWn2をオンするように第nの短絡制御信号φn2を出力する。
このような構成の電流共振型マルチ出力DC/DCコンバータ10Lでは、1個の共振用インダクタLrを第1乃至第Nの電流共振型DC/DCコンバータ12M−1〜12M−Nで共用しているので、基板上に占める共振用インダクタLrの実装面積を大幅に削減することができる。また、共振用インダクタLrは1個しかないので、それを空芯コイルで構成しても、結合が起きることはない。
図6に示した従来の電流共振型マルチフェーズDC/DCコンバータ10Aでは、一般的に、第1乃至第Nの共振インダクタLr1〜LrNのインダクタンス値のばらつきが大きいため、第1乃至第Nの電流共振型DC/DCコンバータ12A−1〜12A−Nの共振周波数が大きくばらつくという問題がある。これに対して、図18に図示した電流共振型マルチフェーズDC/DCコンバータ10Lでは、1個の共振用インダクタLrを共用しているので、第1乃至第Nの電流共振型DC/DCコンバータ12M−1〜12M−N間での共振周波数のばらつきは小さい。
さらに、第1乃至第Nの電流共振型DC/DCコンバータ12M−1〜12M−Nを並列に接続しているので、大容量化できる。第1乃至第Nの電流共振型DC/DCコンバータ12M−1〜12M−N中の第1乃至第Nの通電スイッチSW11〜SWN1を、位相をずらして駆動しているので、出力電圧Voutのリップルを小さくすることができる。
図19に図18に図示した電流共振型マルチ出力DC/DCコンバータ10Lの具体例を示す。第1乃至第Nの通電スイッチSW11〜SWN1および第1乃至第Nの短絡スイッチSW12〜SWN2の各々は、NチャネルMOSFETで構成されている。尚、第1乃至第Nの通電スイッチSW11〜SWN1には、それぞれ、第1乃至第Nの通電ボディダイオードBD11、BD21、…、BDN1が並列に接続されている。第1乃至第Nの短絡スイッチSW12〜SWN2には、それぞれ、第1乃至第Nの短絡ボディダイオードBD12、BD22、…、BDN2が並列に接続されている。
また、デットタイム中のロスを低減するために、第1乃至第Nの短絡スイッチSW12〜SWN2と並列にそれぞれショットキバリアダイオードを付加しても良い。
図19ではスイッチにMOSFETを使用しているが、スイッチとしてバイポーラトランジスタや接合形FETなどを使用しても良いのは勿論である。
以上、本発明について好ましい実施の形態によって説明してきたが、本発明は上述した実施の形態に限定しないのは勿論である。