JP4873144B2 - Electronic device manufacturing method and semiconductor device - Google Patents
Electronic device manufacturing method and semiconductor device Download PDFInfo
- Publication number
- JP4873144B2 JP4873144B2 JP2006281357A JP2006281357A JP4873144B2 JP 4873144 B2 JP4873144 B2 JP 4873144B2 JP 2006281357 A JP2006281357 A JP 2006281357A JP 2006281357 A JP2006281357 A JP 2006281357A JP 4873144 B2 JP4873144 B2 JP 4873144B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electronic device
- manufacturing
- wiring
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Wire Bonding (AREA)
Abstract
Description
本発明は、電子デバイスの製造方法、及び、半導体装置に関する。 The present invention relates to an electronic device manufacturing method and a semiconductor device.
電子デバイスを小型化するためには、半導体装置の外形は小さい方が好ましい。しかし、半導体装置の役割が多様化するにつれ、半導体チップに形成される集積回路の高集積化が進み、これに伴って、半導体チップのピン数の増加が進んでいる。すなわち、現在では、半導体装置の小型化と、集積回路の高集積化及び電極の増加という要求を同時に満たすことが可能な半導体装置の開発が進んでいる。 In order to reduce the size of the electronic device, the outer shape of the semiconductor device is preferably small. However, as the roles of semiconductor devices have diversified, the integration of integrated circuits formed on semiconductor chips has progressed, and accordingly, the number of pins of semiconductor chips has increased. That is, at present, development of a semiconductor device capable of simultaneously satisfying the demands of miniaturization of a semiconductor device, high integration of an integrated circuit, and an increase in electrodes is in progress.
この要求に応えることができる半導体装置として、半導体チップ上に配線が形成されたタイプの半導体装置が注目を集めている。このタイプの半導体装置では、半導体装置の外形を半導体チップの外形とほぼ同じにすることができるため、半導体装置の小型化が可能である。
半導体装置が小型化すれば、これを配線基板等に実装することが困難になる。しかし、電子デバイスの信頼性を確保するためには、実装後においても、半導体装置の信頼性を維持することが重要である。 If the semiconductor device is downsized, it becomes difficult to mount it on a wiring board or the like. However, in order to ensure the reliability of the electronic device, it is important to maintain the reliability of the semiconductor device even after mounting.
本発明の目的は、信頼性の高い電子デバイスを効率よく製造する方法、及び、信頼性の高い電子デバイスを効率よく製造することが可能な半導体装置を提供することにある。 An object of the present invention is to provide a method for efficiently manufacturing a highly reliable electronic device and a semiconductor device capable of efficiently manufacturing a highly reliable electronic device.
(1)本発明に係る電子デバイスの製造方法は、
電極が形成された半導体チップと、前記半導体チップにおける前記電極が形成された面に形成された、仮想の直線に沿って配列された複数の第1の部分と、隣り合う二つの前記第1の部分の間に配置された、前記第1の部分よりも高さが低い第2の部分とを含む樹脂突起と、前記第1の部分上に配置された電気的接続部を有する、前記電極と電気的に接続された配線と、を有する半導体装置を用意する工程と、
ベース基板と、前記ベース基板に形成された配線パターンとを有する配線基板を用意する工程と、
前記半導体装置を前記配線基板に搭載して、前記電気的接続部と前記配線パターンとを接触させて電気的に接続する工程と、
を含み、
前記半導体装置を前記配線基板に搭載する工程では、
前記電気的接続部と前記配線パターンとを接触させた後に、前記第2の部分を前記配線基板に接触させる。
(1) An electronic device manufacturing method according to the present invention includes:
A semiconductor chip on which an electrode is formed; a plurality of first portions arranged along a virtual straight line formed on a surface of the semiconductor chip on which the electrode is formed; and two adjacent first first parts The electrode having a resin protrusion including a second portion disposed between the portions and having a second height lower than that of the first portion; and an electrical connection portion disposed on the first portion; A step of preparing a semiconductor device having electrically connected wiring;
Preparing a wiring board having a base board and a wiring pattern formed on the base board;
Mounting the semiconductor device on the wiring board and bringing the electrical connection portion and the wiring pattern into contact with each other to electrically connect;
Including
In the step of mounting the semiconductor device on the wiring board,
After the electrical connection portion and the wiring pattern are brought into contact with each other, the second portion is brought into contact with the wiring board.
本発明によると、半導体装置を配線基板に搭載する工程で、樹脂突起の第2の部分を配線基板に接触させる。樹脂突起の第2の部分が配線基板に接触すると、それ以上半導体装置と配線基板とを押し付けても、半導体装置(半導体チップ)と配線基板とが近接しにくくなる。すなわち、第2の部分によって、半導体装置(半導体チップ)と配線基板との間隔を規制することができる。 According to the present invention, the second portion of the resin protrusion is brought into contact with the wiring board in the step of mounting the semiconductor device on the wiring board. When the second portion of the resin protrusion comes into contact with the wiring board, the semiconductor device (semiconductor chip) and the wiring board are unlikely to approach each other even if the semiconductor device and the wiring board are pressed further. That is, the distance between the semiconductor device (semiconductor chip) and the wiring board can be regulated by the second portion.
このことから、本発明によると、半導体装置(半導体チップ)と配線基板との間隔を容易に規制することが可能で、信頼性の高い電子デバイスを容易に製造することが可能な電子デバイスの製造方法を提供することができる。 Therefore, according to the present invention, it is possible to easily regulate the distance between the semiconductor device (semiconductor chip) and the wiring board, and to manufacture a highly reliable electronic device. A method can be provided.
(2)この電子デバイスの製造方法において、
前記半導体装置の前記樹脂突起は、前記第1の部分の高さHと、前記第1の部分の底面の、前記仮想直線と直交する方向の幅Wとが、H<W/2の関係を満たす形状であってもよい。
(2) In this electronic device manufacturing method,
In the resin protrusion of the semiconductor device, the height H of the first portion and the width W of the bottom surface of the first portion in the direction perpendicular to the imaginary straight line satisfy the relationship of H <W / 2. The shape to satisfy | fill may be sufficient.
これによると、樹脂突起(第1の部分)を大きく変形させることなく、電気的接続部と配線パターンとの接触面積を大きくすることができるため、信頼性の高い電子デバイスを製造することができる。 According to this, since the contact area between the electrical connection portion and the wiring pattern can be increased without greatly deforming the resin protrusion (first portion), a highly reliable electronic device can be manufactured. .
(3)この電子デバイスの製造方法において、
H≦20μm、かつ、
W≦50μmであってもよい。
(3) In this electronic device manufacturing method,
H ≦ 20 μm and
W ≦ 50 μm may be satisfied.
(4)この電子デバイスの製造方法において、
H≧5μm、かつ、
W≧15μmであってもよい。
(4) In this electronic device manufacturing method,
H ≧ 5 μm and
W ≧ 15 μm may be satisfied.
(5)この電子デバイスの製造方法において、
前記半導体装置の前記樹脂突起は、前記第1の部分の高さHと、前記第2の部分の高さhとが、H−h≦5μmの関係を満たす形状であってもよい。
(5) In this electronic device manufacturing method,
The resin protrusion of the semiconductor device may have a shape in which a height H of the first portion and a height h of the second portion satisfy a relationship of Hh ≦ 5 μm.
(6)この電子デバイスの製造方法において、
前記第1の部分の上面は、凸曲面であってもよい。
(6) In this electronic device manufacturing method,
The upper surface of the first portion may be a convex curved surface.
なお、第1の部分の上面は、円弧の一部であってもよい。あるいは、第1の部分の上面は、楕円弧の一部であってもよい。 Note that the upper surface of the first portion may be a part of an arc. Alternatively, the upper surface of the first part may be a part of an elliptical arc.
(7)この電子デバイスの製造方法において、
前記半導体装置の前記樹脂突起は、前記第2の部分の底面の幅が、前記第1の部分の底面の幅よりも狭くてもよい。
(7) In this electronic device manufacturing method,
In the resin protrusion of the semiconductor device, the bottom surface of the second part may be narrower than the bottom surface of the first part.
(8)この電子デバイスの製造方法において、
前記半導体装置は、前記面上に形成された、前記第1の部分よりも高さが低い樹脂部をさらに有し、
前記半導体装置を前記配線基板に搭載する工程では、
前記樹脂部を前記配線基板に接触させてもよい。
(8) In this electronic device manufacturing method,
The semiconductor device further includes a resin portion formed on the surface and having a height lower than that of the first portion,
In the step of mounting the semiconductor device on the wiring board,
You may make the said resin part contact the said wiring board.
これによると、樹脂部によって半導体装置(半導体チップ)と配線基板との間隔を規制することができる。そのため、さらに信頼性の高い電子デバイスを製造することが可能になる。 According to this, the distance between the semiconductor device (semiconductor chip) and the wiring board can be regulated by the resin portion. Therefore, it becomes possible to manufacture an electronic device with higher reliability.
(9)この電子デバイスの製造方法において、
前記樹脂部は、前記第2の部分と同じ高さであってもよい。
(9) In this electronic device manufacturing method,
The resin portion may be the same height as the second portion.
(10)本発明に係る半導体装置は、
電極が形成された半導体チップと、
前記半導体チップにおける前記電極が形成された面に形成された、仮想の直線に沿って配列された複数の第1の部分と、隣り合う二つの前記第1の部分の間に配置された、前記第1の部分よりも高さが低い第2の部分とを含む樹脂突起と、
前記第1の部分上に配置された電気的接続部を有する、前記電極と電気的に接続された配線と、
を有し、
前記第1の部分の高さHと、前記第1の部分の底面の、前記仮想直線と直交する方向の幅Wとは、H<W/2の関係を満たす。
(10) A semiconductor device according to the present invention includes:
A semiconductor chip on which electrodes are formed;
A plurality of first portions arranged along an imaginary straight line formed on a surface of the semiconductor chip on which the electrodes are formed, and the two first portions arranged adjacent to each other; A resin protrusion including a second portion having a height lower than that of the first portion;
A wiring electrically connected to the electrode having an electrical connection disposed on the first portion;
Have
The height H of the first portion and the width W of the bottom surface of the first portion in the direction perpendicular to the virtual line satisfy the relationship of H <W / 2.
本発明によると、樹脂突起(第1の部分)を大きく変形させることなく、電気的接続部と配線パターンとの接触面積を大きくすることが可能な半導体装置を提供することができる。 According to the present invention, it is possible to provide a semiconductor device capable of increasing the contact area between the electrical connection portion and the wiring pattern without greatly deforming the resin protrusion (first portion).
(11)この半導体装置において、
H≦20μm、かつ、
W≦50μmであってもよい。
(11) In this semiconductor device,
H ≦ 20 μm and
W ≦ 50 μm may be satisfied.
(12)この半導体装置において、
H≧5μm、かつ、
W≧15μmであってもよい。
(12) In this semiconductor device,
H ≧ 5 μm and
W ≧ 15 μm may be satisfied.
(13)この半導体装置において、
前記第1の部分の高さHと、前記第2の部分の高さhとは、H−h≦5μmの関係を満たしていてもよい。
(13) In this semiconductor device,
The height H of the first portion and the height h of the second portion may satisfy a relationship of Hh ≦ 5 μm.
(14)この半導体装置において、
前記第1の部分の上面は、凸曲面であってもよい。
(14) In this semiconductor device,
The upper surface of the first portion may be a convex curved surface.
(15)この半導体装置において、
前記第2の部分の底面の幅は、前記第1の部分の底面の幅よりも狭くてもよい。
(15) In this semiconductor device,
The width of the bottom surface of the second portion may be narrower than the width of the bottom surface of the first portion.
(16)この半導体装置において、
前記面上に形成された、前記第1の部分よりも高さが低い樹脂部をさらに有していてもよい。
(16) In this semiconductor device,
You may further have the resin part formed on the said surface and whose height is lower than the said 1st part.
(17)この半導体装置において、
前記樹脂部は、前記第2の部分と同じ高さであってもよい。
(17) In this semiconductor device,
The resin portion may be the same height as the second portion.
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。また、本発明は、以下の内容を自由に組み合わせたものを含むものとする。 Embodiments to which the present invention is applied will be described below with reference to the drawings. However, the present invention is not limited to the following embodiments. Moreover, this invention shall include what combined the following content freely.
図1(A)〜図10は、本発明を適用した実施の形態に係る電子デバイスの製造方法について説明するための図である。 FIG. 1A to FIG. 10 are diagrams for explaining a method of manufacturing an electronic device according to an embodiment to which the present invention is applied.
(1)半導体装置1について
本実施の形態に係る電子デバイスの製造方法は、半導体装置1を用意することを含む。以下、図1(A)〜図2を参照して、半導体装置1の構成について説明する。ここで、図1(A)は半導体装置1の上視図であり、図1(B)は半導体装置1の斜視図であり、図1(C)は図1(A)のIC−IC線断面の一部拡大図であり、図1(D)は図1(A)のID−ID線断面の一部拡大図である。また、図2は、樹脂突起20の第1の部分21及び配線40を拡大して示す斜視図である。
(1) About Semiconductor Device 1 The method of manufacturing an electronic device according to the present embodiment includes preparing the semiconductor device 1. Hereinafter, the configuration of the semiconductor device 1 will be described with reference to FIGS. Here, FIG. 1A is a top view of the semiconductor device 1, FIG. 1B is a perspective view of the semiconductor device 1, and FIG. 1C is an IC-IC line in FIG. FIG. 1D is a partially enlarged view of a cross section taken along the line ID-ID in FIG. FIG. 2 is an enlarged perspective view showing the
半導体装置1は、半導体チップ10を有する。半導体チップ10は、例えばシリコンチップであってもよい。半導体チップ10には、集積回路12が形成されていてもよい(図1(C)参照)。集積回路12の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。
The semiconductor device 1 includes a
半導体チップ10には、電極14が形成されている。電極14は、半導体チップ10の内部と電気的に接続されていてもよい。電極14は、集積回路12と電気的に接続されていてもよい。あるいは、集積回路12に電気的に接続されていない導電体(導電パッド)を含めて、電極14と称してもよい。電極14は、半導体チップ10の内部配線の一部であってもよい。このとき、電極14は、半導体チップ10の内部配線のうち、外部との電気的な接続に利用される部分であってもよい。電極14は、アルミニウム又は銅等の金属で形成されていてもよい。また、電極14の表面には、TiNやNi等のキャップ層を有してもよい。なお、半導体チップ10における電極14が形成された面は、矩形(長方形又は正方形)をなしていてもよい。
An
半導体チップ10は、図1(C)及び図1(D)に示すように、パッシベーション膜16を有していてもよい。パッシベーション膜16は、電極14を露出させるように形成される。パッシベーション膜16には、電極14を露出させる開口が形成されていてもよい。なお、パッシベーション膜16は、電極14を部分的に覆うように形成されていてもよい。パッシベーション膜16は、図1(C)に示すように、電極14の周囲を覆うように形成されていてもよい。パッシベーション膜は、例えば、SiO2やSiN等の無機絶縁膜であってもよい。あるいは、パッシベーション膜16は、ポリイミド樹脂などの有機絶縁膜であってもよい。
As shown in FIGS. 1C and 1D, the
本実施の形態に係る半導体装置は、図1(A)〜図1(D)に示すように、樹脂突起20を含む。樹脂突起20は、半導体チップ10の電極14が形成された面15上に形成されている。樹脂突起20は、図1(C)及び図1(D)に示すように、パッシベーション膜16上に形成されていてもよい。
The semiconductor device according to the present embodiment includes a
樹脂突起20は、図1(A)に示すように、仮想の直線100に沿って延びる形状をなしていてもよい。このとき、直線100は、半導体チップ10の面15のいずれかの辺と平行な直線であってもよい。例えば、直線100は、面15の長辺17と平行な直線であってもよい。そして、樹脂突起20は、面15における、長辺17の周辺領域に配置されていてもよい。ただし、仮想の直線は、面15の短辺と平行な直線であってもよい。
As shown in FIG. 1A, the
樹脂突起20は、直線100に沿って配列された複数の第1の部分21と、隣り合う二つの第1の部分21の間に配置された第2の部分22とを含む(図1(B)及び図1(D)参照)。なお、第1の部分21とは、後述する配線40と重複する部分であり、第2の部分22とは、配線40から露出する部分である。
The
本実施の形態では、樹脂突起20は、図1(D)に示すように、第1の部分21の高さHが、第2の部分22の高さhよりも高い。なお、ここで言う高さとは、樹脂突起20の、半導体チップ10の厚み方向(面15と直交する方向)の幅であってもよい。そして、第1の部分21の高さとは、面15(パッシベーション膜16)から第1の部分21の頂点までの距離であってもよい。また、第2の部分22の高さとは、面15(パッシベーション膜16)から第2の部分22の頂点までの距離であってもよい。第1の部分21の高さHと、第2の部分22の高さhとは、H−h≦5μmの関係を満たしていてもよい。
In the present embodiment, the
第1の部分21は、高さHと、底面の幅Wとが、H<W/2の関係を満たす形状をなしていてもよい(図2参照)。ここで、底面の幅とは、底面における直線100と直行する方向の長さである。あるいは、底面の幅とは、底面における後述する配線40が延びる方向の長さであってもよい。本実施の形態では、第1の部分21の形状は、H≦20μm、かつ、W≦50μmであってもよい。第1の部分21の形状は、また、H≧5μm、かつ、W≧15μmであってもよい。また、第1の部分21の上面は、凸曲面をなしていてもよい。第1の部分21の上面は、円弧の一部であってもよい。あるいは、第1の部分21の上面は、楕円弧の一部であってもよい。
The
なお、本実施の形態では、図1(B)に示すように、第2の部分22の底面の幅wは、第1の部分21の底面の幅Wよりも狭くなっていてもよい。このとき、第2の部分22を直線100と直交する平面で切断した断面形状は、第1の部分21を直線100と直交する平面で切断した断面形状と、相似形をなしていてもよい。ただし、第2の部分22の底面の幅は、第1の部分21の底面の幅と同じ幅であってもよい(図示せず)。
In the present embodiment, the width w of the bottom surface of the
なお、樹脂突起20の材料は特に限定されず、既に公知となっているいずれかの材料を適用してもよい。例えば、樹脂突起20は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、シリコーン樹脂、変性ポリイミド樹脂、ベンゾシクロブテン(BCB;benzocyclobutene)、ポリベンゾオキサゾール(PBO;polybenzoxazole)等の樹脂で形成してもよい。
In addition, the material of the
本実施の形態に係る半導体装置は、図1(A)〜図1(C)に示すように、樹脂部30を含んでいてもよい。樹脂部30は、半導体チップ10の面15上に形成されている。樹脂部30は、図1(C)に示すように、パッシベーション膜16上に形成されていてもよい。樹脂部30の高さは、第1の部分21の高さよりも低くなっていてもよい。樹脂部30は、第2の部分22と同じ高さであってもよい。また、樹脂部30を直線100に直交する平面で切断した断面形状は、第2の部分22を直線100に直交する平面で切断した断面形状と同じ形状であってもよい。ただし、半導体装置は、樹脂部30を有しない構成をなしていてもよい(図示せず)。
The semiconductor device according to the present embodiment may include a
なお、樹脂部30の材料は特に限定されないが、樹脂突起20と同じ材料で形成されていてもよい。
The material of the
本実施の形態に係る半導体装置は、図1(A)〜図1(D)に示すように、配線40を含む。配線40は、電極14と電気的に接続されている。配線40は、電極14上から樹脂突起20を越えて、パッシベーション膜16上に至るように形成されていてもよい。すなわち、配線40は、樹脂突起20の両側で、パッシベーション膜16(面15)と接触するように形成されていてもよい。そして、樹脂突起20のうち、配線40と重複する部分が、第1の部分21である。
The semiconductor device according to the present embodiment includes a
配線40は、電気的接続部42を含む。ここで、電気的接続部42とは、配線40における樹脂突起20(第1の部分21)上に配置された領域である。なお、電気的接続部42とは、配線40のうち、他の電子部品の導電部(配線基板の配線パターンなど)との電気的な接続に利用される部分である。本実施の形態では、配線40のうち、第2の部分22よりも高い位置に配置された領域(第2の部分22から突出した領域)を指して、電気的接続部42と称してもよい。
The
配線40に適用可能な材料は特に限定されるものではない。配線40は、例えば、Au、TiW、Cu、Ni、Pd、Al、Cr、Ti、W、NiV、鉛フリーはんだなどによって構成されていてもよい。また、配線40の構造も特に限定されるものではない。例えば、配線40は複数層で形成されていてもよい。このとき、配線40は、チタンタングステンによって形成された第1の層と、金によって形成された第2の層とを含んでいてもよい(図示せず)。あるいは、配線40は、単層で形成されていてもよい。
The material applicable to the
半導体装置1は、以上の構成をなしていてもよい。 The semiconductor device 1 may have the above configuration.
半導体装置1を製造する方法は特に限定されるものではないが、以下、半導体装置1を製造する方法の一例について説明する。 Although the method for manufacturing the semiconductor device 1 is not particularly limited, an example of a method for manufacturing the semiconductor device 1 will be described below.
はじめに、図3(A)及び図3(B)に示す半導体基板11を用意する。ここで、図3(A)は半導体基板11の概略図であり、図3(B)は半導体基板11の断面図の一部拡大図である。
First, the
半導体基板11は、図3(A)に示すように、ウエハ状をなす。そして、ウエハ状の半導体基板11は、複数の半導体チップ(半導体チップ10)となる領域200を有する。ただし、半導体基板として半導体チップ(図1(A)参照)を用意して以下の各工程を行ってもよい。
As shown in FIG. 3A, the
半導体基板11には、図3(B)に示すように、電極14が形成されている。半導体基板11は、電極14を露出させるパッシベーション膜16を有していてもよい。
An
次に、半導体基板11に樹脂材料25を設け(図4(A)参照)、樹脂材料25をパターニングし(図4(B)参照)、これを硬化(例えば熱硬化)させることによって第1及び第2の樹脂部材27,29を形成する(図4(C)参照)。なお、第1及び第2の樹脂部材27,29とは、後述するエッチング工程によって、樹脂突起20及び樹脂部30となる部材である。第1及び第2の樹脂部材27,29の底面及び高さは、樹脂材料25の高さや幅、硬化条件などを調整することで制御することができる。
Next, a
次に、配線40を形成する。図5(A)〜図5(C)は、配線40を形成する工程について説明するための図である。
Next, the
はじめに、図5(A)に示すように、金属層45を形成する。金属層45は、電極14、パッシベーション膜16、第1の樹脂部材27、及び、第2の樹脂部材29を覆うように形成してもよい。金属層45は、例えばスパッタリングによって形成することができる。金属層45は、単層の金属層であってもよく、複数層の金属層であってもよい。
First, as shown in FIG. 5A, a
そして、図5(B)に示すように、金属層45上にマスク47を形成する。マスク47は、金属層45のうち、配線40となる領域のみを覆うようにパターニングされていてもよい。
Then, as shown in FIG. 5B, a
そして、図5(C)に示すように、金属層45におけるマスク47からの露出領域を除去することによって、配線40を形成することができる。
Then, as illustrated in FIG. 5C, the
ただし、配線40を形成する方法はこれに限られるものではなく、既に公知となっているいずれかの方法を適用してもよい。配線40は、例えば、インクジェット法やメッキ法を適用して形成してもよい。
However, the method of forming the
次に、第1の樹脂部材27における配線40からの露出部をエッチングして、配線40からの露出部の高さを低くして、高さが異なる第1及び第2の部分21,22を有する樹脂突起20を形成する(図1(A)〜図1(D)参照)。本工程では、第1の樹脂部材27における配線40からの露出部をエッチングして、当該露出部の幅を細くしてもよい(図1(B)参照)。なお、第2の部分22の幅や高さは、エッチング液やエッチング時間、あるいは、プラズマエッチング条件やプラズマエッチング時間を調整することで制御することができる。
Next, the exposed portion from the
また、第2の樹脂部材29をエッチングして、第2の樹脂部材29の高さを低くして、樹脂部30を形成する(図1(A)〜図1(C)参照)。これにより、第1の部分21よりも高さが低い樹脂部30を形成することができる。なお、第2の樹脂部材29をエッチングする工程は、第1の樹脂部材27をエッチングする工程と同時に行ってもよい。第1の樹脂部材27と第2の樹脂部材29とを同時にエッチングすることで、第1の樹脂部材27における配線40からの露出部(第2の部分22)と、樹脂部30とを、同じ形状(同じ高さ)に形成することができる。
Further, the
そして、半導体基板11を切断して個片に分割する工程や、検査工程などをさらに経て、図1(A)〜図1(D)に示す、半導体装置1を製造することができる。
Then, the semiconductor device 1 shown in FIGS. 1A to 1D can be manufactured through a process of cutting the
(2)配線基板50について
本実施の形態に係る電子デバイスの製造方法は、配線基板50を用意する工程を含む。以下、配線基板50の構成について説明する。
(2) Wiring
配線基板50は、ベース基板52と、配線パターン54とを含む。ベース基板52(配線基板50)は、電気光学パネル(液晶パネル・エレクトロルミネッセンスパネル等)の一部であってもよい。このとき、ベース基板52は、例えば、セラミック基板やガラス基板であってもよい。また、配線パターン54の材料についても特に限定されるものではないが、例えば、ITO(Indium Tin Oxide)、Cr、Alなどの金属膜、金属化合物膜、又は、これらの複合膜によって形成されていてもよい。なお、配線パターン54は、液晶を駆動する電極(走査電極、信号電極、対向電極等)に電気的に接続されていてもよい。ただし、配線基板50は、樹脂基板であってもよい。
The
(3)半導体装置1を配線基板50に搭載する工程について
本実施の形態に係る電子デバイスの製造方法は、半導体装置1を配線基板50に搭載する工程を含む。以下、図面を参照して、この工程について説明する。
(3) About the process of mounting the semiconductor device 1 on the
はじめに、図6(A)及び図7(A)に示すように、半導体装置1と配線基板50とを、間隔をあけて対向させる。ここでは、半導体装置1を、半導体チップ10の面15が配線基板50を向くように配置する。また、半導体装置1の電気的接続部42(樹脂突起20)と配線基板50の配線パターン54とが対向(重複)するように、半導体装置1と配線基板50との位置合わせをする。例えば、図示しない治具(ボンディングツール)によって、半導体装置1を保持し、半導体装置1と配線基板50との位置合わせを行ってもよい。このとき、半導体装置1を、面15が配線基板50と平行になるように保持してもよい。なお、治具にはヒータが内蔵されていてもよく、これにより、半導体装置1を加熱してもよい。半導体装置1を加熱することによって、電気的接続部42が加熱され、電気的接続部42と配線パターン54とを確実に電気的に接続することができる。
First, as shown in FIGS. 6A and 7A, the semiconductor device 1 and the
なお、半導体装置1と配線基板50との間には、図6(A)及び図7(A)に示すように、予め、接着材料72を設けておいてもよい。接着材料72は、ペースト状あるいはフィルム状で設けてもよい。接着材料72は、導電粒子などを含まない絶縁性の材料(NCP,NCF)であってもよい。接着材料72は、例えば、配線基板50上に設けてもよい。
Note that an
その後、図6(B)及び図6(C)、あるいは、図7(B)及び図7(C)に示すように、半導体装置1と配線基板50とを近接させて電気的接続部42と配線パターン54とを接触させて、両者を電気的に接続する。本工程では、半導体チップ10と配線基板50とによって樹脂突起20を押しつぶして、樹脂突起20を弾性変形させてもよい(図6(C)及び図7(C))。これによると、樹脂突起20の弾性力によって、電気的接続部42と配線パターン54とを押し付けることができるため、電気的な接続信頼性の高い電子機器を製造することができる。
Thereafter, as shown in FIG. 6B and FIG. 6C, or FIG. 7B and FIG. 7C, the semiconductor device 1 and the
また、本工程では、電気的接続部42と配線パターン54とを接触させた後に、第2の部分22を配線基板50に接触させる(図6(C)参照)。すなわち、本工程では、第2の部分22が配線基板50に接触するまで、半導体装置1(半導体チップ10)と配線基板50とを近接させる。このとき、第2の部分22を、配線基板50のベース基板52に接触させてもよい。あるいは、第2の部分22を、配線基板50の配線パターン54に接触させてもよい。
In this step, after the
また、本工程では、電気的接続部42と配線パターン54とを接触させた後に、樹脂部30を配線基板50に接触させてもよい(図7(C)参照)。
In this step, the
なお、本工程では、半導体装置1と配線基板50とによって、接着材料72を流動させてもよい。これにより、半導体装置1(半導体チップ10)と配線基板50との間に、接着材料72を充填させてもよい(図6(C)及び図7(C)参照)。
In this step, the
そして、図6(C)及び図7(C)に示すように、接着剤70を形成する。接着剤70は、接着材料72を硬化させることによって形成することができる。接着剤70によって、半導体装置1と配線基板50とを接着(固着)する。接着剤70によって、半導体チップ10と配線基板50との間隔を維持してもよい。すなわち、接着剤70によって、樹脂突起20が弾性変形した状態を維持してもよい。例えば、樹脂突起20が弾性変形した状態で接着剤70を形成することで、樹脂突起20が弾性変形した状態を維持することができる。
Then, as shown in FIGS. 6C and 7C, an adhesive 70 is formed. The adhesive 70 can be formed by curing the
以上の工程によって、図6(C)、又は、図7(C)に示す、電子デバイス2を製造してもよい。
Through the above steps, the
なお、電子デバイス2は、表示デバイス(パネルモジュール)であってもよい。図8には、表示デバイスとしての電子デバイス2の概略図を示す。表示デバイスは、例えば液晶表示デバイスやEL(Electrical Luminescence)表示デバイスであってもよい。そして、半導体装置1(半導体チップ)は、表示デバイスを制御するドライバICであってもよい。
The
また、図9及び図10には、電子デバイス2を有する電子機器の一例として、ノート型パーソナルコンピュータ1000及び携帯電話2000を示す。
9 and 10 show a notebook
(4)作用効果
以下、本発明が奏する作用効果について説明する。
(4) Operational Effects Hereinafter, the operational effects exhibited by the present invention will be described.
先に説明したように、電子デバイス2によると、樹脂突起20(第1の部分21)の弾性力によって、電気的接続部42が配線パターン54に押し付けられ、これによって両者の電気的な接続信頼性を維持することができる。すなわち、信頼性の高い電子デバイスを製造するためには、半導体チップ10と配線基板50とによって、樹脂突起20(第1の部分21)を押し付ける必要がある。しかし、半導体チップ10と配線基板50とを近接させ過ぎると、樹脂突起20が破壊されるおそれがある。そのため、信頼性の高い電子デバイスを製造するためには、半導体チップ10と配線基板50との間隔を制御する必要がある。逆に言うと、半導体チップ10と配線基板50との間隔を制御することができれば、信頼性の高い電子デバイスを製造することができる。
As described above, according to the
ところで、先に説明した半導体装置1によると、樹脂突起20は、第1の部分21よりも高さが低い第2の部分22を有する。そして、半導体装置1を配線基板50に実装する工程で、樹脂突起20の第2の部分22を配線基板50に接触させる。第2の部分22が配線基板50に接触すると、樹脂突起20は、それ以上変形しにくくなる。このことから、半導体装置1によると、第2の部分22によって、半導体チップ10(半導体装置1)と配線基板50との間隔を規制することができる。そのため、半導体装置1によると、半導体チップ10と配線基板50とが設計通りの間隔をあけて配置された電子デバイスを製造することができる。すなわち、本発明によると、電気的接続部42と配線パターン54とが設計通りの荷重で押し付けられた信頼性の高い電子デバイスを、効率よく製造する方法を提供することができるとともに、信頼性の高い電子デバイスを効率よく製造することが可能な半導体装置を提供することができる。
By the way, according to the semiconductor device 1 described above, the
また、半導体装置1を配線基板50に実装する工程では、樹脂突起20を配線基板50(配線パターン54)に押し付けると、樹脂突起20の形状が、配線基板50(配線パターン54)の形状に追従して変化する。詳しくは、図7(C)に示すように、樹脂突起20の第1の部分21の上端面が配線パターン54と対向するように変化して、配線40における当該上端面に形成された部分(電気的接続部42)が、配線パターン54と接触して電気的に接続される。このことから、第1の部分21の上面のうち、配線基板50(配線パターン54)と対向する面積が大きくなるほど、配線40と配線パターン54との接触面積が大きくなり、両者の電気的な接続信頼性を高めることができる。
In the process of mounting the semiconductor device 1 on the
ところで、第1の部分21の高さHと、第1の部分21の底面の幅Wとが、H<W/2の関係を満たしている場合、第1の部分21を大きく変形させることなく、電気的接続部42(配線40)と配線パターン54との接続面積(接触面積)を大きくすることができる。そのため、樹脂突起20(第1の部分21)に大きなストレスをかけることなく、電気的な接続信頼性の高い電子デバイスを製造することができる。また、第1及び第2の部分21,22が、H−h≦5μmという関係を満たす樹脂突起20を利用した場合でも、電気的接続部42と配線パターン54との電気的な接続信頼性を確保することが可能になる。すなわち、第1の部分21のつぶれ量が5μm以下(5μm程度)であっても、電気的接続部42と配線パターン54との電気的な接続信頼性を確保することが可能な半導体装置を提供することができる。
By the way, when the height H of the
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。 The present invention is not limited to the above-described embodiments, and various modifications can be made. For example, the present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations that have the same functions, methods, and results, or configurations that have the same objects and effects). In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. In addition, the present invention includes a configuration that exhibits the same operational effects as the configuration described in the embodiment or a configuration that can achieve the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.
1…半導体装置、 2…電子デバイス、 10…半導体チップ、 11…半導体基板、 12…集積回路、 14…電極、 16…パッシベーション膜、 17…長辺、 20…樹脂突起、 21…第1の部分、 22…第2の部分、 25…樹脂材料、 27…第1の樹脂部材、 29…第2の樹脂部材、 30…樹脂部、 40…配線、 42…電気的接続部、 45…金属層、 47…マスク、 50…配線基板、 52…ベース基板、 54…配線パターン、 70…接着剤、 72…接着材料、 100…直線、 200…領域
DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 2 ... Electronic device, 10 ... Semiconductor chip, 11 ... Semiconductor substrate, 12 ... Integrated circuit, 14 ... Electrode, 16 ... Passivation film, 17 ... Long side, 20 ... Resin protrusion, 21 ...
Claims (16)
ベース基板と、前記ベース基板に形成された配線パターンとを有する配線基板を用意する工程と、
前記半導体装置を前記配線基板に搭載して、前記電気的接続部と前記配線パターンとを接触させて電気的に接続する工程と、
を含み、
前記半導体装置の前記樹脂突起は、前記第1の部分の高さHと、前記第1の部分の底面の、前記仮想直線と直交する方向の幅Wとが、H<W/2の関係を満たす形状であり、
前記半導体装置を前記配線基板に搭載する工程では、
前記電気的接続部と前記配線パターンとを接触させた後に、前記第2の部分を前記配線基板に接触させる電子デバイスの製造方法。 A semiconductor chip on which an electrode is formed; a plurality of first portions arranged along a virtual straight line formed on a surface of the semiconductor chip on which the electrode is formed; and two adjacent first first parts The electrode having a resin protrusion including a second portion disposed between the portions and having a second height lower than that of the first portion; and an electrical connection portion disposed on the first portion; A step of preparing a semiconductor device having electrically connected wiring;
Preparing a wiring board having a base board and a wiring pattern formed on the base board;
Mounting the semiconductor device on the wiring board and bringing the electrical connection portion and the wiring pattern into contact with each other to electrically connect;
Including
In the resin protrusion of the semiconductor device, the height H of the first portion and the width W of the bottom surface of the first portion in the direction perpendicular to the imaginary straight line satisfy the relationship of H <W / 2. A shape that meets
In the step of mounting the semiconductor device on the wiring board,
A method for manufacturing an electronic device, wherein the second portion is brought into contact with the wiring board after the electrical connection portion and the wiring pattern are brought into contact with each other.
H≦20μm、かつ、
W≦50μmである電子デバイスの製造方法。 In the manufacturing method of the electronic device of Claim 1 ,
H ≦ 20 μm and
A method for manufacturing an electronic device in which W ≦ 50 μm.
H≧5μm、かつ、
W≧15μmである電子デバイスの製造方法。 In the manufacturing method of the electronic device of Claim 1 or Claim 2 ,
H ≧ 5 μm and
An electronic device manufacturing method in which W ≧ 15 μm.
前記半導体装置の前記樹脂突起は、前記第1の部分の高さHと、前記第2の部分の高さhとが、H−h≦5μmの関係を満たす形状である電子デバイスの製造方法。 Method of manufacturing an electronic device as claimed in any one of claims 3,
The method of manufacturing an electronic device, wherein the resin protrusion of the semiconductor device has a shape in which a height H of the first portion and a height h of the second portion satisfy a relationship of Hh ≦ 5 μm.
前記第1の部分の上面は、凸曲面である電子デバイスの製造方法。 Method of manufacturing an electronic device as claimed in any one of claims 4,
The method for manufacturing an electronic device, wherein the upper surface of the first portion is a convex curved surface.
前記半導体装置の前記樹脂突起は、前記第2の部分の底面の幅が、前記第1の部分の底面の幅よりも狭い電子デバイスの製造方法。 Method of manufacturing an electronic device as claimed in any one of claims 5,
In the method of manufacturing an electronic device, the resin protrusion of the semiconductor device has a bottom surface width of the second portion that is narrower than a bottom surface width of the first portion.
前記半導体装置は、前記面上に形成された、前記第1の部分よりも高さが低い樹脂部をさらに有し、
前記半導体装置を前記配線基板に搭載する工程では、
前記樹脂部を前記配線基板に接触させる電子デバイスの製造方法。 Method of manufacturing an electronic device according to any one of claims 1 to 6,
The semiconductor device further includes a resin portion formed on the surface and having a height lower than that of the first portion,
In the step of mounting the semiconductor device on the wiring board,
A method for manufacturing an electronic device, wherein the resin portion is brought into contact with the wiring board.
前記樹脂部は、前記第2の部分と同じ高さである電子デバイスの製造方法。 In the manufacturing method of the electronic device of Claim 7 ,
The method of manufacturing an electronic device, wherein the resin portion has the same height as the second portion.
前記半導体チップにおける前記電極が形成された面に形成された、仮想の直線に沿って配列された複数の第1の部分と、隣り合う二つの前記第1の部分の間に配置された、前記第1の部分よりも高さが低い第2の部分とを含む樹脂突起と、
前記第1の部分上に配置された電気的接続部を有する、前記電極と電気的に接続された配線と、
を有し、
前記第1の部分の高さHと、前記第1の部分の底面の、前記仮想直線と直交する方向の幅Wとは、H<W/2の関係を満たす半導体装置。 A semiconductor chip on which electrodes are formed;
A plurality of first portions arranged along an imaginary straight line formed on a surface of the semiconductor chip on which the electrodes are formed, and the two first portions arranged adjacent to each other; A resin protrusion including a second portion having a height lower than that of the first portion;
A wiring electrically connected to the electrode having an electrical connection disposed on the first portion;
Have
The height H of the first portion and the width W of the bottom surface of the first portion in the direction orthogonal to the imaginary straight line satisfy the relationship of H <W / 2.
H≦20μm、かつ、
W≦50μmである半導体装置。 The semiconductor device according to claim 9 .
H ≦ 20 μm and
A semiconductor device in which W ≦ 50 μm.
H≧5μm、かつ、
W≧15μmである半導体装置。 The semiconductor device according to claim 9 or 10 ,
H ≧ 5 μm and
A semiconductor device in which W ≧ 15 μm.
前記第1の部分の高さHと、前記第2の部分の高さhとは、H−h≦5μmの関係を満たす半導体装置。 The semiconductor device according to any one of claims 11 claim 9,
The height H of the first portion and the height h of the second portion are semiconductor devices that satisfy a relationship of H−h ≦ 5 μm.
前記第1の部分の上面は、凸曲面である半導体装置。 The semiconductor device according to any one of claims 12 to claim 9,
A semiconductor device in which an upper surface of the first portion is a convex curved surface.
前記第2の部分の底面の幅は、前記第1の部分の底面の幅よりも狭い半導体装置。 The semiconductor device according to any one of claims 13 claim 9,
The width of the bottom surface of the second portion is a semiconductor device narrower than the width of the bottom surface of the first portion.
前記面上に形成された、前記第1の部分よりも高さが低い樹脂部をさらに有する半導体装置。 The semiconductor device according to any one of claims 14 claim 9,
A semiconductor device further comprising a resin portion formed on the surface and having a height lower than that of the first portion.
前記樹脂部は、前記第2の部分と同じ高さである半導体装置。 The semiconductor device according to claim 15 , wherein
The resin part is a semiconductor device having the same height as the second part.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006281357A JP4873144B2 (en) | 2006-10-16 | 2006-10-16 | Electronic device manufacturing method and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006281357A JP4873144B2 (en) | 2006-10-16 | 2006-10-16 | Electronic device manufacturing method and semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008098564A JP2008098564A (en) | 2008-04-24 |
JP4873144B2 true JP4873144B2 (en) | 2012-02-08 |
Family
ID=39381060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006281357A Expired - Fee Related JP4873144B2 (en) | 2006-10-16 | 2006-10-16 | Electronic device manufacturing method and semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4873144B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8278800B2 (en) | 2008-08-21 | 2012-10-02 | Innowattech Ltd. | Multi-layer piezoelectric generator |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3998014B2 (en) * | 2004-09-29 | 2007-10-24 | セイコーエプソン株式会社 | Semiconductor device, mounting structure, electro-optical device, method of manufacturing electro-optical device, and electronic apparatus |
-
2006
- 2006-10-16 JP JP2006281357A patent/JP4873144B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008098564A (en) | 2008-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9257404B2 (en) | Semiconductor device, having through electrodes, a manufacturing method thereof, and an electronic apparatus | |
JP4353289B2 (en) | Electronic device and electronic equipment | |
JP4645832B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2004327527A (en) | Electronic device, its manufacturing process and electronic apparatus | |
JP4284544B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4061506B2 (en) | Manufacturing method of semiconductor device | |
JP4145902B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2004327480A (en) | Semiconductor device and its manufacturing process, electronic apparatus and its manufacturing process, and electronic apparatus | |
JP2007042736A (en) | Semiconductor device and electronic module, and process for manufacturing electronic module | |
JP4873144B2 (en) | Electronic device manufacturing method and semiconductor device | |
JP2008109024A (en) | Semiconductor, electronic device, and method for manufacturing electronic device | |
JP4888650B2 (en) | Semiconductor device and method for manufacturing electronic device | |
JP4273347B2 (en) | Semiconductor device | |
JP4858161B2 (en) | Semiconductor device and method for manufacturing electronic device | |
JP5299626B2 (en) | SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE MANUFACTURING METHOD | |
JP5098204B2 (en) | SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE | |
JP2008171942A (en) | Electronic device and manufacturing method thereof | |
JP2008091691A (en) | Semiconductor device, electronic device, and manufacturing method of electronic device | |
JP2008172023A (en) | Semiconductor apparatus and electronic device and manufacturing method thereof | |
JP2008103584A (en) | Semiconductor device, electronic device, and their manufacturing methods | |
JP2008187021A (en) | Semiconductor device and electronic device, and their manufacturing method | |
JP2008091611A (en) | Semiconductor device, electronic device, and manufacturing method of electronic device | |
JP5041136B2 (en) | Manufacturing method of electronic device | |
JP2009049154A (en) | Semiconductor device, packaging structure, electrooptical device, and electronic equipment | |
JP4720992B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080701 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111026 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111108 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141202 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4873144 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |