JP5098204B2 - SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE - Google Patents

SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE Download PDF

Info

Publication number
JP5098204B2
JP5098204B2 JP2006105975A JP2006105975A JP5098204B2 JP 5098204 B2 JP5098204 B2 JP 5098204B2 JP 2006105975 A JP2006105975 A JP 2006105975A JP 2006105975 A JP2006105975 A JP 2006105975A JP 5098204 B2 JP5098204 B2 JP 5098204B2
Authority
JP
Japan
Prior art keywords
resin
passivation film
semiconductor device
wiring
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006105975A
Other languages
Japanese (ja)
Other versions
JP2007281216A (en
Inventor
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006105975A priority Critical patent/JP5098204B2/en
Publication of JP2007281216A publication Critical patent/JP2007281216A/en
Application granted granted Critical
Publication of JP5098204B2 publication Critical patent/JP5098204B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Description

本発明は、半導体装置及びその製造方法、並びに、電子機器に関する。   The present invention relates to a semiconductor device, a manufacturing method thereof, and an electronic apparatus.

電子部品を小型化するためには、半導体装置の外形は小さい方が好ましい。しかし、半導体装置の役割が多様化するにつれ、半導体チップに形成される集積回路の高集積化が進んでいる。すなわち、現在では、半導体装置の小型化と、集積回路の高集積化という２つの要求を同時に満たすことが可能な半導体装置の開発が進んでいる。   In order to reduce the size of the electronic component, it is preferable that the outer shape of the semiconductor device is small. However, as the role of semiconductor devices diversifies, the integration of integrated circuits formed on semiconductor chips is increasing. That is, at present, development of a semiconductor device that can simultaneously satisfy the two requirements of miniaturization of a semiconductor device and high integration of an integrated circuit is in progress.

この要求に応えることができる半導体装置として、半導体チップ上に配線が形成されたタイプの半導体装置が注目を集めている。このタイプの半導体装置では、半導体装置の外形を半導体チップの外形とほぼ同じにすることができるため、半導体装置の小型化が可能である。   As a semiconductor device that can meet this demand, a semiconductor device of a type in which wiring is formed on a semiconductor chip has attracted attention. In this type of semiconductor device, the outer shape of the semiconductor device can be made substantially the same as the outer shape of the semiconductor chip, so that the semiconductor device can be reduced in size.

しかし、この半導体装置であっても、電子部品の信頼性を確保するために、高い信頼性が要求される。また、この半導体装置を、信頼性を確保しつつ、効率よく製造する方法の開発が望まれている。
特開平２−２７２７３７号公報 However, even in this semiconductor device, high reliability is required in order to ensure the reliability of the electronic component. Also, development of a method for efficiently manufacturing this semiconductor device while ensuring reliability is desired.
JP-A-2-272737

本発明の目的は、信頼性の高い半導体装置及びその製造方法、並びに、電子機器を提供することにある。   An object of the present invention is to provide a highly reliable semiconductor device, a manufacturing method thereof, and an electronic apparatus.

（１）本発明に係る半導体装置の製造方法は、
開口が形成されたパッシベーション膜と、前記開口から露出する電極とを有する半導体基板を用意する工程と、
前記パッシベーション膜上に、パターニングされた樹脂材料を、前記開口が露出するように設ける工程と、
前記樹脂材料を硬化させることによって、樹脂突起及び樹脂パッシベーション膜を形成する工程と、
前記樹脂突起上に配置された電気的接続部を有する、前記電極と電気的に接続された配線を、前記樹脂パッシベーション膜に接触しないように形成する工程と、
前記樹脂パッシベーション膜をエッチングして、前記樹脂パッシベーション膜の厚みを、前記樹脂突起における前記電気的接続部と重複する重複部よりも薄くするエッチング工程と、
を含む。 (1) A method of manufacturing a semiconductor device according to the present invention includes:
Preparing a semiconductor substrate having a passivation film in which an opening is formed and an electrode exposed from the opening;
Providing a patterned resin material on the passivation film so that the opening is exposed;
A step of forming a resin protrusion and a resin passivation film by curing the resin material;
Forming a wiring electrically connected to the electrode having an electrical connection portion disposed on the resin protrusion so as not to contact the resin passivation film;
Etching the resin passivation film to make the thickness of the resin passivation film thinner than the overlapping part overlapping the electrical connection part in the resin protrusion,
including.

本発明によると、樹脂パッシベーション膜を有する信頼性の高い半導体装置を、効率よく製造することができる。   According to the present invention, a highly reliable semiconductor device having a resin passivation film can be efficiently manufactured.

（２）この半導体装置の製造方法において、
前記エッチング工程で、前記樹脂突起における前記配線からの露出部をエッチングして薄くしてもよい。 (2) In this method of manufacturing a semiconductor device,
In the etching step, an exposed portion of the resin protrusion from the wiring may be etched and thinned.

これによると、実装性に優れた半導体装置を効率よく製造することができる。   According to this, a semiconductor device excellent in mountability can be efficiently manufactured.

（３）この半導体装置の製造方法において、
前記樹脂パッシベーション膜及び前記露出部が同じ厚みになるように、前記エッチング工程を行ってもよい。 (3) In this method of manufacturing a semiconductor device,
The etching step may be performed so that the resin passivation film and the exposed portion have the same thickness.

（４）この半導体装置の製造方法において、
前記樹脂突起と前記樹脂パッシベーション膜とを、同じ材料で形成してもよい。 (4) In this method of manufacturing a semiconductor device,
The resin protrusion and the resin passivation film may be formed of the same material.

（５）この半導体装置の製造方法において、
前記半導体基板には集積回路が形成されており、
前記樹脂パッシベーション膜を、前記集積回路の形成領域を覆うように形成してもよい。 (5) In this method of manufacturing a semiconductor device,
An integrated circuit is formed on the semiconductor substrate,
The resin passivation film may be formed so as to cover a region where the integrated circuit is formed.

（６）この半導体装置の製造方法において、
前記パッシベーション膜は、少なくとも表面が無機材料で形成されていてもよい。 (6) In this method of manufacturing a semiconductor device,
At least the surface of the passivation film may be formed of an inorganic material.

（７）この半導体装置の製造方法において、
前記配線を、先端が前記パッシベーション膜上に配置されるように形成してもよい。 (7) In this method of manufacturing a semiconductor device,
The wiring may be formed such that a tip is disposed on the passivation film.

（８）本発明に係る半導体装置は、
開口が形成されたパッシベーション膜と、前記開口から露出する電極とを有する半導体基板と、
前記パッシベーション膜上に形成された樹脂突起と、
前記樹脂突起上に配置された電気的接続部を有する、前記電極と電気的に接続された配線と、
前記パッシベーション膜上に、前記配線と接触しないように形成された樹脂パッシベーション膜と、
を含み、
前記樹脂パッシベーション膜の厚みは、前記樹脂突起における前記配線と重複する重複部よりも薄い。 (8) A semiconductor device according to the present invention includes:
A semiconductor substrate having a passivation film in which an opening is formed and an electrode exposed from the opening;
A resin protrusion formed on the passivation film;
A wiring electrically connected to the electrode having an electrical connection disposed on the resin protrusion;
A resin passivation film formed on the passivation film so as not to contact the wiring,
Including
The thickness of the resin passivation film is thinner than the overlapping portion overlapping the wiring in the resin protrusion.

本発明によると、信頼性及び実装性に優れた半導体装置を提供することができる。   According to the present invention, a semiconductor device excellent in reliability and mountability can be provided.

（９）この半導体装置において、
前記樹脂突起における前記配線からの露出部は、前記樹脂パッシベーション膜と同じ厚みであってもよい。 (9) In this semiconductor device,
The exposed portion of the resin protrusion from the wiring may have the same thickness as the resin passivation film.

（１０）この半導体装置において、
前記樹脂突起と前記樹脂パッシベーション膜とは、同じ材料で形成されていてもよい。 (10) In this semiconductor device,
The resin protrusion and the resin passivation film may be formed of the same material.

（１１）この半導体装置において、
前記半導体基板には集積回路が形成されており、
前記樹脂パッシベーション膜は、前記集積回路の形成領域を覆うように形成されていてもよい。 (11) In this semiconductor device,
An integrated circuit is formed on the semiconductor substrate,
The resin passivation film may be formed so as to cover a formation region of the integrated circuit.

（１２）この半導体装置において、
前記パッシベーション膜は、少なくとも表面が無機材料で形成されていてもよい。 (12) In this semiconductor device,
At least the surface of the passivation film may be formed of an inorganic material.

（１３）この半導体装置において、
前記配線は、先端が前記パッシベーション膜上に配置されるように形成されていてもよい。 (13) In this semiconductor device,
The wiring may be formed such that a tip thereof is disposed on the passivation film.

（１４）本発明に係る電子機器は、
パッシベーション膜及び電極を有する半導体チップと、前記パッシベーション膜上に形成された樹脂突起と、前記樹脂突起上に配置された電気的接続部を有する、前記電極と電気的に接続された配線と、前記パッシベーション膜上に、前記配線と接触しないように形成された樹脂パッシベーション膜と、を含む半導体装置と、
前記半導体装置が搭載された配線基板と、
前記半導体装置と前記配線基板とを接着する接着剤と、
を含み、
前記半導体装置は、前記樹脂パッシベーション膜が前記配線基板と対向するように前記配線基板に搭載されており、
前記接着剤は、前記配線基板と前記樹脂パッシベーション膜との間に形成され、
前記樹脂パッシベーション膜は、前記パッシベーション膜よりも線膨張係数が大きく、かつ、前記接着剤よりも線膨張係数が小さい。 (14) An electronic device according to the present invention includes:
A semiconductor chip having a passivation film and an electrode; a resin protrusion formed on the passivation film; an electrical connection portion disposed on the resin protrusion; and a wiring electrically connected to the electrode; A semiconductor device including a resin passivation film formed on the passivation film so as not to contact the wiring; and
A wiring board on which the semiconductor device is mounted;
An adhesive that bonds the semiconductor device and the wiring board;
Including
The semiconductor device is mounted on the wiring board so that the resin passivation film faces the wiring board;
The adhesive is formed between the wiring board and the resin passivation film,
The resin passivation film has a larger linear expansion coefficient than the passivation film, and a smaller linear expansion coefficient than the adhesive.

本発明によると、半導体装置と接着剤とが剥離しにくい、信頼性の高い電子機器を提供することができる。   According to the present invention, it is possible to provide a highly reliable electronic device in which the semiconductor device and the adhesive are hardly separated.

以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。また、本発明は、以下の内容を自由に組み合わせたものを含むものとする。   Embodiments to which the present invention is applied will be described below with reference to the drawings. However, the present invention is not limited to the following embodiments. Moreover, this invention shall include what combined the following content freely.

１．半導体装置の製造方法
以下、図１（Ａ）〜図６（Ｂ）を参照して、本発明を適用した実施の形態に係る半導体装置の製造方法について説明する。 1. Semiconductor Device Manufacturing Method A semiconductor device manufacturing method according to the embodiment to which the present invention is applied will be described below with reference to FIGS.

本実施の形態に係る半導体装置の製造方法は、半導体基板１０を用意することを含む。図１（Ａ）〜図１（Ｃ）は、半導体基板１０について説明するための図である。図１（Ａ）は、半導体基板１０の概略図であり、図１（Ｂ）は、半導体基板１０の上視図の一部拡大図である。また、図１（Ｃ）は、図１（Ｂ）のIC−IC線断面の一部拡大図である。   The method for manufacturing a semiconductor device according to the present embodiment includes preparing a semiconductor substrate 10. FIG. 1A to FIG. 1C are diagrams for explaining the semiconductor substrate 10. 1A is a schematic view of the semiconductor substrate 10, and FIG. 1B is a partially enlarged view of the top view of the semiconductor substrate 10. FIG. 1C is a partially enlarged view of a cross section taken along the line IC-IC in FIG.

半導体基板１０は、例えばシリコン基板であってもよい。半導体基板１０は、ウエハ状をなしていてもよい（図１（Ａ）参照）。ウエハ状の半導体基板１０は、複数の半導体装置となる領域１１を含む。ただし、半導体基板１０は、チップ状をなしていてもよい（図８参照）。半導体基板１０には、１つ又は複数の（半導体チップには１つの、半導体ウエハには複数の）集積回路１２が形成されていてもよい。集積回路１２の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。   The semiconductor substrate 10 may be a silicon substrate, for example. The semiconductor substrate 10 may have a wafer shape (see FIG. 1A). The wafer-like semiconductor substrate 10 includes a region 11 to be a plurality of semiconductor devices. However, the semiconductor substrate 10 may have a chip shape (see FIG. 8). One or a plurality of integrated circuits 12 (one for a semiconductor chip and a plurality for a semiconductor wafer) may be formed on the semiconductor substrate 10. The configuration of the integrated circuit 12 is not particularly limited, and may include, for example, an active element such as a transistor or a passive element such as a resistor, a coil, or a capacitor.

半導体基板１０は、図１（Ｂ）及び図１（Ｃ）に示すように、電極１４を有する。電極１４は、半導体基板１０の内部と電気的に接続されていてもよい。電極１４は、集積回路１２と電気的に接続されていてもよい。あるいは、集積回路１２に電気的に接続されていない導電体を含めて、電極１４と称してもよい。電極１４は、半導体基板の内部配線の一部であってもよい。このとき、電極１４は、半導体基板１０の内部配線のうち、外部との電気的な接続に利用される部分であってもよい。電極１４は、アルミニウム又は銅等の金属で形成されていてもよい。   As shown in FIGS. 1B and 1C, the semiconductor substrate 10 includes an electrode 14. The electrode 14 may be electrically connected to the inside of the semiconductor substrate 10. The electrode 14 may be electrically connected to the integrated circuit 12. Alternatively, a conductor that is not electrically connected to the integrated circuit 12 may be referred to as the electrode 14. The electrode 14 may be a part of the internal wiring of the semiconductor substrate. At this time, the electrode 14 may be a portion of the internal wiring of the semiconductor substrate 10 that is used for electrical connection with the outside. The electrode 14 may be formed of a metal such as aluminum or copper.

半導体基板１０は、図１（Ｃ）に示すように、パッシベーション膜１６を有する。パッシベーション膜１６には、開口１８が形成されている。開口１８は、電極１４を露出させるように形成されている。開口１８は、例えば、電極１４の中央領域を露出させるように形成されていてもよい。なお、パッシベーション膜１６は、電極１４を部分的に覆うように形成されていてもよい。パッシベーション膜１６は、電極１４の周縁部を覆うように形成されていてもよい。ただし、半導体基板１０の内部配線のうち、開口１８からの露出部を指して電極１４と称してもよい。パッシベーション膜１６は、少なくとも表面が無機材料で形成されていてもよい。このとき、パッシベーション膜１６の表面は、例えば、ＳｉＯ２やＳｉＮ等の無機絶縁膜であってもよい。ただし、パッシベーション膜１６は、有機絶縁膜であってもよい。このとき、パッシベーション膜１６は、後述する樹脂突起３０及び樹脂パッシベーション膜４０と同じ材料で形成されていてもよく、異なる材料で形成されていてもよい。 The semiconductor substrate 10 has a passivation film 16 as shown in FIG. An opening 18 is formed in the passivation film 16. The opening 18 is formed so as to expose the electrode 14. For example, the opening 18 may be formed so as to expose the central region of the electrode 14. The passivation film 16 may be formed so as to partially cover the electrode 14. The passivation film 16 may be formed so as to cover the peripheral edge of the electrode 14. However, the exposed portion from the opening 18 in the internal wiring of the semiconductor substrate 10 may be referred to as the electrode 14. The passivation film 16 may have at least a surface formed of an inorganic material. At this time, the surface of the passivation film 16 may be an inorganic insulating film such as SiO 2 or SiN. However, the passivation film 16 may be an organic insulating film. At this time, the passivation film 16 may be formed of the same material as a resin protrusion 30 and a resin passivation film 40 which will be described later, or may be formed of a different material.

本実施の形態に係る半導体装置の製造方法は、図２（Ａ）及び図２（Ｂ）に示すように、半導体基板１０に、樹脂材料２０を設けることを含む。なお、樹脂材料２０は、樹脂突起３０及び樹脂パッシベーション膜４０の材料である。樹脂材料２０は、パッシベーション膜１６上に設ける。樹脂材料２０は、パッシベーション膜１６上に直接（パッシベーション膜１６に接触するように）設けてもよい。あるいは、樹脂材料２０は、パッシベーション膜１６上に設けられた他の部材を介して、パッシベーション膜１６の上方に設けてもよい（図示せず）。   The method for manufacturing a semiconductor device according to the present embodiment includes providing a resin material 20 on a semiconductor substrate 10 as shown in FIGS. 2 (A) and 2 (B). The resin material 20 is a material for the resin protrusion 30 and the resin passivation film 40. The resin material 20 is provided on the passivation film 16. The resin material 20 may be provided directly on the passivation film 16 (so as to be in contact with the passivation film 16). Alternatively, the resin material 20 may be provided above the passivation film 16 via another member provided on the passivation film 16 (not shown).

樹脂材料２０はパターニングされている。詳しくは、樹脂材料２０は、樹脂突起３０及び樹脂パッシベーション膜４０を形成するための領域のみに配置されるようにパターニングされている。樹脂材料２０は、また、電極１４（パッシベーション膜１６の開口１８）を露出させるように設ける。樹脂材料２０を設ける方法は特に限定されるものではない。樹脂材料２０を設ける工程は、例えば、半導体基板１０の表面の全面を覆うように樹脂材料２０を設ける工程と、これをパターニングする工程とを含んでいてもよい。あるいは、樹脂材料２０は、選択的に塗布することによって設けてもよい。   The resin material 20 is patterned. Specifically, the resin material 20 is patterned so as to be disposed only in a region for forming the resin protrusion 30 and the resin passivation film 40. The resin material 20 is also provided so as to expose the electrode 14 (the opening 18 of the passivation film 16). The method for providing the resin material 20 is not particularly limited. The step of providing the resin material 20 may include, for example, a step of providing the resin material 20 so as to cover the entire surface of the semiconductor substrate 10 and a step of patterning the resin material 20. Or you may provide the resin material 20 by selectively apply | coating.

本実施の形態に係る半導体装置の製造方法は、樹脂材料２０を硬化させて（キュアして）、図３に示すように、樹脂突起３０及び樹脂パッシベーション膜４０を形成することを含む。樹脂材料２０は、溶融させ、その後に硬化させてもよい。これにより、樹脂突起３０及び樹脂パッシベーション膜４０を、表面の少なくとも一部が曲面状になるように形成することができる。樹脂突起３０及び樹脂パッシベーション膜４０は、パッシベーション膜１６上に形成する。本工程で、樹脂突起３０及び樹脂パッシベーション膜４０を同時に形成する。本工程で、樹脂突起３０及び樹脂パッシベーション膜４０は、同じ厚みになるように形成してもよい。例えば、樹脂材料２０を均一の厚みに設けることで、樹脂突起３０及び樹脂パッシベーション膜４０を同じ厚みに形成することができる。   The method for manufacturing a semiconductor device according to the present embodiment includes curing (curing) the resin material 20 to form a resin protrusion 30 and a resin passivation film 40 as shown in FIG. The resin material 20 may be melted and then cured. Thereby, the resin protrusion 30 and the resin passivation film 40 can be formed so that at least a part of the surface is curved. The resin protrusion 30 and the resin passivation film 40 are formed on the passivation film 16. In this step, the resin protrusion 30 and the resin passivation film 40 are formed simultaneously. In this step, the resin protrusion 30 and the resin passivation film 40 may be formed to have the same thickness. For example, by providing the resin material 20 with a uniform thickness, the resin protrusion 30 and the resin passivation film 40 can be formed with the same thickness.

樹脂突起３０及び樹脂パッシベーション膜４０の形状や形成領域は、特に限定されるものではない。例えば、樹脂突起３０は、半導体基板１０の領域１１の外周に沿って延びる形状をなしていてもよい。あるいは、樹脂突起３０は、領域１１の１つの辺に沿って、複数の樹脂突起３０が間隔をあけて配列されるように形成してもよい（図示せず）。また、半導体基板１０に集積回路１２が形成されている場合、樹脂パッシベーション膜４０は、集積回路１２の形成領域を覆うように形成してもよい。これにより、信頼性の高い半導体装置を提供することができる。なお、樹脂パッシベーション膜４０は、樹脂突起３０と間隔をあけて（非接触に）形成してもよい。   The shape and formation area of the resin protrusion 30 and the resin passivation film 40 are not particularly limited. For example, the resin protrusion 30 may have a shape extending along the outer periphery of the region 11 of the semiconductor substrate 10. Alternatively, the resin protrusions 30 may be formed such that a plurality of resin protrusions 30 are arranged at intervals along one side of the region 11 (not shown). When the integrated circuit 12 is formed on the semiconductor substrate 10, the resin passivation film 40 may be formed so as to cover the formation region of the integrated circuit 12. Thereby, a highly reliable semiconductor device can be provided. The resin passivation film 40 may be formed at a distance from the resin protrusion 30 (in a non-contact manner).

樹脂突起３０及び樹脂パッシベーション膜４０（樹脂材料２０）の組成は特に限定されるものではなく、既に公知となっているいずれかの材料を適用することができる。樹脂突起３０及び樹脂パッシベーション膜４０（樹脂材料２０）は、例えば、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、フェノール樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzoxazole）等の樹脂であってもよい。なお、樹脂パッシベーション膜４０は、パッシベーション膜１６よりも線膨張係数が大きい材料で形成してもよい。   The composition of the resin protrusion 30 and the resin passivation film 40 (resin material 20) is not particularly limited, and any known material can be applied. The resin protrusion 30 and the resin passivation film 40 (resin material 20) are made of, for example, polyimide resin, silicone-modified polyimide resin, epoxy resin, silicone-modified epoxy resin, phenol resin, benzocyclobutene (BCB), polybenzoxazole (PBO). A resin such as polybenzoxazole). The resin passivation film 40 may be formed of a material having a larger linear expansion coefficient than that of the passivation film 16.

本実施の形態に係る半導体装置の製造方法は、図４（Ａ）及び図４（Ｂ）に示すように、電極１４に電気的に接続された配線５０を形成することを含む。配線５０は、電極１４上から、樹脂突起３０上に至るように形成する。配線５０は、樹脂突起３０を乗り越えるように形成してもよい。配線５０は、樹脂突起３０上に配置された電気的接続部５２を有する。すなわち、配線５０のうち、樹脂突起３０上に配置された領域を指して、電気的接続部５２と称してもよい。なお、電気的接続部５２は、配線５０のうち、他の電子部品の電極（配線基板の電極など）との電気的な接続に利用される部分である。本実施の形態では、配線５０は、樹脂パッシベーション膜４０に接触しないように形成する。これにより、後述するエッチング工程で、樹脂パッシベーション膜４０を、効率よく確実にエッチングすることができる。なお、配線５０は、その先端が、パッシベーション膜１６上に配置されるように（パッシベーション膜１６と接触するように）形成してもよい。パッシベーション膜１６の表面が無機材料で形成されている場合、配線５０を、先端がパッシベーション膜１６と接触するように形成することで、配線５０とパッシベーション膜１６との密着性が高まり、配線５０の剥離を防止することが可能になる。配線５０は、樹脂突起３０の両側で、パッシベーション膜１６に接触するように形成してもよい。これにより、配線５０を、さらに剥離しにくくすることができる。なお、本実施の形態では、樹脂突起３０のうち、配線５０（電気的接続部５２）と重複する部分を、重複部３２と称する。また、樹脂突起３０のうち、配線５０（電気的接続部５２）から露出する部分を、露出部３４と称する。   The method for manufacturing a semiconductor device according to the present embodiment includes forming a wiring 50 electrically connected to the electrode 14 as shown in FIGS. 4 (A) and 4 (B). The wiring 50 is formed so as to extend from the electrode 14 to the resin protrusion 30. The wiring 50 may be formed so as to get over the resin protrusion 30. The wiring 50 has an electrical connection portion 52 disposed on the resin protrusion 30. That is, the region of the wiring 50 disposed on the resin protrusion 30 may be referred to as an electrical connection portion 52. The electrical connection portion 52 is a portion of the wiring 50 that is used for electrical connection with an electrode of another electronic component (such as an electrode of a wiring board). In the present embodiment, the wiring 50 is formed so as not to contact the resin passivation film 40. Thereby, the resin passivation film 40 can be efficiently and reliably etched in an etching process described later. Note that the wiring 50 may be formed so that the tip thereof is disposed on the passivation film 16 (in contact with the passivation film 16). In the case where the surface of the passivation film 16 is formed of an inorganic material, by forming the wiring 50 so that the tip is in contact with the passivation film 16, the adhesion between the wiring 50 and the passivation film 16 is increased, and the wiring 50 It becomes possible to prevent peeling. The wiring 50 may be formed on both sides of the resin protrusion 30 so as to be in contact with the passivation film 16. Thereby, the wiring 50 can be made more difficult to peel. In the present embodiment, a portion of the resin protrusion 30 that overlaps the wiring 50 (electrical connection portion 52) is referred to as an overlapping portion 32. Further, a portion of the resin protrusion 30 that is exposed from the wiring 50 (electrical connection portion 52) is referred to as an exposed portion 34.

配線５０を形成する方法は特に限定されない。例えば、スパッタリングによって金属箔を形成し、その後、該金属箔をパターニングすることによって配線５０を形成してもよい。配線５０の材料及び構造も特に限定されるものではない。配線５０は、例えば、複数層で形成されていてもよい。このとき、配線５０は、チタンタングステンによって形成された第１の層と、金によって形成された第２の層とを含んでいてもよい（図示せず）。あるいは、配線５０は、単層で形成されていてもよい。   The method for forming the wiring 50 is not particularly limited. For example, the wiring 50 may be formed by forming a metal foil by sputtering and then patterning the metal foil. The material and structure of the wiring 50 are not particularly limited. For example, the wiring 50 may be formed of a plurality of layers. At this time, the wiring 50 may include a first layer formed of titanium tungsten and a second layer formed of gold (not shown). Alternatively, the wiring 50 may be formed of a single layer.

なお、電極１４の表面に酸化膜が形成されている場合、該酸化膜を除去する工程を行った後に、配線５０を形成する工程を行ってもよい。これによると、電極１４と配線５０とを、確実に電気的に接続することができる。なお、酸化膜を除去する方法は、既に公知となっているいずれかの方法を利用してもよいが、例えば、Ａｒガスを利用してエッチングする方法を適用してもよい。   When an oxide film is formed on the surface of the electrode 14, a step of forming the wiring 50 may be performed after performing the step of removing the oxide film. According to this, the electrode 14 and the wiring 50 can be reliably electrically connected. As a method for removing the oxide film, any known method may be used. For example, an etching method using Ar gas may be applied.

本実施の形態に係る半導体装置の製造方法は、図５に示すように、樹脂パッシベーション膜４０をエッチングして、樹脂パッシベーション膜４０の厚みを、樹脂突起３０の重複部３２よりも薄くするエッチング工程を含む。本工程で、図６（Ａ）及び図６（Ｂ）に示すように、樹脂突起３０の露出部３４をエッチングして薄くしてもよい。例えば配線５０を形成する工程の後に、半導体基板１０をプラズマの雰囲気中にさらすことによって、露出部３４及び樹脂パッシベーション膜４０をエッチングして、薄くしてもよい。なお、露出部３４及び樹脂パッシベーション膜４０は、同じ厚みになるようにエッチングしてもよい。樹脂突起３０と樹脂パッシベーション膜４０とを同じ材料で形成することで、露出部３４と樹脂パッシベーション膜４０とを同じ厚みにすることができる。なお、樹脂パッシベーション膜４０の厚みとは、樹脂パッシベーション膜４０の、半導体基板１０の表面（パッシベーション膜１６が形成された面）と直交する方向への幅を指していてもよい。   As shown in FIG. 5, the method for manufacturing a semiconductor device according to the present embodiment etches the resin passivation film 40 to make the thickness of the resin passivation film 40 thinner than the overlapping portion 32 of the resin protrusion 30. including. In this step, as shown in FIGS. 6A and 6B, the exposed portion 34 of the resin protrusion 30 may be thinned by etching. For example, after the step of forming the wiring 50, the exposed portion 34 and the resin passivation film 40 may be thinned by exposing the semiconductor substrate 10 to a plasma atmosphere. The exposed portion 34 and the resin passivation film 40 may be etched so as to have the same thickness. By forming the resin protrusion 30 and the resin passivation film 40 with the same material, the exposed portion 34 and the resin passivation film 40 can have the same thickness. The thickness of the resin passivation film 40 may refer to the width of the resin passivation film 40 in a direction perpendicular to the surface of the semiconductor substrate 10 (the surface on which the passivation film 16 is formed).

以上の工程によって、あるいは、半導体基板１０を個片に切断する工程や検査工程などをさらに経て、半導体装置１を製造してもよい。   The semiconductor device 1 may be manufactured through the above-described processes, or further through a process of cutting the semiconductor substrate 10 into individual pieces, an inspection process, or the like.

上述した製造方法によると、樹脂突起３０と樹脂パッシベーション膜４０とを同時に形成することができるため、半導体装置を効率よく製造することができる。また、樹脂パッシベーション膜４０の厚みを樹脂突起３０の重複部３２よりも薄くすることで、電気的接続部５２と他の電子部品の電極（例えば、後述する、配線基板６０の電極６２）とを接触させることができるため、電気的な接続信頼性の高い電子機器を製造することが可能になる。また、樹脂パッシベーション膜４０を薄くする工程で、樹脂突起３０の露出部３４を薄くすることができるため、これらを別工程とする必要がなくなり、半導体装置の製造効率を高めることができる。   According to the manufacturing method described above, since the resin protrusion 30 and the resin passivation film 40 can be formed simultaneously, the semiconductor device can be manufactured efficiently. Further, by making the thickness of the resin passivation film 40 thinner than the overlapping portion 32 of the resin protrusion 30, the electrical connection portion 52 and an electrode of another electronic component (for example, an electrode 62 of the wiring board 60 described later) are formed. Since they can be brought into contact with each other, an electronic device with high electrical connection reliability can be manufactured. In addition, since the exposed portion 34 of the resin protrusion 30 can be thinned in the step of thinning the resin passivation film 40, these need not be provided as separate steps, and the manufacturing efficiency of the semiconductor device can be improved.

２．電子機器の製造方法
以下、図７（Ａ）〜図８を参照して、電子機器を製造する方法について説明する。 2. Hereinafter, a method for manufacturing an electronic device will be described with reference to FIGS.

本実施の形態に係る電子機器の製造方法は、半導体装置１を用意することを含む。半導体装置１は、半導体基板１０を含む。半導体基板１０は、開口１８が形成されたパッシベーション膜１６と、開口１８から露出する電極１４とを有する。なお、半導体基板１０は、半導体チップであってもよい。半導体装置１は、パッシベーション膜１６上に形成された樹脂突起３０を含む。半導体装置１は、電極１４と電気的に接続された配線５０を含む。配線５０は、樹脂突起３０上に配置された電気的接続部５２を有する。半導体装置１は、パッシベーション膜１６上に形成された樹脂パッシベーション膜４０を含む。樹脂パッシベーション膜４０は、樹脂突起３０と間隔をあけて（接触しないように）形成されている。樹脂パッシベーション膜４０は、配線５０と接触しないように形成されている。樹脂パッシベーション膜４０の厚みは、樹脂突起３０における配線５０（電気的接続部５２）と重複する重複部３２よりも薄い。また、樹脂突起３０における配線５０からの露出部３４は、重複部３２よりも厚みが薄く（高さが低く）なっていてもよい。このとき、露出部３４は、樹脂パッシベーション膜４０と同じ厚みをなしていてもよい。半導体装置１は、上述したいずれかの方法で製造することができる。   The method for manufacturing an electronic apparatus according to the present embodiment includes preparing the semiconductor device 1. The semiconductor device 1 includes a semiconductor substrate 10. The semiconductor substrate 10 includes a passivation film 16 in which an opening 18 is formed, and an electrode 14 exposed from the opening 18. The semiconductor substrate 10 may be a semiconductor chip. The semiconductor device 1 includes a resin protrusion 30 formed on the passivation film 16. The semiconductor device 1 includes a wiring 50 that is electrically connected to the electrode 14. The wiring 50 has an electrical connection portion 52 disposed on the resin protrusion 30. The semiconductor device 1 includes a resin passivation film 40 formed on the passivation film 16. The resin passivation film 40 is formed with a space (so as not to contact) the resin protrusion 30. The resin passivation film 40 is formed so as not to contact the wiring 50. The thickness of the resin passivation film 40 is thinner than the overlapping portion 32 that overlaps the wiring 50 (electrical connection portion 52) in the resin protrusion 30. Further, the exposed portion 34 from the wiring 50 in the resin protrusion 30 may be thinner (lower in height) than the overlapping portion 32. At this time, the exposed portion 34 may have the same thickness as the resin passivation film 40. The semiconductor device 1 can be manufactured by any of the methods described above.

本実施の形態に係る電子機器の製造方法は、配線基板６０を用意することを含む（図７（Ａ）〜図８参照）。配線基板６０には、電極６２が形成されている。配線基板６０は、セラミックス基板やガラス基板であってもよい。このとき、配線基板６０は、電気光学パネル（液晶パネル・エレクトロルミネッセンスパネル等）の一部であってもよい。また、電極６２は、配線基板６０に形成された配線パターンの一部であってもよい。電極６２は、ＩＴＯ（Indium Tin Oxide）、Ｃｒ、Ａｌなどの金属膜、金属化合物膜、又は、これらの複合膜によって形成されていてもよい。このとき、電極６２は、液晶を駆動する電極（走査電極、信号電極、対向電極等）に電気的に接続されていてもよい。あるいは、配線基板６０は、樹脂基板であってもよい。配線基板６０は、ポリエチレンテレフタレート（ＰＥＴ）からなる基板又はフィルムであってもよい。あるいは、配線基板６０として、ポリイミド樹脂からなるフレキシブル基板を使用してもよい。フレキシブル基板としてFPC(Flexible Printed Circuit)や、TAB(Tape Automated Bonding)技術で使用されるテープを使用してもよい。このとき、電極６２は、例えば、銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）のうちのいずれかを積層して形成されていてもよい。   The method for manufacturing an electronic device according to the present embodiment includes preparing a wiring board 60 (see FIGS. 7A to 8). An electrode 62 is formed on the wiring board 60. The wiring substrate 60 may be a ceramic substrate or a glass substrate. At this time, the wiring board 60 may be a part of an electro-optical panel (liquid crystal panel, electroluminescence panel, or the like). The electrode 62 may be a part of a wiring pattern formed on the wiring board 60. The electrode 62 may be formed of a metal film such as ITO (Indium Tin Oxide), Cr, or Al, a metal compound film, or a composite film thereof. At this time, the electrode 62 may be electrically connected to an electrode (scanning electrode, signal electrode, counter electrode, or the like) that drives the liquid crystal. Alternatively, the wiring substrate 60 may be a resin substrate. The wiring substrate 60 may be a substrate or film made of polyethylene terephthalate (PET). Alternatively, a flexible substrate made of polyimide resin may be used as the wiring substrate 60. As the flexible substrate, a tape used in FPC (Flexible Printed Circuit) or TAB (Tape Automated Bonding) technology may be used. At this time, the electrode 62 may be formed by stacking any one of, for example, copper (Cu), chromium (Cr), titanium (Ti), nickel (Ni), and titanium tungsten (Ti-W). Good.

本実施の形態に係る電子機器の製造方法は、半導体装置１を配線基板６０に搭載することを含む。本工程では、半導体装置１を配線基板６０に搭載して、電気的接続部５２と電極６２とを接触させて電気的に接続させる。以下、図７（Ａ）〜図７（Ｃ）を参照して、半導体装置１を配線基板６０に搭載する工程について説明する。   The electronic device manufacturing method according to the present embodiment includes mounting the semiconductor device 1 on the wiring board 60. In this step, the semiconductor device 1 is mounted on the wiring board 60, and the electrical connection portion 52 and the electrode 62 are brought into contact with each other to be electrically connected. Hereinafter, with reference to FIGS. 7A to 7C, a process of mounting the semiconductor device 1 on the wiring board 60 will be described.

はじめに、図７（Ａ）に示すように、半導体装置１を配線基板６０上に配置して、半導体装置１の電気的接続部５２（樹脂突起３０）と配線基板６０の電極６２とが対向するように位置合わせをする。   First, as shown in FIG. 7A, the semiconductor device 1 is disposed on the wiring board 60, and the electrical connection portion 52 (resin protrusion 30) of the semiconductor device 1 and the electrode 62 of the wiring board 60 face each other. Align as follows.

このとき、図示しない治具（ボンディングツール）によって、半導体装置１を保持してもよい。治具にはヒータが内蔵されていてもよく、これにより、半導体装置１（電気的接続部５２）を加熱してもよい。半導体装置１を加熱することによって、電気的接続部５２が加熱され、電気的接続部５２と電極６２とを確実に電気的に接続することができる。   At this time, the semiconductor device 1 may be held by a jig (bonding tool) (not shown). A heater may be built in the jig, and thereby the semiconductor device 1 (electrical connection portion 52) may be heated. By heating the semiconductor device 1, the electrical connection portion 52 is heated, and the electrical connection portion 52 and the electrode 62 can be reliably electrically connected.

なお、図７（Ａ）に示すように、半導体装置１と配線基板６０との間には、予め、接着材料７０を設けておいてもよい。接着材料７０は、ペースト状あるいはフィルム状で設けてもよい。   As shown in FIG. 7A, an adhesive material 70 may be provided between the semiconductor device 1 and the wiring board 60 in advance. The adhesive material 70 may be provided in a paste form or a film form.

その後、図７（Ｂ）に示すように、半導体装置１と配線基板６０とを近接させて、電気的接続部５２と電極６２とを接触させる。これにより、電気的接続部５２と電極６２とを電気的に接続する。なお、半導体装置１によると、樹脂パッシベーション膜４０の厚みは、樹脂突起３０の重複部３２よりも薄い。そのため、電気的接続部５２と電極６２とを、容易に接触させることができ、信頼性の高い電子機器を製造することができる。また、樹脂突起３０の露出部３４が重複部３２よりも薄い（高さが低い）場合には、接着材料７０の流動性が高まり、半導体装置１を配線基板６０に搭載する工程を、効率よく行うことができる（図６（Ｂ）参照）。   Thereafter, as shown in FIG. 7B, the semiconductor device 1 and the wiring substrate 60 are brought close to each other, and the electrical connection portion 52 and the electrode 62 are brought into contact with each other. Thereby, the electrical connection part 52 and the electrode 62 are electrically connected. According to the semiconductor device 1, the thickness of the resin passivation film 40 is thinner than the overlapping portion 32 of the resin protrusion 30. Therefore, the electrical connection portion 52 and the electrode 62 can be easily brought into contact with each other, and a highly reliable electronic device can be manufactured. In addition, when the exposed portion 34 of the resin protrusion 30 is thinner (has a lower height) than the overlapping portion 32, the fluidity of the adhesive material 70 increases, and the process of mounting the semiconductor device 1 on the wiring substrate 60 is efficiently performed. This can be done (see FIG. 6B).

なお、本工程では、半導体基板１０と配線基板６０とによって樹脂突起３０を押しつぶして、樹脂突起３０を弾性変形させてもよい。これにより、樹脂突起３０の弾性力によって、電気的接続部５２と電極６２とを押し付けることができるため、電気的な接続信頼性の高い電子機器を製造することができる。   In this step, the resin protrusion 30 may be crushed by the semiconductor substrate 10 and the wiring substrate 60 to elastically deform the resin protrusion 30. Thereby, since the electrical connection part 52 and the electrode 62 can be pressed by the elastic force of the resin protrusion 30, an electronic device with high electrical connection reliability can be manufactured.

その後、図７（Ｃ）に示すように、半導体装置１と配線基板６０との間に、接着剤７２を形成する。接着剤７２は、接着材料７０を硬化させることによって形成する。接着剤７２によって、半導体装置１と配線基板６０とを接着（固着）する。接着剤７２によって、半導体基板１０と配線基板６０との間隔を維持してもよい。すなわち、接着剤７２によって、樹脂突起３０が弾性変形した状態を維持してもよい。例えば、樹脂突起３０が弾性変形した状態で接着剤７２を形成することで、樹脂突起３０が弾性変形した状態を維持することができる。   Thereafter, an adhesive 72 is formed between the semiconductor device 1 and the wiring board 60 as shown in FIG. The adhesive 72 is formed by curing the adhesive material 70. The semiconductor device 1 and the wiring board 60 are bonded (fixed) with the adhesive 72. The distance between the semiconductor substrate 10 and the wiring substrate 60 may be maintained by the adhesive 72. That is, the state where the resin protrusion 30 is elastically deformed by the adhesive 72 may be maintained. For example, by forming the adhesive 72 in a state where the resin protrusion 30 is elastically deformed, the state where the resin protrusion 30 is elastically deformed can be maintained.

なお、接着剤７２（接着材料７０）の種類は特に限定されるものではないが、例えば樹脂系の材料であってもよい。接着剤７２は、また、樹脂パッシベーション膜４０よりも線膨張係数が小さい材料を適用してもよい。   The type of the adhesive 72 (adhesive material 70) is not particularly limited, but may be, for example, a resin material. A material having a smaller linear expansion coefficient than that of the resin passivation film 40 may be applied as the adhesive 72.

以上の工程によって、図８に示す、電子機器１０００を製造してもよい。電子機器１０００は、表示デバイスであってもよい。表示デバイスは、例えば液晶表示デバイスやＥＬ（Electrical Luminescence）表示デバイスであってもよい。そして、半導体装置１（半導体チップ１１）は、表示デバイスを制御するドライバＩＣであってもよい。   The electronic device 1000 shown in FIG. 8 may be manufactured through the above steps. The electronic device 1000 may be a display device. The display device may be, for example, a liquid crystal display device or an EL (Electrical Luminescence) display device. The semiconductor device 1 (semiconductor chip 11) may be a driver IC that controls the display device.

電子機器１０００によると、接着剤７２が、樹脂パッシベーション膜４０と配線基板６０との間に配置される。通常、樹脂材料（有機材料）は、無機材料よりも接着剤との密着力が高いため、電子機器１０００によると、接着剤７２と半導体装置１との密着性が高い、信頼性の高い電子機器を提供することができる。また、樹脂パッシベーション膜４０を、パッシベーション膜１６よりも線膨張係数が大きく、かつ、接着剤７２よりも線膨張係数が小さい材料で形成することで、接着剤７２と半導体装置１との剥離が生じにくい、信頼性の高い電子機器を提供することができる。   According to the electronic device 1000, the adhesive 72 is disposed between the resin passivation film 40 and the wiring substrate 60. Usually, a resin material (organic material) has a higher adhesion to an adhesive than an inorganic material. Therefore, according to the electronic device 1000, a highly reliable electronic device having a high adhesion between the adhesive 72 and the semiconductor device 1. Can be provided. Further, the resin passivation film 40 is formed of a material having a linear expansion coefficient larger than that of the passivation film 16 and smaller than that of the adhesive 72, so that the adhesive 72 and the semiconductor device 1 are peeled off. It is difficult to provide a highly reliable electronic device.

なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。   In addition, this invention is not limited to embodiment mentioned above, A various deformation | transformation is possible. For example, the present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations that have the same functions, methods, and results, or configurations that have the same objects and effects). In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. In addition, the present invention includes a configuration that exhibits the same operational effects as the configuration described in the embodiment or a configuration that can achieve the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.

半導体装置の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of a semiconductor device. 半導体装置の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of a semiconductor device. 半導体装置の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of a semiconductor device. 半導体装置の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of a semiconductor device. 半導体装置の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of a semiconductor device. 半導体装置の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of a semiconductor device. 電子機器の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of an electronic device. 電子機器の概略図である。It is the schematic of an electronic device.

符号の説明Explanation of symbols

１…半導体装置、 １０…半導体基板、 １１…領域、 １２…集積回路、 １４…電極、 １６…パッシベーション膜、 １８…開口、 ２０…樹脂材料、 ３０…樹脂突起、 ３２…重複部、 ３４…露出部、 ４０…樹脂パッシベーション膜、 ５０…配線、 ５２…電気的接続部、 ６０…配線基板、 ６２…電極、 ７０…接着材料、 ７２…接着剤   DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 10 ... Semiconductor substrate, 11 ... Area | region, 12 ... Integrated circuit, 14 ... Electrode, 16 ... Passivation film, 18 ... Opening, 20 ... Resin material, 30 ... Resin protrusion, 32 ... Overlapping part, 34 ... Exposure 40: Resin passivation film, 50 ... Wiring, 52 ... Electrical connection, 60 ... Wiring substrate, 62 ... Electrode, 70 ... Adhesive material, 72 ... Adhesive

Claims (7)

半導体集積回路と、前記半導体集積回路の周辺に配置された電極と、前記電極が露出する開口が形成された少なくとも表面が無機材料のパッシベーション膜と、を有する半導体基板を用意する工程と、
前記パッシベーション膜上に、前記半導体集積回路の形成領域を覆う樹脂パッシベーション膜と、前記樹脂パッシベーション膜の周辺に前記樹脂パッシベーション膜と接触しないように配置された樹脂突起と、を形成させるようにパターニングされた樹脂材料を前記開口が露出するように設ける工程と、
前記樹脂材料を溶融させ硬化させることによって、曲面状の表面を有する前記樹脂突起及び前記樹脂パッシベーション膜を形成する工程と、
前記樹脂突起上に配置された電気的接続部を有する、前記電極と電気的に接続された配線を、前記電極から前記樹脂突起を乗り越えた側の前記パッシベーション膜上に配置し、前記樹脂パッシベーション膜に接触しないように形成する工程と、
前記樹脂パッシベーション膜をエッチングして、前記樹脂パッシベーション膜の厚みを、前記樹脂突起における前記電気的接続部と重複する重複部よりも薄くするエッチング工程と、
を含む半導体装置の製造方法。 Preparing a semiconductor substrate having a semiconductor integrated circuit, an electrode disposed around the semiconductor integrated circuit , and a passivation film made of an inorganic material having at least a surface on which an opening exposing the electrode is formed ;
A pattern is formed on the passivation film so as to form a resin passivation film that covers a region where the semiconductor integrated circuit is formed, and a resin protrusion that is arranged around the resin passivation film so as not to contact the resin passivation film. Providing the resin material such that the opening is exposed;
Forming the resin protrusion and the resin passivation film having a curved surface by melting and curing the resin material; and
A wiring electrically connected to the electrode having an electrical connection portion disposed on the resin protrusion is disposed on the passivation film on the side of the electrode over the resin protrusion, and the resin passivation film Forming so as not to contact with,
Etching the resin passivation film to make the thickness of the resin passivation film thinner than the overlapping part overlapping the electrical connection part in the resin protrusion,
A method of manufacturing a semiconductor device including: 請求項１記載の半導体装置の製造方法において、
前記エッチング工程で、前記樹脂突起における前記配線からの露出部をエッチングして薄くする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
A method for manufacturing a semiconductor device, wherein, in the etching step, an exposed portion of the resin protrusion from the wiring is etched to be thin. 請求項２記載の半導体装置の製造方法において、
前記樹脂パッシベーション膜及び前記露出部が同じ厚みになるように、前記エッチング工程を行う半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 2.
A method of manufacturing a semiconductor device, wherein the etching step is performed so that the resin passivation film and the exposed portion have the same thickness. 請求項１から請求項３のいずれかに記載の半導体装置の製造方法において、
前記樹脂突起と前記樹脂パッシベーション膜とを、同じ材料で形成する半導体装置の製造方法。 In the manufacturing method of the semiconductor device in any one of Claims 1-3,
A method of manufacturing a semiconductor device, wherein the resin protrusion and the resin passivation film are formed of the same material. 半導体集積回路と、前記半導体集積回路の周辺に配置された電極と、前記電極が露出する開口が形成された少なくとも表面が無機材料のパッシベーション膜とを有する半導体基板と、
前記パッシベーション膜上に、
前記半導体集積回路の形成領域を覆うにように形成された樹脂パッシベーション膜と、
前記樹脂パッシベーション膜の周辺に前記樹脂パッシベーション膜と接触しないように配置された樹脂突起と、
前記樹脂突起上に配置された電気的接続部を有する、前記電極と電気的に接続された配線と、
を含み、
前記配線は、前記電極から前記樹脂突起を乗り越えた側の前記パッシベーション膜上に配置し、前記樹脂パッシベーション膜に接触しないように形成され、
前記樹脂パッシベーション膜の厚みは、前記樹脂突起における前記配線と重複する重複部よりも薄い半導体装置。 A semiconductor substrate having a semiconductor integrated circuit, an electrode disposed around the semiconductor integrated circuit, and a passivation film made of an inorganic material having at least a surface on which an opening exposing the electrode is formed ;
On before Symbol passivation film,
A resin passivation film formed so as to cover a formation region of the semiconductor integrated circuit;
A resin protrusion disposed around the resin passivation film so as not to contact the resin passivation film;
A wiring electrically connected to the electrode having an electrical connection disposed on the resin protrusion;
Including
The wiring is disposed on the passivation film on the side of the electrode over the resin protrusion, and is formed so as not to contact the resin passivation film,
The thickness of the said resin passivation film is a semiconductor device thinner than the overlap part which overlaps with the said wiring in the said resin protrusion. 請求項５記載の半導体装置において、
前記樹脂突起における前記配線からの露出部は、前記樹脂パッシベーション膜と同じ厚みである半導体装置。 The semiconductor device according to claim 5 .
The exposed portion of the resin protrusion from the wiring has the same thickness as the resin passivation film. 請求項５又は請求項６記載の半導体装置において、
前記樹脂突起と前記樹脂パッシベーション膜とは、同じ材料で形成されている半導体装置。 The semiconductor device according to claim 5 or 6 ,
The resin protrusion and the resin passivation film are semiconductor devices formed of the same material.
JP2006105975A 2006-04-07 2006-04-07 SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE Expired - Fee Related JP5098204B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006105975A JP5098204B2 (en) 2006-04-07 2006-04-07 SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006105975A JP5098204B2 (en) 2006-04-07 2006-04-07 SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE

Publications (2)

Publication Number Publication Date
JP2007281216A JP2007281216A (en) 2007-10-25
JP5098204B2 true JP5098204B2 (en) 2012-12-12

Family

ID=38682359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006105975A Expired - Fee Related JP5098204B2 (en) 2006-04-07 2006-04-07 SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE

Country Status (1)

Country Link
JP (1) JP5098204B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4548459B2 (en) 2007-08-21 2010-09-22 セイコーエプソン株式会社 Electronic component mounting structure
JP6962119B2 (en) * 2017-09-29 2021-11-05 ブラザー工業株式会社 Composite board

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321631A (en) * 1997-05-19 1998-12-04 Oki Electric Ind Co Ltd Semiconductor device and its manufacture
JP2001110831A (en) * 1999-10-07 2001-04-20 Seiko Epson Corp External connecting protrusion and its forming method, semiconductor chip, circuit board and electronic equipment
JP2005101527A (en) * 2003-08-21 2005-04-14 Seiko Epson Corp Electronic component mounting structure, electrooptic device, electronic equipment, and method of mounting electronic component
JP3994989B2 (en) * 2004-06-14 2007-10-24 セイコーエプソン株式会社 Semiconductor device, circuit board, electro-optical device, and electronic apparatus

Also Published As

Publication number Publication date
JP2007281216A (en) 2007-10-25

Similar Documents

Publication Publication Date Title
US7728424B2 (en) Semiconductor device and method of manufacturing the same
US8212356B2 (en) Semiconductor device having multi-layered wiring layer and fabrication process thereof
JP4284544B2 (en) Semiconductor device and manufacturing method thereof
US7582967B2 (en) Semiconductor device, electronic module, and method of manufacturing electronic module
JP2009049155A (en) Electronic device and electronic equipment
JP4656311B2 (en) Electronic module
JP4305667B2 (en) Semiconductor device
JP5098204B2 (en) SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE
JP4145902B2 (en) Semiconductor device and manufacturing method thereof
JP2007005357A (en) Method of manufacturing semiconductor device
JP4273347B2 (en) Semiconductor device
JP4654790B2 (en) Semiconductor device and manufacturing method thereof
JP2007019410A (en) Semiconductor device, and method of manufacturing electronic module
JP2008109024A (en) Semiconductor, electronic device, and method for manufacturing electronic device
KR100749592B1 (en) Semiconductor device and method for manufacturing the same
JP4873144B2 (en) Electronic device manufacturing method and semiconductor device
JP4858161B2 (en) Semiconductor device and method for manufacturing electronic device
JP2011114127A (en) Semiconductor device, electronic component and method for manufacturing the same
JP5299626B2 (en) SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE MANUFACTURING METHOD
JP2006173434A (en) Wiring board, and semiconductor device, and its manufacturing method
JP4720992B2 (en) Semiconductor device
JP2008103584A (en) Semiconductor device, electronic device, and their manufacturing methods
JP2009049154A (en) Semiconductor device, packaging structure, electrooptical device, and electronic equipment
JP2008091691A (en) Semiconductor device, electronic device, and manufacturing method of electronic device
JP2006295043A (en) Semiconductor device and electronic module, and their production porcess

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111129

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120328

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120723

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120910

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees