JP2001110831A - External connecting protrusion and its forming method, semiconductor chip, circuit board and electronic equipment - Google Patents

External connecting protrusion and its forming method, semiconductor chip, circuit board and electronic equipment

Info

Publication number
JP2001110831A
JP2001110831A JP28727699A JP28727699A JP2001110831A JP 2001110831 A JP2001110831 A JP 2001110831A JP 28727699 A JP28727699 A JP 28727699A JP 28727699 A JP28727699 A JP 28727699A JP 2001110831 A JP2001110831 A JP 2001110831A
Authority
JP
Japan
Prior art keywords
external connection
semiconductor chip
projection
connection projection
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28727699A
Other languages
Japanese (ja)
Inventor
Akihito Tsuda
昭仁 津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP28727699A priority Critical patent/JP2001110831A/en
Publication of JP2001110831A publication Critical patent/JP2001110831A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an outside connecting protrusion whose aspect ratio is high capable of reducing the usage of metal being materials and a method for forming the outside connecting protrusion, and for the provide a semiconductor chip using the protrusion, and a circuit board and electronic equipment. SOLUTION: In an outside connecting protrusion 10, a projecting body 22 made of resin is formed adjacently to an electrode pad 20, and a conductor 24 made of metal is formed across an electrode pad 14 and the projecting body 22. Thus, the outside connecting protrusion having a high aspect ratio can be easily formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、外部接続突起およ
びその形成方法、半導体チップ、回路基板ならびに電子
機器に係り、特にアスペクト比の高い外部接続突起、こ
れを有する半導体チップ、回路基板ならびに電子機器に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an external connection projection and a method for forming the same, a semiconductor chip, a circuit board, and an electronic device, and more particularly to an external connection projection having a high aspect ratio, a semiconductor chip having the same, a circuit board, and an electronic device. About.

【0002】[0002]

【従来の技術】半導体チップの実装においては、近年、
ハンダバンプを用いて接続を行なうフリップチップ実装
方式がよく用いられている。すなわち、半導体チップの
能動素子形成面(以下、能動面とする)に、メッキ法や
蒸着法、あるいはあらかじめ略球形の半田ボールを電極
パッドに配置するなどの方法でバンプを形成し、これら
を用いて半導体チップと基板等を接続するものである。
2. Description of the Related Art In recent years, in mounting semiconductor chips,
A flip-chip mounting method in which connection is performed using solder bumps is often used. That is, bumps are formed on the active element forming surface (hereinafter referred to as the active surface) of a semiconductor chip by a plating method, a vapor deposition method, or a method in which a substantially spherical solder ball is previously arranged on an electrode pad, and these are used. To connect a semiconductor chip to a substrate or the like.

【0003】[0003]

【発明が解決しようとする課題】ところが、近年、半導
体チップが小型化するのに伴い、LSIチップ上に形成
するバンプの相互間距離をより小さくすること、すなわ
ち狭ピッチ化が要求されている。よって、バンプに対し
てもアスペクト比の高い、つまりその幅に比して高さの
あるものが要求されるようになっている。そこで、例え
ば特開平10−107038号の発明のようなバンプの
形成方法が考えられている。すなわち、能動面の電極パ
ッド上に、亜鉛(Zn)、アンチモン(Sb)を含有す
るハンダを接合し、そのハンダ上に導電粒子を接合する
ものである。
However, in recent years, as semiconductor chips have become smaller, it has been required to further reduce the distance between bumps formed on an LSI chip, that is, to reduce the pitch. Therefore, bumps are required to have a high aspect ratio, that is, a bump having a height higher than its width. Therefore, for example, a method of forming a bump as disclosed in Japanese Patent Application Laid-Open No. 10-107038 has been considered. That is, a solder containing zinc (Zn) and antimony (Sb) is bonded on the electrode pad on the active surface, and conductive particles are bonded on the solder.

【0004】しかしながら、上記のような形成方法を用
いる場合、バンプを高くするのに応じて、バンプを形成
する金属の使用量も増大することになる。よって、高価
な金を使用する場合には、コストアップの要因になる。
また、バンプを高くするために、従来のものよりも複雑
な製造工程を要するので、このこともコストアップの要
因になる。
However, when the above-described forming method is used, as the height of the bump is increased, the amount of metal used for forming the bump increases. Therefore, when expensive gold is used, it causes a cost increase.
Further, in order to increase the height of the bump, a more complicated manufacturing process is required as compared with the conventional one, and this also causes an increase in cost.

【0005】そこで、本発明は、前記した従来技術の欠
点を解消するためになされたもので、アスペクト比が高
く、かつ材料となる金属の使用量の低減化を図ることが
可能な外部接続突起およびその形成方法、ならびにそれ
を用いた半導体チップ、回路基板ならびに電子機器を提
供することを目的としている。
The present invention has been made to solve the above-mentioned drawbacks of the prior art, and has an external connection projection having a high aspect ratio and capable of reducing the amount of metal used as a material. It is an object of the present invention to provide a semiconductor device, a method of forming the same, and a semiconductor chip, a circuit board, and an electronic device using the same.

【0006】[0006]

【課題を解決するための手段】本発明は、上記の目的を
達成するために、半導体チップの能動素子形成面に形成
されてなる外部接続突起において、半導体チップの電極
の近傍に形成してなる突出体と、前記電極上と前記突出
体上とに連続的に形成してなる導電体と、を少なくとも
有することを特徴とするものとした。
According to the present invention, in order to achieve the above object, an external connection projection formed on an active element forming surface of a semiconductor chip is formed near an electrode of the semiconductor chip. It is characterized by having at least a protruding body, and a conductor formed continuously on the electrode and the protruding body.

【0007】このように構成した本発明においては、外
部接続突起を突出体と導電体とからなるものとし、突出
体を所定の高さに形成し、その上に導電体を形成するの
で、アスペクト比の高い外部接続突起を形成することが
容易にできる。
In the present invention having the above-described structure, the external connection projection is formed of a projection and a conductor, and the projection is formed at a predetermined height, and the conductor is formed thereon. An external connection projection having a high ratio can be easily formed.

【0008】なお、導電体は、金(Au)、銅(Cu)
またはニッケル(Ni)で形成することが好ましい。
The conductors are gold (Au), copper (Cu)
Alternatively, it is preferable to use nickel (Ni).

【0009】また、上記の外部接続突起において、前記
導電体を前記突出体の頂部を覆うように形成してなるこ
とを特徴とするものとした。
In the above-mentioned external connection projection, the conductor is formed so as to cover the top of the projection.

【0010】このように構成した本発明においては、突
出体の頂部を電気的接続に利用することができるので、
アスペクト比の高い外部接続突起を得ることができる。
[0010] In the present invention configured as described above, the top of the protrusion can be used for electrical connection.
External connection protrusions having a high aspect ratio can be obtained.

【0011】また、上記の外部接続突起において、前記
突出体の頂部を平坦に形成してなることを特徴とするも
のとした。
Further, in the above-mentioned external connection projection, a top of the projection is formed to be flat.

【0012】このように構成した本発明においては、突
出体と基板の配線パターン等との接触面積を大きくする
ことができ、これらの電気的導通をより確実に確保する
ことができる。
According to the present invention, the contact area between the protruding body and the wiring pattern of the substrate can be increased, and the electrical conduction between them can be more reliably ensured.

【0013】そして、外部接続突起において、前記突出
体を前記電極の配列に平行にかつ前記電極の近傍に形成
するとともに、前記導電体を前記電極毎に1つずつ形成
してなることを特徴とするものとした。
In the external connection projection, the protrusion is formed in parallel with the arrangement of the electrodes and in the vicinity of the electrode, and the conductor is formed one by one for each of the electrodes. To do.

【0014】このように構成した本発明においては、1
つの外部接続突起を複数の電極の電気的接続に利用する
ことができる。
In the present invention thus configured, 1
One external connection projection can be used for electrical connection of a plurality of electrodes.

【0015】そして、外部接続突起において、前記突出
体を前記能動素子形成面の前記電極に囲まれた領域に枠
状に形成してなることを特徴とするものとした。
In the external connection projection, the projection is formed in a frame shape in a region surrounded by the electrode on the active element forming surface.

【0016】このように構成した本発明においては、外
部接続突起を半導体チップに形成されたすべての電極の
電気的接続に利用することができる。
In the present invention thus configured, the external connection projection can be used for electrical connection of all electrodes formed on the semiconductor chip.

【0017】そして、外部接続突起において、前記突出
体は樹脂からなることを特徴とするものとした。
In the external connection projection, the projection is made of resin.

【0018】このように構成した本発明においては、突
出体を所定の形状、高さに形成することが容易にでき
る。また、突出体が柔軟性を有するので、外部応力を外
部接続突起に吸収することが可能となる。
In the present invention configured as described above, the protrusion can be easily formed in a predetermined shape and height. In addition, since the protrusion has flexibility, external stress can be absorbed by the external connection protrusion.

【0019】また、半導体チップの能動素子形成面に形
成されてなる外部接続突起において、半導体チップの電
極上に有底円筒状に形成してなることを特徴とする外部
接続突起とするものとした。
Further, the external connection projection formed on the active element forming surface of the semiconductor chip is formed as a bottomed cylindrical shape on the electrode of the semiconductor chip. .

【0020】このように構成した本発明においては、外
部接続突起が中空のものとなるので、外部接続突起を形
成する材料の使用量の低減することができる。
In the present invention thus configured, since the external connection projection is hollow, the amount of material used for forming the external connection projection can be reduced.

【0021】また、半導体チップにおいて上記のいずれ
かに記載の外部接続突起を形成してなることを特徴とす
るものとした。
According to another aspect of the present invention, there is provided a semiconductor chip having any of the above-described external connection projections formed thereon.

【0022】このように構成した本発明においては、外
部接続突起を従来のものよりも狭ピッチで配置した半導
体チップを提供することができる。ひいては、半導体チ
ップ自体の小型化も可能となる。
According to the present invention configured as described above, it is possible to provide a semiconductor chip in which the external connection protrusions are arranged at a smaller pitch than the conventional one. As a result, the size of the semiconductor chip itself can be reduced.

【0023】くわえて、回路基板において、上記のいず
れかの半導体チップが実装されてなることを特徴とする
ものとした。
In addition, the present invention is characterized in that any one of the above semiconductor chips is mounted on a circuit board.

【0024】このように構成した本発明においては、従
来のものよりも小型化された回路基板を提供することが
できる。
According to the present invention configured as described above, it is possible to provide a circuit board smaller in size than the conventional one.

【0025】さらに、電子機器において、上記の回路基
板を有することを特徴とするものとした。
Further, an electronic device is provided with the above-mentioned circuit board.

【0026】このように構成した本発明においては、従
来のものよりも小型化された回路基板を利用するので、
電子機器自体の小型化を図ることが容易になる。
In the present invention configured as described above, a circuit board smaller than a conventional circuit board is used.
It is easy to reduce the size of the electronic device itself.

【0027】そして、半導体ウェハ上に外部接続突起を
形成する方法において、前記半導体ウェハ上に形成され
た電極の近傍に突出体を接着する工程と、前記電極上と
前記突出体上にメッキ法により導電体を形成する工程
と、を少なくとも有することを特徴とするものとした。
In the method of forming external connection projections on a semiconductor wafer, a step of bonding a projection to the vicinity of an electrode formed on the semiconductor wafer, and a step of plating on the electrode and the projection by plating. And a step of forming a conductor.

【0028】このように構成した本発明においては、半
導体チップの電極の近傍に所定の大きさ、高さの外部接
続突起を形成することが容易にできる。
In the present invention configured as described above, it is possible to easily form the external connection projection having a predetermined size and height near the electrode of the semiconductor chip.

【0029】[0029]

【発明の実施の形態】以下に、本発明に係る外部接続突
起およびその形成方法、半導体チップ、回路基板ならび
に電子機器の好適な実施の形態について添付図面を参照
しながら詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of an external connection projection and a method for forming the same according to the present invention, a semiconductor chip, a circuit board, and electronic equipment will be described in detail below with reference to the accompanying drawings.

【0030】図1は、本発明の第1の実施の形態に係る
外部接続突起の断面図である。また、図2は、本発明の
第1の実施の形態に係る外部接続突起の変形例を示す断
面図である。また、図3は、本発明の第1の実施の形態
に係る外部接続突起の変形例を示す断面図である。ま
た、図4は、本発明の第2の実施の形態に係る外部接続
突起の断面図である。また、図5は、本発明の第3の実
施の形態に係る外部接続突起の斜視図である。また、図
6は、本発明の第4の実施の形態に係る外部接続突起の
平面図である。また、図7は、本発明の実施の第1の形
態に係る外部接続突起の製造工程の説明図である。ま
た、図8は、本発明の実施の第2の形態に係る半導体チ
ップの製造工程の説明図である。また、図9は、本発明
の実施の第1の形態に係る外部接続突起を形成した半導
体チップを実装した回路基板の説明図である。さらに、
図10は、図9に示した回路基板を備えた電子機器の説
明図である。
FIG. 1 is a sectional view of an external connection projection according to the first embodiment of the present invention. FIG. 2 is a cross-sectional view showing a modification of the external connection projection according to the first embodiment of the present invention. FIG. 3 is a cross-sectional view showing a modification of the external connection projection according to the first embodiment of the present invention. FIG. 4 is a cross-sectional view of the external connection projection according to the second embodiment of the present invention. FIG. 5 is a perspective view of an external connection projection according to the third embodiment of the present invention. FIG. 6 is a plan view of the external connection projection according to the fourth embodiment of the present invention. FIG. 7 is an explanatory diagram of a manufacturing process of the external connection projection according to the first embodiment of the present invention. FIG. 8 is an explanatory diagram of a semiconductor chip manufacturing process according to the second embodiment of the present invention. FIG. 9 is an explanatory diagram of a circuit board on which a semiconductor chip having external connection protrusions according to the first embodiment of the present invention is mounted. further,
FIG. 10 is an explanatory diagram of an electronic device including the circuit board shown in FIG.

【0031】まず、本発明の第1の実施の形態について
説明する。図1に示すように、この実施の形態に係る外
部接続突起20は、半導体チップ10の電極パッド14
が形成された能動面に設けられる。また、外部接続突起
20は、能動面上に突出して形成される突出体22と、
電極パッド14上と突出体22とに跨って形成される導
電体24と、から形成されている。なお、半導体チップ
10の能動面の表面には、保護膜12が形成されてい
る。保護膜12は、半導体チップ10の内部に形成され
た図示しない能動素子や金属配線層を保護する機能も有
するものであり、シリコン酸化膜(SiO2)やシリコ
ン窒化膜(SiN)から形成されている。
First, a first embodiment of the present invention will be described. As shown in FIG. 1, the external connection projection 20 according to this embodiment is
Is provided on the active surface on which is formed. Further, the external connection protrusion 20 includes a protrusion 22 formed to protrude on the active surface,
A conductor 24 is formed over the electrode pad 14 and the protrusion 22. Note that a protective film 12 is formed on the surface of the active surface of the semiconductor chip 10. The protective film 12 also has a function of protecting an active element and a metal wiring layer (not shown) formed inside the semiconductor chip 10, and is formed of a silicon oxide film (SiO 2 ) or a silicon nitride film (SiN). I have.

【0032】突出体22は、熱硬化エポキシ樹脂から形
成されており、また、電極パッド20と隣接する領域
に、所定の高さ、例えば30〜100μmの高さに形成
されている。また、突出体22の頂部は、図示しない基
板等との電気的接続をより確実にするために平坦に形成
されている。なお、突出体22の材料としては、熱硬化
エポキシ樹脂のほかに、後述する方法により能動面上に
突出体22を容易に形成できるものであれば、どのよう
な樹脂であっても良い。また、ガラスなど無機系材料を
用いても良い。
The protruding body 22 is formed of a thermosetting epoxy resin, and has a predetermined height, for example, 30 to 100 μm, in a region adjacent to the electrode pad 20. In addition, the top of the protruding body 22 is formed flat so as to more reliably establish electrical connection with a substrate or the like (not shown). The material of the protruding body 22 may be any resin other than the thermosetting epoxy resin as long as the protruding body 22 can be easily formed on the active surface by a method described later. Further, an inorganic material such as glass may be used.

【0033】導電体24は、金(Au)から形成されて
おり、また、電極パッド14と突出体22の頂部とを覆
うように形成されるとともに、電極パッド14から突出
部22の頂部まで連続的に形成されている。また、その
厚みは3〜10μmである。なお、導電体24の材料と
しては、金のほかに、後述する方法により電極パッド1
4および突出体22上に導電体24を容易に形成できる
ものであれば、例えば銅(Cu)、ニッケル(Ni)な
ど他の金属も好ましく用いることができる。
The conductor 24 is made of gold (Au), is formed so as to cover the electrode pad 14 and the top of the protrusion 22, and is continuous from the electrode pad 14 to the top of the protrusion 22. Is formed. The thickness is 3 to 10 μm. In addition, as a material of the conductor 24, in addition to gold, the electrode pad 1 may be formed by a method described later.
Other metals such as copper (Cu) and nickel (Ni) can be preferably used as long as the conductor 24 can be easily formed on the protrusions 4 and the protruding body 22.

【0034】したがって、外部接続突起20において
は、所定の高さに形成された突出体22の頂部上に導電
体24が形成され、さらに、この導電体24が電極パッ
ド14と電気的に接続されているので、突出体22の頂
部に図示しない基板の配線パターンなどを接続すること
により、半導体チップ10と基板等とを電気的に接続す
ることができる。また、突出体22は、任意の高さに容
易に形成できるので、従来技術に係るバンプよりもアス
ペクト比が高い、すなわち、幅50に対して高さ52が
大きい外部接続突起が容易に得られる。
Therefore, in the external connection projection 20, a conductor 24 is formed on the top of the protrusion 22 formed at a predetermined height, and the conductor 24 is electrically connected to the electrode pad 14. Therefore, the semiconductor chip 10 can be electrically connected to the substrate or the like by connecting the wiring pattern of the substrate (not shown) to the top of the protruding body 22. In addition, since the protruding body 22 can be easily formed at an arbitrary height, an external connection protrusion having a higher aspect ratio than the bump according to the related art, that is, having a height 52 larger than the width 50 can be easily obtained. .

【0035】さらに、突出体22は樹脂で形成されてい
るので、半導体チップ10等に加わる外部応力を突出体
22に吸収することができる。くわえて、導電体24
は、3〜10μmの厚みに形成されているので、外部接
続突起20が相当程度の高さを有する場合でも、導電材
24の材料の使用量を抑えることが可能となる。また、
突出体22は、絶縁性のある保護膜12上に形成されて
いるので、突出体22から半導体チップ10に対して直
接的にリーク電流が流れることがない。
Further, since the projecting body 22 is formed of a resin, external stress applied to the semiconductor chip 10 and the like can be absorbed by the projecting body 22. In addition, the conductor 24
Is formed to a thickness of 3 to 10 μm, so that even when the external connection projection 20 has a considerable height, the amount of the conductive material 24 used can be reduced. Also,
Since the protruding body 22 is formed on the insulating protective film 12, no leak current flows from the protruding body 22 directly to the semiconductor chip 10.

【0036】なお、突出体22の形成部位は、電極パッ
ド14に隣接する領域に限られるものではなく、必要に
応じて電極パッド14から離隔して形成しても良い。こ
の場合、電極パッド14上から突出体上22の頂部まで
連続して導電体24が形成されていればよい。また、突
出体22の一部を電極パッド14上に形成しても良い。
この場合、導電体24と電極パッド14との電気的導通
が確実に確保される余地を残して形成することが好まし
い。また、突出体22の頂部は、基板等との電気的接続
を確実に確保できるのであれば、ゆるやかな凸面など他
の形状に形成しても良い。
The portion where the protruding body 22 is formed is not limited to a region adjacent to the electrode pad 14, but may be formed separately from the electrode pad 14 if necessary. In this case, the conductor 24 may be formed continuously from the electrode pad 14 to the top of the protrusion 22. Further, a part of the protruding body 22 may be formed on the electrode pad 14.
In this case, it is preferable to form the conductive layer 24 leaving a space for ensuring electrical conduction between the conductor 24 and the electrode pad 14. The top of the protruding body 22 may be formed in another shape such as a gentle convex surface as long as electrical connection with the substrate or the like can be reliably ensured.

【0037】また、導電体24は、図1において、導電
体24を電極パッド14から突出体22の頂部に至る範
囲にのみ形成するものとしたが、図2に示すように、突
出体22の表面全体に形成しても良い。また、突出体2
2は、図1において、その側面を傾斜させたものとした
が、図3に示すように、垂直なものとしても良い。
The conductor 24 is formed only in the range from the electrode pad 14 to the top of the protrusion 22 in FIG. 1, but as shown in FIG. It may be formed on the entire surface. Also, the protrusion 2
2, the side surface is inclined in FIG. 1, but may be vertical as shown in FIG.

【0038】ここで、第1の実施の形態に係る外部接続
突起の形成方法について、図7にしたがって説明する。
Here, a method of forming the external connection projection according to the first embodiment will be described with reference to FIG.

【0039】図7(A)に示すように、保護膜12およ
び電極パッド14の形成を終えた半導体ウェハ16にお
いて、まず、図7(B)に示すように、突出体22を電
極パッド14に隣接する部位に置き、続けて加熱する。
加熱することにより、突出体22を形成する樹脂が硬化
して当該部位に貼り付く。なお、突出体22が光硬化性
の樹脂で形成されている場合は、紫外線等を照射して硬
化させる。また、突出体22が無機系材料で形成されて
いる場合は、突出体22を接着剤で貼り付ける。次に、
半導体ウェハ16全面にバリア膜とメッキ下地膜を形成
する。
As shown in FIG. 7A, in the semiconductor wafer 16 on which the protective film 12 and the electrode pads 14 have been formed, first, as shown in FIG. Place on adjacent site and continue heating.
By heating, the resin forming the protruding body 22 is hardened and adheres to the site. When the protruding body 22 is formed of a photocurable resin, the protruding body 22 is cured by irradiating ultraviolet rays or the like. When the protrusion 22 is made of an inorganic material, the protrusion 22 is attached with an adhesive. next,
A barrier film and a plating base film are formed on the entire surface of the semiconductor wafer 16.

【0040】次に、図7(C)に示すように、半導体ウ
ェハ16の能動面全体にフォトレジストを塗布してフォ
トレジスト膜40を形成し、続けてフォトレジスト膜4
0の露光、現像を行い、導電体を形成する部分の膜を除
去して開口部42を形成する。なお、フォトレジスト膜
40の厚みは、形成される外部接続突起の高さ以上にす
ることが望ましい。
Next, as shown in FIG. 7C, a photoresist is applied to the entire active surface of the semiconductor wafer 16 to form a photoresist film 40, and then the photoresist film 4 is formed.
Exposure and development of 0 are performed, and the film at the portion where the conductor is to be formed is removed to form the opening 42. Note that the thickness of the photoresist film 40 is desirably equal to or greater than the height of the external connection protrusion to be formed.

【0041】次に、図7(D)に示すように、開口部4
2にメッキ法によって導電体24を形成する。なお、導
電体24の厚みは、前述したように3〜10μmとする
ことが好ましい。
Next, as shown in FIG.
The conductor 24 is formed on the substrate 2 by plating. The thickness of the conductor 24 is preferably 3 to 10 μm as described above.

【0042】次に、図7(E)に示すように、フォトレ
ジスト膜40を剥離する。なお、剥離方法は、ドライ
式、ウェット式のいずれでも良い。次に、導電体24を
マスクに使用し、不要部分のバリア膜、メッキ下地膜を
エッチングする。
Next, as shown in FIG. 7E, the photoresist film 40 is peeled off. The peeling method may be either a dry method or a wet method. Next, using the conductor 24 as a mask, unnecessary portions of the barrier film and the plating base film are etched.

【0043】以上に説明した各工程により、外部接続突
起20が形成される。以上の工程は、すべてウェハプロ
セスであり、各半導体チップに対する処理を一括して行
うことができる。なお、半導体ウェハ16のダイシング
は、以上の工程の終了後に行う。
The external connection projections 20 are formed by the steps described above. The above steps are all wafer processes, and processing for each semiconductor chip can be performed collectively. The dicing of the semiconductor wafer 16 is performed after the above steps are completed.

【0044】続けて、本発明の第2の実施の形態につい
て説明する。図4に示すように、この実施の形態に係る
外部接続突起20は、電極パッド14上に有底円筒状部
が直立した形状を呈している。また、中空部28が有底
円筒状部の先端側に開口した状態で形成されており、さ
らに有底円筒状部の先端側の開口部には、水平方向に突
出する鍔状部26が形成されている。なお、外部接続突
起20の高さは30〜150μmの範囲で形成され、ま
た、有底円筒状部および鍔状部26の厚みは3〜10μ
mの範囲である。また、外部接続突起20は、その全体
を金で形成されている。
Next, a second embodiment of the present invention will be described. As shown in FIG. 4, the external connection projection 20 according to this embodiment has a shape in which a bottomed cylindrical portion stands upright on the electrode pad 14. Further, the hollow portion 28 is formed in a state of being opened at the tip end side of the bottomed cylindrical portion, and a flange portion 26 projecting in the horizontal direction is formed at the opening portion at the tip side of the bottomed cylindrical portion. Have been. In addition, the height of the external connection protrusion 20 is formed in the range of 30 to 150 μm, and the thickness of the bottomed cylindrical portion and the flange portion 26 is 3 to 10 μm.
m. The external connection projection 20 is entirely formed of gold.

【0045】したがって、外部接続突起20において
は、鍔状部26を含むその先端部に図示しない基板の配
線パターンなどを接続することにより、半導体チップ1
0と基板等とを電気的に接続することができる。また、
中空部28を形成しているので、外部接続突起20の形
成に要する金の使用量に比して、アスペクト比が高い外
部接続突起が容易に得られる。さらに、鍔状部26を設
けることにより、外部接続突起20の先端付近の平面的
な面積を大きくしているので、基板等との接続に寄与す
る部分の面積が大きくなり、基板等との接続の信頼性を
高める。
Therefore, in the external connection projection 20, the semiconductor chip 1 is connected by connecting a wiring pattern or the like of a substrate (not shown) to the tip portion including the flange portion 26.
0 can be electrically connected to a substrate or the like. Also,
Since the hollow portion 28 is formed, the external connection projection having a high aspect ratio can be easily obtained as compared with the amount of gold used for forming the external connection projection 20. Further, the provision of the flange portion 26 increases the planar area near the tip of the external connection projection 20, so that the area contributing to the connection with the substrate or the like increases, and the connection with the substrate or the like increases. Improve reliability.

【0046】なお、外部接続突起20の材料としては、
金のほかに、後述する方法により電極パッド14上に容
易に形成できるものであれば、例えば銅、ニッケル、ア
ルミニウム(Al)など他の金属も好ましく用いること
ができる。また、外部接続突起20の高さ、有底円筒状
部および鍔状部26の厚みは、上述のものに限られるも
のではなく、必要に応じて適宜変更しても良い。
The material of the external connection protrusion 20 is as follows.
In addition to gold, other metals such as copper, nickel, and aluminum (Al) can be preferably used as long as they can be easily formed on the electrode pads 14 by a method described later. In addition, the height of the external connection projection 20 and the thickness of the bottomed cylindrical portion and the flange portion 26 are not limited to those described above, and may be appropriately changed as needed.

【0047】ここで、第2の実施の形態に係る外部接続
突起の形成方法について、図8にしたがって説明する。
Here, a method of forming the external connection projection according to the second embodiment will be described with reference to FIG.

【0048】図8(A)に示すように、保護膜12およ
び電極パッド14の形成を終えた半導体ウェハ16にお
いて、まず、図8(B)に示すように、半導体ウェハ1
6の能動面全体にフォトレジストを塗布してフォトレジ
スト膜40を形成し、続けてフォトレジスト膜40の露
光、現像を行い、外部接続突起を形成する部分の膜を除
去して開口部42を形成する。次に、開口部内面にスパ
ッタリングによりメッキ下地となる金属膜を形成する。
次に、開口部内面以外の面、つまりレジスト上面の金属
膜は逆スパッタ工程、または研磨工程で除去し、開口部
内面の金属膜だけを残す。なお、フォトレジスト膜40
の厚みは、形成される有底円筒状部の高さに一致させる
ことが望ましい。
As shown in FIG. 8A, in the semiconductor wafer 16 on which the protective film 12 and the electrode pads 14 have been formed, first, as shown in FIG.
6, a photoresist film is formed by coating a photoresist on the entire active surface. Subsequently, the photoresist film 40 is exposed and developed to remove the film where the external connection projections are to be formed. Form. Next, a metal film serving as a plating base is formed on the inner surface of the opening by sputtering.
Next, the surface other than the inner surface of the opening, that is, the metal film on the upper surface of the resist is removed by a reverse sputtering process or a polishing process to leave only the metal film on the inner surface of the opening. The photoresist film 40
It is desirable to match the thickness of the cylinder with the height of the bottomed cylindrical portion to be formed.

【0049】次に、図8(C)に示すように、開口部4
2にメッキ法によって外部接続突起20を形成する。こ
の際、金が開口部42周辺のフォトレジスト膜40上に
まで析出して、鍔状部26が形成されるようにする。な
お、外部接続突起20の厚みは、前述したように3〜1
0μmとすることが好ましい。
Next, as shown in FIG.
The external connection projections 20 are formed on the substrate 2 by plating. At this time, gold is deposited on the photoresist film 40 around the opening 42 so that the flange 26 is formed. The thickness of the external connection projection 20 is 3 to 1 as described above.
Preferably, it is 0 μm.

【0050】次に、図8(D)に示すように、フォトレ
ジスト膜40を剥離する。なお、剥離方法は、ドライ
式、ウェット式のいずれでも良い。
Next, as shown in FIG. 8D, the photoresist film 40 is peeled off. The peeling method may be either a dry method or a wet method.

【0051】以上説明した各工程により、外部接続突起
20が形成される。以上の工程は、すべてウェハプロセ
スであり、各半導体チップに対する処理を一括して行う
ことができる。なお、半導体ウェハ16のダイシング
は、以上の工程の終了後に行う。
The external connection projections 20 are formed by the steps described above. The above steps are all wafer processes, and processing for each semiconductor chip can be performed collectively. The dicing of the semiconductor wafer 16 is performed after the above steps are completed.

【0052】さらに、本発明の第3の実施の形態につい
て説明する。この実施の形態においては、第1の実施の
形態に係る外部接続突起を複数個一体化して設けたもの
である。すなわち、図5に示すように、外部接続突起2
0は、4つの電極パッド14に隣接させて、かつ平行に
突出体22を形成し、さらに、導電体24を4つの電極
パッド毎に電極パッド12上と突出体22上とに跨るよ
うに形成している。その他の構成は、第1の実施の形態
において説明したものと同じである。
Next, a third embodiment of the present invention will be described. In this embodiment, a plurality of external connection projections according to the first embodiment are integrally provided. That is, as shown in FIG.
No. 0 forms a protruding body 22 adjacent to and parallel to the four electrode pads 14, and forms a conductor 24 so as to straddle over the electrode pad 12 and the protruding body 22 for every four electrode pads. are doing. Other configurations are the same as those described in the first embodiment.

【0053】したがって、この実施の形態においては、
第1の実施の形態と同様の作用効果を奏するとともに、
複数の電極パッドに対して1つの突出体を設ける構成に
したことにより、外部接続突起の形成工程の簡略化を図
ることができる。
Therefore, in this embodiment,
The same operation and effects as those of the first embodiment can be obtained,
By providing one projection for a plurality of electrode pads, the process of forming the external connection projection can be simplified.

【0054】なお、図5においては、4つの電極パッド
14に対して1つの突出体22を設けたが、電極パッド
14の個数はこれに限られるものではなく、2個以上で
あるならばいずれの個数であっても良い。また、突出体
22の形状、および導電体24の形成範囲は、第1の実
施の形態と同様に、図2または図3に示したものとして
も良い。また、外部接続突起20の形成は、複数個の突
出体22を一体に形成する点を除いて、第1の実施の形
態と同様の方法により行う。
In FIG. 5, one protruding body 22 is provided for four electrode pads 14. However, the number of electrode pads 14 is not limited to this, and any number of electrode pads 14 may be used as long as it is two or more. May be used. The shape of the protruding body 22 and the formation range of the conductor 24 may be the same as those shown in FIG. 2 or FIG. 3 as in the first embodiment. The external connection projections 20 are formed in the same manner as in the first embodiment, except that the plurality of protrusions 22 are integrally formed.

【0055】さらに、本発明の第4の実施の形態につい
て説明する。この実施の形態においては、1つの半導体
チップに形成される外部接続突起をすべて一体化したも
のである。すなわち、図6に示すように、外部接続突起
20は、半導体チップ10の各電極パッド14の内側に
隣接するように枠状突出体30を配置し、さらに、導電
体24を各電極パッド毎に電極パッド12上と枠状突出
体30上とに跨るように形成している。その他の構成
は、第1の実施の形態において説明したものと同じであ
る。
Further, a fourth embodiment of the present invention will be described. In this embodiment, all the external connection projections formed on one semiconductor chip are integrated. That is, as shown in FIG. 6, the external connection projections 20 are arranged such that the frame-shaped projections 30 are arranged adjacent to the insides of the respective electrode pads 14 of the semiconductor chip 10, and the conductor 24 is further provided for each of the electrode pads. It is formed so as to extend over the electrode pad 12 and the frame-shaped protrusion 30. Other configurations are the same as those described in the first embodiment.

【0056】したがって、この実施の形態においては、
第1の実施の形態と同様の作用効果を奏するとともに、
1つの半導体チップに形成されるすべての電極パッドに
対して1つの突出体を設ける構成にしたことにより、外
部接続突起の形成工程の簡略化を図ることができる。
Therefore, in this embodiment,
The same operation and effects as those of the first embodiment can be obtained,
By providing one projection for all the electrode pads formed on one semiconductor chip, the process of forming the external connection projection can be simplified.

【0057】なお、枠状突出体30は、その中央に開口
部を設けない形状、すなわち全体を1枚の板状体に形成
しても良い。また、突出体22の形状、および導電体2
4の形成範囲は、第1の実施の形態と同様に、図2また
は図3に示したものとしても良い。また、外部接続突起
20の形成は、すべての突出体22を一体に形成する点
を除いて、第1の実施の形態と同様の方法により行う。
The frame-shaped protrusion 30 may be formed in a shape without an opening at the center, that is, the whole may be formed as a single plate. Further, the shape of the protruding body 22 and the conductor 2
The formation range of 4 may be the same as that shown in FIG. 2 or 3 as in the first embodiment. The external connection projections 20 are formed in the same manner as in the first embodiment, except that all the protrusions 22 are formed integrally.

【0058】さらに、以上説明した外部接続突起を形成
した半導体チップを利用した例として図9を示す。すな
わち、図9は、本発明の実施の形態に係る外部接続突起
を形成した半導体チップ110を実装した回路基板10
0を示している。回路基板100には、例えばガラスエ
ポキシ基板等の有機系基板を用いることが一般的であ
る。回路基板100には、例えば銅からなるボンディン
グ部が所望の回路となるように形成されている。そし
て、ボンディング部と半導体チップ110の外部電極と
を機械的に接続することでそれらの電気的導通が図られ
る。
FIG. 9 shows an example in which a semiconductor chip having the external connection projections described above is used. That is, FIG. 9 shows a circuit board 10 on which a semiconductor chip 110 having external connection protrusions according to the embodiment of the present invention is mounted.
0 is shown. As the circuit board 100, an organic substrate such as a glass epoxy substrate is generally used. On the circuit board 100, a bonding portion made of, for example, copper is formed so as to form a desired circuit. Then, by electrically connecting the bonding portion and the external electrode of the semiconductor chip 110, their electrical continuity is achieved.

【0059】なお、半導体チップ110は、実装面積を
ベアチップにて実装する面積にまで小さくすることがで
きるものであり、この回路基板100を電子機器に用い
れば電気機器自体の小型化が図れる。また、同一面積内
においては、より実装スペースを確保することができ、
高機能化を図ることも可能である。
The semiconductor chip 110 can reduce the mounting area to the area for mounting with bare chips, and if the circuit board 100 is used for an electronic device, the size of the electric device itself can be reduced. Also, in the same area, more mounting space can be secured,
It is also possible to increase the functionality.

【0060】そして、この回路基板100を備える電子
機器として、図10にノート型パーソナルコンピュータ
120を示した。
FIG. 10 shows a notebook personal computer 120 as an electronic apparatus having the circuit board 100.

【0061】以上のように、本発明の実施の形態におい
ては、微小でかつアスペクト比の高い外部接続突起を形
成できるので、特に小型の半導体チップに好適な外部接
続突起を提供できる。また、複数の電極パッドに対して
1つの外部接続突起を形成するものとしたので、外部接
続突起の形成工程の簡略化を図ることができる。
As described above, in the embodiment of the present invention, since the external connection projections having a small aspect ratio and a high aspect ratio can be formed, the external connection projections particularly suitable for a small semiconductor chip can be provided. Further, since one external connection projection is formed for a plurality of electrode pads, the process of forming the external connection projection can be simplified.

【0062】[0062]

【発明の効果】以上に説明したように、本発明によれ
ば、電極が形成されてなる半導体チップにおいて、前記
電極に接続されるとともに、前記半導体チップの能動素
子形成面と平行に突出する突出部を形成してなる外部接
続突起を有する構成としているため、アスペクト比が高
くかつ材料となる金属の使用量が少ない外部接続突起を
を容易に形成することができる。また、この外部接続突
起を形成した半導体チップ、さらには、その半導体チッ
プを実装した回路基板、その回路基板を備える電子機器
のの小型化にも寄与する。くわえて、これらのコストダ
ウンにも著しく寄与する。
As described above, according to the present invention, in a semiconductor chip having electrodes formed thereon, the protrusions connected to the electrodes and projecting in parallel with the active element forming surface of the semiconductor chip. Since the configuration has the external connection projections formed with the portions, the external connection projections having a high aspect ratio and a small amount of metal used as the material can be easily formed. Further, the present invention contributes to miniaturization of the semiconductor chip having the external connection projections formed thereon, furthermore, a circuit board on which the semiconductor chip is mounted, and an electronic device including the circuit board. In addition, it significantly contributes to cost reduction.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態に係る外部接続突起
の断面図である。
FIG. 1 is a cross-sectional view of an external connection projection according to a first embodiment of the present invention.

【図2】本発明の第1の実施の形態に係る外部接続突起
の変形例を示す断面図である。
FIG. 2 is a cross-sectional view showing a modification of the external connection projection according to the first embodiment of the present invention.

【図3】本発明の第1の実施の形態に係る外部接続突起
の変形例を示す断面図である。
FIG. 3 is a sectional view showing a modification of the external connection projection according to the first embodiment of the present invention.

【図4】本発明の第2の実施の形態に係る外部接続突起
の断面図である。
FIG. 4 is a cross-sectional view of an external connection projection according to a second embodiment of the present invention.

【図5】本発明の第3の実施の形態に係る外部接続突起
の斜視図である。
FIG. 5 is a perspective view of an external connection projection according to a third embodiment of the present invention.

【図6】本発明の第4の実施の形態に係る外部接続突起
の平面図である。
FIG. 6 is a plan view of an external connection projection according to a fourth embodiment of the present invention.

【図7】本発明の実施の第1の形態に係る外部接続突起
の製造工程の説明図である。
FIG. 7 is an explanatory diagram of a manufacturing process of the external connection projection according to the first embodiment of the present invention.

【図8】本発明の実施の第2の形態に係る半導体チップ
の製造工程の説明図である。
FIG. 8 is an explanatory diagram of a manufacturing process of a semiconductor chip according to a second embodiment of the present invention.

【図9】本発明の実施の第1の形態に係る外部接続突起
を形成した半導体チップを実装した回路基板の説明図で
ある。
FIG. 9 is an explanatory diagram of a circuit board on which a semiconductor chip having external connection protrusions according to the first embodiment of the present invention is mounted.

【図10】図9に示した回路基板を備えた電子機器の説
明図である。
FIG. 10 is an explanatory diagram of an electronic apparatus including the circuit board shown in FIG.

【符号の説明】[Explanation of symbols]

10 半導体チップ 12 保護膜 14 電極パッド 16 半導体ウェハ 20 外部接続突起 22 突出体 24 導電体 26 鍔状部 28 中空部 30 枠状突出体 40 フォトレジスト膜 42 開口部 50 幅 52 高さ 100 回路基板 110 半導体装置 120 ノート型パーソナルコンピュータ DESCRIPTION OF SYMBOLS 10 Semiconductor chip 12 Protective film 14 Electrode pad 16 Semiconductor wafer 20 External connection projection 22 Projection body 24 Conductor 26 Flange part 28 Hollow part 30 Frame-like projection body 40 Photoresist film 42 Opening part 50 Width 52 Height 100 Circuit board 110 Semiconductor device 120 Notebook type personal computer

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 半導体チップの能動素子形成面に形成さ
れてなる外部接続突起において、半導体チップの電極の
近傍に形成してなる突出体と、前記電極上と前記突出体
上とに連続的に形成してなる導電体と、を少なくとも有
することを特徴とする外部接続突起。
An external connection projection formed on an active element forming surface of a semiconductor chip, wherein a projection formed near an electrode of the semiconductor chip is continuously formed on the electrode and the projection. And a conductor formed.
【請求項2】 前記導電体を前記突出体の頂部を覆うよ
うに形成してなることを特徴とする請求項1に記載の外
部接続突起。
2. The external connection projection according to claim 1, wherein the conductor is formed so as to cover a top of the projection.
【請求項3】 前記突出体の頂部を平坦に形成してなる
ことを特徴とする請求項1または請求項2に記載の外部
接続突起。
3. The external connection projection according to claim 1, wherein a top of the projection is formed flat.
【請求項4】 前記突出体を前記電極の配列に平行にか
つ前記電極の近傍に形成するとともに、前記導電体を前
記電極毎に1つずつ形成してなることを特徴とする請求
項1乃至請求項3のいずれかに記載の外部接続突起。
4. The device according to claim 1, wherein said projecting body is formed in parallel with the arrangement of said electrodes and in the vicinity of said electrodes, and said conductor is formed one for each said electrode. The external connection projection according to claim 3.
【請求項5】 前記突出体を前記能動素子形成面の前記
電極に囲まれた領域に枠状に形成してなることを特徴と
する請求項4に記載の外部接続突起。
5. The external connection projection according to claim 4, wherein the projection is formed in a frame shape in a region surrounded by the electrodes on the active element formation surface.
【請求項6】 前記突出体は樹脂からなることを特徴と
する請求項1乃至請求項5のいずれかに記載の外部接続
突起。
6. The external connection projection according to claim 1, wherein the projection is made of a resin.
【請求項7】 半導体チップの能動素子形成面に形成さ
れてなる外部接続突起において、半導体チップの電極上
に有底円筒状に形成してなることを特徴とする外部接続
突起。
7. An external connection projection formed on an active element forming surface of a semiconductor chip, wherein the external connection projection is formed in a bottomed cylindrical shape on an electrode of the semiconductor chip.
【請求項8】 請求項1乃至請求項7のいずれかに記載
の外部接続突起を形成してなることを特徴とする半導体
チップ。
8. A semiconductor chip comprising the external connection projection according to claim 1.
【請求項9】 請求項8に記載の半導体チップが実装さ
れてなることを特徴とする回路基板。
9. A circuit board on which the semiconductor chip according to claim 8 is mounted.
【請求項10】 請求項9に記載の回路基板を有するこ
とを特徴とする電子機器。
10. An electronic apparatus comprising the circuit board according to claim 9.
【請求項11】 半導体ウェハ上に外部接続突起を形成
する方法において、前記半導体ウェハ上に形成された電
極の近傍に突出体を接着する工程と、前記電極上と前記
突出体上にメッキ法により導電体を形成する工程と、を
少なくとも有することを特徴とする外部接続突起の形成
方法。
11. A method of forming an external connection projection on a semiconductor wafer, comprising: bonding a protruding body near an electrode formed on the semiconductor wafer; and plating the protruding body on the electrode and the protruding body by a plating method. And a step of forming a conductor.
JP28727699A 1999-10-07 1999-10-07 External connecting protrusion and its forming method, semiconductor chip, circuit board and electronic equipment Pending JP2001110831A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28727699A JP2001110831A (en) 1999-10-07 1999-10-07 External connecting protrusion and its forming method, semiconductor chip, circuit board and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28727699A JP2001110831A (en) 1999-10-07 1999-10-07 External connecting protrusion and its forming method, semiconductor chip, circuit board and electronic equipment

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2004317606A Division JP2005064536A (en) 2004-11-01 2004-11-01 Semiconductor device
JP2004317607A Division JP2005064537A (en) 2004-11-01 2004-11-01 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2001110831A true JP2001110831A (en) 2001-04-20

Family

ID=17715316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28727699A Pending JP2001110831A (en) 1999-10-07 1999-10-07 External connecting protrusion and its forming method, semiconductor chip, circuit board and electronic equipment

Country Status (1)

Country Link
JP (1) JP2001110831A (en)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186333A (en) * 2002-12-02 2004-07-02 Seiko Epson Corp Semiconductor device and its manufacturing method, circuit board, electro-optical device, and electronic apparatus
JP2005123268A (en) * 2003-10-14 2005-05-12 Seiko Epson Corp Optical element and its manufacturing method, packaging structure and packaging method of optical element and packaging substrate, optical module, and optical transmission device
JP2005340761A (en) * 2004-04-27 2005-12-08 Seiko Epson Corp Packaging method of semiconductor device, circuit board, electro-optical device, and electronic apparatus
JP2006098637A (en) * 2004-09-29 2006-04-13 Seiko Epson Corp Semiconductor device, mounting structure, electro-optical device, method of manufacturing eectro-optical device, and electronic apparatus
JP2006339354A (en) * 2005-06-01 2006-12-14 Tdk Corp Semiconductor ic and its manufacturing method, module with built-in semiconductor ic and its manufacturing method
US7166920B2 (en) 2004-04-16 2007-01-23 Seiko Epson Corporation Electronic component, mounted structure, electro-optical device, and electronic device
JP2007059514A (en) * 2005-08-23 2007-03-08 Seiko Epson Corp Semiconductor device
KR100754575B1 (en) * 2004-10-28 2007-09-05 세이코 엡슨 가부시키가이샤 Semiconductor device and method for manufacturing the same and circuit board
US7276792B2 (en) 2004-06-14 2007-10-02 Seiko Epson Corporation Semiconductor device, circuit substrate, electro-optic device and electronic appliance
JP2007281216A (en) * 2006-04-07 2007-10-25 Seiko Epson Corp Semiconductor device, method of manufacturing same, and electronic apparatus
EP1681718A3 (en) * 2005-01-14 2007-10-31 Seiko Epson Corporation Electronic component, electro-optical device, and electronic apparatus
US7321169B2 (en) * 2004-09-29 2008-01-22 Seiko Epson Corporation Semiconductor device, mounting structure, electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
US7348269B2 (en) 2005-01-12 2008-03-25 Seiko Epson Corporation Manufacturing method of semiconductor device, semiconductor device, circuit board, electro-optic device, and electronic apparatus
JP2008153367A (en) * 2006-12-15 2008-07-03 Seiko Epson Corp Semiconductor device, and its manufacturing method
CN100438005C (en) * 2005-07-11 2008-11-26 精工爱普生株式会社 Semiconductor device
US7470986B2 (en) 2005-08-08 2008-12-30 Sanyo Epson Imaging Devices Corp. Mounting structure, electro-optical device, and electronic apparatus
CN100452374C (en) * 2005-08-03 2009-01-14 精工爱普生株式会社 Semiconductor device
CN100452375C (en) * 2005-08-08 2009-01-14 精工爱普生株式会社 Semiconductor device
CN100454531C (en) * 2005-08-02 2009-01-21 精工爱普生株式会社 Semiconductor device and method of manufacturing the same
JP2009049226A (en) * 2007-08-21 2009-03-05 Seiko Epson Corp Mounting structure for electronic component and method of manufacturing the same
US7524700B2 (en) 2005-03-23 2009-04-28 Seiko Epson Corporation Method for manufacturing semiconductor device, and method and structure for implementing semicondutor device
US7777332B2 (en) 2005-11-07 2010-08-17 Seiko Epson Corporation Semiconductor device
US8102099B2 (en) 2007-10-19 2012-01-24 Seiko Epson Corporation Electronic component, mounting structure thereof, and method for mounting electronic component
US8143728B2 (en) * 2005-07-14 2012-03-27 Seiko Epson Corporation Electronic board and manufacturing method thereof, electro-optical device, and electronic apparatus

Cited By (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186333A (en) * 2002-12-02 2004-07-02 Seiko Epson Corp Semiconductor device and its manufacturing method, circuit board, electro-optical device, and electronic apparatus
US9362246B2 (en) 2002-12-02 2016-06-07 Seiko Epson Corporation Semiconductor device, method for manufacturing the same, circuit substrate, electro-optical apparatus, and electronic equipment
US7098127B2 (en) 2002-12-02 2006-08-29 Seiko Epson Corporation Semiconductor device, method for manufacturing the same, circuit substrate, electro-optical apparatus, and electronic equipment
US7132749B2 (en) 2002-12-02 2006-11-07 Seiko Epson Corporation Semiconductor device, method for manufacturing the same, circuit substrate, electro-optical apparatus, and electronic equipment
US7795129B2 (en) 2002-12-02 2010-09-14 Seiko Epson Corporation Semiconductor device, method for manufacturing the same, circuit substrate, electro-optical apparatus, and electronic equipment
JP2005123268A (en) * 2003-10-14 2005-05-12 Seiko Epson Corp Optical element and its manufacturing method, packaging structure and packaging method of optical element and packaging substrate, optical module, and optical transmission device
JP4686967B2 (en) * 2003-10-14 2011-05-25 セイコーエプソン株式会社 Manufacturing method of optical element
US7166920B2 (en) 2004-04-16 2007-01-23 Seiko Epson Corporation Electronic component, mounted structure, electro-optical device, and electronic device
JP2005340761A (en) * 2004-04-27 2005-12-08 Seiko Epson Corp Packaging method of semiconductor device, circuit board, electro-optical device, and electronic apparatus
US8142602B2 (en) 2004-04-27 2012-03-27 Seiko Epson Corporation Method for mounting semiconductor device
CN100444370C (en) * 2004-06-14 2008-12-17 精工爱普生株式会社 Semiconductor device, circuit substrate, electro-optic device and electronic appliance
US7888799B2 (en) 2004-06-14 2011-02-15 Seiko Epson Corporation Semiconductor device, circuit substrate, electro-optic device and electronic appliance
US7741712B2 (en) 2004-06-14 2010-06-22 Seiko Epson Corporation Semiconductor device, circuit substrate, electro-optic device and electronic appliance
US7276792B2 (en) 2004-06-14 2007-10-02 Seiko Epson Corporation Semiconductor device, circuit substrate, electro-optic device and electronic appliance
US7321169B2 (en) * 2004-09-29 2008-01-22 Seiko Epson Corporation Semiconductor device, mounting structure, electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP2006098637A (en) * 2004-09-29 2006-04-13 Seiko Epson Corp Semiconductor device, mounting structure, electro-optical device, method of manufacturing eectro-optical device, and electronic apparatus
JP4539268B2 (en) * 2004-09-29 2010-09-08 セイコーエプソン株式会社 Mounting structure
US7375427B2 (en) 2004-10-28 2008-05-20 Seiko Epson Corporation Semiconductor device, circuit board, electro-optic device, electronic device
CN100424862C (en) * 2004-10-28 2008-10-08 精工爱普生株式会社 Semiconductor device and manufacturing method thereof, circuit board, electro-optic device, electronic device
KR100754575B1 (en) * 2004-10-28 2007-09-05 세이코 엡슨 가부시키가이샤 Semiconductor device and method for manufacturing the same and circuit board
US7348269B2 (en) 2005-01-12 2008-03-25 Seiko Epson Corporation Manufacturing method of semiconductor device, semiconductor device, circuit board, electro-optic device, and electronic apparatus
EP1681718A3 (en) * 2005-01-14 2007-10-31 Seiko Epson Corporation Electronic component, electro-optical device, and electronic apparatus
US7429704B2 (en) 2005-01-14 2008-09-30 Seiko Epson Corporation Electronic component, electro-optical device, and electronic apparatus
US8207056B2 (en) 2005-03-23 2012-06-26 Seiko Epson Corporation Method for manufacturing semiconductor device, and method and structure for implementing semiconductor device
US7524700B2 (en) 2005-03-23 2009-04-28 Seiko Epson Corporation Method for manufacturing semiconductor device, and method and structure for implementing semicondutor device
US7601626B2 (en) 2005-03-23 2009-10-13 Seiko Epson Corporation Method for manufacturing semiconductor device, and method and structure for implementing semiconductor device
JP2006339354A (en) * 2005-06-01 2006-12-14 Tdk Corp Semiconductor ic and its manufacturing method, module with built-in semiconductor ic and its manufacturing method
CN100438005C (en) * 2005-07-11 2008-11-26 精工爱普生株式会社 Semiconductor device
US8143728B2 (en) * 2005-07-14 2012-03-27 Seiko Epson Corporation Electronic board and manufacturing method thereof, electro-optical device, and electronic apparatus
CN100454531C (en) * 2005-08-02 2009-01-21 精工爱普生株式会社 Semiconductor device and method of manufacturing the same
US7728424B2 (en) 2005-08-02 2010-06-01 Seiko Epson Corporation Semiconductor device and method of manufacturing the same
US7576424B2 (en) 2005-08-03 2009-08-18 Seiko Epson Corporation Semiconductor device
CN100452374C (en) * 2005-08-03 2009-01-14 精工爱普生株式会社 Semiconductor device
CN100452375C (en) * 2005-08-08 2009-01-14 精工爱普生株式会社 Semiconductor device
US7470986B2 (en) 2005-08-08 2008-12-30 Sanyo Epson Imaging Devices Corp. Mounting structure, electro-optical device, and electronic apparatus
JP2007059514A (en) * 2005-08-23 2007-03-08 Seiko Epson Corp Semiconductor device
US7777332B2 (en) 2005-11-07 2010-08-17 Seiko Epson Corporation Semiconductor device
US8115309B2 (en) 2005-11-07 2012-02-14 Seiko Epson Corporation Semiconductor device
JP2007281216A (en) * 2006-04-07 2007-10-25 Seiko Epson Corp Semiconductor device, method of manufacturing same, and electronic apparatus
JP2008153367A (en) * 2006-12-15 2008-07-03 Seiko Epson Corp Semiconductor device, and its manufacturing method
JP2009049226A (en) * 2007-08-21 2009-03-05 Seiko Epson Corp Mounting structure for electronic component and method of manufacturing the same
US8102099B2 (en) 2007-10-19 2012-01-24 Seiko Epson Corporation Electronic component, mounting structure thereof, and method for mounting electronic component
US8274201B2 (en) 2007-10-19 2012-09-25 Seiko Epson Corporation Electronic component, mounting structure thereof, and method for mounting electronic component

Similar Documents

Publication Publication Date Title
JP2001110831A (en) External connecting protrusion and its forming method, semiconductor chip, circuit board and electronic equipment
JP3888854B2 (en) Manufacturing method of semiconductor integrated circuit
US6593220B1 (en) Elastomer plating mask sealed wafer level package method
JP3996315B2 (en) Semiconductor device and manufacturing method thereof
US9369175B2 (en) Low fabrication cost, high performance, high reliability chip scale package
JP2005045268A (en) Method for forming re-wiring bump, semiconductor chip and mounting structure using its method
JP2002184904A (en) Semiconductor device and method for manufacturing the same
US6649507B1 (en) Dual layer photoresist method for fabricating a mushroom bumping plating structure
JP3823636B2 (en) Semiconductor chip module and manufacturing method thereof
JP2005026301A (en) Semiconductor device, its manufacturing method, circuit board, and electronic apparatus
JP2004327480A (en) Semiconductor device and its manufacturing process, electronic apparatus and its manufacturing process, and electronic apparatus
KR100752106B1 (en) Semiconductor device and manufacturing method for the same
JP2004281898A (en) Semiconductor device and its producing method, circuit board and electronic apparatus
JP3568869B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
JP4084737B2 (en) Semiconductor device
JP3957928B2 (en) Semiconductor device and manufacturing method thereof
KR20020018116A (en) Resin encapsulated bga-type semiconductor device and method for manufacturing the same
KR100927749B1 (en) Semiconductor device and manufacturing method thereof
JP4631223B2 (en) Semiconductor package and semiconductor device using the same
JP2007095894A (en) Semiconductor device and method of manufacturing same
JP2007103855A (en) Substrate for semiconductor device and semiconductor device
JP3943037B2 (en) Manufacturing method of semiconductor device
JP3726906B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JP2001148393A (en) Bump forming method, semiconductor device and its manufacturing method, wiring board, and electronic equipment
CN111952197B (en) Semiconductor device and packaging method thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041101

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051115