JP2005064536A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2005064536A
JP2005064536A JP2004317606A JP2004317606A JP2005064536A JP 2005064536 A JP2005064536 A JP 2005064536A JP 2004317606 A JP2004317606 A JP 2004317606A JP 2004317606 A JP2004317606 A JP 2004317606A JP 2005064536 A JP2005064536 A JP 2005064536A
Authority
JP
Japan
Prior art keywords
protrusion
external connection
semiconductor chip
connection protrusion
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004317606A
Other languages
Japanese (ja)
Inventor
Akihito Tsuda
昭仁 津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004317606A priority Critical patent/JP2005064536A/en
Publication of JP2005064536A publication Critical patent/JP2005064536A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an external connecting projection that has a high aspect ratio and reduces an amount of a metal to be used which becomes the material of the projection; and also to provide a method of forming the projection and a semiconductor chip, circuit board, and electronic equipment using the projection. <P>SOLUTION: In the external connecting projection 10, a resin-made projecting body 22 is provided adjacently to an electrode pad 20, and a metallic conductor 24 is formed astride another electrode pad 14 and the projecting body 22. Since the external connecting projection 10 is constituted in this way, the projection 10 having the high aspect ratio is formed easily. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器に係り、特にアスペクト比の高い外部接続突起、これを有する半導体チップ、回路基板ならびに電子機器に関する。   The present invention relates to an external connection protrusion and a method of forming the same, a semiconductor chip, a circuit board, and an electronic device, and more particularly to an external connection protrusion having a high aspect ratio, a semiconductor chip having the external connection protrusion, a circuit substrate, and an electronic device.

半導体チップの実装においては、近年、ハンダバンプを用いて接続を行なうフリップチップ実装方式がよく用いられている。すなわち、半導体チップの能動素子形成面(以下、能動面とする)に、メッキ法や蒸着法、あるいはあらかじめ略球形の半田ボールを電極パッドに配置するなどの方法でバンプを形成し、これらを用いて半導体チップと基板等を接続するものである。   In the mounting of semiconductor chips, in recent years, a flip chip mounting method in which connection is performed using solder bumps is often used. That is, bumps are formed on an active element forming surface (hereinafter referred to as an active surface) of a semiconductor chip by a plating method, a vapor deposition method, or a method in which a substantially spherical solder ball is previously placed on an electrode pad, and these are used. The semiconductor chip is connected to the substrate.

ところが、近年、半導体チップが小型化するのに伴い、LSIチップ上に形成するバンプの相互間距離をより小さくすること、すなわち狭ピッチ化が要求されている。よって、バンプに対してもアスペクト比の高い、つまりその幅に比して高さのあるものが要求されるようになっている。そこで、例えば特開平10−107038号の発明のようなバンプの形成方法が考えられている。すなわち、能動面の電極パッド上に、亜鉛(Zn)、アンチモン(Sb)を含有するハンダを接合し、そのハンダ上に導電粒子を接合するものである。   However, in recent years, with the miniaturization of semiconductor chips, it is required to reduce the distance between bumps formed on an LSI chip, that is, to reduce the pitch. Therefore, a bump having a high aspect ratio, that is, having a height higher than its width is required. In view of this, for example, a method of forming bumps as in the invention of Japanese Patent Laid-Open No. 10-107038 has been considered. That is, solder containing zinc (Zn) and antimony (Sb) is bonded onto the electrode pad on the active surface, and conductive particles are bonded onto the solder.

しかしながら、上記のような形成方法を用いる場合、バンプを高くするのに応じて、バンプを形成する金属の使用量も増大することになる。よって、高価な金を使用する場合には、コストアップの要因になる。また、バンプを高くするために、従来のものよりも複雑な製造工程を要するので、このこともコストアップの要因になる。   However, when the formation method as described above is used, the amount of metal used to form the bumps increases as the bumps are raised. Therefore, when expensive gold is used, it becomes a factor of cost increase. In addition, since the manufacturing process is more complicated than the conventional one in order to increase the bump, this also causes an increase in cost.

そこで、本発明は、前記した従来技術の欠点を解消するためになされたもので、アスペクト比が高く、かつ材料となる金属の使用量の低減化を図ることが可能な外部接続突起およびその形成方法、ならびにそれを用いた半導体チップ、回路基板ならびに電子機器を提供することを目的としている。   Accordingly, the present invention has been made in order to eliminate the above-mentioned drawbacks of the prior art, and has an external connection protrusion having a high aspect ratio and capable of reducing the amount of metal used as a material, and the formation thereof. It is an object of the present invention to provide a method, and a semiconductor chip, a circuit board, and an electronic device using the method.

本発明は、上記の目的を達成するために、半導体チップの能動素子形成面に形成されてなる外部接続突起において、半導体チップの電極の近傍に形成してなる突出体と、前記電極上と前記突出体上とに連続的に形成してなる導電体と、を少なくとも有することを特徴とするものとした。   In order to achieve the above object, the present invention provides an external connection protrusion formed on an active element forming surface of a semiconductor chip, a protrusion formed near the electrode of the semiconductor chip, the electrode, And a conductor formed continuously on the protrusion.

このように構成した本発明においては、外部接続突起を突出体と導電体とからなるものとし、突出体を所定の高さに形成し、その上に導電体を形成するので、アスペクト比の高い外部接続突起を形成することが容易にできる。   In the present invention configured as described above, the external connection protrusion is composed of a protrusion and a conductor, the protrusion is formed at a predetermined height, and the conductor is formed thereon, so that the aspect ratio is high. External connection protrusions can be easily formed.

なお、導電体は、金(Au)、銅(Cu)またはニッケル(Ni)で形成することが好ましい。   Note that the conductor is preferably formed of gold (Au), copper (Cu), or nickel (Ni).

また、上記の外部接続突起において、前記導電体を前記突出体の頂部を覆うように形成してなることを特徴とするものとした。   In the external connection protrusion, the conductor is formed so as to cover the top of the protrusion.

このように構成した本発明においては、突出体の頂部を電気的接続に利用することができるので、アスペクト比の高い外部接続突起を得ることができる。   In the present invention configured as described above, since the top portion of the projecting body can be used for electrical connection, an external connection projection having a high aspect ratio can be obtained.

また、上記の外部接続突起において、前記突出体の頂部を平坦に形成してなることを特徴とするものとした。   In the above external connection projection, the top of the projection is formed flat.

このように構成した本発明においては、突出体と基板の配線パターン等との接触面積を大きくすることができ、これらの電気的導通をより確実に確保することができる。   In the present invention configured as described above, it is possible to increase the contact area between the protrusion and the wiring pattern of the substrate, and it is possible to ensure the electrical continuity thereof more reliably.

そして、外部接続突起において、前記突出体を前記電極の配列に平行にかつ前記電極の近傍に形成するとともに、前記導電体を前記電極毎に1つずつ形成してなることを特徴とするものとした。   In the external connection protrusion, the protrusion is formed in parallel to the electrode array and in the vicinity of the electrode, and the conductor is formed for each of the electrodes. did.

このように構成した本発明においては、1つの外部接続突起を複数の電極の電気的接続に利用することができる。   In the present invention configured as described above, one external connection protrusion can be used for electrical connection of a plurality of electrodes.

そして、外部接続突起において、前記突出体を前記能動素子形成面の前記電極に囲まれた領域に枠状に形成してなることを特徴とするものとした。   In the external connection protrusion, the protrusion is formed in a frame shape in a region surrounded by the electrode on the active element formation surface.

このように構成した本発明においては、外部接続突起を半導体チップに形成されたすべての電極の電気的接続に利用することができる。   In the present invention configured as described above, the external connection protrusion can be used for electrical connection of all electrodes formed on the semiconductor chip.

そして、外部接続突起において、前記突出体は樹脂からなることを特徴とするものとした。   In the external connection protrusion, the protrusion is made of resin.

このように構成した本発明においては、突出体を所定の形状、高さに形成することが容易にできる。また、突出体が柔軟性を有するので、外部応力を外部接続突起に吸収することが可能となる。   In the present invention configured as described above, the projecting body can be easily formed in a predetermined shape and height. Moreover, since the protrusion has flexibility, external stress can be absorbed by the external connection protrusion.

また、半導体チップの能動素子形成面に形成されてなる外部接続突起において、半導体チップの電極上に有底円筒状に形成してなることを特徴とする外部接続突起とするものとした。   Further, the external connection protrusion formed on the active element forming surface of the semiconductor chip is formed into a bottomed cylindrical shape on the electrode of the semiconductor chip.

このように構成した本発明においては、外部接続突起が中空のものとなるので、外部接続突起を形成する材料の使用量の低減することができる。   In the present invention configured as described above, since the external connection protrusion is hollow, the amount of material used to form the external connection protrusion can be reduced.

また、半導体チップにおいて上記のいずれかに記載の外部接続突起を形成してなることを特徴とするものとした。   The semiconductor chip is characterized in that the external connection protrusion described above is formed in a semiconductor chip.

このように構成した本発明においては、外部接続突起を従来のものよりも狭ピッチで配置した半導体チップを提供することができる。ひいては、半導体チップ自体の小型化も可能となる。   According to the present invention configured as described above, it is possible to provide a semiconductor chip in which the external connection protrusions are arranged at a narrower pitch than the conventional one. As a result, the semiconductor chip itself can be miniaturized.

くわえて、回路基板において、上記のいずれかの半導体チップが実装されてなることを特徴とするものとした。   In addition, any one of the semiconductor chips described above is mounted on a circuit board.

このように構成した本発明においては、従来のものよりも小型化された回路基板を提供することができる。   In the present invention configured as described above, a circuit board that is smaller than the conventional one can be provided.

さらに、電子機器において、上記の回路基板を有することを特徴とするものとした。   Furthermore, an electronic apparatus has the above-described circuit board.

このように構成した本発明においては、従来のものよりも小型化された回路基板を利用するので、電子機器自体の小型化を図ることが容易になる。   In the present invention configured as described above, since the circuit board that is smaller than the conventional one is used, it is easy to reduce the size of the electronic device itself.

そして、半導体ウェハ上に外部接続突起を形成する方法において、前記半導体ウェハ上に形成された電極の近傍に突出体を接着する工程と、前記電極上と前記突出体上にメッキ法により導電体を形成する工程と、を少なくとも有することを特徴とするものとした。   And in the method of forming the external connection protrusion on the semiconductor wafer, the step of adhering a protrusion in the vicinity of the electrode formed on the semiconductor wafer, and the conductor on the electrode and the protrusion by plating. And a step of forming at least.

このように構成した本発明においては、半導体チップの電極の近傍に所定の大きさ、高さの外部接続突起を形成することが容易にできる。   In the present invention configured as described above, it is possible to easily form external connection protrusions having a predetermined size and height near the electrodes of the semiconductor chip.

以上に説明したように、本発明によれば、電極が形成されてなる半導体チップにおいて、前記電極に接続されるとともに、前記半導体チップの能動素子形成面と平行に突出する突出部を形成してなる外部接続突起を有する構成としているため、アスペクト比が高くかつ材料となる金属の使用量が少ない外部接続突起をを容易に形成することができる。また、この外部接続突起を形成した半導体チップ、さらには、その半導体チップを実装した回路基板、その回路基板を備える電子機器のの小型化にも寄与する。くわえて、これらのコストダウンにも著しく寄与する。   As described above, according to the present invention, in a semiconductor chip formed with an electrode, a protruding portion that is connected to the electrode and protrudes in parallel with the active element forming surface of the semiconductor chip is formed. Therefore, it is possible to easily form external connection protrusions having a high aspect ratio and a small amount of metal used as a material. In addition, this contributes to the miniaturization of the semiconductor chip on which the external connection protrusion is formed, the circuit board on which the semiconductor chip is mounted, and the electronic device including the circuit board. In addition, it contributes significantly to these cost reductions.

以下に、本発明に係る外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器の好適な実施の形態について添付図面を参照しながら詳細に説明する。   Hereinafter, preferred embodiments of an external connection protrusion and a method for forming the same, a semiconductor chip, a circuit board, and an electronic device according to the present invention will be described in detail with reference to the accompanying drawings.

図1は、本発明の第1の実施の形態に係る外部接続突起の断面図である。また、図2は、本発明の第1の実施の形態に係る外部接続突起の変形例を示す断面図である。また、図3は、本発明の第1の実施の形態に係る外部接続突起の変形例を示す断面図である。また、図4は、本発明の第2の実施の形態に係る外部接続突起の断面図である。また、図5は、本発明の第3の実施の形態に係る外部接続突起の斜視図である。また、図6は、本発明の第4の実施の形態に係る外部接続突起の平面図である。また、図7は、本発明の実施の第1の形態に係る外部接続突起の製造工程の説明図である。また、図8は、本発明の実施の第2の形態に係る半導体チップの製造工程の説明図である。また、図9は、本発明の実施の第1の形態に係る外部接続突起を形成した半導体チップを実装した回路基板の説明図である。さらに、図10は、図9に示した回路基板を備えた電子機器の説明図である。   FIG. 1 is a cross-sectional view of an external connection protrusion according to the first embodiment of the present invention. Moreover, FIG. 2 is sectional drawing which shows the modification of the external connection protrusion which concerns on the 1st Embodiment of this invention. Moreover, FIG. 3 is sectional drawing which shows the modification of the external connection protrusion which concerns on the 1st Embodiment of this invention. FIG. 4 is a cross-sectional view of the external connection protrusion according to the second embodiment of the present invention. FIG. 5 is a perspective view of an external connection protrusion according to the third embodiment of the present invention. FIG. 6 is a plan view of an external connection protrusion according to the fourth embodiment of the present invention. Moreover, FIG. 7 is explanatory drawing of the manufacturing process of the external connection protrusion which concerns on the 1st Embodiment of this invention. Moreover, FIG. 8 is explanatory drawing of the manufacturing process of the semiconductor chip based on the 2nd Embodiment of this invention. Moreover, FIG. 9 is explanatory drawing of the circuit board which mounted the semiconductor chip in which the external connection protrusion concerning the 1st Embodiment of this invention was formed. Further, FIG. 10 is an explanatory diagram of an electronic device including the circuit board shown in FIG.

まず、本発明の第1の実施の形態について説明する。図1に示すように、この実施の形態に係る外部接続突起20は、半導体チップ10の電極パッド14が形成された能動面に設けられる。また、外部接続突起20は、能動面上に突出して形成される突出体22と、電極パッド14上と突出体22とに跨って形成される導電体24と、から形成されている。なお、半導体チップ10の能動面の表面には、保護膜12が形成されている。保護膜12は、半導体チップ10の内部に形成された図示しない能動素子や金属配線層を保護する機能も有するものであり、シリコン酸化膜(SiO2)やシリコン窒化膜(SiN)から形成されている。 First, a first embodiment of the present invention will be described. As shown in FIG. 1, the external connection protrusion 20 according to this embodiment is provided on the active surface of the semiconductor chip 10 on which the electrode pads 14 are formed. The external connection protrusion 20 is formed of a protrusion 22 formed so as to protrude on the active surface, and a conductor 24 formed on the electrode pad 14 and straddling the protrusion 22. A protective film 12 is formed on the active surface of the semiconductor chip 10. The protective film 12 also has a function of protecting an active element (not shown) formed in the semiconductor chip 10 and a metal wiring layer, and is formed of a silicon oxide film (SiO 2 ) or a silicon nitride film (SiN). Yes.

突出体22は、熱硬化エポキシ樹脂から形成されており、また、電極パッド20と隣接する領域に、所定の高さ、例えば30〜100μmの高さに形成されている。また、突出体22の頂部は、図示しない基板等との電気的接続をより確実にするために平坦に形成されている。なお、突出体22の材料としては、熱硬化エポキシ樹脂のほかに、後述する方法により能動面上に突出体22を容易に形成できるものであれば、どのような樹脂であっても良い。また、ガラスなど無機系材料を用いても良い。   The protrusion 22 is formed from a thermosetting epoxy resin, and is formed in a region adjacent to the electrode pad 20 to a predetermined height, for example, 30 to 100 μm. Further, the top portion of the projecting body 22 is formed flat in order to ensure electrical connection with a substrate or the like (not shown). In addition to the thermosetting epoxy resin, any material may be used for the protrusion 22 as long as the protrusion 22 can be easily formed on the active surface by a method described later. Further, an inorganic material such as glass may be used.

導電体24は、金(Au)から形成されており、また、電極パッド14と突出体22の頂部とを覆うように形成されるとともに、電極パッド14から突出部22の頂部まで連続的に形成されている。また、その厚みは3〜10μmである。なお、導電体24の材料としては、金のほかに、後述する方法により電極パッド14および突出体22上に導電体24を容易に形成できるものであれば、例えば銅(Cu)、ニッケル(Ni)など他の金属も好ましく用いることができる。   The conductor 24 is made of gold (Au), and is formed so as to cover the electrode pad 14 and the top of the protrusion 22 and is continuously formed from the electrode pad 14 to the top of the protrusion 22. Has been. Moreover, the thickness is 3-10 micrometers. In addition to gold, the material of the conductor 24 may be, for example, copper (Cu), nickel (Ni) as long as the conductor 24 can be easily formed on the electrode pad 14 and the protrusion 22 by a method described later. Other metals such as) can also be preferably used.

したがって、外部接続突起20においては、所定の高さに形成された突出体22の頂部上に導電体24が形成され、さらに、この導電体24が電極パッド14と電気的に接続されているので、突出体22の頂部に図示しない基板の配線パターンなどを接続することにより、半導体チップ10と基板等とを電気的に接続することができる。また、突出体22は、任意の高さに容易に形成できるので、従来技術に係るバンプよりもアスペクト比が高い、すなわち、幅50に対して高さ52が大きい外部接続突起が容易に得られる。   Therefore, in the external connection protrusion 20, the conductor 24 is formed on the top of the protrusion 22 formed at a predetermined height, and furthermore, the conductor 24 is electrically connected to the electrode pad 14. By connecting a wiring pattern or the like of a substrate (not shown) to the top of the protrusion 22, the semiconductor chip 10 and the substrate can be electrically connected. Further, since the protrusion 22 can be easily formed at an arbitrary height, an external connection protrusion having an aspect ratio higher than that of the bump according to the prior art, that is, a height 52 larger than the width 50 can be easily obtained. .

さらに、突出体22は樹脂で形成されているので、半導体チップ10等に加わる外部応力を突出体22に吸収することができる。くわえて、導電体24は、3〜10μmの厚みに形成されているので、外部接続突起20が相当程度の高さを有する場合でも、導電材24の材料の使用量を抑えることが可能となる。また、突出体22は、絶縁性のある保護膜12上に形成されているので、突出体22から半導体チップ10に対して直接的にリーク電流が流れることがない。   Furthermore, since the protrusion 22 is made of resin, the protrusion 22 can absorb external stress applied to the semiconductor chip 10 and the like. In addition, since the conductor 24 is formed to a thickness of 3 to 10 μm, even when the external connection protrusion 20 has a considerable height, it is possible to suppress the amount of material used for the conductive material 24. . Further, since the protrusion 22 is formed on the insulating protective film 12, no leak current flows directly from the protrusion 22 to the semiconductor chip 10.

なお、突出体22の形成部位は、電極パッド14に隣接する領域に限られるものではなく、必要に応じて電極パッド14から離隔して形成しても良い。この場合、電極パッド14上から突出体上22の頂部まで連続して導電体24が形成されていればよい。また、突出体22の一部を電極パッド14上に形成しても良い。この場合、導電体24と電極パッド14との電気的導通が確実に確保される余地を残して形成することが好ましい。また、突出体22の頂部は、基板等との電気的接続を確実に確保できるのであれば、ゆるやかな凸面など他の形状に形成しても良い。   In addition, the formation site | part of the protrusion 22 is not restricted to the area | region adjacent to the electrode pad 14, You may form apart from the electrode pad 14 as needed. In this case, it is only necessary that the conductor 24 is continuously formed from the electrode pad 14 to the top of the protrusion top 22. Further, a part of the protrusion 22 may be formed on the electrode pad 14. In this case, it is preferable that the conductor 24 and the electrode pad 14 be formed leaving a room for ensuring electrical continuity. Further, the top portion of the protrusion 22 may be formed in another shape such as a gentle convex surface as long as electrical connection with the substrate or the like can be ensured.

また、導電体24は、図1において、導電体24を電極パッド14から突出体22の頂部に至る範囲にのみ形成するものとしたが、図2に示すように、突出体22の表面全体に形成しても良い。また、突出体22は、図1において、その側面を傾斜させたものとしたが、図3に示すように、垂直なものとしても良い。   In addition, the conductor 24 is formed only in the range from the electrode pad 14 to the top of the protrusion 22 in FIG. 1, but as shown in FIG. 2, the conductor 24 is formed on the entire surface of the protrusion 22. It may be formed. Moreover, although the protrusion 22 shall have the side surface inclined in FIG. 1, as shown in FIG. 3, it is good also as a perpendicular | vertical thing.

ここで、第1の実施の形態に係る外部接続突起の形成方法について、図7にしたがって説明する。   Here, a method of forming the external connection protrusion according to the first embodiment will be described with reference to FIG.

図7(A)に示すように、保護膜12および電極パッド14の形成を終えた半導体ウェハ16において、まず、図7(B)に示すように、突出体22を電極パッド14に隣接する部位に置き、続けて加熱する。加熱することにより、突出体22を形成する樹脂が硬化して当該部位に貼り付く。なお、突出体22が光硬化性の樹脂で形成されている場合は、紫外線等を照射して硬化させる。また、突出体22が無機系材料で形成されている場合は、突出体22を接着剤で貼り付ける。次に、半導体ウェハ16全面にバリア膜とメッキ下地膜を形成する。   As shown in FIG. 7A, in the semiconductor wafer 16 in which the formation of the protective film 12 and the electrode pad 14 has been completed, first, as shown in FIG. And then heat. By heating, the resin forming the protrusion 22 is cured and stuck to the part. In addition, when the protrusion 22 is formed of a photocurable resin, it is cured by irradiating ultraviolet rays or the like. Moreover, when the protrusion 22 is formed of an inorganic material, the protrusion 22 is pasted with an adhesive. Next, a barrier film and a plating base film are formed on the entire surface of the semiconductor wafer 16.

次に、図7(C)に示すように、半導体ウェハ16の能動面全体にフォトレジストを塗布してフォトレジスト膜40を形成し、続けてフォトレジスト膜40の露光、現像を行い、導電体を形成する部分の膜を除去して開口部42を形成する。なお、フォトレジスト膜40の厚みは、形成される外部接続突起の高さ以上にすることが望ましい。   Next, as shown in FIG. 7C, a photoresist is applied to the entire active surface of the semiconductor wafer 16 to form a photoresist film 40. Subsequently, the photoresist film 40 is exposed and developed, and the conductor The opening 42 is formed by removing the portion of the film forming the film. It is desirable that the thickness of the photoresist film 40 be equal to or greater than the height of the external connection protrusion to be formed.

次に、図7(D)に示すように、開口部42にメッキ法によって導電体24を形成する。なお、導電体24の厚みは、前述したように3〜10μmとすることが好ましい。   Next, as shown in FIG. 7D, the conductor 24 is formed in the opening 42 by plating. The thickness of the conductor 24 is preferably 3 to 10 μm as described above.

次に、図7(E)に示すように、フォトレジスト膜40を剥離する。なお、剥離方法は、ドライ式、ウェット式のいずれでも良い。次に、導電体24をマスクに使用し、不要部分のバリア膜、メッキ下地膜をエッチングする。   Next, as shown in FIG. 7E, the photoresist film 40 is peeled off. The peeling method may be either dry or wet. Next, using the conductor 24 as a mask, unnecessary portions of the barrier film and the plating base film are etched.

以上に説明した各工程により、外部接続突起20が形成される。以上の工程は、すべてウェハプロセスであり、各半導体チップに対する処理を一括して行うことができる。なお、半導体ウェハ16のダイシングは、以上の工程の終了後に行う。   The external connection protrusion 20 is formed by each process described above. The above steps are all wafer processes, and the processing for each semiconductor chip can be performed at once. The dicing of the semiconductor wafer 16 is performed after the above steps are completed.

続けて、本発明の第2の実施の形態について説明する。図4に示すように、この実施の形態に係る外部接続突起20は、電極パッド14上に有底円筒状部が直立した形状を呈している。また、中空部28が有底円筒状部の先端側に開口した状態で形成されており、さらに有底円筒状部の先端側の開口部には、水平方向に突出する鍔状部26が形成されている。なお、外部接続突起20の高さは30〜150μmの範囲で形成され、また、有底円筒状部および鍔状部26の厚みは3〜10μmの範囲である。また、外部接続突起20は、その全体を金で形成されている。   Next, a second embodiment of the present invention will be described. As shown in FIG. 4, the external connection protrusion 20 according to this embodiment has a shape in which a bottomed cylindrical portion is upright on the electrode pad 14. Further, the hollow portion 28 is formed in an open state on the tip end side of the bottomed cylindrical portion, and a flange-like portion 26 that protrudes in the horizontal direction is formed in the opening portion on the tip end side of the bottomed cylindrical portion. Has been. In addition, the height of the external connection protrusion 20 is formed in the range of 30 to 150 μm, and the thickness of the bottomed cylindrical portion and the bowl-shaped portion 26 is in the range of 3 to 10 μm. The external connection protrusion 20 is entirely formed of gold.

したがって、外部接続突起20においては、鍔状部26を含むその先端部に図示しない基板の配線パターンなどを接続することにより、半導体チップ10と基板等とを電気的に接続することができる。また、中空部28を形成しているので、外部接続突起20の形成に要する金の使用量に比して、アスペクト比が高い外部接続突起が容易に得られる。さらに、鍔状部26を設けることにより、外部接続突起20の先端付近の平面的な面積を大きくしているので、基板等との接続に寄与する部分の面積が大きくなり、基板等との接続の信頼性を高める。   Therefore, in the external connection protrusion 20, the semiconductor chip 10 can be electrically connected to the substrate or the like by connecting a wiring pattern or the like of the substrate (not shown) to the distal end portion including the flange portion 26. Further, since the hollow portion 28 is formed, an external connection projection having a high aspect ratio can be easily obtained as compared with the amount of gold used for forming the external connection projection 20. Furthermore, since the planar area near the tip of the external connection protrusion 20 is increased by providing the hook-shaped portion 26, the area of the portion contributing to the connection with the substrate or the like is increased, and the connection with the substrate or the like is increased. To increase the reliability.

なお、外部接続突起20の材料としては、金のほかに、後述する方法により電極パッド14上に容易に形成できるものであれば、例えば銅、ニッケル、アルミニウム(Al)など他の金属も好ましく用いることができる。また、外部接続突起20の高さ、有底円筒状部および鍔状部26の厚みは、上述のものに限られるものではなく、必要に応じて適宜変更しても良い。   In addition to gold, other materials such as copper, nickel, and aluminum (Al) are preferably used as the material of the external connection protrusion 20 as long as it can be easily formed on the electrode pad 14 by a method described later. be able to. Further, the height of the external connection protrusion 20 and the thickness of the bottomed cylindrical portion and the flange-like portion 26 are not limited to those described above, and may be appropriately changed as necessary.

ここで、第2の実施の形態に係る外部接続突起の形成方法について、図8にしたがって説明する。   Here, a method of forming the external connection protrusion according to the second embodiment will be described with reference to FIG.

図8(A)に示すように、保護膜12および電極パッド14の形成を終えた半導体ウェハ16において、まず、図8(B)に示すように、半導体ウェハ16の能動面全体にフォトレジストを塗布してフォトレジスト膜40を形成し、続けてフォトレジスト膜40の露光、現像を行い、外部接続突起を形成する部分の膜を除去して開口部42を形成する。次に、開口部内面にスパッタリングによりメッキ下地となる金属膜を形成する。次に、開口部内面以外の面、つまりレジスト上面の金属膜は逆スパッタ工程、または研磨工程で除去し、開口部内面の金属膜だけを残す。なお、フォトレジスト膜40の厚みは、形成される有底円筒状部の高さに一致させることが望ましい。   As shown in FIG. 8A, in the semiconductor wafer 16 in which the formation of the protective film 12 and the electrode pad 14 has been completed, first, as shown in FIG. 8B, a photoresist is applied to the entire active surface of the semiconductor wafer 16. The photoresist film 40 is formed by coating, and then the photoresist film 40 is exposed and developed, and the film of the portion where the external connection protrusion is formed is removed to form the opening 42. Next, a metal film to be a plating base is formed on the inner surface of the opening by sputtering. Next, the surface other than the inner surface of the opening, that is, the metal film on the upper surface of the resist is removed by a reverse sputtering process or a polishing process, leaving only the metal film on the inner surface of the opening. The thickness of the photoresist film 40 is desirably matched with the height of the bottomed cylindrical portion to be formed.

次に、図8(C)に示すように、開口部42にメッキ法によって外部接続突起20を形成する。この際、金が開口部42周辺のフォトレジスト膜40上にまで析出して、鍔状部26が形成されるようにする。なお、外部接続突起20の厚みは、前述したように3〜10μmとすることが好ましい。   Next, as shown in FIG. 8C, the external connection protrusion 20 is formed in the opening 42 by plating. At this time, gold is deposited even on the photoresist film 40 around the opening 42 so that the hook-shaped portion 26 is formed. The thickness of the external connection protrusion 20 is preferably 3 to 10 μm as described above.

次に、図8(D)に示すように、フォトレジスト膜40を剥離する。なお、剥離方法は、ドライ式、ウェット式のいずれでも良い。   Next, as shown in FIG. 8D, the photoresist film 40 is peeled off. The peeling method may be either dry or wet.

以上説明した各工程により、外部接続突起20が形成される。以上の工程は、すべてウェハプロセスであり、各半導体チップに対する処理を一括して行うことができる。なお、半導体ウェハ16のダイシングは、以上の工程の終了後に行う。   The external connection protrusion 20 is formed by each process described above. The above steps are all wafer processes, and the processing for each semiconductor chip can be performed at once. The dicing of the semiconductor wafer 16 is performed after the above steps are completed.

さらに、本発明の第3の実施の形態について説明する。この実施の形態においては、第1の実施の形態に係る外部接続突起を複数個一体化して設けたものである。すなわち、図5に示すように、外部接続突起20は、4つの電極パッド14に隣接させて、かつ平行に突出体22を形成し、さらに、導電体24を4つの電極パッド毎に電極パッド12上と突出体22上とに跨るように形成している。その他の構成は、第1の実施の形態において説明したものと同じである。   Furthermore, a third embodiment of the present invention will be described. In this embodiment, a plurality of external connection protrusions according to the first embodiment are integrated and provided. That is, as shown in FIG. 5, the external connection protrusion 20 forms a protrusion 22 adjacent to and parallel to the four electrode pads 14, and further, the conductor 24 is connected to the electrode pad 12 every four electrode pads. It is formed so as to straddle the top and the protrusion 22. Other configurations are the same as those described in the first embodiment.

したがって、この実施の形態においては、第1の実施の形態と同様の作用効果を奏するとともに、複数の電極パッドに対して1つの突出体を設ける構成にしたことにより、外部接続突起の形成工程の簡略化を図ることができる。   Therefore, in this embodiment, the same effect as that of the first embodiment can be obtained, and one projecting body is provided for a plurality of electrode pads. Simplification can be achieved.

なお、図5においては、4つの電極パッド14に対して1つの突出体22を設けたが、電極パッド14の個数はこれに限られるものではなく、2個以上であるならばいずれの個数であっても良い。また、突出体22の形状、および導電体24の形成範囲は、第1の実施の形態と同様に、図2または図3に示したものとしても良い。また、外部接続突起20の形成は、複数個の突出体22を一体に形成する点を除いて、第1の実施の形態と同様の方法により行う。   In FIG. 5, one protrusion 22 is provided for four electrode pads 14. However, the number of electrode pads 14 is not limited to this, and any number of electrode pads 14 may be used as long as it is two or more. There may be. Further, the shape of the protrusion 22 and the formation range of the conductor 24 may be the same as those shown in FIG. 2 or FIG. 3, as in the first embodiment. The external connection protrusions 20 are formed by the same method as in the first embodiment except that the plurality of protrusions 22 are integrally formed.

さらに、本発明の第4の実施の形態について説明する。この実施の形態においては、1つの半導体チップに形成される外部接続突起をすべて一体化したものである。すなわち、図6に示すように、外部接続突起20は、半導体チップ10の各電極パッド14の内側に隣接するように枠状突出体30を配置し、さらに、導電体24を各電極パッド毎に電極パッド12上と枠状突出体30上とに跨るように形成している。その他の構成は、第1の実施の形態において説明したものと同じである。   Further, a fourth embodiment of the present invention will be described. In this embodiment, all the external connection protrusions formed on one semiconductor chip are integrated. That is, as shown in FIG. 6, the external connection protrusion 20 has a frame-like protrusion 30 disposed so as to be adjacent to the inside of each electrode pad 14 of the semiconductor chip 10, and the conductor 24 is provided for each electrode pad. It is formed so as to straddle over the electrode pad 12 and the frame-like protrusion 30. Other configurations are the same as those described in the first embodiment.

したがって、この実施の形態においては、第1の実施の形態と同様の作用効果を奏するとともに、1つの半導体チップに形成されるすべての電極パッドに対して1つの突出体を設ける構成にしたことにより、外部接続突起の形成工程の簡略化を図ることができる。   Therefore, in this embodiment, the same operational effects as in the first embodiment are obtained, and one protrusion is provided for all electrode pads formed on one semiconductor chip. In addition, the process of forming the external connection protrusion can be simplified.

なお、枠状突出体30は、その中央に開口部を設けない形状、すなわち全体を1枚の板状体に形成しても良い。また、突出体22の形状、および導電体24の形成範囲は、第1の実施の形態と同様に、図2または図3に示したものとしても良い。また、外部接続突起20の形成は、すべての突出体22を一体に形成する点を除いて、第1の実施の形態と同様の方法により行う。   Note that the frame-like projecting body 30 may be formed in a shape in which an opening is not provided at the center thereof, that is, as a whole in one plate-like body. Further, the shape of the protrusion 22 and the formation range of the conductor 24 may be the same as those shown in FIG. 2 or FIG. 3, as in the first embodiment. The external connection protrusions 20 are formed by the same method as in the first embodiment except that all the protrusions 22 are integrally formed.

さらに、以上説明した外部接続突起を形成した半導体チップを利用した例として図9を示す。すなわち、図9は、本発明の実施の形態に係る外部接続突起を形成した半導体チップ110を実装した回路基板100を示している。回路基板100には、例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板100には、例えば銅からなるボンディング部が所望の回路となるように形成されている。そして、ボンディング部と半導体チップ110の外部電極とを機械的に接続することでそれらの電気的導通が図られる。   Furthermore, FIG. 9 shows an example using the semiconductor chip on which the external connection protrusion described above is formed. That is, FIG. 9 shows the circuit board 100 on which the semiconductor chip 110 on which the external connection protrusion is formed according to the embodiment of the present invention is mounted. As the circuit board 100, an organic substrate such as a glass epoxy substrate is generally used. On the circuit board 100, for example, a bonding portion made of copper is formed so as to form a desired circuit. Then, the electrical connection between the bonding part and the external electrode of the semiconductor chip 110 is achieved by mechanical connection.

なお、半導体チップ110は、実装面積をベアチップにて実装する面積にまで小さくすることができるものであり、この回路基板100を電子機器に用いれば電気機器自体の小型化が図れる。また、同一面積内においては、より実装スペースを確保することができ、高機能化を図ることも可能である。   In addition, the semiconductor chip 110 can reduce the mounting area to an area for mounting with a bare chip, and if the circuit board 100 is used for an electronic device, the electric device itself can be downsized. In addition, in the same area, more mounting space can be secured and higher functionality can be achieved.

そして、この回路基板100を備える電子機器として、図10にノート型パーソナルコンピュータ120を示した。   A notebook personal computer 120 is shown in FIG. 10 as an electronic apparatus including the circuit board 100.

以上のように、本発明の実施の形態においては、微小でかつアスペクト比の高い外部接続突起を形成できるので、特に小型の半導体チップに好適な外部接続突起を提供できる。また、複数の電極パッドに対して1つの外部接続突起を形成するものとしたので、外部接続突起の形成工程の簡略化を図ることができる。
As described above, in the embodiment of the present invention, the external connection protrusion having a small and high aspect ratio can be formed, and therefore, the external connection protrusion particularly suitable for a small semiconductor chip can be provided. In addition, since one external connection protrusion is formed for a plurality of electrode pads, the process of forming the external connection protrusion can be simplified.

本発明の第1の実施の形態に係る外部接続突起の断面図である。It is sectional drawing of the external connection protrusion which concerns on the 1st Embodiment of this invention. 本発明の第1の実施の形態に係る外部接続突起の変形例を示す断面図である。It is sectional drawing which shows the modification of the external connection protrusion which concerns on the 1st Embodiment of this invention. 本発明の第1の実施の形態に係る外部接続突起の変形例を示す断面図である。It is sectional drawing which shows the modification of the external connection protrusion which concerns on the 1st Embodiment of this invention. 本発明の第2の実施の形態に係る外部接続突起の断面図である。It is sectional drawing of the external connection protrusion which concerns on the 2nd Embodiment of this invention. 本発明の第3の実施の形態に係る外部接続突起の斜視図である。It is a perspective view of the external connection protrusion which concerns on the 3rd Embodiment of this invention. 本発明の第4の実施の形態に係る外部接続突起の平面図である。It is a top view of the external connection protrusion which concerns on the 4th Embodiment of this invention. 本発明の実施の第1の形態に係る外部接続突起の製造工程の説明図である。It is explanatory drawing of the manufacturing process of the external connection protrusion which concerns on the 1st Embodiment of this invention. 本発明の実施の第2の形態に係る半導体チップの製造工程の説明図である。It is explanatory drawing of the manufacturing process of the semiconductor chip which concerns on the 2nd Embodiment of this invention. 本発明の実施の第1の形態に係る外部接続突起を形成した半導体チップを実装した回路基板の説明図である。It is explanatory drawing of the circuit board which mounted the semiconductor chip in which the external connection protrusion which concerns on the 1st Embodiment of this invention was formed. 図9に示した回路基板を備えた電子機器の説明図である。It is explanatory drawing of the electronic device provided with the circuit board shown in FIG.

符号の説明Explanation of symbols

10 半導体チップ
12 保護膜
14 電極パッド
16 半導体ウェハ
20 外部接続突起
22 突出体
24 導電体
26 鍔状部
28 中空部
30 枠状突出体
40 フォトレジスト膜
42 開口部
50 幅
52 高さ
100 回路基板
110 半導体装置
120 ノート型パーソナルコンピュータ
DESCRIPTION OF SYMBOLS 10 Semiconductor chip 12 Protective film 14 Electrode pad 16 Semiconductor wafer 20 External connection protrusion 22 Projection body 24 Conductor 26 Gutter-shaped part 28 Hollow part 30 Frame-shaped projection body 40 Photoresist film 42 Opening part 50 Width 52 Height 100 Circuit board 110 Semiconductor device 120 notebook personal computer

Claims (11)

半導体チップの能動素子形成面に形成されてなる外部接続突起において、半導体チップの電極の近傍に形成してなる突出体と、前記電極上と前記突出体上とに連続的に形成してなる導電体と、を少なくとも有することを特徴とする外部接続突起。   In the external connection protrusion formed on the active element forming surface of the semiconductor chip, a protrusion formed in the vicinity of the electrode of the semiconductor chip, and a conductive formed continuously on the electrode and the protrusion And an external connection protrusion having at least a body. 前記導電体を前記突出体の頂部を覆うように形成してなることを特徴とする請求項1に記載の外部接続突起。   The external connection protrusion according to claim 1, wherein the conductor is formed so as to cover a top portion of the protrusion. 前記突出体の頂部を平坦に形成してなることを特徴とする請求項1または請求項2に記載の外部接続突起。   The external connection protrusion according to claim 1, wherein a top portion of the protrusion is formed flat. 前記突出体を前記電極の配列に平行にかつ前記電極の近傍に形成するとともに、前記導電体を前記電極毎に1つずつ形成してなることを特徴とする請求項1乃至請求項3のいずれかに記載の外部接続突起。   The projecting body is formed in parallel to the electrode arrangement and in the vicinity of the electrode, and the conductor is formed for each of the electrodes. External connection protrusion according to crab. 前記突出体を前記能動素子形成面の前記電極に囲まれた領域に枠状に形成してなることを特徴とする請求項4に記載の外部接続突起。   5. The external connection protrusion according to claim 4, wherein the protrusion is formed in a frame shape in a region surrounded by the electrode on the active element forming surface. 前記突出体は樹脂からなることを特徴とする請求項1乃至請求項5のいずれかに記載の外部接続突起。   The external connection protrusion according to claim 1, wherein the protrusion is made of resin. 半導体チップの能動素子形成面に形成されてなる外部接続突起において、半導体チップの電極上に有底円筒状に形成してなることを特徴とする外部接続突起。   An external connection protrusion formed on an active element formation surface of a semiconductor chip, wherein the external connection protrusion is formed in a bottomed cylindrical shape on an electrode of the semiconductor chip. 請求項1乃至請求項7のいずれかに記載の外部接続突起を形成してなることを特徴とする半導体チップ。   A semiconductor chip comprising the external connection protrusions according to claim 1. 請求項8に記載の半導体チップが実装されてなることを特徴とする回路基板。   A circuit board on which the semiconductor chip according to claim 8 is mounted. 請求項9に記載の回路基板を有することを特徴とする電子機器。   An electronic apparatus comprising the circuit board according to claim 9. 半導体ウェハ上に外部接続突起を形成する方法において、前記半導体ウェハ上に形成された電極の近傍に突出体を接着する工程と、前記電極上と前記突出体上にメッキ法により導電体を形成する工程と、を少なくとも有することを特徴とする外部接続突起の形成方法。   In the method of forming external connection protrusions on a semiconductor wafer, a step of adhering a protrusion in the vicinity of an electrode formed on the semiconductor wafer, and forming a conductor on the electrode and the protrusion by plating. A method of forming an external connection protrusion.
JP2004317606A 2004-11-01 2004-11-01 Semiconductor device Withdrawn JP2005064536A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004317606A JP2005064536A (en) 2004-11-01 2004-11-01 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004317606A JP2005064536A (en) 2004-11-01 2004-11-01 Semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP28727699A Division JP2001110831A (en) 1999-10-07 1999-10-07 External connecting protrusion and its forming method, semiconductor chip, circuit board and electronic equipment

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2006063247A Division JP2006191140A (en) 2006-03-08 2006-03-08 Semiconductor device
JP2006063248A Division JP2006191141A (en) 2006-03-08 2006-03-08 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2005064536A true JP2005064536A (en) 2005-03-10

Family

ID=34373863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004317606A Withdrawn JP2005064536A (en) 2004-11-01 2004-11-01 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2005064536A (en)

Similar Documents

Publication Publication Date Title
KR100543481B1 (en) Semiconductor device and manufacturing method thereof
US7078822B2 (en) Microelectronic device interconnects
JP2001110831A (en) External connecting protrusion and its forming method, semiconductor chip, circuit board and electronic equipment
US8766408B2 (en) Semiconductor device and manufacturing method thereof
JP2005175019A (en) Semiconductor device and multilayer semiconductor device
JP2005045268A (en) Method for forming re-wiring bump, semiconductor chip and mounting structure using its method
JP3538029B2 (en) Method for manufacturing semiconductor device
JP4061506B2 (en) Manufacturing method of semiconductor device
JP4458029B2 (en) Manufacturing method of semiconductor device
KR100752106B1 (en) Semiconductor device and manufacturing method for the same
JP2006287094A (en) Semiconductor apparatus and manufacturing method therefor
JP2007027482A (en) Semiconductor device and its manufacturing method
JP4084737B2 (en) Semiconductor device
JP2006191141A (en) Semiconductor device
JP4654790B2 (en) Semiconductor device and manufacturing method thereof
JP2005064536A (en) Semiconductor device
JP2005064537A (en) Semiconductor device
KR100927749B1 (en) Semiconductor device and manufacturing method thereof
JP2006191140A (en) Semiconductor device
JP2010157544A (en) Semiconductor device, method of manufacturing the same, and electronic apparatus
JP2005294875A (en) Semiconductor device and manufacturing method therefor
JP2007095894A (en) Semiconductor device and method of manufacturing same
US6982496B2 (en) Semiconductor device having bump electrode and support area
JP4873144B2 (en) Electronic device manufacturing method and semiconductor device
JP4058630B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050119

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050119

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071218

A761 Written withdrawal of application

Effective date: 20080218

Free format text: JAPANESE INTERMEDIATE CODE: A761