JP2008091691A - Semiconductor device, electronic device, and manufacturing method of electronic device - Google Patents

Semiconductor device, electronic device, and manufacturing method of electronic device Download PDF

Info

Publication number
JP2008091691A
JP2008091691A JP2006271872A JP2006271872A JP2008091691A JP 2008091691 A JP2008091691 A JP 2008091691A JP 2006271872 A JP2006271872 A JP 2006271872A JP 2006271872 A JP2006271872 A JP 2006271872A JP 2008091691 A JP2008091691 A JP 2008091691A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin
semiconductor
wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006271872A
Other languages
Japanese (ja)
Inventor
Shuichi Tanaka
秀一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006271872A priority Critical patent/JP2008091691A/en
Publication of JP2008091691A publication Critical patent/JP2008091691A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device enabling to efficiently manufacture a highly reliable electronic device, to provide the highly reliable electronic device, and to provide a method of efficiently manufacturing the highly reliable electronic device. <P>SOLUTION: The semiconductor device includes a semiconductor substrate 10 having electrodes 12 formed thereon, resin protrusions 20 formed on a surface 15 where the electrodes 12 of the semiconductor substrate 10 are formed, wirings 30 having electric connection portions 32 disposed on the resin protrusions 20 and electrically connected to the electrodes 12, and resin portions 40 formed on the surface 15 and each having an internal space 42 opened toward a side opposite to the surface 15. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体装置、電子デバイス、及び、電子デバイスの製造方法に関する。   The present invention relates to a semiconductor device, an electronic device, and an electronic device manufacturing method.

電子デバイスを小型化するためには、半導体装置の外形は小さい方が好ましい。しかし、半導体装置の役割が多様化するにつれ、半導体チップに形成される集積回路の高集積化が進み、これに伴って、半導体チップのピン数の増加が進んでいる。すなわち、現在では、半導体装置の小型化と、集積回路の高集積化及び電極の増加という要求を同時に満たすことが可能な半導体装置の開発が進んでいる。   In order to reduce the size of the electronic device, the outer shape of the semiconductor device is preferably small. However, as the roles of semiconductor devices have diversified, the integration of integrated circuits formed on semiconductor chips has progressed, and accordingly, the number of pins of semiconductor chips has increased. That is, at present, development of a semiconductor device capable of simultaneously satisfying the demands of miniaturization of a semiconductor device, high integration of an integrated circuit, and an increase in electrodes is in progress.

この要求に応えることができる半導体装置として、半導体チップ上に配線が形成されたタイプの半導体装置が注目を集めている。このタイプの半導体装置では、半導体装置の外形を半導体チップの外形とほぼ同じにすることができるため、半導体装置の小型化が可能である。
特開平2−272737号公報
As a semiconductor device that can meet this demand, a semiconductor device of a type in which wiring is formed on a semiconductor chip has attracted attention. In this type of semiconductor device, the outer shape of the semiconductor device can be made substantially the same as the outer shape of the semiconductor chip, so that the semiconductor device can be downsized.
JP-A-2-272737

半導体装置が小型化、高集積化すれば、これを配線基板等に実装することが困難になる。しかし、電子デバイスの信頼性を確保するためには、実装後においても、半導体装置の信頼性を維持することが重要である。   If a semiconductor device is miniaturized and highly integrated, it becomes difficult to mount it on a wiring board or the like. However, in order to ensure the reliability of the electronic device, it is important to maintain the reliability of the semiconductor device even after mounting.

本発明の目的は、信頼性の高い電子デバイスを効率よく製造することが可能な半導体装置、信頼性の高い電子デバイス、及び、信頼性の高い電子デバイスを効率よく製造する方法を提供することにある。   An object of the present invention is to provide a semiconductor device capable of efficiently manufacturing a highly reliable electronic device, a highly reliable electronic device, and a method for efficiently manufacturing a highly reliable electronic device. is there.

(1)本発明に係る半導体装置は、
電極が形成された半導体基板と、
前記半導体基板の前記電極が形成された面に形成された樹脂突起と、
前記樹脂突起上に配置された電気的接続部を有する、前記電極と電気的に接続された配線と、
前記面に形成された、前記面とは反対側に向かって開口する内部空間を有する樹脂部と、
を含む。
(1) A semiconductor device according to the present invention includes:
A semiconductor substrate on which electrodes are formed;
Resin protrusions formed on the surface of the semiconductor substrate on which the electrodes are formed;
A wiring electrically connected to the electrode having an electrical connection disposed on the resin protrusion;
A resin portion formed in the surface and having an internal space that opens toward the opposite side of the surface;
including.

本発明によると、半導体基板の電極が形成された面に樹脂部が形成されている。そして、樹脂部は、半導体基板の電極が形成された面とは反対側に向かって開口する内部空間を有する。そのため、この半導体装置を配線基板等に実装する際に、樹脂部と配線基板とによって、樹脂部の内部空間に接着材料を封入(充填)することができる。樹脂部の内部空間に接着材料が封入されると、半導体装置と配線基板とをそれ以上押し付けても樹脂部が変形しにくくなるため、樹脂部によって半導体装置と配線基板との間隔を規制することができる。すなわち、本発明によると、配線基板に実装する際に、半導体基板と配線基板との間隔を容易に制御することが可能な半導体装置を提供することができる。   According to the present invention, the resin portion is formed on the surface of the semiconductor substrate on which the electrode is formed. The resin portion has an internal space that opens toward the side opposite to the surface on which the electrodes of the semiconductor substrate are formed. Therefore, when the semiconductor device is mounted on a wiring board or the like, an adhesive material can be enclosed (filled) in the internal space of the resin part by the resin part and the wiring board. When the adhesive material is sealed in the internal space of the resin part, the resin part is difficult to deform even if the semiconductor device and the wiring board are pressed further, so the resin part regulates the distance between the semiconductor device and the wiring board. Can do. That is, according to the present invention, it is possible to provide a semiconductor device capable of easily controlling the distance between the semiconductor substrate and the wiring substrate when mounted on the wiring substrate.

(2)この半導体装置において、
前記内部空間は、前記樹脂部に形成された貫通穴によって区画された空間であってもよい。
(2) In this semiconductor device,
The internal space may be a space defined by a through hole formed in the resin portion.

詳しくは、樹脂部は貫通穴を有する形状であり、内部空間は、該貫通穴の内壁面(内壁面及び半導体基板)によって区画された空間であってもよい。   Specifically, the resin portion has a shape having a through hole, and the internal space may be a space partitioned by an inner wall surface (an inner wall surface and a semiconductor substrate) of the through hole.

(3)この半導体装置において、
前記内部空間は、前記樹脂部の上面側から形成された凹部によって区画された空間であってもよい。
(3) In this semiconductor device,
The internal space may be a space defined by a recess formed from the upper surface side of the resin portion.

詳しくは、樹脂部は凹部を有する形状であり、内部空間は、該凹部の内壁面によって区画された空間であってもよい。   Specifically, the resin part has a shape having a recess, and the internal space may be a space defined by an inner wall surface of the recess.

(4)この半導体装置において、
前記樹脂部は、前記樹脂突起よりも高さが低くてもよい。
(4) In this semiconductor device,
The resin portion may be lower in height than the resin protrusion.

詳しくは、樹脂部は、樹脂突起における配線(電気的接続部)と重複する部分よりも高さが低くなっていてもよい。   Specifically, the height of the resin portion may be lower than the portion overlapping the wiring (electrical connection portion) in the resin protrusion.

(5)この半導体装置において、
前記樹脂部の幅は、前記樹脂突起の幅よりも狭くてもよい。
(5) In this semiconductor device,
The width of the resin portion may be narrower than the width of the resin protrusion.

(6)この半導体装置において、
前記樹脂部と前記樹脂突起とは、同じ材料で構成されていてもよい。
(6) In this semiconductor device,
The resin part and the resin protrusion may be made of the same material.

(7)この半導体装置において、
前記樹脂部の少なくとも上端面を被覆する被覆金属層をさらに含んでもよい。
(7) In this semiconductor device,
You may further include the coating | coated metal layer which coat | covers the at least upper end surface of the said resin part.

(8)この半導体装置において、
前記被覆金属層と前記配線とは、同じ材料で構成されていてもよい。
(8) In this semiconductor device,
The covering metal layer and the wiring may be made of the same material.

(9)この半導体装置において、
前記半導体基板の前記面の外形は矩形であり、
前記樹脂部は、前記面の四隅に配置されていてもよい。
(9) In this semiconductor device,
The outer shape of the surface of the semiconductor substrate is rectangular,
The resin part may be arranged at four corners of the surface.

これによると、半導体装置を配線基板に実装する工程で、半導体基板(半導体チップ)の四隅で、半導体基板と配線基板との間隔が規制される。そのため、実装時の圧力等をうけて半導体基板(半導体チップ)に歪みが発生することを防止することができる。また、半導体装置が配線基板と平行になるように、半導体装置を配線基板に搭載することが可能になる。   According to this, in the process of mounting the semiconductor device on the wiring substrate, the distance between the semiconductor substrate and the wiring substrate is regulated at the four corners of the semiconductor substrate (semiconductor chip). For this reason, it is possible to prevent the semiconductor substrate (semiconductor chip) from being distorted by receiving pressure during mounting. In addition, the semiconductor device can be mounted on the wiring board so that the semiconductor device is parallel to the wiring board.

なお、樹脂部は、半導体チップの前記面のそれぞれの角部の周辺領域に1個配置されていてもよい。ただし、樹脂部は、前記面のそれぞれの角部の周辺領域に複数個配置されていてもよい。   One resin portion may be arranged in the peripheral region of each corner of the surface of the semiconductor chip. However, a plurality of resin portions may be arranged in the peripheral region of each corner portion of the surface.

(10)この半導体装置において、
前記半導体基板には集積回路が形成されており、
前記樹脂部は、前記集積回路と重複しないように配置されていてもよい。
(10) In this semiconductor device,
An integrated circuit is formed on the semiconductor substrate,
The resin portion may be arranged so as not to overlap with the integrated circuit.

これによると、実装時に集積回路に大きな圧力がかかることを防止することが可能な、信頼性の高い半導体装置を提供することができる。   According to this, it is possible to provide a highly reliable semiconductor device capable of preventing a large pressure from being applied to the integrated circuit during mounting.

(11)この半導体装置において、
前記内部空間は、前記半導体基板から離れるほど、幅が広くなる形状であってもよい。
(11) In this semiconductor device,
The internal space may have a shape that becomes wider as the distance from the semiconductor substrate increases.

これによると、樹脂部の内部空間に、接着材料を充填させやすくなる。   According to this, it becomes easy to fill the internal space of the resin portion with the adhesive material.

(12)この半導体装置において、
前記樹脂部の外形は、上視図において円形であってもよい。
(12) In this semiconductor device,
The outer shape of the resin portion may be circular in the top view.

これによると、樹脂部にかかる圧力を、分散させることができる。そのため、樹脂部の特定の位置に大きな圧力がかかることを防止することが可能な半導体装置を提供することができる。   According to this, the pressure concerning a resin part can be disperse | distributed. Therefore, it is possible to provide a semiconductor device capable of preventing a large pressure from being applied to a specific position of the resin portion.

(13)本発明に係る電子デバイスは、
ベース基板と配線パターンとを有する配線基板と、
電極が形成された半導体チップと、前記半導体チップの前記電極が形成された面に形成された樹脂突起と、前記樹脂突起上に配置された電気的接続部を有する、前記電極と電気的に接続された配線と、前記面に形成された、前記面とは反対側に向かって開口する内部空間を有する樹脂部と、を有し、前記電気的接続部が前記配線パターンに接触するように、かつ、前記樹脂部の上端面が前記配線基板に接触するように前記配線基板に搭載されている半導体装置と、
前記配線基板と前記樹脂部とを接着させる接着剤と、
を含み、
前記接着剤は、前記内部空間を充填するように形成されている。
(13) An electronic device according to the present invention includes:
A wiring board having a base substrate and a wiring pattern;
A semiconductor chip having an electrode, a resin protrusion formed on a surface of the semiconductor chip on which the electrode is formed, and an electrical connection portion disposed on the resin protrusion, and electrically connected to the electrode And a resin portion having an internal space formed on the surface and opening toward the opposite side of the surface, so that the electrical connection portion is in contact with the wiring pattern. And the semiconductor device mounted on the wiring board so that the upper end surface of the resin portion is in contact with the wiring board;
An adhesive for bonding the wiring board and the resin portion;
Including
The adhesive is formed so as to fill the internal space.

本発明によると、配線基板と半導体装置(半導体チップ)との間隔が、樹脂部によって規制されている。そのため、本発明によると、配線基板と半導体チップとの間隔を設計通りに維持することが可能な、信頼性の高い電子デバイスを提供することができる。   According to the present invention, the distance between the wiring board and the semiconductor device (semiconductor chip) is regulated by the resin portion. Therefore, according to the present invention, it is possible to provide a highly reliable electronic device that can maintain the distance between the wiring board and the semiconductor chip as designed.

(14)この電子デバイスにおいて、
前記樹脂部の前記上端面には被覆金属層が形成されており、
前記半導体装置は、
前記被覆金属層が前記配線基板に接触するように、前記配線基板に搭載されていてもよい。
(14) In this electronic device,
A coating metal layer is formed on the upper end surface of the resin portion,
The semiconductor device includes:
The covering metal layer may be mounted on the wiring board so as to be in contact with the wiring board.

(15)本発明に係る電子デバイスの製造方法は、
ベース基板と配線パターンとを有する配線基板を用意する工程と、
電極が形成された半導体チップと、前記半導体チップの前記電極が形成された面に形成された樹脂突起と、前記樹脂突起上に配置された電気的接続部を有する、前記電極と電気的に接続された配線と、前記面に形成された、前記面とは反対側に向かって開口する内部空間を有する樹脂部と、を有する半導体装置を用意する工程と、
前記半導体装置と前記配線基板とを、接着材料を介して対向させる工程と、
前記接着材料を流動させながら前記半導体装置と前記配線基板とを近接させて、前記電気的接続部と前記配線パターンとを接触させて電気的に接続し、前記樹脂部の上端面を前記配線基板に接触させて前記内部空間に前記接着材料を充填させる工程と、
前記接着材料を硬化させて、前記半導体装置と前記配線基板とを接着する接着剤を形成する工程と、
を含む。
(15) An electronic device manufacturing method according to the present invention includes:
Preparing a wiring board having a base substrate and a wiring pattern;
A semiconductor chip having an electrode, a resin protrusion formed on a surface of the semiconductor chip on which the electrode is formed, and an electrical connection portion disposed on the resin protrusion, and electrically connected to the electrode A step of preparing a semiconductor device having a wiring formed and a resin portion formed in the surface and having an internal space that opens toward the opposite side of the surface;
A step of facing the semiconductor device and the wiring board through an adhesive material;
The semiconductor device and the wiring board are brought close to each other while flowing the adhesive material, the electrical connection portion and the wiring pattern are brought into contact and electrically connected, and the upper end surface of the resin portion is connected to the wiring board. Filling the inner space with the adhesive material by contacting the inner space;
Curing the adhesive material to form an adhesive that bonds the semiconductor device and the wiring board;
including.

本発明によると、半導体装置を配線基板に搭載する工程で、接着材料を樹脂部の内部空間に充填させる。すなわち、樹脂部と配線基板とによって、樹脂部の内部空間に接着材料を封入させる。樹脂部の内部空間に接着材料が充填(封入)されると、半導体装置と配線基板とをさらに押し付けても、樹脂部が変形しにくくなる。そのため、樹脂部によって半導体基板と配線基板との間隔を規制することができる。すなわち、本発明によると、半導体基板と配線基板の間隔を容易に制御することが可能で、信頼性の高い電子デバイスを効率よく製造することができる電子デバイスの製造方法を提供することができる。   According to the present invention, the adhesive material is filled into the internal space of the resin portion in the step of mounting the semiconductor device on the wiring board. That is, the adhesive material is sealed in the internal space of the resin portion by the resin portion and the wiring board. When the adhesive material is filled (enclosed) in the internal space of the resin portion, the resin portion is not easily deformed even when the semiconductor device and the wiring board are further pressed. Therefore, the interval between the semiconductor substrate and the wiring substrate can be regulated by the resin portion. That is, according to the present invention, it is possible to provide an electronic device manufacturing method capable of easily controlling the distance between the semiconductor substrate and the wiring substrate and efficiently manufacturing a highly reliable electronic device.

(16)この電子デバイスの製造方法において、
前記樹脂部の少なくとも前記上端面には被覆金属層が形成されており、
前記半導体装置と前記配線基板とを近接させて、前記被覆金属層を前記配線基板に接触させてもよい。
(16) In this electronic device manufacturing method,
A coating metal layer is formed on at least the upper end surface of the resin portion,
The coated metal layer may be brought into contact with the wiring board by bringing the semiconductor device and the wiring board close to each other.

以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。また、本発明は、以下の内容を自由に組み合わせたものを含むものとする。   Embodiments to which the present invention is applied will be described below with reference to the drawings. However, the present invention is not limited to the following embodiments. Moreover, this invention shall include what combined the following content freely.

1.半導体装置
以下、本発明を適用した実施の形態に係る半導体装置1について説明する。図1(A)〜図8は、本実施の形態に係る半導体装置の構成、及び、その製造方法について説明するための図である。
1. Semiconductor Device Hereinafter, a semiconductor device 1 according to an embodiment to which the present invention is applied will be described. FIG. 1A to FIG. 8 are diagrams for explaining a configuration of a semiconductor device according to the present embodiment and a manufacturing method thereof.

(1)半導体装置の構成
以下、本発明を適用した実施の形態に係る半導体装置1の構成について説明する。図1(A)〜図1(C)は、半導体装置1の構成について説明するための図である。ここで、図1(A)は半導体装置1の上視図であり、図1(B)は半導体装置1の斜視図の一部拡大図であり、図1(C)は図1(A)のIC−IC線断面の一部拡大図である。
(1) Configuration of Semiconductor Device The configuration of the semiconductor device 1 according to the embodiment to which the present invention is applied will be described below. FIG. 1A to FIG. 1C are diagrams for describing the configuration of the semiconductor device 1. 1A is a top view of the semiconductor device 1, FIG. 1B is a partially enlarged view of the perspective view of the semiconductor device 1, and FIG. 1C is FIG. 1A. It is a partially expanded view of the IC-IC line cross section.

本実施の形態に係る半導体装置は、図1(A)〜図1(C)に示すように、複数の電極12が形成された半導体基板10を含む。半導体基板10は、例えばシリコン基板であってもよい。半導体基板10は、チップ状をなしていてもよい。この場合、半導体基板10における電極12が形成された面15の外形は、図1(A)に示すように、矩形(長方形又は正方形)であってもよい。ただし、半導体基板10は、ウエハ状をなしていてもよい(図2(A)参照)。半導体基板10には、1つ又は複数の(半導体チップには1つの、半導体ウエハには複数の)集積回路14が形成されていてもよい(図1(C)参照)。集積回路14の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。   As shown in FIGS. 1A to 1C, the semiconductor device according to the present embodiment includes a semiconductor substrate 10 on which a plurality of electrodes 12 are formed. The semiconductor substrate 10 may be a silicon substrate, for example. The semiconductor substrate 10 may have a chip shape. In this case, the outer shape of the surface 15 on which the electrode 12 is formed in the semiconductor substrate 10 may be rectangular (rectangular or square) as shown in FIG. However, the semiconductor substrate 10 may have a wafer shape (see FIG. 2A). One or a plurality of integrated circuits 14 (one for a semiconductor chip and a plurality for a semiconductor wafer) may be formed on the semiconductor substrate 10 (see FIG. 1C). The configuration of the integrated circuit 14 is not particularly limited. For example, the integrated circuit 14 may include an active element such as a transistor and a passive element such as a resistor, a coil, and a capacitor.

半導体基板10には、図1(A)及び図1(C)に示すように、電極12が形成されている。電極12は、半導体基板10の内部と電気的に接続されていてもよい。電極12は、集積回路14と電気的に接続されていてもよい。あるいは、集積回路14に電気的に接続されていない導電体(導電パッド)を含めて、電極12と称してもよい。電極12は、半導体基板10の内部配線の一部であってもよい。このとき、電極12は、半導体基板10の内部配線のうち、外部との電気的な接続に利用される部分であってもよい。電極12は、アルミニウム又は銅等の金属で形成されていてもよい。   As shown in FIGS. 1A and 1C, an electrode 12 is formed on the semiconductor substrate 10. The electrode 12 may be electrically connected to the inside of the semiconductor substrate 10. The electrode 12 may be electrically connected to the integrated circuit 14. Alternatively, a conductor (conductive pad) that is not electrically connected to the integrated circuit 14 may be referred to as the electrode 12. The electrode 12 may be a part of the internal wiring of the semiconductor substrate 10. At this time, the electrode 12 may be a portion of the internal wiring of the semiconductor substrate 10 that is used for electrical connection with the outside. The electrode 12 may be formed of a metal such as aluminum or copper.

半導体基板10は、図1(C)に示すように、パッシベーション膜16を有していてもよい。パッシベーション膜16は、電極12を露出させるように形成される。パッシベーション膜16には、電極12を露出させる開口が形成されていてもよい。なお、パッシベーション膜16は、電極12を部分的に覆うように形成されていてもよい。パッシベーション膜16は、図1(C)に示すように、電極12の周囲を覆うように形成されていてもよい。パッシベーション膜は、例えば、SiOやSiN等の無機絶縁膜であってもよい。あるいは、パッシベーション膜16は、ポリイミド樹脂などの有機絶縁膜であってもよい。 The semiconductor substrate 10 may have a passivation film 16 as shown in FIG. The passivation film 16 is formed so as to expose the electrode 12. An opening that exposes the electrode 12 may be formed in the passivation film 16. The passivation film 16 may be formed so as to partially cover the electrode 12. The passivation film 16 may be formed so as to cover the periphery of the electrode 12 as shown in FIG. The passivation film may be, for example, an inorganic insulating film such as SiO 2 or SiN. Alternatively, the passivation film 16 may be an organic insulating film such as a polyimide resin.

本実施の形態に係る半導体装置は、図1(A)〜図1(C)に示すように、樹脂突起20を含む。樹脂突起20は、半導体基板10の面15上に形成されている。樹脂突起20は、図1(B)及び図1(C)に示すように、パッシベーション膜16上に形成されていてもよい。   The semiconductor device according to the present embodiment includes a resin protrusion 20 as shown in FIGS. The resin protrusion 20 is formed on the surface 15 of the semiconductor substrate 10. The resin protrusion 20 may be formed on the passivation film 16 as shown in FIGS. 1 (B) and 1 (C).

樹脂突起20の形状は特に限定されるものではない。面15の外形が矩形をなす場合、樹脂突起20は、面15のいずれかの辺に平行に延びる形状をなしていてもよい。例えば、面15の外形が長方形である場合、樹脂突起20は、長方形の長辺に沿って延びる形状をなしていてもよい。この場合、樹脂突起20は、当該長辺の周辺領域に配置されていてもよい。あるいは、樹脂突起20は、上視図において円形をなしていてもよい。この場合、樹脂突起20は、半球状をなしていてもよい。なお、ここでいう半球状とは、厳密な半球形状のみならず、これに類する形状を含むものとする。   The shape of the resin protrusion 20 is not particularly limited. When the outer shape of the surface 15 is rectangular, the resin protrusion 20 may have a shape extending in parallel with any side of the surface 15. For example, when the outer shape of the surface 15 is a rectangle, the resin protrusion 20 may have a shape extending along the long side of the rectangle. In this case, the resin protrusion 20 may be arranged in the peripheral region of the long side. Alternatively, the resin protrusion 20 may be circular in the top view. In this case, the resin protrusion 20 may have a hemispherical shape. Note that the hemispherical here includes not only a strict hemispherical shape but also a similar shape.

また、樹脂突起20の材料は特に限定されず、既に公知となっているいずれかの材料を適用してもよい。例えば、樹脂突起20は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、シリコーン樹脂、変性ポリイミド樹脂、ベンゾシクロブテン(BCB;benzocyclobutene)、ポリベンゾオキサゾール(PBO;polybenzoxazole)等の樹脂で形成してもよい。   In addition, the material of the resin protrusion 20 is not particularly limited, and any material that is already known may be applied. For example, the resin protrusion 20 is made of polyimide resin, silicone-modified polyimide resin, epoxy resin, silicone-modified epoxy resin, acrylic resin, phenol resin, silicone resin, modified polyimide resin, benzocyclobutene (BCB), polybenzoxazole (PBO). Polybenzoxazole) or other resin.

本実施の形態に係る半導体装置は、図1(A)〜図1(C)に示すように、配線30を含む。配線30は、電極12と電気的に接続されている。配線30は、樹脂突起20上に配置された電気的接続部32を含む。すなわち、配線30のうち、樹脂突起20上(樹脂突起20の上面)に配置された領域を指して、電気的接続部32と称してもよい。なお、電気的接続部32とは、配線30のうち、他の電子部品の導電部(配線基板の配線パターンなど)との電気的な接続に利用される部分である。本実施の形態では、配線30のうち、後述する樹脂部40よりも上の領域(樹脂部40から突出した領域)を指して、電気的接続部32と称してもよい。   The semiconductor device according to this embodiment includes a wiring 30 as shown in FIGS. The wiring 30 is electrically connected to the electrode 12. The wiring 30 includes an electrical connection portion 32 disposed on the resin protrusion 20. That is, a region of the wiring 30 that is disposed on the resin protrusion 20 (the upper surface of the resin protrusion 20) may be referred to as an electrical connection portion 32. The electrical connection portion 32 is a portion of the wiring 30 that is used for electrical connection with a conductive portion (such as a wiring pattern on a wiring board) of another electronic component. In the present embodiment, the wiring 30 may be referred to as an electrical connection portion 32 by referring to a region above the resin portion 40 described later (a region protruding from the resin portion 40).

配線30に適用可能な材料は特に限定されるものではない。配線30は、例えば、Au、TiW、Cu、Ni、Pd、Al、Cr、Ti、W、NiV、鉛フリーはんだなどによって構成されていてもよい。また、配線30の構造も特に限定されるものではない。例えば、配線30は複数層で形成されていてもよい。このとき、配線30は、チタンタングステンによって形成された第1の層と、金によって形成された第2の層とを含んでいてもよい(図示せず)。あるいは、配線30は、単層で形成されていてもよい。配線30は、パッシベーション膜16と接触するように形成されていてもよい。配線30は、電極12上から樹脂突起20を越えて、パッシベーション膜16上に至るように形成されていてもよい。すなわち、配線30は、樹脂突起20の両側で、パッシベーション膜16(面15)と接触するように形成されていてもよい。   The material applicable to the wiring 30 is not particularly limited. The wiring 30 may be made of, for example, Au, TiW, Cu, Ni, Pd, Al, Cr, Ti, W, NiV, lead-free solder, or the like. Further, the structure of the wiring 30 is not particularly limited. For example, the wiring 30 may be formed of a plurality of layers. At this time, the wiring 30 may include a first layer formed of titanium tungsten and a second layer formed of gold (not shown). Alternatively, the wiring 30 may be formed of a single layer. The wiring 30 may be formed so as to be in contact with the passivation film 16. The wiring 30 may be formed so as to reach the passivation film 16 from the electrode 12 over the resin protrusion 20. That is, the wiring 30 may be formed on both sides of the resin protrusion 20 so as to be in contact with the passivation film 16 (surface 15).

本実施の形態に係る半導体装置は、図1(A)〜図1(C)に示すように、樹脂部40を含む。樹脂部40は、半導体基板10の面15上に形成される。樹脂部40は、パッシベーション膜16上に形成されていてもよい。   As shown in FIGS. 1A to 1C, the semiconductor device according to the present embodiment includes a resin portion 40. The resin part 40 is formed on the surface 15 of the semiconductor substrate 10. The resin part 40 may be formed on the passivation film 16.

樹脂部40は、面15とは反対側に向かって開口する内部空間42を有する。例えば、樹脂部40は貫通穴を有する形状をなしていてもよく、内部空間42は、当該貫通穴(貫通穴の内壁面及びパッシベーション膜16)によって区画された空間であってもよい。樹脂部40の上端面44は、所定の領域を囲む形状をなしていてもよい。そして、内部空間42は、上端面44に囲まれた当該所定の領域に連通していてもよい。すなわち、樹脂部40の上端面44には、内部空間42に連通する開口が形成されていてもよい。なお、上端面44は、半導体基板10の面15と平行な面であってもよい。また、樹脂部40は、内部空間42を区画する側壁46を有する形状をなしているといえる。   The resin portion 40 has an internal space 42 that opens toward the side opposite to the surface 15. For example, the resin portion 40 may have a shape having a through hole, and the internal space 42 may be a space defined by the through hole (the inner wall surface of the through hole and the passivation film 16). The upper end surface 44 of the resin portion 40 may have a shape surrounding a predetermined region. The internal space 42 may communicate with the predetermined area surrounded by the upper end surface 44. That is, an opening communicating with the internal space 42 may be formed in the upper end surface 44 of the resin portion 40. Note that the upper end surface 44 may be a surface parallel to the surface 15 of the semiconductor substrate 10. In addition, it can be said that the resin portion 40 has a shape having a side wall 46 that partitions the internal space 42.

樹脂部40は、図1(C)に示すように、樹脂突起20よりも高さが低くてもよい。詳しくは、樹脂部40は、樹脂突起20における配線30(電気的接続部32)と重複する領域よりも、高さが低くなっていてもよい。樹脂部40の高さは、樹脂突起20よりも低く、かつ、樹脂突起20の半分よりも高くなっていてもよい。なお、ここで言う樹脂部40の高さとは、樹脂部40の、半導体基板10の厚み方向(面15と直交する方向)の大きさであってもよい。樹脂部40の高さとは、例えば、半導体基板10の面15(パッシベーション膜16の表面)からの高さであってもよい。   As shown in FIG. 1C, the resin portion 40 may be lower than the resin protrusion 20. Specifically, the height of the resin portion 40 may be lower than the region of the resin protrusion 20 that overlaps the wiring 30 (electrical connection portion 32). The height of the resin portion 40 may be lower than the resin protrusion 20 and higher than half of the resin protrusion 20. Note that the height of the resin portion 40 referred to here may be the size of the resin portion 40 in the thickness direction of the semiconductor substrate 10 (direction perpendicular to the surface 15). The height of the resin part 40 may be, for example, the height from the surface 15 of the semiconductor substrate 10 (the surface of the passivation film 16).

樹脂部40の幅は、樹脂突起20の幅よりも狭くなっていてもよい。ここで、樹脂部40の幅とは、樹脂部40の側壁46の幅であってもよい。そして、本実施の形態では、樹脂部40(側壁46)の底面の幅が、樹脂突起20の底面の幅よりも狭くなっていてもよい。すなわち、図1(C)において、樹脂部40の底面の幅であるL40は、樹脂突起20の底面の幅であるL20よりも狭くなっていてもよい。なお、樹脂突起20の底面の幅とは、樹脂突起20の底面における配線30が延びる方向の幅であってもよい。   The width of the resin portion 40 may be narrower than the width of the resin protrusion 20. Here, the width of the resin portion 40 may be the width of the side wall 46 of the resin portion 40. And in this Embodiment, the width | variety of the bottom face of the resin part 40 (side wall 46) may be narrower than the width | variety of the bottom face of the resin protrusion 20. FIG. That is, in FIG. 1C, L40 that is the width of the bottom surface of the resin portion 40 may be narrower than L20 that is the width of the bottom surface of the resin protrusion 20. The width of the bottom surface of the resin protrusion 20 may be a width in the direction in which the wiring 30 extends on the bottom surface of the resin protrusion 20.

樹脂部40の内部空間42は、半導体基板10から離れるほど、幅が広くなる形状であってもよい。すなわち、樹脂部40では、上端面44に形成された開口の径が、底面に形成された開口の径よりも大きくなっていてもよい。例えば、樹脂部40は、側壁46の幅が、半導体基板10から離れるほど薄くなる形状をなしていてもよい。   The internal space 42 of the resin portion 40 may have a shape that becomes wider as the distance from the semiconductor substrate 10 increases. That is, in the resin part 40, the diameter of the opening formed in the upper end surface 44 may be larger than the diameter of the opening formed in the bottom surface. For example, the resin part 40 may have a shape in which the width of the side wall 46 becomes thinner as the distance from the semiconductor substrate 10 increases.

なお、内部空間42の底面の径(樹脂部40の底面に形成された開口の径)は、樹脂突起20の幅よりも小さくてもよい。ただし、本発明はこれに限られず、内部空間42の底面の径は、樹脂突起20の幅よりも大きくてもよい。また、樹脂部40の底面の径は、樹脂突起20の幅よりも小さくてもよく、あるいは、樹脂突起20の幅よりも大きくてもよい。   Note that the diameter of the bottom surface of the internal space 42 (the diameter of the opening formed in the bottom surface of the resin portion 40) may be smaller than the width of the resin protrusion 20. However, the present invention is not limited to this, and the diameter of the bottom surface of the internal space 42 may be larger than the width of the resin protrusion 20. Further, the diameter of the bottom surface of the resin portion 40 may be smaller than the width of the resin protrusion 20 or may be larger than the width of the resin protrusion 20.

樹脂部40の外形は、図1(A)に示すように、上視図において円形をなしていてもよい。このとき、内部空間42の外形も、上視図において円形をなしていてもよい。これによると、内部空間42に接着材料72を充填させたときに、樹脂部40にかかる圧力を分散させることができる。なお、ここで言う円形とは、完全な円形状のみならず、これに類する形状を含むものとする。ただし、変形例として、樹脂部40の外形は、矩形等の多角形、あるいは、楕円形であってもよい。   As shown in FIG. 1A, the outer shape of the resin portion 40 may be circular in the top view. At this time, the outer shape of the internal space 42 may also be circular in the top view. According to this, when the adhesive material 72 is filled in the internal space 42, the pressure applied to the resin part 40 can be dispersed. Note that the circular shape here includes not only a perfect circular shape but also a similar shape. However, as a modification, the outer shape of the resin portion 40 may be a polygon such as a rectangle or an ellipse.

樹脂部40は、集積回路14上を避けて(集積回路14と重複しないように)配置されていてもよい。樹脂部40は、内部空間42が、集積回路14と重複しないように配置されていてもよい。これによると、後述する半導体装置1を配線基板50に実装する工程で、集積回路14に大きな圧力が加えられることを防止することができるため、集積回路14の特性が変化してしまうことを防止することができる。樹脂部40は、集積回路14の形成領域の外側に配置されていてもよい。ただし、樹脂部40は、集積回路14の形成領域上に配置されていてもよい。   The resin part 40 may be arranged avoiding the integrated circuit 14 (so as not to overlap with the integrated circuit 14). The resin portion 40 may be arranged such that the internal space 42 does not overlap with the integrated circuit 14. According to this, it is possible to prevent a large pressure from being applied to the integrated circuit 14 in the process of mounting the semiconductor device 1 to be described later on the wiring board 50, and thus prevent the characteristics of the integrated circuit 14 from changing. can do. The resin portion 40 may be disposed outside the region where the integrated circuit 14 is formed. However, the resin portion 40 may be disposed on the formation region of the integrated circuit 14.

樹脂部40は、また、電極12及び樹脂突起20と重複しないように配置されていてもよい。樹脂部40は、内部空間42が、電極12及び樹脂突起20と重複しないように形成されていてもよい。樹脂部40は、電極12(樹脂突起20)の形成領域よりも外側の領域に配置されていてもよい。   The resin portion 40 may also be arranged so as not to overlap the electrode 12 and the resin protrusion 20. The resin portion 40 may be formed so that the internal space 42 does not overlap the electrode 12 and the resin protrusion 20. The resin portion 40 may be disposed in a region outside the region where the electrode 12 (resin protrusion 20) is formed.

樹脂部40は、図1(A)及び図1(C)に示すように、矩形の面15の四隅に配置されていてもよい。例えば、面15の各角部の周辺領域に、樹脂部40が1つずつ形成されていてもよい。このとき、半導体装置は、4個の樹脂部40を含んでいてもよい。ただし、本発明はこれに限られるものではない。例えば、半導体装置は、樹脂部40を1つのみ有していてもよい。あるいは、半導体装置は、樹脂部40を、2個、又は、3個、あるいは5個以上有していてもよい。なお、複数の樹脂部40が形成されている場合、それぞれの樹脂部40は同じ高さに形成されていてもよい。   The resin part 40 may be arrange | positioned at the four corners of the rectangular surface 15, as shown to FIG. 1 (A) and FIG. 1 (C). For example, one resin portion 40 may be formed in the peripheral region of each corner of the surface 15. At this time, the semiconductor device may include four resin portions 40. However, the present invention is not limited to this. For example, the semiconductor device may have only one resin portion 40. Alternatively, the semiconductor device may have two, three, or five or more resin portions 40. In addition, when the some resin part 40 is formed, each resin part 40 may be formed in the same height.

なお、樹脂部40の材料は特に限定されるものではないが、樹脂突起20と同じ材料を利用してもよい。ただし、樹脂部40は、樹脂突起20とは異なる材料で形成されていてもよい。樹脂部40は、例えば、樹脂突起20よりも硬い材料で形成されていてもよい。   The material of the resin portion 40 is not particularly limited, but the same material as that of the resin protrusion 20 may be used. However, the resin portion 40 may be formed of a material different from that of the resin protrusion 20. The resin part 40 may be formed of a material harder than the resin protrusion 20, for example.

本実施の形態に係る半導体装置1は以上の構成を備えていてもよい。なお、半導体装置1が奏する作用効果については後述する。   The semiconductor device 1 according to the present embodiment may have the above configuration. Note that the operational effects of the semiconductor device 1 will be described later.

(2)半導体装置の製造方法
以下、本実施の形態に係る半導体装置1の製造方法について説明する。図2(A)〜図4(C)は、半導体装置1を製造する方法について説明するための図である。
(2) Manufacturing Method of Semiconductor Device Hereinafter, a manufacturing method of the semiconductor device 1 according to the present embodiment will be described. 2A to 4C are views for explaining a method of manufacturing the semiconductor device 1.

本実施の形態に係る半導体装置の製造方法は、図2(A)及び図2(B)に示す、半導体基板11を用意することを含む。ここで、図2(A)は半導体基板11の概略図であり、図2(B)は半導体基板11の断面図の一部拡大図である。   The method for manufacturing a semiconductor device according to this embodiment includes preparing a semiconductor substrate 11 shown in FIGS. 2 (A) and 2 (B). Here, FIG. 2A is a schematic view of the semiconductor substrate 11, and FIG. 2B is a partially enlarged view of a cross-sectional view of the semiconductor substrate 11.

半導体基板11は、図2(A)に示すように、ウエハ状をなす。そして、ウエハ状の半導体基板11は、複数の半導体チップ(半導体基板10)となる領域100を有する。ただし、半導体基板として半導体チップ(図1(A)参照)を用意して以下の各工程を行ってもよい。   As shown in FIG. 2A, the semiconductor substrate 11 has a wafer shape. The wafer-like semiconductor substrate 11 has a region 100 to be a plurality of semiconductor chips (semiconductor substrate 10). However, a semiconductor chip (see FIG. 1A) may be prepared as a semiconductor substrate and the following steps may be performed.

半導体基板11には、図2(B)に示すように、電極12が形成されている。半導体基板11は、電極12を露出させるパッシベーション膜16を有していてもよい。   An electrode 12 is formed on the semiconductor substrate 11 as shown in FIG. The semiconductor substrate 11 may have a passivation film 16 that exposes the electrode 12.

本実施の形態に係る半導体装置の製造方法は、図3(A)〜図3(C)に示すように、樹脂突起20及び樹脂部40を形成することを含む。なお、本実施形態では、樹脂突起20と樹脂部40とを同時に形成する方法について説明するが、本発明はこれに限定されるものではない。   The manufacturing method of the semiconductor device according to the present embodiment includes forming the resin protrusion 20 and the resin portion 40 as shown in FIGS. In addition, although this embodiment demonstrates the method to form the resin protrusion 20 and the resin part 40 simultaneously, this invention is not limited to this.

はじめに、図3(A)に示すように、半導体基板11に樹脂材料25を設ける。その後、図3(B)に示すように、樹脂材料25の一部を除去して、樹脂材料25をパターニングする。その後、パターニングされた樹脂材料25を硬化(例えば熱硬化)させることによって、図3(C)に示すように、樹脂突起20及び樹脂部40を形成してもよい。なお、本実施の形態では、樹脂材料25を、樹脂部40となる部分の幅が、樹脂突起20となる部分の幅よりも狭くなるようにパターニングしてもよい(図3(B)及び図3(C)参照)。これを硬化収縮させることにより、樹脂部40を、樹脂突起20よりも高さが低くなるように形成することができる。ただし、樹脂部40は、樹脂突起20と同じ高さの樹脂部材を形成した後に、当該樹脂部材の高さを低くすることで形成してもよい。このとき、樹脂部材の高さを低くする工程は、後述する配線30を形成する工程の後に行ってもよい。これによると、樹脂部材の高さを低くする工程の前後で、樹脂突起20における配線30と重複する領域の高さを維持することができる。   First, as shown in FIG. 3A, a resin material 25 is provided on the semiconductor substrate 11. Thereafter, as shown in FIG. 3B, a part of the resin material 25 is removed and the resin material 25 is patterned. Thereafter, the resin protrusion 25 and the resin portion 40 may be formed by curing (for example, thermosetting) the patterned resin material 25 as shown in FIG. In the present embodiment, the resin material 25 may be patterned so that the width of the portion that becomes the resin portion 40 is narrower than the width of the portion that becomes the resin protrusion 20 (FIG. 3B and FIG. 3 (C)). By curing and shrinking this, the resin portion 40 can be formed to be lower than the resin protrusion 20. However, the resin portion 40 may be formed by forming a resin member having the same height as the resin protrusion 20 and then reducing the height of the resin member. At this time, the step of reducing the height of the resin member may be performed after the step of forming the wiring 30 described later. According to this, the height of the region overlapping the wiring 30 in the resin protrusion 20 can be maintained before and after the step of reducing the height of the resin member.

本実施の形態に係る半導体装置の製造方法は、図4(A)〜図4(C)に示すように、配線30を形成することを含む。図4(A)〜図4(C)は、配線30を形成する工程の一例を説明するための図である。   The method for manufacturing a semiconductor device according to the present embodiment includes forming a wiring 30 as shown in FIGS. 4A to 4C are diagrams for explaining an example of a process for forming the wiring 30. FIG.

本工程は、図4(A)に示すように、金属層35を形成することを含む。金属層35は、電極12、パッシベーション膜16、樹脂突起20、及び、樹脂部40を覆うように形成してもよい。金属層35は、例えばスパッタリングによって形成することができる。金属層35は、単層の金属層であってもよく、複数層の金属層であってもよい。   This step includes forming a metal layer 35 as shown in FIG. The metal layer 35 may be formed so as to cover the electrode 12, the passivation film 16, the resin protrusion 20, and the resin portion 40. The metal layer 35 can be formed by sputtering, for example. The metal layer 35 may be a single metal layer or a plurality of metal layers.

そして、図4(B)に示すように、金属層35上にマスク37を形成する。マスク37は、金属層35のうち、配線30となる領域のみを覆うようにパターニングされていてもよい。   Then, as shown in FIG. 4B, a mask 37 is formed on the metal layer 35. The mask 37 may be patterned so as to cover only a region of the metal layer 35 that becomes the wiring 30.

そして、図4(C)に示すように、金属層35におけるマスク37からの露出領域を除去することによって、配線30を形成することができる。   Then, as shown in FIG. 4C, the wiring 30 can be formed by removing the exposed region from the mask 37 in the metal layer 35.

ただし、配線30を形成する方法はこれに限られるものではなく、既に公知となっているいずれかの方法を適用してもよい。配線30は、例えば、インクジェット法やメッキ法を適用して形成してもよい。   However, the method of forming the wiring 30 is not limited to this, and any of known methods may be applied. The wiring 30 may be formed by applying, for example, an inkjet method or a plating method.

そして、半導体基板11を切断する工程や、検査工程などをさらに経て、図1(A)〜図1(C)に示す、半導体装置1を製造することができる。   Then, the semiconductor device 1 shown in FIGS. 1A to 1C can be manufactured through a process of cutting the semiconductor substrate 11 and an inspection process.

2.電子デバイス
以下、本発明を適用した実施の形態に係る電子デバイス2について説明する。図5(A)〜図8は、本発明を適用した実施の形態に係る電子デバイス2について説明するための図である。
2. Hereinafter, an electronic device 2 according to an embodiment to which the present invention is applied will be described. FIG. 5A to FIG. 8 are diagrams for explaining the electronic device 2 according to the embodiment to which the present invention is applied.

(1)電子デバイスの製造方法
以下、本発明を適用した実施の形態に係る電子デバイス2の製造方法について説明する。図5(A)〜図5(C)は、本発明を適用した実施の形態に係る電子デバイスの製造方法について説明するための図である。
(1) Manufacturing Method of Electronic Device Hereinafter, a manufacturing method of the electronic device 2 according to the embodiment to which the present invention is applied will be described. FIGS. 5A to 5C are diagrams for explaining a method for manufacturing an electronic device according to an embodiment to which the invention is applied.

本実施の形態に係る電子デバイスの製造方法は、半導体装置1を用意することを含む。半導体装置1は、上述したいずれかの構成をなす。   The electronic device manufacturing method according to the present embodiment includes preparing the semiconductor device 1. The semiconductor device 1 has one of the configurations described above.

本実施の形態に係る電子デバイスの製造方法は、配線基板50を用意することを含む。以下、配線基板50の構成について説明する。   The method for manufacturing an electronic device according to the present embodiment includes preparing a wiring board 50. Hereinafter, the configuration of the wiring board 50 will be described.

配線基板50は、ベース基板52と、配線パターン54とを含む。ベース基板52(配線基板50)は、電気光学パネル(液晶パネル・エレクトロルミネッセンスパネル等)の一部であってもよい。このとき、ベース基板52は、例えば、セラミック基板やガラス基板であってもよい。また、配線パターン54の材料についても特に限定されるものではないが、例えば、ITO(Indium Tin Oxide)、Cr、Alなどの金属膜、金属化合物膜、又は、これらの複合膜によって形成されていてもよい。なお、配線パターン54は、液晶を駆動する電極(走査電極、信号電極、対向電極等)に電気的に接続されていてもよい。ただし、配線基板50は、樹脂基板であってもよい。   The wiring substrate 50 includes a base substrate 52 and a wiring pattern 54. The base substrate 52 (wiring substrate 50) may be a part of an electro-optical panel (liquid crystal panel, electroluminescence panel, etc.). At this time, the base substrate 52 may be, for example, a ceramic substrate or a glass substrate. The material of the wiring pattern 54 is not particularly limited. For example, the wiring pattern 54 is formed of a metal film such as ITO (Indium Tin Oxide), Cr, or Al, a metal compound film, or a composite film thereof. Also good. The wiring pattern 54 may be electrically connected to an electrode (scanning electrode, signal electrode, counter electrode, etc.) that drives the liquid crystal. However, the wiring substrate 50 may be a resin substrate.

本実施の形態に係る電子機器の製造方法は、配線基板50に半導体装置1を搭載することを含む。本工程では、配線基板50に半導体装置1を搭載して、電気的接続部32と配線パターン54とを接触させて電気的に接続させる。また、本工程では、樹脂部40を配線基板50に接触させて、樹脂部40の内部空間42に接着材料72を充填させる。以下、図5(A)〜図5(C)を参照して、配線基板50に半導体装置1を搭載する工程について説明する。   The electronic device manufacturing method according to the present embodiment includes mounting the semiconductor device 1 on the wiring board 50. In this step, the semiconductor device 1 is mounted on the wiring board 50, and the electrical connection portion 32 and the wiring pattern 54 are brought into contact and electrically connected. Further, in this step, the resin part 40 is brought into contact with the wiring board 50 and the internal space 42 of the resin part 40 is filled with the adhesive material 72. Hereinafter, the process of mounting the semiconductor device 1 on the wiring board 50 will be described with reference to FIGS.

はじめに、半導体装置1と配線基板50とを間隔をあけて配置して、両者の位置合わせを行う。例えば、図5(A)に示すように、半導体装置1を配線基板50上に配置する。ここでは、半導体装置1を、半導体基板10の面15が配線基板50を向くように配置する。そして、半導体装置1の電気的接続部32(樹脂突起20)と配線基板50の配線パターン54とが対向(重複)するように、半導体装置1と配線基板50との位置合わせをする。例えば、図示しない治具(ボンディングツール)によって、半導体装置1を保持し、半導体装置1と配線基板50との位置合わせを行ってもよい。このとき、半導体装置1を、面15が配線基板50と平行になるように保持してもよい。なお、治具にはヒータが内蔵されていてもよく、これにより、半導体装置1を加熱してもよい。半導体装置1を加熱することによって、電気的接続部32が加熱され、電気的接続部32と配線パターン54とを確実に電気的に接続することができる。   First, the semiconductor device 1 and the wiring board 50 are arranged with a space therebetween, and the both are aligned. For example, as shown in FIG. 5A, the semiconductor device 1 is disposed on the wiring substrate 50. Here, the semiconductor device 1 is disposed so that the surface 15 of the semiconductor substrate 10 faces the wiring substrate 50. Then, the semiconductor device 1 and the wiring substrate 50 are aligned so that the electrical connection portion 32 (resin protrusion 20) of the semiconductor device 1 and the wiring pattern 54 of the wiring substrate 50 face (overlap). For example, the semiconductor device 1 may be held by a jig (bonding tool) (not shown), and the semiconductor device 1 and the wiring board 50 may be aligned. At this time, the semiconductor device 1 may be held such that the surface 15 is parallel to the wiring substrate 50. Note that a heater may be built in the jig, and thereby the semiconductor device 1 may be heated. By heating the semiconductor device 1, the electrical connection portion 32 is heated, and the electrical connection portion 32 and the wiring pattern 54 can be reliably electrically connected.

なお、半導体装置1と配線基板50との間には、予め、接着材料72を設けておく。接着材料72は、ペースト状あるいはフィルム状で設けてもよい。接着材料72は、導電粒子などを含まない絶縁性の材料(NCP,NCF)であってもよい。接着材料72は、例えば、配線基板50上に設けてもよい。   Note that an adhesive material 72 is provided in advance between the semiconductor device 1 and the wiring substrate 50. The adhesive material 72 may be provided in a paste form or a film form. The adhesive material 72 may be an insulating material (NCP, NCF) that does not contain conductive particles or the like. For example, the adhesive material 72 may be provided on the wiring board 50.

その後、図5(B)及び図5(C)に示すように、半導体装置1と配線基板50とを近接させて電気的接続部32と配線パターン54とを接触させて、両者を電気的に接続させ、樹脂部40を配線基板50に接触させて内部空間42に接着材料72を充填させる。本工程では、半導体基板10と配線基板50とによって樹脂突起20を押しつぶして、図5(C)に示すように、樹脂突起20を弾性変形させてもよい。これによると、樹脂突起20の弾性力によって、電気的接続部32と配線パターン54とを押し付けることができるため、電気的な接続信頼性の高い電子機器を製造することができる。   Thereafter, as shown in FIG. 5B and FIG. 5C, the semiconductor device 1 and the wiring board 50 are brought close to each other to bring the electrical connection portion 32 and the wiring pattern 54 into contact with each other so that they are electrically connected. The resin part 40 is brought into contact with the wiring substrate 50 to fill the internal space 42 with the adhesive material 72. In this step, the resin protrusion 20 may be crushed by the semiconductor substrate 10 and the wiring substrate 50 to elastically deform the resin protrusion 20 as shown in FIG. According to this, since the electrical connection part 32 and the wiring pattern 54 can be pressed by the elastic force of the resin protrusion 20, an electronic device with high electrical connection reliability can be manufactured.

本工程では、半導体装置1と配線基板50とを近接させて、図5(B)に示すように電気的接続部32と配線パターン54とを接触させ、その後、半導体装置1(半導体基板10)と配線基板50とをさらに近接させて、樹脂部40を配線基板50に接触させて内部空間42に接着材料72を充填させてもよい(図5(C)参照)。このとき、樹脂部40を、配線基板50のベース基板52に接触させてもよい。あるいは、樹脂部40を、配線基板50の配線パターン54に接触させてもよい。   In this step, the semiconductor device 1 and the wiring substrate 50 are brought close to each other so that the electrical connection portion 32 and the wiring pattern 54 are brought into contact as shown in FIG. 5B, and then the semiconductor device 1 (semiconductor substrate 10). Further, the resin substrate 40 may be brought into contact with the wiring board 50 so that the internal space 42 is filled with the adhesive material 72 (see FIG. 5C). At this time, the resin portion 40 may be brought into contact with the base substrate 52 of the wiring substrate 50. Alternatively, the resin part 40 may be brought into contact with the wiring pattern 54 of the wiring board 50.

先に説明したように、樹脂部40は、面15とは反対側に向かって開口する内部空間42を有する。そのため、半導体基板10の面15が配線基板50に対向するように(配線基板50を向くように)、半導体装置1を配線基板50に搭載することで、樹脂部40の内部空間42に接着材料72を充填させることができる。そして、半導体装置1と配線基板50とを近接させて、樹脂部40(樹脂部40の上端面44)を配線基板50に接触させることで、内部空間42に充填された接着材料72を、内部空間42内に封入することができる。内部空間42に接着材料72が封入(充填)されると、樹脂部40が変形しにくくなるため、半導体基板10と配線基板50との間隔を規制することができる。そのため、半導体装置1と配線基板50とをさらに押圧した場合でも、樹脂突起20の過度の変形を防止することが可能になる。また、樹脂部40が半導体基板10の四隅に配置されている場合、樹脂部40によって、半導体基板10と配線基板50とを、容易に平行に配置することができる。そのため、樹脂突起20を均一に押しつぶすことができ、電気的接続部32と配線パターン54とが押し付けられる力を均一に制御することができる。さらに、樹脂部40が半導体基板10(半導体チップ)の四隅に形成されている場合、半導体基板10の歪みの発生を防止することができる。また、樹脂部40の高さが樹脂突起20よりも低い場合、電気的接続部32と配線パターン54とを確実に接触させることが可能になり、両者の電気的な接続信頼性を高めることができる。   As described above, the resin portion 40 has the internal space 42 that opens toward the side opposite to the surface 15. Therefore, by mounting the semiconductor device 1 on the wiring substrate 50 so that the surface 15 of the semiconductor substrate 10 faces the wiring substrate 50 (facing the wiring substrate 50), an adhesive material is formed in the internal space 42 of the resin portion 40. 72 can be filled. Then, by bringing the semiconductor device 1 and the wiring board 50 close to each other and bringing the resin part 40 (the upper end surface 44 of the resin part 40) into contact with the wiring board 50, the adhesive material 72 filled in the internal space 42 is changed to the inside. It can be enclosed in the space 42. When the adhesive material 72 is enclosed (filled) in the internal space 42, the resin portion 40 is less likely to be deformed, so that the interval between the semiconductor substrate 10 and the wiring substrate 50 can be regulated. Therefore, even when the semiconductor device 1 and the wiring substrate 50 are further pressed, it is possible to prevent excessive deformation of the resin protrusion 20. Moreover, when the resin part 40 is arrange | positioned at the four corners of the semiconductor substrate 10, the semiconductor substrate 10 and the wiring board 50 can be easily arrange | positioned in parallel by the resin part 40. FIG. Therefore, the resin protrusion 20 can be uniformly crushed, and the force with which the electrical connection portion 32 and the wiring pattern 54 are pressed can be controlled uniformly. Furthermore, when the resin part 40 is formed at the four corners of the semiconductor substrate 10 (semiconductor chip), the occurrence of distortion of the semiconductor substrate 10 can be prevented. Moreover, when the height of the resin part 40 is lower than the resin protrusion 20, it becomes possible to make the electrical connection part 32 and the wiring pattern 54 contact reliably, and to improve the electrical connection reliability of both. it can.

なお、樹脂部40が集積回路14と重複しない領域に配置されている場合、半導体装置1(樹脂部40)を配線基板50に向けて押圧しても、集積回路14に大きな圧力が加えられることを防止することができる。そのため、集積回路14の特性を維持することが可能になる。   In addition, when the resin part 40 is arrange | positioned in the area | region which does not overlap with the integrated circuit 14, even if it presses the semiconductor device 1 (resin part 40) toward the wiring board 50, a big pressure is applied to the integrated circuit 14. Can be prevented. Therefore, the characteristics of the integrated circuit 14 can be maintained.

また、半導体装置1を配線基板50に搭載する工程では、半導体装置1と配線基板50とによって、接着材料72を流動させてもよい(図5(B)及び図5(C)参照)。これにより、半導体装置1(半導体基板10)と配線基板50との間に、接着材料72を充填させてもよい。   In the step of mounting the semiconductor device 1 on the wiring board 50, the adhesive material 72 may be caused to flow by the semiconductor device 1 and the wiring board 50 (see FIGS. 5B and 5C). Thus, the adhesive material 72 may be filled between the semiconductor device 1 (semiconductor substrate 10) and the wiring substrate 50.

そして、図5(C)に示すように、半導体装置1と配線基板50との間に、接着剤70を形成する。接着剤70は、接着材料72を硬化させることによって形成することができる。接着剤70は、内部空間42を充填するように形成される。接着剤70によって、半導体装置1と配線基板50とを接着(固着)する。接着剤70によって、半導体基板10と配線基板50との間隔を維持してもよい。すなわち、接着剤70によって、樹脂突起20が弾性変形した状態を維持してもよい。例えば、樹脂突起20が弾性変形した状態で接着剤70を形成することで、樹脂突起20が弾性変形した状態を維持することができる。   Then, as shown in FIG. 5C, an adhesive 70 is formed between the semiconductor device 1 and the wiring substrate 50. The adhesive 70 can be formed by curing the adhesive material 72. The adhesive 70 is formed so as to fill the internal space 42. The semiconductor device 1 and the wiring board 50 are bonded (fixed) with the adhesive 70. The distance between the semiconductor substrate 10 and the wiring substrate 50 may be maintained by the adhesive 70. That is, the adhesive protrusion 70 may maintain the resin protrusion 20 in an elastically deformed state. For example, by forming the adhesive 70 in a state where the resin protrusion 20 is elastically deformed, the state where the resin protrusion 20 is elastically deformed can be maintained.

以上の工程によって、図5(C)に示す、電子デバイス2を製造してもよい。   Through the above steps, the electronic device 2 shown in FIG. 5C may be manufactured.

(2)電子デバイス2の構成
電子デバイス2は、配線基板50を有する。配線基板50は、ベース基板52と配線パターン54とを含む。電子デバイス2は、半導体装置1を有する。そして、電子デバイス2によると、半導体装置1は、配線基板50に搭載されている。半導体装置1は、電気的接続部32が配線パターン54と接触するように配線基板50に搭載されている。半導体装置1は、また、樹脂部40が配線基板50と接触するように、配線基板50に搭載されている。電子デバイス2は、半導体装置1と配線基板50とを接着する接着剤70を含む。接着剤70は、樹脂部40の内部空間42を充填するように形成されている。
(2) Configuration of Electronic Device 2 The electronic device 2 has a wiring board 50. The wiring substrate 50 includes a base substrate 52 and a wiring pattern 54. The electronic device 2 includes a semiconductor device 1. According to the electronic device 2, the semiconductor device 1 is mounted on the wiring board 50. The semiconductor device 1 is mounted on the wiring board 50 so that the electrical connection portion 32 is in contact with the wiring pattern 54. The semiconductor device 1 is also mounted on the wiring board 50 so that the resin portion 40 is in contact with the wiring board 50. The electronic device 2 includes an adhesive 70 that bonds the semiconductor device 1 and the wiring substrate 50. The adhesive 70 is formed so as to fill the internal space 42 of the resin portion 40.

なお、電子デバイス2は、表示デバイス(パネルモジュール)であってもよい。図6には、表示デバイスとしての電子デバイス2の概略図を示す。表示デバイスは、例えば液晶表示デバイスやEL(Electrical Luminescence)表示デバイスであってもよい。そして、半導体装置1(半導体チップ)は、表示デバイスを制御するドライバICであってもよい。   The electronic device 2 may be a display device (panel module). In FIG. 6, the schematic of the electronic device 2 as a display device is shown. The display device may be, for example, a liquid crystal display device or an EL (Electrical Luminescence) display device. The semiconductor device 1 (semiconductor chip) may be a driver IC that controls the display device.

また、図7及び図8には、電子デバイス2を有する電子機器の一例として、ノート型パーソナルコンピュータ1000及び携帯電話2000を示す。   7 and 8 show a notebook personal computer 1000 and a mobile phone 2000 as an example of an electronic apparatus having the electronic device 2.

3.効果
以下、本発明が奏する作用効果について説明する。
3. Effect Hereinafter, the effect which this invention show | plays is demonstrated.

先に説明したように、半導体装置1は、樹脂部40を有する。樹脂部40は、面15(半導体基板10)とは反対側に向かって開口する内部空間42を有する。そのため、半導体装置1を、面15が配線基板50と対向するように配線基板50に実装することで、内部空間42に接着材料72を充填することができる。そして、樹脂部40の上端面44を配線基板50に接触させる(押し付ける)ことで、内部空間42に接着材料72を封入することができる。内部空間42に接着材料72が封入されると、接着材料72の圧力によって、樹脂部40が変形しにくくなる。そのため、この半導体装置1によると、これを配線基板50に実装する工程で、樹脂部40によって、半導体基板10と配線基板50との間隔を規制することができる。すなわち、半導体装置1によると、樹脂突起20を設計通りの高さに変形させることができるため、樹脂突起20が過剰に変形することによる樹脂突起20の破壊や、樹脂突起20の変形が足りないことによる電気的接続部32と配線パターン54との電気的な接続信頼性の低下を防止することができる。   As described above, the semiconductor device 1 has the resin portion 40. The resin portion 40 has an internal space 42 that opens toward the side opposite to the surface 15 (semiconductor substrate 10). Therefore, the adhesive material 72 can be filled in the internal space 42 by mounting the semiconductor device 1 on the wiring substrate 50 so that the surface 15 faces the wiring substrate 50. Then, the adhesive material 72 can be sealed in the internal space 42 by bringing the upper end surface 44 of the resin portion 40 into contact (pressing) with the wiring substrate 50. When the adhesive material 72 is sealed in the internal space 42, the resin portion 40 is hardly deformed by the pressure of the adhesive material 72. Therefore, according to the semiconductor device 1, the distance between the semiconductor substrate 10 and the wiring substrate 50 can be regulated by the resin portion 40 in the process of mounting the semiconductor device 1 on the wiring substrate 50. That is, according to the semiconductor device 1, since the resin protrusion 20 can be deformed to the designed height, the resin protrusion 20 is not sufficiently broken or deformed due to excessive deformation of the resin protrusion 20. Accordingly, it is possible to prevent a decrease in electrical connection reliability between the electrical connection portion 32 and the wiring pattern 54.

4.変形例
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
4). Modifications The present invention is not limited to the above-described embodiments, and various modifications can be made. For example, the present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations that have the same functions, methods, and results, or configurations that have the same objects and effects). In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. In addition, the present invention includes a configuration that exhibits the same operational effects as the configuration described in the embodiment or a configuration that can achieve the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.

図9には、本発明を適用した実施の形態の変形例に係る半導体装置3について説明するための図である。半導体装置3は、図9に示すように、被覆金属層60を含む。被覆金属層60は、樹脂突起20の表面に形成されている。被覆金属層60は、少なくとも、樹脂部40の上端面44を被覆するように形成されている。すなわち、樹脂部40の少なくとも上端面44には、被覆金属層60が形成されているといえる。被覆金属層60は、樹脂部40の表面をすべて覆うように形成されていてもよい。このとき、内部空間42を、被覆金属層60によって区画された空間ととらえてもよい。   FIG. 9 is a diagram for explaining a semiconductor device 3 according to a modification of the embodiment to which the present invention is applied. As shown in FIG. 9, the semiconductor device 3 includes a covering metal layer 60. The covering metal layer 60 is formed on the surface of the resin protrusion 20. The covering metal layer 60 is formed so as to cover at least the upper end surface 44 of the resin portion 40. That is, it can be said that the coated metal layer 60 is formed on at least the upper end surface 44 of the resin portion 40. The covering metal layer 60 may be formed so as to cover the entire surface of the resin portion 40. At this time, the internal space 42 may be regarded as a space partitioned by the covering metal layer 60.

被覆金属層60は、電極12と電気的に接続されていてもよく、電極12と電気的に接続されていなくてもよい。被覆金属層60は、また、集積回路14と電気的に接続されていてもよく、集積回路14と電気的に接続されていなくてもよい。   The covering metal layer 60 may be electrically connected to the electrode 12 or may not be electrically connected to the electrode 12. The covering metal layer 60 may be electrically connected to the integrated circuit 14 or may not be electrically connected to the integrated circuit 14.

なお、被覆金属層60の材料は特に限定されるものではないが、配線30と同じ材料を利用してもよい。   The material of the covering metal layer 60 is not particularly limited, but the same material as that of the wiring 30 may be used.

この半導体装置3によっても、半導体装置1と同様の作用効果を奏することができるため、信頼性の高い電子デバイスを効率よく製造することが可能になる。   This semiconductor device 3 can also provide the same operational effects as the semiconductor device 1, and thus it is possible to efficiently manufacture highly reliable electronic devices.

なお、この半導体装置3を配線基板50に搭載する工程では、被覆金属層60を、配線基板50に接触させる。このとき、被覆金属層60を、配線基板50の配線パターン54と接触させ、両者を電気的に接続させてもよい。ただし、被覆金属層60を、配線基板50のベース基板52に接触させてもよい。   In the step of mounting the semiconductor device 3 on the wiring board 50, the covering metal layer 60 is brought into contact with the wiring board 50. At this time, the covering metal layer 60 may be brought into contact with the wiring pattern 54 of the wiring substrate 50 to electrically connect them. However, the covering metal layer 60 may be brought into contact with the base substrate 52 of the wiring substrate 50.

以下、図10及び図11を参照して、半導体装置3を製造する方法について説明する。   Hereinafter, a method for manufacturing the semiconductor device 3 will be described with reference to FIGS. 10 and 11.

はじめに、半導体基板11(半導体基板10)を用意し、半導体基板11に、樹脂突起20及び樹脂部40を形成し、金属層35を形成する(図2(A)〜図4(A)参照)。   First, the semiconductor substrate 11 (semiconductor substrate 10) is prepared, the resin protrusion 20 and the resin part 40 are formed on the semiconductor substrate 11, and the metal layer 35 is formed (see FIGS. 2A to 4A). .

そして、図10に示すように、金属層35上にマスク38を形成する。マスク38は、金属層35のうち、配線30となる領域及び被覆金属層60となる領域を覆うようにパターニングされていてもよい。すなわち、マスク38は、樹脂部40を覆うようにパターニングされていてもよい。   Then, as shown in FIG. 10, a mask 38 is formed on the metal layer 35. The mask 38 may be patterned so as to cover a region to be the wiring 30 and a region to be the covering metal layer 60 in the metal layer 35. That is, the mask 38 may be patterned so as to cover the resin portion 40.

そして、金属層35におけるマスク38からの露出領域を除去することによって、図11に示すように、配線30及び被覆金属層60を形成してもよい。   Then, by removing the exposed area from the mask 38 in the metal layer 35, the wiring 30 and the covering metal layer 60 may be formed as shown in FIG.

その後、マスク38を除去することによって、図9に示す半導体装置3を形成することができる。   Then, the semiconductor device 3 shown in FIG. 9 can be formed by removing the mask 38.

図12は、他の変形例に係る半導体装置4について説明するための図である。本実施の形態では、半導体装置は、図12に示すように、樹脂部80を有する。樹脂部80は、上面側から形成された凹部を有する形状をなす。すなわち、樹脂部80の内部空間82は、樹脂部80の上面側から形成された凹部の内壁面によって区画された空間である。   FIG. 12 is a diagram for explaining a semiconductor device 4 according to another modification. In the present embodiment, the semiconductor device has a resin portion 80 as shown in FIG. The resin portion 80 has a shape having a recess formed from the upper surface side. That is, the internal space 82 of the resin portion 80 is a space defined by the inner wall surface of the recess formed from the upper surface side of the resin portion 80.

この半導体装置4であっても、半導体装置1と同様の作用効果を奏することができるため、信頼性の高い電子デバイスを効率よく製造することが可能になる。   Even this semiconductor device 4 can achieve the same effects as the semiconductor device 1, so that it is possible to efficiently manufacture highly reliable electronic devices.

半導体装置について説明するための図。4A and 4B illustrate a semiconductor device. 半導体装置の製造方法について説明するための図。10A and 10B illustrate a method for manufacturing a semiconductor device. 半導体装置の製造方法について説明するための図。10A and 10B illustrate a method for manufacturing a semiconductor device. 半導体装置の製造方法について説明するための図。10A and 10B illustrate a method for manufacturing a semiconductor device. 電子デバイスの製造方法について説明するための図。The figure for demonstrating the manufacturing method of an electronic device. 電子デバイスの一例としてのパネルモジュールを示す図。The figure which shows the panel module as an example of an electronic device. 電子機器の一例。An example of an electronic device. 電子機器の一例。An example of an electronic device. 変形例に係る半導体装置について説明するための図。6A and 6B illustrate a semiconductor device according to a modified example. 変形例に係る半導体装置の製造方法について説明するための図。The figure for demonstrating the manufacturing method of the semiconductor device which concerns on a modification. 変形例に係る半導体装置の製造方法について説明するための図。The figure for demonstrating the manufacturing method of the semiconductor device which concerns on a modification. 変形例に係る半導体装置について説明するための図。6A and 6B illustrate a semiconductor device according to a modified example.

符号の説明Explanation of symbols

1…半導体装置、 2…電子デバイス、 3…半導体装置、 4…半導体装置、 10…半導体基板、 11…半導体基板、 12…電極、 14…集積回路、 15…面、 16…パッシベーション膜、 20…樹脂突起、 25…樹脂材料、 30…配線、 32…電気的接続部、 35…金属層、 37…マスク、 38…マスク、 40…樹脂部、 42…内部空間、 44…上端面、 46…側壁、 50…配線基板、 52…ベース基板、 54…配線パターン、 60…被覆金属層、 70…接着剤、 72…接着材料、 80…樹脂部、 82…内部空間、 100…領域   DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 2 ... Electronic device, 3 ... Semiconductor device, 4 ... Semiconductor device, 10 ... Semiconductor substrate, 11 ... Semiconductor substrate, 12 ... Electrode, 14 ... Integrated circuit, 15 ... Surface, 16 ... Passivation film, 20 ... Resin protrusion, 25 ... Resin material, 30 ... Wiring, 32 ... Electrical connection part, 35 ... Metal layer, 37 ... Mask, 38 ... Mask, 40 ... Resin part, 42 ... Internal space, 44 ... Upper end surface, 46 ... Side wall 50 ... Wiring substrate 52 ... Base substrate 54 ... Wiring pattern 60 ... Coated metal layer 70 ... Adhesive material 72 ... Adhesive material 80 ... Resin part 82 ... Internal space 100 ... Region

Claims (16)

電極が形成された半導体基板と、
前記半導体基板の前記電極が形成された面に形成された樹脂突起と、
前記樹脂突起上に配置された電気的接続部を有する、前記電極と電気的に接続された配線と、
前記面に形成された、前記面とは反対側に向かって開口する内部空間を有する樹脂部と、
を含む半導体装置。
A semiconductor substrate on which electrodes are formed;
Resin protrusions formed on the surface of the semiconductor substrate on which the electrodes are formed;
A wiring electrically connected to the electrode having an electrical connection disposed on the resin protrusion;
A resin portion formed in the surface and having an internal space that opens toward the opposite side of the surface;
A semiconductor device including:
請求項1記載の半導体装置において、
前記内部空間は、前記樹脂部に形成された貫通穴によって区画された空間である半導体装置。
The semiconductor device according to claim 1,
The semiconductor device is a semiconductor device which is a space defined by a through hole formed in the resin portion.
請求項1記載の半導体装置において、
前記内部空間は、前記樹脂部の上面側から形成された凹部によって区画された空間である半導体装置。
The semiconductor device according to claim 1,
The semiconductor device is a semiconductor device that is a space defined by a recess formed from the upper surface side of the resin portion.
請求項1から請求項3のいずれかに記載の半導体装置において、
前記樹脂部は、前記樹脂突起よりも高さが低い半導体装置。
The semiconductor device according to any one of claims 1 to 3,
The resin part is a semiconductor device whose height is lower than the resin protrusion.
請求項1から請求項4のいずれかに記載の半導体装置において、
前記樹脂部の幅は、前記樹脂突起の幅よりも狭い半導体装置。
The semiconductor device according to any one of claims 1 to 4,
The width of the resin part is a semiconductor device narrower than the width of the resin protrusion.
請求項1から請求項5のいずれかに記載の半導体装置において、
前記樹脂部と前記樹脂突起とは、同じ材料で構成されている半導体装置。
The semiconductor device according to any one of claims 1 to 5,
The resin part and the resin protrusion are semiconductor devices made of the same material.
請求項1から請求項6のいずれかに記載の半導体装置において、
前記樹脂部の少なくとも上端面を被覆する被覆金属層をさらに含む半導体装置。
The semiconductor device according to any one of claims 1 to 6,
A semiconductor device further comprising a covering metal layer covering at least an upper end surface of the resin portion.
請求項7記載の半導体装置において、
前記被覆金属層と前記配線とは、同じ材料で構成されている半導体装置。
The semiconductor device according to claim 7.
A semiconductor device in which the covering metal layer and the wiring are made of the same material.
請求項1から請求項8のいずれかに記載の半導体装置において、
前記半導体基板の前記面の外形は矩形であり、
前記樹脂部は、前記面の四隅に配置されている半導体装置。
The semiconductor device according to any one of claims 1 to 8,
The outer shape of the surface of the semiconductor substrate is rectangular,
The said resin part is a semiconductor device arrange | positioned at the four corners of the said surface.
請求項1から請求項9のいずれかに記載の半導体装置において、
前記半導体基板には集積回路が形成されており、
前記樹脂部は、前記集積回路と重複しないように配置されている半導体装置。
The semiconductor device according to any one of claims 1 to 9,
An integrated circuit is formed on the semiconductor substrate,
The semiconductor device is arranged so that the resin portion does not overlap with the integrated circuit.
請求項1から請求項10のいずれかに記載の半導体装置において、
前記内部空間は、前記半導体基板から離れるほど、幅が広くなる形状である半導体装置。
The semiconductor device according to any one of claims 1 to 10,
The semiconductor device has a shape in which the width of the internal space becomes wider as the distance from the semiconductor substrate increases.
請求項1から請求項11のいずれかに記載の半導体装置において、
前記樹脂部の外形は、上視図において円形である半導体装置。
The semiconductor device according to any one of claims 1 to 11,
The external shape of the resin part is a semiconductor device which is circular in the top view.
ベース基板と配線パターンとを有する配線基板と、
電極が形成された半導体チップと、前記半導体チップの前記電極が形成された面に形成された樹脂突起と、前記樹脂突起上に配置された電気的接続部を有する、前記電極と電気的に接続された配線と、前記面に形成された、前記面とは反対側に向かって開口する内部空間を有する樹脂部と、を有し、前記電気的接続部が前記配線パターンに接触するように、かつ、前記樹脂部の上端面が前記配線基板に接触するように前記配線基板に搭載されている半導体装置と、
前記配線基板と前記樹脂部とを接着させる接着剤と、
を含み、
前記接着剤は、前記内部空間を充填するように形成されている電子デバイス。
A wiring board having a base substrate and a wiring pattern;
A semiconductor chip having an electrode, a resin protrusion formed on a surface of the semiconductor chip on which the electrode is formed, and an electrical connection portion disposed on the resin protrusion, and electrically connected to the electrode And a resin portion having an internal space formed on the surface and opening toward the opposite side of the surface, so that the electrical connection portion is in contact with the wiring pattern. And the semiconductor device mounted on the wiring board so that the upper end surface of the resin portion is in contact with the wiring board;
An adhesive for bonding the wiring board and the resin portion;
Including
The adhesive is an electronic device formed to fill the internal space.
請求項13記載の電子デバイスにおいて、
前記樹脂部の前記上端面には被覆金属層が形成されており、
前記半導体装置は、
前記被覆金属層が前記配線基板に接触するように、前記配線基板に搭載されている電子デバイス。
The electronic device according to claim 13.
A coating metal layer is formed on the upper end surface of the resin portion,
The semiconductor device includes:
An electronic device mounted on the wiring board such that the covering metal layer is in contact with the wiring board.
ベース基板と配線パターンとを有する配線基板を用意する工程と、
電極が形成された半導体チップと、前記半導体チップの前記電極が形成された面に形成された樹脂突起と、前記樹脂突起上に配置された電気的接続部を有する、前記電極と電気的に接続された配線と、前記面に形成された、前記面とは反対側に向かって開口する内部空間を有する樹脂部と、を有する半導体装置を用意する工程と、
前記半導体装置と前記配線基板とを、接着材料を介して対向させる工程と、
前記接着材料を流動させながら前記半導体装置と前記配線基板とを近接させて、前記電気的接続部と前記配線パターンとを接触させて電気的に接続し、前記樹脂部の上端面を前記配線基板に接触させて前記内部空間に前記接着材料を充填させる工程と、
前記接着材料を硬化させて、前記半導体装置と前記配線基板とを接着する接着剤を形成する工程と、
を含む電子デバイスの製造方法。
Preparing a wiring board having a base substrate and a wiring pattern;
A semiconductor chip having an electrode, a resin protrusion formed on a surface of the semiconductor chip on which the electrode is formed, and an electrical connection portion disposed on the resin protrusion, and electrically connected to the electrode A step of preparing a semiconductor device having a wiring formed and a resin portion formed in the surface and having an internal space that opens toward the opposite side of the surface;
A step of facing the semiconductor device and the wiring board through an adhesive material;
The semiconductor device and the wiring board are brought close to each other while flowing the adhesive material, the electrical connection portion and the wiring pattern are brought into contact and electrically connected, and the upper end surface of the resin portion is connected to the wiring board. Filling the inner space with the adhesive material by contacting the inner space;
Curing the adhesive material to form an adhesive that bonds the semiconductor device and the wiring board;
A method of manufacturing an electronic device comprising:
請求項15記載の電子デバイスの製造方法において、
前記樹脂部の少なくとも前記上端面には被覆金属層が形成されており、
前記半導体装置と前記配線基板とを近接させて、前記被覆金属層を前記配線基板に接触させる電子デバイスの製造方法。
In the manufacturing method of the electronic device of Claim 15,
A coating metal layer is formed on at least the upper end surface of the resin portion,
A method for manufacturing an electronic device, wherein the semiconductor device and the wiring board are brought close to each other and the covering metal layer is brought into contact with the wiring board.
JP2006271872A 2006-10-03 2006-10-03 Semiconductor device, electronic device, and manufacturing method of electronic device Withdrawn JP2008091691A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006271872A JP2008091691A (en) 2006-10-03 2006-10-03 Semiconductor device, electronic device, and manufacturing method of electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006271872A JP2008091691A (en) 2006-10-03 2006-10-03 Semiconductor device, electronic device, and manufacturing method of electronic device

Publications (1)

Publication Number Publication Date
JP2008091691A true JP2008091691A (en) 2008-04-17

Family

ID=39375524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006271872A Withdrawn JP2008091691A (en) 2006-10-03 2006-10-03 Semiconductor device, electronic device, and manufacturing method of electronic device

Country Status (1)

Country Link
JP (1) JP2008091691A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8107252B2 (en) 2008-09-26 2012-01-31 Seiko Epson Corporation Mounting structure of electronic component and method of manufacturing electronic component

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8107252B2 (en) 2008-09-26 2012-01-31 Seiko Epson Corporation Mounting structure of electronic component and method of manufacturing electronic component
US8867224B2 (en) 2008-09-26 2014-10-21 Seiko Epson Corporation Mounting structure of electronic component and method of manufacturing electronic component

Similar Documents

Publication Publication Date Title
JP3633559B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JP2007036184A (en) Semiconductor device, its manufacturing method and electronic apparatus
JP2005340761A (en) Packaging method of semiconductor device, circuit board, electro-optical device, and electronic apparatus
JP2006310530A (en) Circuit device and its manufacturing process
JP2005079581A (en) Tape substrate, semiconductor chip package using tape substrate, and lcd device using semiconductor chip package
JP4269173B2 (en) Semiconductor device and manufacturing method thereof
JP4061506B2 (en) Manufacturing method of semiconductor device
JP4145902B2 (en) Semiconductor device and manufacturing method thereof
JP2004327480A (en) Semiconductor device and its manufacturing process, electronic apparatus and its manufacturing process, and electronic apparatus
JP2008109024A (en) Semiconductor, electronic device, and method for manufacturing electronic device
JP4888650B2 (en) Semiconductor device and method for manufacturing electronic device
JP2008091691A (en) Semiconductor device, electronic device, and manufacturing method of electronic device
JP4273347B2 (en) Semiconductor device
JP4873144B2 (en) Electronic device manufacturing method and semiconductor device
JP2007019410A (en) Semiconductor device, and method of manufacturing electronic module
JP4692720B2 (en) Wiring substrate, semiconductor device and manufacturing method thereof
JP4692719B2 (en) Wiring substrate, semiconductor device and manufacturing method thereof
JP4858161B2 (en) Semiconductor device and method for manufacturing electronic device
JP2008171942A (en) Electronic device and manufacturing method thereof
JP5299626B2 (en) SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE MANUFACTURING METHOD
JP2008103584A (en) Semiconductor device, electronic device, and their manufacturing methods
JP2008091611A (en) Semiconductor device, electronic device, and manufacturing method of electronic device
JP2008187021A (en) Semiconductor device and electronic device, and their manufacturing method
JP2007281216A (en) Semiconductor device, method of manufacturing same, and electronic apparatus
JP4280907B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080701

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100405

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110404