JP4888650B2 - Semiconductor device and method for manufacturing electronic device - Google Patents
Semiconductor device and method for manufacturing electronic device Download PDFInfo
- Publication number
- JP4888650B2 JP4888650B2 JP2007003797A JP2007003797A JP4888650B2 JP 4888650 B2 JP4888650 B2 JP 4888650B2 JP 2007003797 A JP2007003797 A JP 2007003797A JP 2007003797 A JP2007003797 A JP 2007003797A JP 4888650 B2 JP4888650 B2 JP 4888650B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- resin
- wiring
- protrusions
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
本発明は、半導体装置及び電子デバイス、並びに、電子デバイスの製造方法に関する。 The present invention relates to a semiconductor device, an electronic device, and a method for manufacturing an electronic device.
電子デバイスを小型化するためには、半導体装置の外形は小さい方が好ましい。しかし、半導体装置の役割が多様化するにつれ、半導体チップに形成される集積回路の高集積化が進み、これに伴って、半導体チップのピン数の増加が進んでいる。すなわち、現在では、半導体装置の小型化と、集積回路の高集積化及び電極の増加という要求を同時に満たすことが可能な半導体装置の開発が進んでいる。 In order to reduce the size of the electronic device, the outer shape of the semiconductor device is preferably small. However, as the roles of semiconductor devices have diversified, the integration of integrated circuits formed on semiconductor chips has progressed, and accordingly, the number of pins of semiconductor chips has increased. That is, at present, development of a semiconductor device capable of simultaneously satisfying the demands of miniaturization of a semiconductor device, high integration of an integrated circuit, and an increase in electrodes is in progress.
この要求に応えることができる半導体装置として、半導体チップ上に配線が形成されたタイプの半導体装置が注目を集めている。このタイプの半導体装置では、半導体装置の外形を半導体チップの外形とほぼ同じにすることができるため、半導体装置の小型化が可能である。
半導体装置が小型化、高集積化すれば、これを配線基板等に実装することが困難になる。しかし、電子デバイスの信頼性を確保するためには、実装後においても、半導体装置の信頼性を維持することが重要である。 If a semiconductor device is miniaturized and highly integrated, it becomes difficult to mount it on a wiring board or the like. However, in order to ensure the reliability of the electronic device, it is important to maintain the reliability of the semiconductor device even after mounting.
本発明の目的は、信頼性の高い電子デバイスを効率よく製造することが可能な半導体装置、及び、信頼性の高い電子デバイス、並びに、信頼性の高い電子デバイスを効率よく製造する方法を提供することにある。 An object of the present invention is to provide a semiconductor device capable of efficiently manufacturing a highly reliable electronic device, a highly reliable electronic device, and a method for efficiently manufacturing a highly reliable electronic device. There is.
(1)本発明に係る半導体装置は、
電極を有し、前記電極が形成された面の外形が矩形をなす、集積回路が形成された半導体チップと、
前記面の第1の辺の近傍領域に配置された、複数の第1の凸部を有する第1の樹脂突起と、
前記面の前記第1の辺と対向する第2の辺の近傍領域に配置された、複数の第2の凸部を有する第2の樹脂突起と、
前記第1及び第2の凸部上に形成された電気的接続部を有する、前記電極と電気的に接続された配線と、
前記第2の辺の近傍領域に配置された樹脂部材と、
を含み、
前記第1の凸部は、前記第2の凸部よりも数が多い。
(1) A semiconductor device according to the present invention includes:
A semiconductor chip on which an integrated circuit is formed, the electrode having an electrode, and the outer surface of the surface on which the electrode is formed has a rectangular shape;
A first resin protrusion having a plurality of first protrusions disposed in a region near the first side of the surface;
A second resin protrusion having a plurality of second protrusions disposed in a region in the vicinity of the second side facing the first side of the surface;
A wiring electrically connected to the electrode, having an electrical connection formed on the first and second protrusions;
A resin member disposed in the vicinity of the second side;
Including
The number of the first protrusions is larger than that of the second protrusions.
本発明によると、半導体チップの第2の辺の近傍領域に樹脂部材が形成されている。そのため、この半導体装置を配線基板等に実装する際に、第2の凸部が第1の凸部に比べて大きく変形することを防止することができる。 According to the present invention, the resin member is formed in a region near the second side of the semiconductor chip. Therefore, when the semiconductor device is mounted on a wiring board or the like, the second convex portion can be prevented from being greatly deformed as compared with the first convex portion.
すなわち、本発明によると、第1及び第2の凸部が均等に押しつぶされた、信頼性の高い電子デバイスを容易に製造することが可能な半導体装置を提供することができる。 That is, according to the present invention, it is possible to provide a semiconductor device capable of easily manufacturing a highly reliable electronic device in which the first and second convex portions are uniformly crushed.
(2)この半導体装置において、
前記樹脂部材は、前記第2の凸部と高さが異なっていてもよい。
(2) In this semiconductor device,
The resin member may have a height different from that of the second convex portion.
これによると、半導体装置を配線基板に実装する工程で、樹脂材料の流動方向を規制することが可能になる。 According to this, the flow direction of the resin material can be regulated in the process of mounting the semiconductor device on the wiring board.
(3)本発明に係る半導体装置は、
電極を有し、前記電極が形成された面の外形が矩形をなす、集積回路が形成された半導体チップと、
前記面の第1の辺の近傍領域に配置された複数の第1の樹脂突起と、
前記面の前記第1の辺と対向する第2の辺の近傍領域に配置された、前記第1の樹脂突起よりも少ない数の複数の第2の樹脂突起と、
前記第1及び第2の樹脂突起上に形成された電気的接続部を有する、前記電極と電気的に接続された配線と、
前記第2の辺の近傍領域に配置された樹脂部材と、
を含む。
(3) A semiconductor device according to the present invention includes:
A semiconductor chip on which an integrated circuit is formed, the electrode having an electrode, and the outer surface of the surface on which the electrode is formed has a rectangular shape;
A plurality of first resin protrusions disposed in a region near the first side of the surface;
A plurality of second resin protrusions arranged in the vicinity of the second side opposite to the first side of the surface, the number of the second resin protrusions being smaller than the first resin protrusions;
A wiring electrically connected to the electrode, having an electrical connection formed on the first and second resin protrusions;
A resin member disposed in the vicinity of the second side;
including.
本発明によると、半導体チップの第2の辺の近傍領域に樹脂部材が形成されている。そのため、この半導体装置を配線基板等に実装する際に、第2の樹脂突起が第1の樹脂突起に比べて大きく変形することを防止することができる。 According to the present invention, the resin member is formed in a region near the second side of the semiconductor chip. Therefore, when the semiconductor device is mounted on a wiring board or the like, the second resin protrusion can be prevented from being greatly deformed as compared with the first resin protrusion.
すなわち、本発明によると、第1及び第2の樹脂突起が均等に押しつぶされた、信頼性の高い電子デバイスを容易に製造することが可能な半導体装置を提供することができる。 That is, according to the present invention, it is possible to provide a semiconductor device capable of easily manufacturing a highly reliable electronic device in which the first and second resin protrusions are uniformly crushed.
(4)この半導体装置において、
前記樹脂部材は、前記第2の樹脂突起と高さが異なっていてもよい。
(4) In this semiconductor device,
The resin member may have a height different from that of the second resin protrusion.
これによると、半導体装置を配線基板に実装する工程で、樹脂材料の流動方向を規制することが可能になる。 According to this, the flow direction of the resin material can be regulated in the process of mounting the semiconductor device on the wiring board.
(5)この半導体装置において、
前記樹脂部材は、前記第2の樹脂突起と底面形状が異なっていてもよい。
(5) In this semiconductor device,
The resin member may have a bottom shape different from that of the second resin protrusion.
(6)この半導体装置において、
前記樹脂部材を覆う金属層をさらに含んでもよい。
(6) In this semiconductor device,
A metal layer covering the resin member may be further included.
(7)この半導体装置において、
前記金属層は、前記配線と同じ組成で構成されていてもよい。
(7) In this semiconductor device,
The metal layer may be configured with the same composition as the wiring.
(8)この半導体装置において、
前記樹脂部材上には金属層が形成されていなくてもよい。
(8) In this semiconductor device,
A metal layer may not be formed on the resin member.
(9)この半導体装置において、
前記第1及び第2の樹脂突起は、前記集積回路と重複しないように配置されていてもよい。
(9) In this semiconductor device,
The first and second resin protrusions may be arranged so as not to overlap with the integrated circuit.
これにより、半導体装置を配線基板に実装する工程で、集積回路の回路特性が変化することを防止することができる。 Thereby, it is possible to prevent the circuit characteristics of the integrated circuit from changing in the process of mounting the semiconductor device on the wiring board.
(10)この半導体装置において、
前記樹脂部材は、前記集積回路と重複しないように配置されていてもよい。
(10) In this semiconductor device,
The resin member may be arranged so as not to overlap with the integrated circuit.
これにより、半導体装置を配線基板に実装する工程で、集積回路の回路特性が変化することを防止することができる。 Thereby, it is possible to prevent the circuit characteristics of the integrated circuit from changing in the process of mounting the semiconductor device on the wiring board.
(11)この半導体装置において、
前記面の外形は長方形であり、
前記第1及び第2の辺は、前記長方形の長辺であってもよい。
(11) In this semiconductor device,
The outer shape of the surface is rectangular,
The first and second sides may be long sides of the rectangle.
(12)この半導体装置において、
前記第1及び第2の樹脂突起と、前記樹脂部材とは、同じ材料で構成されていてもよい。
(12) In this semiconductor device,
The first and second resin protrusions and the resin member may be made of the same material.
(13)この半導体装置において、
前記樹脂部材は、前記面の角部の近傍領域に配置されていてもよい。
(13) In this semiconductor device,
The resin member may be disposed in a region near a corner of the surface.
(14)本発明に係る電子デバイスは、
ベース基板と、配線パターンとを有する配線基板と、
電極を有し、前記電極が形成された面の外形が矩形をなす、集積回路が形成された半導体チップと、前記面の第1の辺の近傍領域に配置された、複数の第1の凸部を有する第1の樹脂突起と、前記面の前記第1の辺と対向する第2の辺の近傍領域に配置された、複数の第2の凸部を有する第2の樹脂突起と、前記第1及び第2の凸部上に形成された電気的接続部を有する、前記電極と電気的に接続された配線と、前記第2の辺の近傍領域に配置された突起部材と、を含み、前記電気的接続部が前記配線パターンと接触するように前記配線基板に搭載された半導体装置と、
前記配線基板と前記半導体装置とを接着する接着剤と、
を含み、
前記第1の凸部は前記第2の凸部よりも数が多く、
前記突起部材は樹脂部材を含んで構成されており、
前記第1及び第2の凸部と前記樹脂部材とは、前記半導体チップと前記配線基板とによって押しつぶされて弾性変形している。
(14) An electronic device according to the present invention includes:
A wiring board having a base substrate and a wiring pattern;
A semiconductor chip on which an integrated circuit is formed, and a plurality of first protrusions disposed in a region in the vicinity of the first side of the surface; A first resin protrusion having a portion, a second resin protrusion having a plurality of second protrusions disposed in a region in the vicinity of the second side facing the first side of the surface, A wiring electrically connected to the electrode having an electrical connection formed on the first and second protrusions, and a projecting member disposed in a region near the second side; A semiconductor device mounted on the wiring board so that the electrical connection portion is in contact with the wiring pattern;
An adhesive for bonding the wiring board and the semiconductor device;
Including
The first convex portion has a larger number than the second convex portion,
The protruding member is configured to include a resin member,
The first and second convex portions and the resin member are crushed and elastically deformed by the semiconductor chip and the wiring board.
本発明によると、半導体チップの第2の辺の近傍領域に樹脂部材が形成されている。そのため、半導体チップの第1の辺の近傍領域と第2の辺の近傍領域とで、弾性力の差を小さくすることができる。そのため、内部で不均一な応力が発生することを防止することが可能な、信頼性の高い電子デバイスを提供することができる。 According to the present invention, the resin member is formed in a region near the second side of the semiconductor chip. Therefore, the difference in elastic force can be reduced between the vicinity region of the first side and the vicinity region of the second side of the semiconductor chip. Therefore, it is possible to provide a highly reliable electronic device that can prevent non-uniform stress from being generated inside.
(15)本発明に係る電子デバイスは、
ベース基板と、配線パターンとを有する配線基板と、
電極を有し、前記電極が形成された面の外形が矩形をなす、集積回路が形成された半導体チップと、前記面の第1の辺の近傍領域に配置された複数の第1の樹脂突起と、前記面の前記第1の辺と対向する第2の辺の近傍領域に配置された、前記第1の樹脂突起よりも少ない数の複数の第2の樹脂突起と、前記第1及び第2の樹脂突起上に形成された電気的接続部を有する、前記電極と電気的に接続された配線と、前記第2の辺の近傍領域に配置された突起部材と、を含む半導体装置と、
前記配線基板と前記半導体装置とを接着する接着剤と、
を含み、
前記突起部材は樹脂部材を含んで構成されており、
前記第1及び第2の樹脂突起と前記樹脂部材とは、前記半導体チップと前記配線基板とによって押しつぶされて弾性変形している。
(15) An electronic device according to the present invention includes:
A wiring board having a base substrate and a wiring pattern;
A semiconductor chip on which an integrated circuit is formed, the electrode having an electrode and the outer surface of the surface on which the electrode is formed has a rectangular shape; and a plurality of first resin protrusions disposed in a region near the first side of the surface A plurality of second resin protrusions arranged in the vicinity of the second side opposite to the first side of the surface, the number of the second resin protrusions being smaller than the number of the first resin protrusions, A semiconductor device comprising: a wiring electrically connected to the electrode, and a protruding member disposed in a vicinity region of the second side, having an electrical connection portion formed on the second resin protrusion;
An adhesive for bonding the wiring board and the semiconductor device;
Including
The protruding member is configured to include a resin member,
The first and second resin protrusions and the resin member are crushed and elastically deformed by the semiconductor chip and the wiring board.
本発明によると、半導体チップの第2の辺の近傍領域に樹脂部材が形成されている。そのため、半導体チップの第1の辺の近傍領域と第2の辺の近傍領域とで、弾性力の差を小さくすることができる。そのため、内部で不均一な応力が発生することを防止することが可能な、信頼性の高い電子デバイスを提供することができる。 According to the present invention, the resin member is formed in a region near the second side of the semiconductor chip. Therefore, the difference in elastic force can be reduced between the vicinity region of the first side and the vicinity region of the second side of the semiconductor chip. Therefore, it is possible to provide a highly reliable electronic device that can prevent non-uniform stress from being generated inside.
(16)本発明に係る電子デバイスの製造方法は、
ベース基板と、配線パターンとを有する配線基板を用意する工程と、
電極を有し、前記電極が形成された面の外形が矩形をなす、集積回路が形成された半導体チップと、前記面の第1の辺の近傍領域に配置された、複数の第1の凸部を有する第1の樹脂突起と、前記面の前記第1の辺と対向する第2の辺の近傍領域に配置された、複数の第2の凸部を有する第2の樹脂突起と、前記第1及び第2の凸部上に形成された電気的接続部を有する、前記電極と電気的に接続された配線と、前記第2の辺の近傍領域に配置された突起部材と、を含む半導体装置を用意する工程と、
前記配線基板に前記半導体装置を搭載して、前記配線パターンと前記電気的接続部とを接触させて電気的に接続する工程と、
前記配線基板と前記半導体装置とを接着する接着剤を形成する工程と、
を含み、
前記第1の凸部は前記第2の凸部よりも数が多く、
前記突起部材は樹脂部材を含んで構成されており、
前記配線基板に前記半導体装置を搭載する工程では、前記半導体チップと前記配線基板とによって、前記第1及び第2の凸部と前記樹脂部材とを弾性変形させる。
(16) A method for manufacturing an electronic device according to the present invention includes:
Preparing a wiring board having a base substrate and a wiring pattern;
A semiconductor chip on which an integrated circuit is formed, and a plurality of first protrusions disposed in a region in the vicinity of the first side of the surface; A first resin protrusion having a portion, a second resin protrusion having a plurality of second protrusions disposed in a region in the vicinity of the second side facing the first side of the surface, A wiring having electrical connection portions formed on the first and second convex portions and electrically connected to the electrode; and a projecting member disposed in a region near the second side. A step of preparing a semiconductor device;
Mounting the semiconductor device on the wiring board and bringing the wiring pattern and the electrical connection portion into contact with each other for electrical connection;
Forming an adhesive for bonding the wiring board and the semiconductor device;
Including
The first convex portion has a larger number than the second convex portion,
The protruding member is configured to include a resin member,
In the step of mounting the semiconductor device on the wiring board, the first and second protrusions and the resin member are elastically deformed by the semiconductor chip and the wiring board.
本発明では、半導体チップの第2の辺の近傍領域に樹脂部材が形成されている。そして、半導体装置を配線基板に搭載する工程では、半導体チップと配線基板とによって樹脂部材を弾性変形させる。そのため、半導体装置を配線基板等に搭載する工程で、樹脂部材によって第2の凸部の変形量を規制することができるため、第2の凸部が第1の凸部に比べて大きく変形することを防止することができる。 In the present invention, the resin member is formed in the vicinity of the second side of the semiconductor chip. In the step of mounting the semiconductor device on the wiring board, the resin member is elastically deformed by the semiconductor chip and the wiring board. Therefore, in the process of mounting the semiconductor device on the wiring board or the like, the deformation amount of the second convex portion can be regulated by the resin member, so that the second convex portion is greatly deformed compared to the first convex portion. This can be prevented.
すなわち、本発明によると、第1及び第2の凸部が均等に弾性変形した信頼性の高い電子デバイスを容易に製造することが可能になる。 That is, according to the present invention, it is possible to easily manufacture a highly reliable electronic device in which the first and second convex portions are uniformly elastically deformed.
(17)本発明に係る電子デバイスの製造方法は、
ベース基板と、配線パターンとを有する配線基板を用意する工程と、
電極を有し、前記電極が形成された面の外形が矩形をなす、集積回路が形成された半導体チップと、前記面の第1の辺の近傍領域に配置された複数の第1の樹脂突起と、前記面の前記第1の辺と対向する第2の辺の近傍領域に配置された、前記第1の樹脂突起よりも少ない数の複数の第2の樹脂突起と、前記第1及び第2の樹脂突起上に形成された電気的接続部を有する、前記電極と電気的に接続された配線と、前記第2の辺の近傍領域に配置された突起部材と、を含む半導体装置を用意する工程と、
前記配線基板に前記半導体装置を搭載して、前記配線パターンと前記電気的接続部とを接触させて電気的に接続する工程と、
前記配線基板と前記半導体装置とを接着する接着剤を形成する工程と、
を含み、
前記突起部材は樹脂部材を含んで構成されており、
前記配線基板に前記半導体装置を搭載する工程では、前記半導体チップと前記配線基板とによって、前記第1及び第2の樹脂突起と前記樹脂部材とを弾性変形させる。
(17) An electronic device manufacturing method according to the present invention includes:
Preparing a wiring board having a base substrate and a wiring pattern;
A semiconductor chip on which an integrated circuit is formed, the electrode having an electrode and the outer surface of the surface on which the electrode is formed has a rectangular shape; and a plurality of first resin protrusions disposed in a region near the first side of the surface A plurality of second resin protrusions arranged in the vicinity of the second side opposite to the first side of the surface, the number of the second resin protrusions being smaller than the number of the first resin protrusions, A semiconductor device is provided that includes an electrical connection portion formed on two resin protrusions and includes a wiring electrically connected to the electrode and a protrusion member disposed in the vicinity of the second side. And a process of
Mounting the semiconductor device on the wiring board and bringing the wiring pattern and the electrical connection portion into contact with each other for electrical connection;
Forming an adhesive for bonding the wiring board and the semiconductor device;
Including
The protruding member is configured to include a resin member,
In the step of mounting the semiconductor device on the wiring board, the first and second resin protrusions and the resin member are elastically deformed by the semiconductor chip and the wiring board.
本発明では、半導体チップの第2の辺の近傍領域に樹脂部材が形成されている。そして、半導体装置を配線基板に搭載する工程では、半導体チップと配線基板とによって樹脂部材を弾性変形させる。そのため、半導体装置を配線基板等に搭載する工程で、樹脂部材によって第2の樹脂突起の変形量を規制することができるため、第2の樹脂突起が第1の樹脂突起に比べて大きく変形することを防止することができる。 In the present invention, the resin member is formed in the vicinity of the second side of the semiconductor chip. In the step of mounting the semiconductor device on the wiring board, the resin member is elastically deformed by the semiconductor chip and the wiring board. Therefore, since the deformation amount of the second resin protrusion can be regulated by the resin member in the process of mounting the semiconductor device on the wiring board or the like, the second resin protrusion is largely deformed compared to the first resin protrusion. This can be prevented.
すなわち、本発明によると、第1及び第2の樹脂突起が均等に弾性変形した信頼性の高い電子デバイスを容易に製造することが可能になる。 That is, according to the present invention, it is possible to easily manufacture a highly reliable electronic device in which the first and second resin protrusions are elastically deformed uniformly.
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。また、本発明は、以下の内容を自由に組み合わせたものを含むものとする。 Embodiments to which the present invention is applied will be described below with reference to the drawings. However, the present invention is not limited to the following embodiments. Moreover, this invention shall include what combined the following content freely.
(第1の実施の形態)
1.半導体装置
以下、本発明を適用した第1の実施の形態に係る半導体装置1について説明する。図1(A)〜図5(C)は、本実施の形態に係る半導体装置の構成、及び、その製造方法について説明するための図である。
(First embodiment)
1. Semiconductor Device Hereinafter, a
(1)半導体装置の構成
以下、本発明を適用した実施の形態に係る半導体装置1の構成について説明する。図1(A)〜図1(C)は、半導体装置1の構成について説明するための図である。ここで、図1(A)は半導体装置1の上視図である。また、図1(B)は図1(A)のIB−IB線断面の一部拡大図であり、図1(C)は図1(A)のIC−IC線断面の一部拡大図である。
(1) Configuration of Semiconductor Device The configuration of the
本実施の形態に係る半導体装置は、図1(A)〜図1(C)に示すように、複数の電極12が形成された半導体チップ10を含む。半導体チップ10は、例えばシリコンチップであってもよい。本実施の形態では、半導体チップ10における電極12が形成された面15の外形は、矩形(長方形又は正方形)である。ただし、本発明はこれに限られるものではなく、以下の構成を、半導体ウエハ(図2(A)参照)に拡張してもよい。半導体チップ10には、集積回路14が形成されていてもよい(図1(B)参照)。集積回路14の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。
As shown in FIGS. 1A to 1C, the semiconductor device according to the present embodiment includes a
半導体チップ10には、図1(A)及び図1(B)に示すように、電極12が形成されている。電極12は、半導体チップ10の内部と電気的に接続されていてもよい。電極12は、集積回路14と電気的に接続されていてもよい。あるいは、集積回路14に電気的に接続されていない導電体(導電パッド)を含めて、電極12と称してもよい。電極12は、半導体基板の内部配線の一部であってもよい。このとき、電極12は、半導体基板の内部配線のうち、外部との電気的な接続に利用される部分であってもよい。電極12は、アルミニウム又は銅等の金属で形成されていてもよい。
As shown in FIGS. 1A and 1B, an
本実施の形態では、電極12は、面15の長辺(第1及び第2の長辺17,19)の近傍領域のみに配置されていてもよい。このとき、面15の第1の長辺17の近傍領域に配置された電極12の数は、第2の長辺19の近傍領域に配置された電極12の数よりも多くなっていてもよい。言い換えると、面15の2つの長辺のうち、近傍領域に配置された電極12の数が多い方を第1の長辺17とし、電極12の数が少ない方を第2の長辺19と称してもよい。ただし、本発明はこれに限られるものではなく、電極12は、面15上のいずれの位置に配置されていてもよい。
In the present embodiment, the
なお、本実施の形態において、第1の長辺17の近傍領域と第2の長辺19の近傍領域とは、それぞれ、面15を、長辺(第1及び第2の長辺17,19)と平行な直線で均等に2分割した際の、第1の長辺17側の領域と第2の長辺19側の領域とを指してもよい。あるいは、第1の長辺17の近傍領域とは、第1の長辺17と集積回路14の形成領域との間の領域を指してもよい。また、第2の長辺19の近傍領域とは、第2の長辺19と集積回路14の形成領域との間の領域を指していてもよい。なお、第1及び第2の長辺17,19は、面15の一組の対辺である。
In the present embodiment, the vicinity region of the first
半導体チップ10は、図1(B)及び図1(C)に示すように、パッシベーション膜16を有していてもよい。パッシベーション膜16は、電極12を露出させるように形成される。なお、パッシベーション膜16は、電極12を部分的に覆うように形成されていてもよい。パッシベーション膜16は、図1(B)に示すように、電極12の周囲を覆うように形成されていてもよい。パッシベーション膜は、例えば、SiO2やSiN等の無機絶縁膜であってもよい。あるいは、パッシベーション膜16は、ポリイミド樹脂などの有機絶縁膜であってもよい。
The
本実施の形態に係る半導体装置は、図1(A)〜図1(C)に示すように、複数の樹脂突起20を含む。樹脂突起20は、半導体チップ10の面15上に形成されている。樹脂突起20は、図1(B)及び図1(C)に示すように、パッシベーション膜16上に形成されていてもよい。樹脂突起20は、平面視において、集積回路14と重複する領域を避けて配置されていてもよい。樹脂突起20は、特に、集積回路14の能動素子(トランジスタ等)と重複しないように配置されていてもよい。
The semiconductor device according to the present embodiment includes a plurality of
樹脂突起20の形状は特に限定されるものではない。面15の外形が矩形をなす場合、樹脂突起20は、面15のいずれかの辺に平行に延びる形状をなしていてもよい。例えば、面15の外形が長方形である場合、樹脂突起20は、長方形の長辺に沿って延びる形状をなしていてもよい。そして、樹脂突起20は、長方形の長辺の周辺領域に配置されていてもよい。
The shape of the
本実施の形態では、樹脂突起20は、第1の長辺17に沿って延びる、第1の長辺17の近傍領域に配置された第1の樹脂突起22と、第2の長辺19に沿って延びる、第2の長辺19の近傍領域に配置された第2の樹脂突起24とを含む。なお、第1及び第2の長辺17,19は、面15の、一組の向かい合う対辺である。本実施の形態では、半導体装置は、第1及び第2の樹脂突起22,24を1つずつ有していてもよい。ただし、半導体装置は、複数の第1及び第2の樹脂突起22,24を有していてもよい(図示せず)。
In the present embodiment, the
本実施の形態では、第1及び第2の樹脂突起22,24は、それぞれ、複数の第1及び第2の凸部26,28を有する。ここで、第1及び第2の凸部26,28とは、第1及び第2の樹脂突起22,24のうち、後述する電気的接続部32が配置される部分(電気的接続部32を支持する部分)である。第1及び第2の凸部26,28は、断面(第1及び第2の長辺17,19と直交する平面で切断したときの断面)が同じ形状となっていてもよい。すなわち、第1及び第2の凸部26,28の断面は、底辺及び高さが等しくなっていてもよい。なお、本実施の形態では、第2の樹脂突起24は、図1(C)に示すように、隣り合う第2の凸部28の間が凹部となっている。同様に、第1の樹脂突起22は、隣り合う第1の凸部26の間が凹部となっている(図1(C)参照)。すなわち、第1及び第2の凸部26,28とは、第1及び第2の樹脂突起22,24の突出部分である。
In the present embodiment, the first and
なお、本実施の形態では、第1及び第2の樹脂突起22,24は、それぞれ、面15の第1及び第2の長辺17,19の近傍領域に配置されている。そして、第1の凸部26は第1の樹脂突起22の一部であり、第2の凸部28は第2の樹脂突起24の一部である。このことから、本実施の形態に係る半導体装置は、面15の第1の長辺17の近傍領域に配置された複数の第1の凸部26と、第2の長辺19の近傍領域に配置された複数の第2の凸部28とを有することになる。
In the present embodiment, the first and
本実施の形態では、第1の凸部26は、第2の凸部28よりも数が多い。すなわち、半導体チップ10の面15の第1の長辺17の近傍領域に配置された凸部は、第2の長辺19の近傍領域に配置された凸部よりも数が多い。そのため、本実施の形態に係る半導体装置では、第1の長辺17の近傍領域に配置された電気的接続部32が、第2の長辺19の近傍領域に配置された電気的接続部32よりも多くなる。
In the present embodiment, the number of the
樹脂突起20の材料は特に限定されず、既に公知となっているいずれかの材料を適用してもよい。例えば、樹脂突起20は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、シリコーン樹脂、変性ポリイミド樹脂、ベンゾシクロブテン(BCB;benzocyclobutene)、ポリベンゾオキサゾール(PBO;polybenzoxazole)等の樹脂で形成してもよい。
The material of the
本実施の形態に係る半導体装置は、図1(A)〜図1(C)に示すように、配線30を含む。配線30は、電極12と電気的に接続されている。配線30は、樹脂突起20上を通るように形成されている。配線30は、樹脂突起20のうち、第1及び第2の凸部26,28上を通るように形成されている。そして、配線30は、樹脂突起20上に配置された電気的接続部32を含む。すなわち、配線30のうち、樹脂突起20上(樹脂突起20の上面)に配置された領域を指して、電気的接続部32と称してもよい。なお、電気的接続部32とは、配線30のうち、他の電子部品の導電部(配線基板の配線パターンなど)との電気的な接続に利用される部分である。そして、本実施の形態に係る半導体装置では、電気的接続部32は、樹脂突起20の第1及び第2の凸部26,28上に配置される。
As shown in FIGS. 1A to 1C, the semiconductor device according to this embodiment includes a
配線30に適用可能な材料は特に限定されるものではない。配線30は、例えば、Au、TiW、Cu、Ni、Pd、Al、Cr、Ti、W、NiV、鉛フリーはんだなどによって構成されていてもよい。また、配線30の構造も特に限定されるものではない。例えば、配線30は複数層で形成されていてもよい。このとき、配線30は、チタンタングステンによって形成された第1の層と、金によって形成された第2の層(最表層)とを含んでいてもよい(図示せず)。あるいは、配線30は、単層で形成されていてもよい。配線30は、パッシベーション膜16と接触するように形成されていてもよい。配線30は、電極12上から樹脂突起20を越えて、パッシベーション膜16上に至るように形成されていてもよい。すなわち、配線30は、樹脂突起20の両側で、パッシベーション膜16(面15)と接触するように形成されていてもよい。
The material applicable to the
本実施の形態に係る半導体装置は、樹脂部材40を含む。樹脂部材40は、第2の長辺19の近傍領域に配置される。樹脂部材40は、第1の長辺17の近傍領域を避けて、第2の長辺19の近傍領域のみに設けられていてもよい。樹脂部材40は、面15のうち、集積回路14(特にトランジスタ等の能動素子)と重複する領域を避けて配置されていてもよい。樹脂部材40は、第2の長辺19の近傍領域のうち面15の角部付近に配置されていてもよい。樹脂部材40は、第2の樹脂突起24と面15の短辺との間に配置されていてもよい。本実施の形態では、図1(A)に示すように、2個の樹脂部材40が、それぞれ、第2の樹脂突起24の両側に配置されていてもよい。ただし、本発明に係る半導体装置はこれに限られるものではない。半導体装置は、2個以上の樹脂部材40を有していてもよく、あるいは、樹脂部材40を1個のみ有していてもよい。
The semiconductor device according to the present embodiment includes a
本実施の形態では、図1(C)に示すように、樹脂部材40の高さは、樹脂突起20(第1及び第2の凸部26,28)の高さよりも高くなっていてもよい。このとき、樹脂部材40の底面(面15と対向する面)は、樹脂突起20の底面よりも広くなっていてもよい。なお、樹脂突起20及び樹脂部材40の高さとは、樹脂突起20及び樹脂部材40の、半導体チップ10の厚み方向(面15と直交する方向)の大きさであってもよい。そして、樹脂突起20の高さとは、樹脂突起20の、面15(パッシベーション膜16)からの高さであってもよい。また、樹脂部材40の高さとは、樹脂部材40の、面15からの高さであってもよい。ただし、本実施の形態に係る半導体装置では、樹脂部材40は、樹脂突起20よりも高さが低くなっていてもよい。
In the present embodiment, as shown in FIG. 1C, the height of the
樹脂部材40の材料は特に限定されないが、既に公知となっているいずれかの材料を利用してもよい。樹脂部材40は、樹脂突起20と同じ材料で構成してもよい。あるいは、樹脂部材40は、樹脂突起20よりも硬い材料で構成されていてもよい。例えば、樹脂突起20をフェノール樹脂で構成し、樹脂部材40をポリイミド樹脂又はアクリル樹脂で構成してもよい。
The material of the
本実施の形態に係る半導体装置は、樹脂部材40を覆う金属層42をさらに含んでいてもよい。金属層42は、樹脂部材40の表面をすべて覆うように形成されていてもよい。あるいは、金属層42は、樹脂部材40の側面を避けて、樹脂部材40の上面のみを覆うように形成されていてもよい。金属層42の構成は特に限定されないが、金属層42は、配線30と同じ組成で構成されていてもよい。なお、金属層42は、半導体チップ10の内部(集積回路14)と電気的に接続されていない導体であってもよい。ただし、金属層42は、集積回路14と電気的に接続されていてもよい。金属層42は、例えば、半導体装置の電源層やグランド層と電気的に接続されていてもよい。あるいは、本実施の形態に係る半導体装置は、樹脂部材40を覆う金属層を有しない構成であってもよい(図示せず)。
The semiconductor device according to the present embodiment may further include a
なお、本実施の形態では、樹脂部材40と金属層42とをあわせて、突起部材45と称してもよい。そして、本実施の形態では、突起部材45は、第1及び第2の凸部26,28よりも高さが高くなっていてもよい。
In the present embodiment, the
本実施の形態に係る半導体装置1は、以上の構成を備えていてもよい。なお、半導体装置1が奏する作用効果については後述する。
The
(2)半導体装置の製造方法
以下、本実施の形態に係る半導体装置1の製造方法について説明する。図2(A)〜図5(C)は、半導体装置1を製造する方法について説明するための図である。
(2) Manufacturing Method of Semiconductor Device Hereinafter, a manufacturing method of the
本実施の形態に係る半導体装置の製造方法は、図2(A)〜図2(C)に示す、半導体基板11を用意することを含む。ここで、図2(A)は半導体基板11の概略図であり、図2(B)は半導体基板11の上視図であって領域100を示す図である。また、図2(C)は、図2(B)のIIC−IIC線断面図である。
The method for manufacturing a semiconductor device according to the present embodiment includes preparing a
半導体基板11は、図2(A)に示すように、ウエハ状をなす。そして、ウエハ状の半導体基板11は、複数の半導体チップ10となる領域100を有する。ただし、半導体基板として半導体チップ(図1(A)参照)を用意して以下の各工程を行ってもよい。半導体基板11には、図2(B)及び図2(C)に示すように、電極12が形成されている。また、半導体基板11は、パッシベーション膜16を有していてもよい。
As shown in FIG. 2A, the
本実施の形態に係る半導体装置の製造方法は、図3(A)〜図4(C)に示すように、半導体基板11に樹脂突起20及び樹脂部材40を形成することを含む。以下、樹脂突起20及び樹脂部材40を形成する工程について説明する。
The method for manufacturing a semiconductor device according to the present embodiment includes forming a
はじめに、図3(A)〜図3(C)に示すように、半導体基板11に樹脂材料25を設ける。樹脂材料25は、半導体基板11のうち、樹脂突起20及び樹脂部材40が形成される領域に配置する。樹脂材料25を設ける方法は特に限定されるものではないが、例えば、樹脂材料25は、半導体基板11の全面に樹脂材料を設けた後に、これをパターニングすることによって形成してもよい。樹脂材料25は、例えば加熱することによって硬化する熱硬化型の材料であってもよい。
First, as shown in FIGS. 3A to 3C, a
本実施の形態では、樹脂材料25を、樹脂部材40となる領域の底面が、樹脂突起20となる領域の底面よりも広くなるように設けてもよい。詳しくは、樹脂材料25を、樹脂部材40となる領域の底面の短辺W2が、樹脂突起20となる領域の底面の短辺W1よりも長くなるように設けてもよい。
In the present embodiment, the
そして、樹脂材料25を硬化させて、図4(A)〜図4(C)に示すように、樹脂突起20及び樹脂部材40を形成する。樹脂材料25の溶融条件や、硬化条件を調整することによって、樹脂突起20及び樹脂部材40の形状(上面の形状)を制御することができる。例えば、樹脂材料25を、表面のみが溶融し、中心が溶融しないように(半溶融状態まで)加熱し、その後硬化させることによって、図4(B)に示すように、上面が凸曲面となるように、樹脂突起20及び樹脂部材40を形成することができる。
And the
また、樹脂材料25を、樹脂部材40となる領域の底面の短辺W2が樹脂突起20となる領域の底面の短辺W1よりも広くなるようにパターニングすることで、図4(C)に示すように、樹脂部材40を、樹脂突起20よりも高くなるように形成することができる。
Further, the
なお、本実施の形態では、樹脂突起20と樹脂部材40とを一括して形成する方法について説明したが、本発明はこれに限られるものではない。すなわち、樹脂突起20及び樹脂部材40は、別の工程で形成してもよい。また、樹脂突起20(第1及び第2の樹脂突起22,24)と樹脂部材40とは、同じ材料で形成してもよく、異なる材料で形成してもよい。
In the present embodiment, the method of forming the
本実施の形態に係る半導体装置の製造方法は、図5(A)〜図5(C)に示すように、配線30及び金属層42を形成することを含む。配線30及び金属層42を形成する工程は特に限定されず、既に公知となっているいずれかの方法を適用してもよい。例えば、半導体基板11に金属層を形成し、これをパターニングすることによって、配線30及び金属層42を形成してもよい。あるいは、配線30は、インクジェット法やメッキ法を適用して形成してもよい。配線30及び金属層42は、同時に形成してもよいが、別工程で形成してもよい。
The method for manufacturing a semiconductor device according to the present embodiment includes forming a
本実施の形態に係る半導体装置の製造方法は、樹脂突起20における配線30からの露出領域を部分的に除去する工程をさらに含んでいてもよい。これにより、樹脂突起20に凹部が形成され、樹脂突起20を、凸部(第1及び第2の凸部26,28)を有する形状とすることができる(図1(A)〜図1(C)参照)。なお、樹脂部材40が金属層42に覆われている場合、本工程で、樹脂部材40がエッチングされることを防止することができる。これにより、樹脂部材40の高さが維持され、突起部材45を設計通りの形状(高さ)に形成することが可能になる。
The manufacturing method of the semiconductor device according to the present embodiment may further include a step of partially removing the exposed region from the
そして、半導体基板11を切断する工程や、検査工程などをさらに経て、図1(A)〜図1(C)に示す、半導体装置1を製造することができる。
Then, the
2.電子デバイス
以下、本発明を適用した実施の形態に係る電子デバイス2について説明する。図6(A)〜図11は、本発明を適用した実施の形態に係る電子デバイス2について説明するための図である。
2. Electronic Device Hereinafter, an electronic device 2 according to an embodiment to which the present invention is applied will be described. FIG. 6A to FIG. 11 are diagrams for explaining the electronic device 2 according to the embodiment to which the present invention is applied.
(1)電子デバイスの製造方法
以下、本発明を適用した実施の形態に係る電子デバイス2の製造方法について説明する。図6(A)〜図8(B)は、本発明を適用した実施の形態に係る電子デバイスの製造方法について説明するための図である。
(1) Manufacturing Method of Electronic Device Hereinafter, a manufacturing method of the electronic device 2 according to the embodiment to which the present invention is applied will be described. FIGS. 6A to 8B are views for explaining a method for manufacturing an electronic device according to an embodiment to which the present invention is applied.
本実施の形態に係る電子デバイスの製造方法は、半導体装置1を用意することを含む。半導体装置1は、上述したいずれかの構成をなす。
The electronic device manufacturing method according to the present embodiment includes preparing the
本実施の形態に係る電子デバイスの製造方法は、配線基板50を用意することを含む。以下、配線基板50の構成について説明する。
The method for manufacturing an electronic device according to the present embodiment includes preparing a
配線基板50は、ベース基板52と、配線パターン54とを含む。ベース基板52(配線基板50)は、電気光学パネル(液晶パネル・エレクトロルミネッセンスパネル等)の一部であってもよい。このとき、ベース基板52は、例えば、セラミック基板やガラス基板であってもよい。また、配線パターン54の材料についても特に限定されるものではないが、例えば、ITO(Indium Tin Oxide)、Cr、Alなどの金属膜、金属化合物膜、又は、これらの複合膜によって形成されていてもよい。なお、配線パターン54は、液晶を駆動する電極(走査電極、信号電極、対向電極等)に電気的に接続されていてもよい。ただし、配線基板50は、樹脂基板であってもよい。
The
本実施の形態に係る電子デバイスの製造方法は、配線基板50に半導体装置1を搭載することを含む。本工程では、配線基板50に半導体装置1を搭載して、電気的接続部32と配線パターン54とを接触させて電気的に接続させる。なお、本工程では、突起部材45(金属層42)を配線基板50に接触させてもよい。以下、図6(A)〜図8(B)を参照して、配線基板50に半導体装置1を搭載する工程(電子デバイスの製造方法)について説明する。
The electronic device manufacturing method according to the present embodiment includes mounting the
はじめに、図6(A)及び図7(A)に示すように、半導体装置1と配線基板50とを間隔をあけて配置して、両者の位置合わせを行う。例えば、半導体装置1を配線基板50の上方に配置して、半導体装置1の電気的接続部32(樹脂突起20)と配線基板50の配線パターン54とが対向するように位置合わせをする。
First, as shown in FIGS. 6A and 7A, the
例えば、図示しない治具(ボンディングツール)によって、半導体装置1を保持し、半導体装置1と配線基板50との位置合わせを行ってもよい。なお、治具にはヒータが内蔵されていてもよく、これにより、半導体装置1を加熱してもよい。半導体装置1を加熱することによって、電気的接続部32が加熱され、電気的接続部32と配線パターン54とを確実に電気的に接続することができる。
For example, the
なお、半導体装置1と配線基板50との間には、予め、接着材料72を設けておいてもよい。接着材料72は、ペースト状あるいはフィルム状で設けてもよい。接着材料72は、導電粒子などを含まない絶縁性の材料(NCP,NCF)であってもよい。接着材料72は、例えば、配線基板50上に設けてもよい。
Note that an
その後、半導体装置1と配線基板50とを近接させる。本実施の形態では、突起部材45の高さは、樹脂突起20(第1及び第2の凸部26,28)よりも高い。そのため、半導体装置1と配線基板50とを近接させると、図6(B)に示すように、はじめに、突起部材45(金属層42)が配線基板50に接触する。なお、突起部材45は、配線基板50のうち、ベース基板52に接触させてもよく、配線パターン54に接触させてもよい。
Thereafter, the
本実施の形態では、樹脂部材40を弾性変形させながら半導体装置1と配線基板50とをさらに近接させる。これにより、図6(C)及び図7(B)に示すように、配線30(電気的接続部32)と配線パターン54とが接触する。
In the present embodiment, the
本実施の形態では、図6(D)及び図7(C)に示すように、半導体装置1と配線基板50とをさらに近接させて、半導体チップ10と配線基板50とによって樹脂突起20(第1及び第2の凸部26,28)を押しつぶして、これを弾性変形させる。これによると、樹脂突起20(第1及び第2の凸部26,28)の弾性力によって、電気的接続部32と配線パターン54とを押し付けることができるため、電気的な接続信頼性の高い電子デバイスを製造することができる。
In the present embodiment, as shown in FIGS. 6D and 7C, the
本工程では、半導体装置1と配線基板50とを近接させて、第1及び第2の樹脂突起22,24の凹部(第1及び第2の凸部26,28の間の領域)を配線基板50に接触させてもよい。また、本工程では、半導体装置1と配線基板50とによって、接着材料72を流動させながら、半導体装置1と配線基板50とを近接させてもよい。これにより、半導体装置1(半導体チップ10)と配線基板50との間に、接着材料72を充填させてもよい(図6(D)及び図7(C)参照)。
In this step, the
なお、本実施の形態では、半導体装置1を配線基板50に実装する工程で、半導体装置1と配線基板50とを一度傾かせてもよい。例えば、樹脂部材40(突起部材45)が第1及び第2の凸部26,28よりも高いことを利用して、半導体装置1と配線基板50とを傾かせてもよい。
In the present embodiment, the
詳しくは、半導体装置1と配線基板50とを近接させると、突起部材45が配線基板50に接触する(図6(B)参照)。突起部材45が半導体チップ10の第2の長辺19の近傍領域に配置されていることから、突起部材45が配線基板50に接触すると、突起部材45の弾性力が、第2の長辺19が配線基板50に近接することを規制する力となる。そのため、半導体装置1と配線基板50とをさらに押圧すると、図8(A)に示すように、第1の長辺17(のみ)を配線基板50に近接させることができ、半導体装置1と配線基板50とを傾かせることができる。
Specifically, when the
そして、半導体装置1と配線基板50とをさらに押圧すると、第1の凸部26が配線基板50に接触し、第1の凸部26の弾性力が、半導体チップ10の第1の長辺17が配線基板50に近接することを規制する力となる。そのため、半導体装置1と配線基板50とをさらに押圧することで、第2の長辺19を配線基板50に近接させることができ、図8(B)に示すように、半導体装置1と配線基板50とが平行になるように、半導体装置1を配線基板50に実装することができる。
When the
かかる工程を経ることによって、接着材料72の流動方向を規制することができるため、半導体装置1と配線基板50との間に、接着材料72を効率よく充填させることが可能になる。
By passing through this process, the flow direction of the
ただし、本発明では、半導体装置1と配線基板50とが常に平行を保つように、半導体装置1を配線基板50に実装する工程を行ってもよい(図6(A)〜図7(D)参照)。
However, in the present invention, a process of mounting the
そして、半導体装置1と配線基板50との間に、接着剤70を形成する(図6(E)及び図7(D)参照)。接着剤70は、接着材料72を硬化させることによって形成してもよい。接着剤70によって、半導体装置1と配線基板50とを接着(固着)する。接着剤70によって半導体チップ10と配線基板50との間隔を維持し、樹脂突起20が弾性変形した状態を維持してもよい。また、接着剤70によって、樹脂部材40が弾性変形した状態を維持してもよい。例えば、樹脂突起20及び樹脂部材40が弾性変形した状態で接着剤70を形成することで、樹脂突起20及び樹脂部材40が弾性変形した状態を維持することができる。
Then, an adhesive 70 is formed between the
以上の工程によって、図6(E)及び図7(D)に示すように、電子デバイス2を製造してもよい。 Through the above steps, the electronic device 2 may be manufactured as shown in FIGS. 6 (E) and 7 (D).
(2)電子デバイス2の構成
以下、電子デバイス2の構成について説明する。
(2) Configuration of Electronic Device 2 The configuration of the electronic device 2 will be described below.
電子デバイス2は、半導体装置1を有する。電子デバイス2は、また、配線基板50を有する。そして、電子デバイス2によると、半導体装置1は、配線基板50に搭載されている。半導体装置1は、電気的接続部32が配線パターン54と接触するように、配線基板50に搭載されている。半導体装置1は、また、突起部材45(金属層42)が配線基板50と接触するように、配線基板50に搭載されている。電子デバイス2は、半導体装置1と配線基板50とを接着する接着剤70を含んでいてもよい。電子デバイス2では、樹脂突起20(第1及び第2の凸部26,28)及び樹脂部材40が、半導体チップ10と配線基板50とによって押しつぶされ、弾性変形している。
The electronic device 2 includes a
なお、電子デバイス2は、表示デバイス(パネルモジュール)であってもよい。そして、図9に、表示デバイスとしての電子デバイス2の概略図を示す。表示デバイスは、例えば液晶表示デバイスやEL(Electrical Luminescence)表示デバイスであってもよい。そして、半導体装置1(半導体チップ)は、表示デバイスを制御するドライバICであってもよい。 The electronic device 2 may be a display device (panel module). FIG. 9 shows a schematic diagram of the electronic device 2 as a display device. The display device may be, for example, a liquid crystal display device or an EL (Electrical Luminescence) display device. The semiconductor device 1 (semiconductor chip) may be a driver IC that controls the display device.
また、図10及び図11には、電子デバイス2を有する電子機器の一例として、ノート型パーソナルコンピュータ1000及び携帯電話2000を示す。
10 and 11 show a notebook
3.効果
先に説明したように、半導体装置1は、複数の第1の凸部26と、複数の第2の凸部28とを有する。そして、半導体装置1を配線基板50に実装する際には、半導体チップ10と配線基板50とによって第1及び第2の凸部26,28を押圧して弾性変形させる。第1の凸部26と第2の凸部28の数が違う場合には、第1の凸部26と第2の凸部28との弾性力に差が出るため、半導体装置1が突起部材45を有しない場合には、半導体装置1を配線基板50に搭載する工程で、第2の凸部28が第1の凸部26よりも大きく変形し、半導体装置1が配線基板50に対して傾いて実装される事態が発生することが予想される。
3. Effect As described above, the
しかし、半導体装置1によると、樹脂突起20(第1及び第2の凸部26,28)の弾性力で電気的接続部32を配線パターン54に押し付けることによって、電気的接続部32と配線パターン54との電気的な接続信頼性を確保する。そのため、電子デバイスの信頼性を高めるためには、すべての電気的接続部32が、均一の力(弾性力)で配線パターン54に押し付けられていることが好ましい。すなわち、電子デバイスの信頼性を高めるためには、半導体装置1と配線基板50とが平行になるように、半導体装置1を配線基板50に実装することが重要である。また、半導体装置1と配線基板50とが平行になっていると、すべての樹脂突起20(第1及び第2の凸部26,28)が均一に変形しているとみなすことができる。そのため、樹脂突起20の一部に大きな力が加わることが防止され、樹脂突起20の破壊や、樹脂突起20が塑性変形してしまうことを防止することができるため、電子デバイスの信頼性を高めることができる。
However, according to the
ところで、半導体装置1は、第2の辺(第2の長辺19)の近傍領域に配置された樹脂部材40(突起部材45)を有する。そのため、樹脂部材40によって第2の凸部28の変形を規制することが可能になり、半導体装置1が配線基板50に対して傾いて実装されることを防止することができる。このことから、本発明によると、半導体装置と配線基板とが平行な信頼性の高い電子デバイスを、効率よく製造することが可能な半導体装置を提供することが可能になる。
By the way, the
なお、突起部材45(樹脂部材40)が集積回路14と重複しない領域に配置されている場合、半導体装置1を配線基板50に向けて押圧しても、集積回路14に大きな圧力が加えられることを防止することができる。そのため、集積回路14の特性を維持することが可能で、さらに信頼性の高い電子デバイスを製造することが可能になる。
When the protruding member 45 (resin member 40) is arranged in a region that does not overlap with the
また、突起部材45(樹脂部材40)の高さが樹脂突起20(第1の凸部26)よりも高い場合には、半導体装置1を配線基板50に実装する工程で、半導体装置1と配線基板50とを傾かせることができる(図8(A)参照)。これにより、接着材料72の流動方向を規制することができるため、半導体装置1と配線基板50との間に、効率よく確実に、接着材料72を充填させることが可能になる。そのため、内部に気泡を有しないように、接着剤70を形成することができる。
Further, when the height of the protruding member 45 (resin member 40) is higher than that of the resin protrusion 20 (first convex portion 26), the
また、本発明によると、電子デバイス2は、半導体チップ10と配線基板50とによって、第1及び第2の凸部26,28と樹脂部材40とが押しつぶされて、弾性変形している。そのため、第1及び第2の凸部26,28の数が違う場合でも、第1の長辺17の近傍領域での弾性力と、第2の長辺19の近傍領域での弾性力との差を小さくすることができる。そのため、内部で不均一な応力が発生することを防止することが可能な、信頼性の高い電子デバイスを提供することができる。
Further, according to the present invention, the electronic device 2 is elastically deformed by the
4.変形例
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
4). Modifications The present invention is not limited to the above-described embodiments, and various modifications can be made. For example, the present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations that have the same functions, methods, and results, or configurations that have the same objects and effects). In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. In addition, the present invention includes a configuration that exhibits the same operational effects as the configuration described in the embodiment or a configuration that can achieve the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.
以下、本発明を適用した実施の形態の具体的な変形例について説明する。 Hereinafter, specific modifications of the embodiment to which the present invention is applied will be described.
(1)第1の変形例
図12は、本発明を適用した実施の形態の第1の変形例に係る半導体装置3の構成について説明するための図である。
(1) First Modification FIG. 12 is a diagram for explaining a configuration of a semiconductor device 3 according to a first modification of the embodiment to which the present invention is applied.
半導体装置3は、樹脂部材60を有する。樹脂部材60は、図12に示すように、第2の凸部28よりも高さが低い。なお、樹脂部材60の高さは、樹脂突起20の凹部(第2の凸部28の間の領域)と同じ高さであってもよい。また、樹脂部材60には金属層が形成されていなくてもよい。これによっても、半導体装置1と同様の効果を奏することができるため、信頼性の高い電子デバイスを効率よく製造することが可能な半導体装置を提供することができる。
The semiconductor device 3 has a
また、半導体装置3によると、半導体装置3を配線基板50に実装する工程で、半導体装置3と配線基板50とを傾かせることができる。詳しくは、半導体装置3では、第1の凸部26は第2の凸部28よりも数が多い。そのため、第1の凸部26の弾性力が第2の凸部28の弾性力よりも大きくなり、第2の長辺19が第1の長辺17よりも配線基板50に近づくように、半導体装置3を傾斜させることができる。そして、半導体装置3と配線基板50とをさらに押圧すると、樹脂部材60が配線基板50に接触するため第2の長辺19側の弾性力が大きくなる。これにより、第2の長辺19が配線基板50に近接することを規制する力が大きくなり、半導体装置3を、配線基板50と平行になるように実装することができる。そのため、半導体装置3を配線基板50に実装する工程で、接着材料72の流動方向を制御することができる。
Further, according to the semiconductor device 3, the semiconductor device 3 and the
(2)第2の変形例
図13は、本発明を適用した実施の形態の第2の変形例に係る半導体装置4の構成について説明するための図である。
(2) Second Modification FIG. 13 is a diagram for explaining a configuration of a semiconductor device 4 according to a second modification of the embodiment to which the present invention is applied.
半導体装置4は、樹脂部材62を有する。樹脂部材62は、図13に示すように、第2の凸部28と同じ高さに形成されている。そして、樹脂部材62の上面は、金属層64によって覆われている。言い換えると、半導体装置4は、樹脂部材62を覆う金属層64を有する。ここで、金属層64は、いわゆるダミー配線であってもよい。すなわち、金属層64は、集積回路14と電気的に接続されていない導電体であってもよい。これによっても、半導体装置1と同様の効果を奏することができるため、信頼性の高い電子デバイスを効率よく製造することが可能な半導体装置を提供することができる。
The semiconductor device 4 has a
(第2の実施の形態)
以下、本発明を適用した第2の実施の形態について、図面を参照して説明する。なお、図14(A)及び図14(B)は、本発明を適用した第2の実施の形態に係る半導体装置5について説明するための図である。なお、図14(A)は半導体装置5の平面図であり、図14(B)は図14(A)のXIVB−XIVB線断面の一部拡大図である。
(Second Embodiment)
Hereinafter, a second embodiment to which the present invention is applied will be described with reference to the drawings. 14A and 14B are diagrams for explaining the semiconductor device 5 according to the second embodiment to which the present invention is applied. 14A is a plan view of the semiconductor device 5, and FIG. 14B is a partially enlarged view of a cross section taken along line XIVB-XIVB in FIG. 14A.
本実施の形態に係る半導体装置は、図14(A)に示すように、半導体チップ10の第1の長辺17の近傍領域に配置された複数の第1の樹脂突起82と、第2の長辺19の近傍領域に配置された複数の第2の樹脂突起84とを有する。なお、第1の樹脂突起82は、第2の樹脂突起84よりも数が多い。第1及び第2の樹脂突起82,84は、図14(A)に示すように、平面視において円形をなしていてもよい。第1及び第2の樹脂突起82,84は、半球状をなしていてもよい。なお、ここで言う半球状とは、厳密な半球形状のみならず、これに類する形状を含むものとする。
As shown in FIG. 14A, the semiconductor device according to the present embodiment includes a plurality of
そして、本実施の形態では、第1及び第2の樹脂突起82,84上には、図14(A)及び図14(B)に示すように、電気的接続部32が配置される。本実施の形態では、それぞれの第1及び第2の樹脂突起82,84に、1つの電気的接続部32のみが配置されてもよい。
In the present embodiment, the
本実施の形態に係る半導体装置は、図14(A)及び図14(B)に示すように、樹脂部材90を有する。樹脂部材90は、面15の第2の辺19の近傍領域に配置される。樹脂部材90は、図14(B)に示すように、第2の樹脂突起84と異なる高さになるように形成されていてもよい。樹脂部材90の高さは、第2の樹脂突起84よりも高くてもよい。また、樹脂部材90の底面(半導体チップ10と対向する面)は、第2の樹脂突起84(第1の樹脂突起82)の底面の形状と異なる形状となっていてもよい。樹脂部材90の底面と第2の樹脂突起84の底面とは、相似形をなしていてもよい。例えば、樹脂部材90の底面は、第2の樹脂突起84の底面よりも径の大きい円形であってもよい(図14(A)参照)。ただし、樹脂部材90は、第2の樹脂突起84と同じ高さであってもよく、第2の樹脂突起84よりも高さが低くなっていてもよい。
As shown in FIGS. 14A and 14B, the semiconductor device according to the present embodiment includes a
この半導体装置5によっても、上記と同様の効果を奏することができるため、信頼性の高い電子デバイスを効率よく製造することが可能な半導体装置を提供することができる。 Since this semiconductor device 5 can also achieve the same effect as described above, it is possible to provide a semiconductor device capable of efficiently manufacturing a highly reliable electronic device.
1…半導体装置、 2…電子デバイス、 3…半導体装置、 4…半導体装置、 5…半導体装置、 10…半導体チップ、 11…半導体基板、 12…電極、 14…集積回路、 15…面、 16…パッシベーション膜、 17…第1の長辺、 19…第2の長辺、 20…樹脂突起、 22…第1の樹脂突起、 24…第2の樹脂突起、 25…樹脂材料、 26…第1の凸部、 28…第2の凸部、 30…配線、 32…電気的接続部、 40…樹脂部材、 42…金属層、 45…突起部材、 50…配線基板、 52…ベース基板、 54…配線パターン、 60…樹脂部材、 62…樹脂部材、 64…金属層、 70…接着剤、 72…接着材料、 82…第1の樹脂突起、 84…第2の樹脂突起、 90…樹脂部材、 100…領域
DESCRIPTION OF
Claims (13)
前記面の第1の辺側の第1領域に配置された、複数の第1の凸部を有する第1の樹脂突起と、
前記面の前記第1領域よりも前記第1の辺と対向する第2の辺側の第2領域に配置された、複数の第2の凸部を有する第2の樹脂突起と、
前記第1及び第2の凸部上に形成された電気的接続部を有する、前記電極と電気的に接続された配線と、
前記第2領域に配置された樹脂部材と、
を含み、
前記第1の凸部は、前記第2の凸部よりも数が多く、
前記樹脂部材は前記第2の凸部よりも高い半導体装置。 A semiconductor chip on which an integrated circuit is formed, the electrode having an electrode, and the outer surface of the surface on which the electrode is formed has a rectangular shape;
A first resin protrusion having a plurality of first protrusions disposed in a first region on the first side of the surface;
A second resin protrusion having a plurality of second protrusions disposed in a second region on the second side opposite to the first side of the first region of the surface ;
A wiring electrically connected to the electrode, having an electrical connection formed on the first and second protrusions;
A resin member disposed in the second area,
Including
The first convex portion, the second number than projections rather large,
The resin member is a semiconductor device higher than the second convex portion .
前記面の第1の辺側の第1領域に配置された複数の第1の樹脂突起と、
前記面の前記第1領域よりも前記第1の辺と対向する第2の辺側の第2領域に配置された、前記第1の樹脂突起よりも少ない数の複数の第2の樹脂突起と、
前記第1及び第2の樹脂突起上に形成された電気的接続部を有する、前記電極と電気的に接続された配線と、
前記第2領域に配置された樹脂部材と、
を含み、
前記樹脂部材は前記第2の樹脂突起よりも高い半導体装置。 A semiconductor chip on which an integrated circuit is formed, the electrode having an electrode, and the outer surface of the surface on which the electrode is formed has a rectangular shape;
A plurality of first resin protrusions disposed in a first region on the first side of the surface;
A plurality of second resin protrusions having a number smaller than that of the first resin protrusions, disposed in a second region on the second side facing the first side of the first region of the surface; ,
A wiring electrically connected to the electrode, having an electrical connection formed on the first and second resin protrusions;
A resin member disposed in the second area,
Only including,
The resin member is a semiconductor device higher than the second resin protrusion .
前記樹脂部材は、前記第2の樹脂突起と底面形状が異なる半導体装置。 The semiconductor device according to claim 2,
The resin member is a semiconductor device having a bottom shape different from that of the second resin protrusion.
前記樹脂部材を覆う金属層をさらに含む半導体装置。 The semiconductor device according to any one of claims 1 to 3,
A semiconductor device further comprising a metal layer covering the resin member.
前記金属層は、前記配線と同じ組成で構成されている半導体装置。 The semiconductor device according to claim 4.
The semiconductor device, wherein the metal layer is configured with the same composition as the wiring.
前記樹脂部材上には金属層が形成されていない半導体装置。 The semiconductor device according to any one of claims 1 to 3,
A semiconductor device in which a metal layer is not formed on the resin member.
前記第1及び第2の樹脂突起は、前記集積回路と重複しないように配置されている半導体装置。 The semiconductor device according to any one of claims 1 to 6,
The semiconductor device in which the first and second resin protrusions are arranged so as not to overlap with the integrated circuit.
前記樹脂部材は、前記集積回路と重複しないように配置されている半導体装置。 The semiconductor device according to claim 1,
A semiconductor device in which the resin member is arranged so as not to overlap with the integrated circuit.
前記面の外形は長方形であり、
前記第1及び第2の辺は、前記長方形の長辺である半導体装置。 The semiconductor device according to any one of claims 1 to 8,
The outer shape of the surface is rectangular,
The semiconductor device in which the first and second sides are long sides of the rectangle.
前記第1及び第2の樹脂突起と、前記樹脂部材とは、同じ材料で構成されている半導体装置。 The semiconductor device according to any one of claims 1 to 9,
The semiconductor device in which the first and second resin protrusions and the resin member are made of the same material.
前記樹脂部材は、前記面の角部に配置されている半導体装置。 The semiconductor device according to any one of claims 1 to 12,
The resin member is a semiconductor device disposed at a corner of the surface.
電極を有し、前記電極が形成された面の外形が矩形をなす、集積回路が形成された半導体チップと、前記面の第1の辺側の第1領域に配置された、複数の第1の凸部を有する第1の樹脂突起と、前記面の前記第1領域よりも前記第1の辺と対向する第2の辺側の第2領域に配置された、複数の第2の凸部を有する第2の樹脂突起と、前記第1及び第2の凸部上に形成された電気的接続部を有する、前記電極と電気的に接続された配線と、前記第2領域に配置された突起部材と、を含む半導体装置を用意する工程と、
前記配線基板に前記半導体装置を搭載して、前記配線パターンと前記電気的接続部とを接触させて電気的に接続する工程と、
前記配線基板と前記半導体装置とを接着する接着剤を形成する工程と、
を含み、
前記第1の凸部は前記第2の凸部よりも数が多く、
前記突起部材は樹脂部材を含んで構成されており、
前記樹脂部材は前記第2の樹脂突起よりも高く、
前記接着剤は導電粒子を含まない絶縁性の材料であり、
前記配線基板に前記半導体装置を搭載する工程では、前記半導体チップと前記配線基板とによって、前記第1及び第2の凸部と前記樹脂部材とを弾性変形させる電子デバイスの製造方法。 Preparing a wiring board having a base substrate and a wiring pattern;
A semiconductor chip on which an integrated circuit is formed, the electrode having an electrode and the outer surface of the surface on which the electrode is formed has a rectangular shape; and a plurality of first elements disposed in a first region on the first side of the surface. And a plurality of second protrusions disposed in a second region on the second side opposite to the first side of the first region of the surface. and the second resin projections with the having a first and electrical connection portions formed on the second protrusion, and electrically connected to the wiring and the electrode is disposed on the second area A step of preparing a semiconductor device including a protruding member;
Mounting the semiconductor device on the wiring board and bringing the wiring pattern and the electrical connection portion into contact with each other for electrical connection;
Forming an adhesive for bonding the wiring board and the semiconductor device;
Including
The first convex portion has a larger number than the second convex portion,
The protruding member is configured to include a resin member,
The resin member is higher than the second resin protrusion,
The adhesive is an insulating material that does not contain conductive particles,
In the step of mounting the semiconductor device on the wiring substrate, an electronic device manufacturing method in which the first and second convex portions and the resin member are elastically deformed by the semiconductor chip and the wiring substrate.
電極を有し、前記電極が形成された面の外形が矩形をなす、集積回路が形成された半導体チップと、前記面の第1の辺側の第1領域に配置された複数の第1の樹脂突起と、前記面の前記第1領域よりも前記第1の辺と対向する第2の辺側の第2領域に配置された、前記第1の樹脂突起よりも少ない数の複数の第2の樹脂突起と、前記第1及び第2の樹脂突起上に形成された電気的接続部を有する、前記電極と電気的に接続された配線と、前記第2領域に配置された突起部材と、を含む半導体装置を用意する工程と、
前記配線基板に前記半導体装置を搭載して、前記配線パターンと前記電気的接続部とを接触させて電気的に接続する工程と、
前記配線基板と前記半導体装置とを接着する接着剤を形成する工程と、
を含み、
前記突起部材は樹脂部材を含んで構成されており、
前記樹脂部材は前記第2の樹脂突起よりも高く、
前記接着剤は導電粒子を含まない絶縁性の材料であり、
前記配線基板に前記半導体装置を搭載する工程では、前記半導体チップと前記配線基板とによって、前記第1及び第2の樹脂突起と前記樹脂部材とを弾性変形させる電子デバイスの製造方法。 Preparing a wiring board having a base substrate and a wiring pattern;
A semiconductor chip on which an integrated circuit is formed, and a plurality of first electrodes disposed in a first region on a first side of the surface, the electrode having an electrode, and the outer surface of the surface on which the electrode is formed has a rectangular shape The resin protrusions and a plurality of second smaller numbers than the first resin protrusions are disposed in the second region on the second side facing the first side of the first region of the surface. and the resin protrusions, having said electrical connecting portions formed on first and second resin on the projections, and electrically connected to the wiring and the electrode, and the protrusion member disposed in the second area A step of preparing a semiconductor device including:
Mounting the semiconductor device on the wiring board and bringing the wiring pattern and the electrical connection portion into contact with each other for electrical connection;
Forming an adhesive for bonding the wiring board and the semiconductor device;
Including
The protruding member is configured to include a resin member,
The resin member is higher than the second resin protrusion,
The adhesive is an insulating material that does not contain conductive particles,
In the step of mounting the semiconductor device on the wiring substrate, an electronic device manufacturing method in which the first and second resin protrusions and the resin member are elastically deformed by the semiconductor chip and the wiring substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007003797A JP4888650B2 (en) | 2007-01-11 | 2007-01-11 | Semiconductor device and method for manufacturing electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007003797A JP4888650B2 (en) | 2007-01-11 | 2007-01-11 | Semiconductor device and method for manufacturing electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008172022A JP2008172022A (en) | 2008-07-24 |
JP4888650B2 true JP4888650B2 (en) | 2012-02-29 |
Family
ID=39699835
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007003797A Expired - Fee Related JP4888650B2 (en) | 2007-01-11 | 2007-01-11 | Semiconductor device and method for manufacturing electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4888650B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5464338B2 (en) * | 2009-11-11 | 2014-04-09 | セイコーエプソン株式会社 | Semiconductor device, electronic module and manufacturing method thereof |
CN110383440A (en) * | 2017-02-17 | 2019-10-25 | 索尼半导体解决方案公司 | Semiconductor device, shaped like chips semiconductor element, equipped with semiconductor device electronic equipment and manufacture semiconductor device method |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001274193A (en) * | 2000-03-27 | 2001-10-05 | Citizen Watch Co Ltd | Semiconductor device and method of manufacturing the same |
JP2003197667A (en) * | 2001-12-27 | 2003-07-11 | Kinseki Ltd | Integrated circuit device |
JP4686967B2 (en) * | 2003-10-14 | 2011-05-25 | セイコーエプソン株式会社 | Manufacturing method of optical element |
JP4207004B2 (en) * | 2005-01-12 | 2009-01-14 | セイコーエプソン株式会社 | Manufacturing method of semiconductor device |
JP4654790B2 (en) * | 2005-06-20 | 2011-03-23 | セイコーエプソン株式会社 | Semiconductor device and manufacturing method thereof |
JP2006165595A (en) * | 2006-02-03 | 2006-06-22 | Seiko Epson Corp | Semiconductor device and method of manufacturing it |
-
2007
- 2007-01-11 JP JP2007003797A patent/JP4888650B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008172022A (en) | 2008-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9257404B2 (en) | Semiconductor device, having through electrodes, a manufacturing method thereof, and an electronic apparatus | |
JP2006310530A (en) | Circuit device and its manufacturing process | |
JP4353289B2 (en) | Electronic device and electronic equipment | |
JP4645832B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4061506B2 (en) | Manufacturing method of semiconductor device | |
JP4145902B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4888650B2 (en) | Semiconductor device and method for manufacturing electronic device | |
JP2008109024A (en) | Semiconductor, electronic device, and method for manufacturing electronic device | |
JP4873144B2 (en) | Electronic device manufacturing method and semiconductor device | |
JP4273347B2 (en) | Semiconductor device | |
JP2012023409A (en) | Circuit device and method for manufacturing thereof | |
JP4158008B2 (en) | Manufacturing method of semiconductor chip | |
JP2008171942A (en) | Electronic device and manufacturing method thereof | |
JP5299626B2 (en) | SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE MANUFACTURING METHOD | |
JP2009260389A (en) | Semiconductor device | |
JP4858161B2 (en) | Semiconductor device and method for manufacturing electronic device | |
JP4692719B2 (en) | Wiring substrate, semiconductor device and manufacturing method thereof | |
JP4692720B2 (en) | Wiring substrate, semiconductor device and manufacturing method thereof | |
JP2008091691A (en) | Semiconductor device, electronic device, and manufacturing method of electronic device | |
JP2008103584A (en) | Semiconductor device, electronic device, and their manufacturing methods | |
JP2008187021A (en) | Semiconductor device and electronic device, and their manufacturing method | |
JP5041136B2 (en) | Manufacturing method of electronic device | |
JP2008091611A (en) | Semiconductor device, electronic device, and manufacturing method of electronic device | |
JP2008172023A (en) | Semiconductor apparatus and electronic device and manufacturing method thereof | |
JP3614099B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080702 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110727 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110926 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111116 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111129 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141222 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |