JP5041136B2 - Manufacturing method of electronic device - Google Patents

Manufacturing method of electronic device Download PDF

Info

Publication number
JP5041136B2
JP5041136B2 JP2007016524A JP2007016524A JP5041136B2 JP 5041136 B2 JP5041136 B2 JP 5041136B2 JP 2007016524 A JP2007016524 A JP 2007016524A JP 2007016524 A JP2007016524 A JP 2007016524A JP 5041136 B2 JP5041136 B2 JP 5041136B2
Authority
JP
Japan
Prior art keywords
wiring layer
wiring
resin protrusion
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007016524A
Other languages
Japanese (ja)
Other versions
JP2008186836A (en
Inventor
春樹 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007016524A priority Critical patent/JP5041136B2/en
Publication of JP2008186836A publication Critical patent/JP2008186836A/en
Application granted granted Critical
Publication of JP5041136B2 publication Critical patent/JP5041136B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device for manufacturing a highly reliable electronic device, and to provide a manufacturing method of an electronic device. <P>SOLUTION: The semiconductor device comprises a semiconductor chip 10 on which an electrode 12 is formed, a resin protrusion 20 formed on the surface 15 of the semiconductor chip where the electrode is formed, and an interconnect 30 including an electric joint 32 arranged on the resin protrusion and connected electrically with the electrode. The interconnect 30 includes a first wiring layer 34, and a second wiring layer 36 formed on the first wiring layer and composed of a material more ductile than the first wiring layer. A crack is formed in a region of the first wiring layer overlapping the resin protrusion. No crack is formed in a region of the second wiring layer overlapping the resin protrusion. <P>COPYRIGHT: (C)2008,JPO&amp;INPIT

Description

本発明は、半導体装置及びその製造方法、並びに、電子デバイスの製造方法に関する。   The present invention relates to a semiconductor device, a manufacturing method thereof, and a manufacturing method of an electronic device.

金属部材と樹脂部材とを含む構成の電子デバイスが知られている。かかる構成の電子デバイスによれば、樹脂部材によって金属部材の絶縁や応力緩和を実現することができる。
特開平２−２７２７３７号公報 An electronic device having a configuration including a metal member and a resin member is known. According to the electronic device having such a configuration, the resin member can achieve insulation and stress relaxation of the metal member.
JP-A-2-272737

ところで、樹脂部材は弾力性を有するため、熱や外力の影響を受けて、容易に形状を変化させることができる。しかし、金属部材は樹脂部材ほどの弾力性を有しないため、樹脂部材が変形すると、その影響を受けてストレスがかかることがある。   By the way, since the resin member has elasticity, the shape can be easily changed under the influence of heat and external force. However, since the metal member does not have elasticity as much as the resin member, when the resin member is deformed, stress may be applied due to the influence.

特に、配線等の導電部材の薄型化が進んでいる状況では、電子デバイスの信頼性を維持するためには、導電部材にかかるストレスを小さくすることが重要である。   In particular, in a situation where a conductive member such as a wiring is becoming thinner, it is important to reduce the stress applied to the conductive member in order to maintain the reliability of the electronic device.

本発明の目的は、信頼性の高い電子デバイスを製造することが可能な半導体装置及びその製造方法、並びに、電子デバイスの製造方法を提供することにある。   An object of the present invention is to provide a semiconductor device capable of manufacturing a highly reliable electronic device, a manufacturing method thereof, and a manufacturing method of an electronic device.

（１）本発明に係る半導体装置は、
電極が形成された半導体チップと、
前記半導体チップにおける前記電極が形成された面に形成された樹脂突起と、
前記樹脂突起上に配置された電気的接続部を含む、前記電極と電気的に接続された配線と、
を含み、
前記配線は、
第１の配線層と、前記第１の配線層上に形成された前記第１の配線層よりも延性の高い材料で構成された第２の配線層とを含み、
前記第１の配線層における前記樹脂突起と重複する領域には、ひび割れが形成されており、
前記第２の配線層における前記樹脂突起と重複する領域には、ひび割れが形成されていない。 (1) A semiconductor device according to the present invention includes:
A semiconductor chip on which electrodes are formed;
A resin protrusion formed on the surface of the semiconductor chip on which the electrode is formed;
A wiring electrically connected to the electrode, including an electrical connection disposed on the resin protrusion;
Including
The wiring is
Including a first wiring layer and a second wiring layer made of a material having a higher ductility than the first wiring layer formed on the first wiring layer;
In the region overlapping with the resin protrusion in the first wiring layer, a crack is formed,
A crack is not formed in a region overlapping the resin protrusion in the second wiring layer.

本発明によると、配線基板等に実装する際に配線の破壊が起こりにくい、実装性に優れた半導体装置を提供することができる。また、本発明によると、樹脂突起や接着剤等の樹脂部材が変形した場合にも第２の配線層が破壊されにくい、信頼性の高い電子デバイスを容易に製造することが可能な半導体装置を提供することができる。   According to the present invention, it is possible to provide a semiconductor device excellent in mountability in which wiring is not easily broken when mounted on a wiring board or the like. In addition, according to the present invention, there is provided a semiconductor device capable of easily manufacturing a highly reliable electronic device in which the second wiring layer is not easily broken even when a resin member such as a resin protrusion or an adhesive is deformed. Can be provided.

（２）この半導体装置において、
前記第１の配線層は前記樹脂突起に接触していてもよい。 (2) In this semiconductor device,
The first wiring layer may be in contact with the resin protrusion.

（３）この半導体装置において、
前記第２の配線層は、前記第１の配線層に接触していてもよい。 (3) In this semiconductor device,
The second wiring layer may be in contact with the first wiring layer.

（４）この半導体装置において、
前記第２の配線層の厚みは、前記第１の配線層の厚みの１０倍以上であってもよい。 (4) In this semiconductor device,
The thickness of the second wiring layer may be 10 times or more the thickness of the first wiring layer.

これによると、第２の配線層の破壊が起こりにくい半導体装置を提供することができる。   According to this, it is possible to provide a semiconductor device in which the second wiring layer is not easily destroyed.

（５）この半導体装置において、
前記第１の配線層はチタンタングステンによって形成されており、
前記第２の配線層は金によって形成されていてもよい。 (5) In this semiconductor device,
The first wiring layer is formed of titanium tungsten;
The second wiring layer may be made of gold.

（６）本発明に係る半導体装置の製造方法は、
電極が形成された半導体基板を用意する工程と、
前記半導体基板における前記電極が形成された面に樹脂突起を形成する工程と、
前記樹脂突起上に配置された電気的接続部を有する、第１の配線層と、前記第１の配線層上に形成された前記第１の配線層よりも延性が高い材料で構成された第２の配線層とを含む配線を形成する工程と、
前記樹脂突起を変形させて、前記第２の配線層にひび割れが発生しないように、前記第１の配線層にひび割れを発生させる工程と、
を含む。 (6) A method for manufacturing a semiconductor device according to the present invention includes:
Preparing a semiconductor substrate on which an electrode is formed;
Forming a resin protrusion on the surface of the semiconductor substrate on which the electrode is formed;
A first wiring layer having an electrical connection portion disposed on the resin protrusion, and a first wiring layer made of a material having higher ductility than the first wiring layer formed on the first wiring layer; Forming a wiring including two wiring layers;
Deforming the resin protrusion to generate a crack in the first wiring layer so that the second wiring layer does not crack; and
including.

本発明によると、実装性に優れた半導体装置を、効率よく製造することができる。   According to the present invention, a semiconductor device excellent in mountability can be efficiently manufactured.

（７）この半導体装置の製造方法において、
前記樹脂突起を押圧して弾性変形させて、前記第２の配線層にひび割れが発生しないように、前記第１の配線層にひび割れを発生させてもよい。 (7) In this method of manufacturing a semiconductor device,
The first wiring layer may be cracked so that the resin protrusion is pressed and elastically deformed to prevent the second wiring layer from cracking.

（８）この半導体装置の製造方法において、
前記配線に対してプローブ検査を行うプローブ検査工程をさらに含み、
前記プローブ検査工程で、検査プローブによって前記樹脂突起を押圧して弾性変形させて、前記第２の配線層にひび割れが発生しないように、前記第１の配線層にひび割れを発生させてもよい。 (8) In this method of manufacturing a semiconductor device,
A probe inspection step for performing a probe inspection on the wiring;
In the probe inspection step, the first wiring layer may be cracked so that the resin protrusion is pressed and elastically deformed by an inspection probe so that the second wiring layer does not crack.

これによると、さらに効率よく半導体装置を製造することができる。   According to this, a semiconductor device can be manufactured more efficiently.

（９）この半導体装置の製造方法において、
支持部材によって前記半導体基板を支持した状態で、前記半導体基板を前記電極が形成された面とは反対側から研削し、前記半導体基板を薄くする研削工程をさらに含み、
前記研削工程で、前記支持部材によって前記樹脂突起を押圧して弾性変形させて、前記第２の配線層にひび割れが発生しないように、前記第１の配線層にひび割れを発生させてもよい。 (9) In this method of manufacturing a semiconductor device,
In a state where the semiconductor substrate is supported by a support member, the semiconductor substrate is ground from the side opposite to the surface on which the electrodes are formed, and further includes a grinding step of thinning the semiconductor substrate,
In the grinding step, the resin protrusions may be pressed and elastically deformed by the support member, and cracks may be generated in the first wiring layer so that cracks do not occur in the second wiring layer.

これによると、さらに効率よく半導体装置を製造することができる。   According to this, a semiconductor device can be manufactured more efficiently.

（１０）この半導体装置の製造方法において、
前記樹脂突起を加熱して熱膨張させて、前記第２の配線層にひび割れが発生しないように、前記第１の配線層にひび割れを発生させてもよい。 (10) In this method of manufacturing a semiconductor device,
The first wiring layer may be cracked so that the resin protrusion is heated and thermally expanded to prevent the second wiring layer from cracking.

（１１）この半導体装置の製造方法において、
加熱された押圧部材によって前記樹脂突起を押圧して、前記第２の配線層にひび割れが発生しないように、前記第１の配線層にひび割れを発生させてもよい。 (11) In this method of manufacturing a semiconductor device,
The resin wiring protrusion may be pressed by a heated pressing member to cause the first wiring layer to crack so that the second wiring layer does not crack.

（１２）この半導体装置の製造方法において、
前記半導体基板を加熱した後に前記樹脂突起を押圧して、前記第２の配線層にひび割れが発生しないように、前記第１の配線層にひび割れを発生させてもよい。 (12) In this method of manufacturing a semiconductor device,
The first wiring layer may be cracked by pressing the resin protrusion after heating the semiconductor substrate so that the second wiring layer does not crack.

（１３）この半導体装置の製造方法において、
前記配線を、前記第２の配線層の厚みが前記第１の配線層の１０倍以上になるように形成してもよい。 (13) In this method of manufacturing a semiconductor device,
The wiring may be formed such that the thickness of the second wiring layer is 10 times or more that of the first wiring layer.

（１４）本発明に係る半導体装置の製造方法は、
電極が形成された半導体基板を用意する工程と、
前記半導体基板における前記電極が形成された面に樹脂突起を形成する工程と、
前記半導体基板における前記電極が形成された面に、前記樹脂突起上を通る、前記樹脂突起と重複する領域にひび割れが形成された第１の配線層を形成する工程と、
前記第１の配線層よりも延性の高い材料によって、前記第１の配線層上に、ひび割れを有しない第２の配線層を形成する工程と、
を含む。 (14) A method for manufacturing a semiconductor device according to the present invention includes:
Preparing a semiconductor substrate on which an electrode is formed;
Forming a resin protrusion on the surface of the semiconductor substrate on which the electrode is formed;
Forming a first wiring layer on the surface of the semiconductor substrate on which the electrodes are formed, the first wiring layer passing through the resin protrusion and having cracks formed in a region overlapping the resin protrusion;
Forming a second wiring layer having no cracks on the first wiring layer with a material having higher ductility than the first wiring layer;
including.

本発明によると、実装性に優れた半導体装置を、効率よく製造することができる。   According to the present invention, a semiconductor device excellent in mountability can be efficiently manufactured.

（１５）本発明に係る半導体装置の製造方法は、
電極が形成された半導体基板を用意する工程と、
前記半導体基板における前記電極が形成された面に樹脂突起を形成する工程と、
前記半導体基板における前記電極が形成された面に、前記樹脂突起を覆う、前記樹脂突起と重複する領域にひび割れが形成された第１の金属層を形成する工程と、
前記第１の金属層上に、ひび割れを有しない第２の金属層を形成する工程と、
前記第１及び第２の金属層をパターニングして、前記樹脂突起と重複する領域にひび割れが形成された第１の配線層と、前記第１の配線層上に形成された、前記第１の配線層よりも延性が高い材料で構成されたひび割れを有しない第２の配線層とを含む配線を形成する工程と、
を含む。 (15) A method for manufacturing a semiconductor device according to the present invention includes:
Preparing a semiconductor substrate on which an electrode is formed;
Forming a resin protrusion on the surface of the semiconductor substrate on which the electrode is formed;
Forming a first metal layer on the surface of the semiconductor substrate on which the electrode is formed, covering the resin protrusion and having a crack formed in a region overlapping the resin protrusion;
Forming a second metal layer having no cracks on the first metal layer;
Patterning the first and second metal layers to form a first wiring layer in which a crack is formed in a region overlapping with the resin protrusion; and the first wiring layer formed on the first wiring layer. Forming a wiring including a second wiring layer that does not have a crack and is made of a material having higher ductility than the wiring layer;
including.

本発明によると、実装性に優れた半導体装置を、効率よく製造することができる。   According to the present invention, a semiconductor device excellent in mountability can be efficiently manufactured.

（１６）この半導体装置の製造方法において、
前記第１の配線層は前記樹脂突起に接触していてもよい。 (16) In this method of manufacturing a semiconductor device,
The first wiring layer may be in contact with the resin protrusion.

（１７）この半導体装置の製造方法において、
前記第２の配線層は、前記第１の配線層に接触していてもよい。 (17) In this method of manufacturing a semiconductor device,
The second wiring layer may be in contact with the first wiring layer.

（１８）この半導体装置の製造方法において、
前記第１の配線層をチタンタングステンによって形成し、
前記第２の配線層を金によって形成してもよい。 (18) In this method of manufacturing a semiconductor device,
Forming the first wiring layer from titanium tungsten;
The second wiring layer may be formed of gold.

（１９）本発明に係る電子デバイスの製造方法は、
電極が形成された半導体チップと、前記半導体チップにおける前記電極が形成された面に形成された樹脂突起と、前記樹脂突起上に配置された電気的接続部を含む、前記電極と電気的に接続された配線と、を含む半導体装置を用意する工程と、
配線パターンを有する配線基板を用意する工程と、
前記半導体装置を前記配線基板に搭載して、前記電気的接続部と前記配線パターンとを接触させて電気的に接続する工程と、
前記半導体装置と前記配線基板とを接着する接着剤を形成する工程と、
を含み、
前記半導体装置の前記配線は、
ひび割れが形成されている第１の配線層と、前記第１の配線層上に形成された、前記第１の配線層よりも延性の高い材料で構成されたひび割れが形成されていない第２の配線層とを含む。 (19) An electronic device manufacturing method according to the present invention includes:
A semiconductor chip including an electrode, a resin protrusion formed on a surface of the semiconductor chip on which the electrode is formed, and an electrical connection portion disposed on the resin protrusion, and electrically connected to the electrode A step of preparing a semiconductor device including
Preparing a wiring board having a wiring pattern;
Mounting the semiconductor device on the wiring board and bringing the electrical connection portion and the wiring pattern into contact with each other to electrically connect;
Forming an adhesive for bonding the semiconductor device and the wiring board;
Including
The wiring of the semiconductor device is
A first wiring layer in which a crack is formed and a second wiring formed on the first wiring layer and formed of a material having higher ductility than the first wiring layer. Wiring layer.

本発明によると、樹脂突起や接着剤等の樹脂部材が変形した場合にも第２の配線層が破壊されにくい電子デバイスを、容易かつ効率よく製造することが可能になる。   According to the present invention, it is possible to easily and efficiently manufacture an electronic device in which the second wiring layer is not easily destroyed even when a resin member such as a resin protrusion or an adhesive is deformed.

以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。また、本発明は、以下の内容を自由に組み合わせたものを含むものとする。   Embodiments to which the present invention is applied will be described below with reference to the drawings. However, the present invention is not limited to the following embodiments. Moreover, this invention shall include what combined the following content freely.

１．半導体装置１の構成
以下、本発明を適用した実施の形態に係る半導体装置１の構成について説明する。なお、図１（Ａ）〜図２（Ｂ）は、半導体装置１について説明するための図である。 1. Configuration of Semiconductor Device 1 The configuration of a semiconductor device 1 according to an embodiment to which the present invention is applied will be described below. 1A to 2B are diagrams for explaining the semiconductor device 1. FIG.

半導体装置１は、図１（Ａ）〜図１（Ｃ）に示すように、電極１２が形成された半導体チップ１０を含む。半導体チップ１０は、例えばシリコンチップであってもよい。半導体チップ１０における電極１２が形成された面１５の外形は、矩形（長方形又は正方形）であってもよい。半導体チップ１０には、集積回路１４が形成されていてもよい。集積回路１４の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。   The semiconductor device 1 includes a semiconductor chip 10 on which an electrode 12 is formed, as shown in FIGS. The semiconductor chip 10 may be a silicon chip, for example. The outer shape of the surface 15 on which the electrode 12 is formed in the semiconductor chip 10 may be rectangular (rectangular or square). An integrated circuit 14 may be formed on the semiconductor chip 10. The configuration of the integrated circuit 14 is not particularly limited. For example, the integrated circuit 14 may include an active element such as a transistor and a passive element such as a resistor, a coil, and a capacitor.

半導体チップ１０には、図１（Ａ）及び図１（Ｃ）に示すように、電極１２が形成されている。電極１２は、半導体チップ１０の内部と電気的に接続されていてもよい。電極１２は、集積回路１４と電気的に接続されていてもよい。あるいは、集積回路１４に電気的に接続されていない導電体（導電パッド）を含めて、電極１２と称してもよい。電極１２は、半導体チップ１０の内部配線の一部であってもよい。このとき、電極１２は、半導体チップ１０の内部配線のうち、外部との電気的な接続に利用される部分であってもよい。電極１２は、アルミニウム又は銅等の金属で形成されていてもよい。また、電極１２の表面には、ＴｉＮやＮｉ等のキャップ層が形成されていてもよい。   As shown in FIGS. 1A and 1C, an electrode 12 is formed on the semiconductor chip 10. The electrode 12 may be electrically connected to the inside of the semiconductor chip 10. The electrode 12 may be electrically connected to the integrated circuit 14. Alternatively, a conductor (conductive pad) that is not electrically connected to the integrated circuit 14 may be referred to as the electrode 12. The electrode 12 may be a part of the internal wiring of the semiconductor chip 10. At this time, the electrode 12 may be a portion of the internal wiring of the semiconductor chip 10 that is used for electrical connection with the outside. The electrode 12 may be formed of a metal such as aluminum or copper. A cap layer such as TiN or Ni may be formed on the surface of the electrode 12.

半導体チップ１０は、図１（Ｃ）に示すように、パッシベーション膜１６を有していてもよい。パッシベーション膜１６は、電極１２を露出させるように形成される。パッシベーション膜１６には、電極１２を露出させる開口が形成されていてもよい。パッシベーション膜は、例えば、ＳｉＯ２やＳｉＮ等の無機絶縁膜であってもよい。あるいは、パッシベーション膜１６は、ポリイミド樹脂などの有機絶縁膜であってもよい。 The semiconductor chip 10 may have a passivation film 16 as shown in FIG. The passivation film 16 is formed so as to expose the electrode 12. An opening that exposes the electrode 12 may be formed in the passivation film 16. The passivation film may be, for example, an inorganic insulating film such as SiO 2 or SiN. Alternatively, the passivation film 16 may be an organic insulating film such as a polyimide resin.

本実施の形態に係る半導体装置１は、図１（Ａ）〜図１（Ｃ）に示すように、樹脂突起２０を含む。樹脂突起２０は、半導体チップ１０の面１５上に形成されている。樹脂突起２０は、図１（Ｃ）に示すように、パッシベーション膜１６上に形成されていてもよい。   The semiconductor device 1 according to the present embodiment includes a resin protrusion 20 as shown in FIGS. The resin protrusion 20 is formed on the surface 15 of the semiconductor chip 10. The resin protrusion 20 may be formed on the passivation film 16 as shown in FIG.

樹脂突起２０の形状は特に限定されるものではない。面１５の外形が矩形をなす場合、樹脂突起２０は、面１５のいずれかの辺に平行に延びる形状をなしていてもよい。例えば、面１５の外形が長方形である場合、樹脂突起２０は、長方形の長辺に沿って延びる形状をなしていてもよい（図１（Ａ）参照）。この場合、樹脂突起２０は、当該長辺の近傍領域に配置されていてもよい。そして、１つの樹脂突起２０上に、複数の電気的接続部３２（後述）が配置されてもよい。ただし、樹脂突起２０は、上視図において円形をなしていてもよい。この場合、樹脂突起２０は、半球状をなしていてもよい。このとき、１つの樹脂突起２０には、１つの電気的接続部３２のみが配置されてもよい。   The shape of the resin protrusion 20 is not particularly limited. When the outer shape of the surface 15 is rectangular, the resin protrusion 20 may have a shape extending in parallel with any side of the surface 15. For example, when the outer shape of the surface 15 is a rectangle, the resin protrusion 20 may have a shape extending along the long side of the rectangle (see FIG. 1A). In this case, the resin protrusion 20 may be disposed in the vicinity of the long side. A plurality of electrical connection portions 32 (described later) may be disposed on one resin protrusion 20. However, the resin protrusion 20 may be circular in the top view. In this case, the resin protrusion 20 may have a hemispherical shape. At this time, only one electrical connection portion 32 may be disposed on one resin protrusion 20.

樹脂突起２０の材料は特に限定されず、既に公知となっているいずれかの材料を適用してもよい。例えば、樹脂突起２０は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、シリコーン樹脂、変性ポリイミド樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzoxazole）等の樹脂で形成してもよい。   The material of the resin protrusion 20 is not particularly limited, and any known material may be applied. For example, the resin protrusion 20 is made of polyimide resin, silicone-modified polyimide resin, epoxy resin, silicone-modified epoxy resin, acrylic resin, phenol resin, silicone resin, modified polyimide resin, benzocyclobutene (BCB), polybenzoxazole (PBO). Polybenzoxazole) or other resin.

本実施の形態に係る半導体装置１は、図１（Ａ）〜図２（Ｂ）に示すように、配線３０を含む。配線３０は、電極１２と電気的に接続されている。配線３０は、パッシベーション膜１６と接触するように形成されていてもよい。配線３０は、電極１２上から樹脂突起２０を越えて、パッシベーション膜１６上に至るように形成されていてもよい。すなわち、配線３０は、樹脂突起２０の両側で、パッシベーション膜１６（面１５）と接触するように形成されていてもよい。   The semiconductor device 1 according to this embodiment includes a wiring 30 as shown in FIGS. The wiring 30 is electrically connected to the electrode 12. The wiring 30 may be formed so as to be in contact with the passivation film 16. The wiring 30 may be formed so as to reach the passivation film 16 from the electrode 12 over the resin protrusion 20. That is, the wiring 30 may be formed on both sides of the resin protrusion 20 so as to be in contact with the passivation film 16 (surface 15).

配線３０は、図１（Ａ）〜図１（Ｃ）に示すように、電気的接続部３２を含む。電気的接続部３２は、配線３０のうち、樹脂突起２０上に配置された領域である。電気的接続部３２は、配線３０のうち、樹脂突起２０の上端面２２に配置された領域であってもよい（図１（Ｃ）参照）。なお、電気的接続部３２とは、配線３０のうち、他の電子部品の導電部（配線基板の配線パターンなど）との電気的な接続に利用される部分である。すなわち、電気的接続部３２とは、配線３０のうち、後述する配線パターン４４と対向（接触）する領域であってもよい。   As shown in FIGS. 1A to 1C, the wiring 30 includes an electrical connection portion 32. The electrical connection portion 32 is a region disposed on the resin protrusion 20 in the wiring 30. The electrical connection portion 32 may be a region of the wiring 30 disposed on the upper end surface 22 of the resin protrusion 20 (see FIG. 1C). The electrical connection portion 32 is a portion of the wiring 30 that is used for electrical connection with a conductive portion (such as a wiring pattern on a wiring board) of another electronic component. That is, the electrical connection portion 32 may be a region of the wiring 30 that faces (contacts) a wiring pattern 44 described later.

配線３０は、図１（Ｂ）〜図２（Ｂ）に示すように、第１の配線層３４と、第２の配線層３６とを有する。なお、第２の配線層３６は、第１の配線層３４上に（第１の配線層３４の上面に）形成されている。第２の配線層３６は、第１の配線層３４を覆うように形成されていてもよい。詳しくは、第２の配線層３６は、第１の配線層３４における樹脂突起２０を向く面とは反対側の面を覆うように形成されていてもよい。第２の配線層３６は、第１の配線層３４よりも延性（展性）の高い材料で構成されている。言い換えると、第１の配線層３４は、第２の配線層３６よりも脆弱な材料で構成されていてもよい。   The wiring 30 has a first wiring layer 34 and a second wiring layer 36 as shown in FIGS. The second wiring layer 36 is formed on the first wiring layer 34 (on the upper surface of the first wiring layer 34). The second wiring layer 36 may be formed so as to cover the first wiring layer 34. Specifically, the second wiring layer 36 may be formed so as to cover the surface of the first wiring layer 34 opposite to the surface facing the resin protrusion 20. The second wiring layer 36 is made of a material having higher ductility (extensibility) than the first wiring layer 34. In other words, the first wiring layer 34 may be made of a material that is more fragile than the second wiring layer 36.

そして、本実施の形態に係る半導体装置１では、図２（Ａ）に示すように、第１の配線層３４における樹脂突起２０と重複する領域には、ひび割れ（亀裂）が形成されている。ひび割れは、電気的接続部３２に形成されていてもよい。ひび割れは、第１の配線層３４における樹脂突起２０の上端面２２と側面２４とにまたがった領域に形成されていてもよい。ひび割れは、また、第１の配線層３４における上端面２２と重複する領域の中央部を含む領域に形成されていてもよい。   In the semiconductor device 1 according to the present embodiment, as shown in FIG. 2A, a crack (crack) is formed in a region overlapping the resin protrusion 20 in the first wiring layer 34. The crack may be formed in the electrical connection portion 32. The crack may be formed in a region extending over the upper end surface 22 and the side surface 24 of the resin protrusion 20 in the first wiring layer 34. The crack may also be formed in a region including a central portion of a region overlapping with the upper end surface 22 in the first wiring layer 34.

そして、本実施の形態に係る半導体装置１では、図２（Ｂ）に示すように、第２の配線層３６における樹脂突起２０と重複する領域には、ひび割れが形成されていない。   In the semiconductor device 1 according to the present embodiment, as shown in FIG. 2B, no crack is formed in the region overlapping the resin protrusion 20 in the second wiring layer 36.

なお、第１の配線層３４は、樹脂突起２０と接触するように形成されていてもよい。ただし、第１の配線層３４は、図示しない他の配線層上に形成されていてもよい。また、第２の配線層３６は配線３０の最表層であってもよいが、配線３０は第２の配線層３６上に形成された他の配線層をさらに含んでいてもよい。そして、第１の配線層３４と第２の配線層３６とは、接触していてもよく、あるいは、図示しない他の配線層を介して配置されていてもよい。すなわち、配線３０は、２層の配線層で構成されていてもよく、３層以上の複数の配線層で構成されていてもよい。また、第１及び第２の配線層３４，４６の厚みは特に限定されるものではないが、第２の配線層３６は、第１の配線層３４の１０倍以上の厚みに構成されていてもよい。   The first wiring layer 34 may be formed so as to be in contact with the resin protrusion 20. However, the first wiring layer 34 may be formed on another wiring layer (not shown). The second wiring layer 36 may be the outermost layer of the wiring 30, but the wiring 30 may further include another wiring layer formed on the second wiring layer 36. The first wiring layer 34 and the second wiring layer 36 may be in contact with each other, or may be disposed via another wiring layer (not shown). That is, the wiring 30 may be composed of two wiring layers, or may be composed of a plurality of wiring layers of three or more layers. The thickness of the first and second wiring layers 34 and 46 is not particularly limited, but the second wiring layer 36 is configured to have a thickness 10 times or more that of the first wiring layer 34. Also good.

配線３０に適用可能な材料は特に限定されるものではない。配線３０は、例えば、Ａｕ、ＴｉＷ、Ｃｕ、Ｎｉ、Ｐｄ、Ａｌ、Ｃｒ、Ｔｉ、Ｗ、ＮｉＶ、Ａｇ、鉛フリーはんだなどによって構成されていてもよい。本実施の形態では、第２の配線層３６は、第１の配線層３４よりも延性が大きい材料で形成されている。例えば、第１の配線層３４がＴｉＷによって形成され、第２の配線層３６がＡｕによって形成されていてもよい。   The material applicable to the wiring 30 is not particularly limited. The wiring 30 may be made of, for example, Au, TiW, Cu, Ni, Pd, Al, Cr, Ti, W, NiV, Ag, lead-free solder, or the like. In the present embodiment, the second wiring layer 36 is formed of a material having a higher ductility than the first wiring layer 34. For example, the first wiring layer 34 may be formed of TiW and the second wiring layer 36 may be formed of Au.

本実施の形態に係る半導体装置１は、以上のように構成されていてもよい。この半導体装置１によると、配線３０に大きなストレスをかけずに、半導体装置を配線基板等に実装することが可能になる。また、実装後も配線３０が破壊されにくくなるため、信頼性の高い電子デバイスを提供することが可能になる。なお、これらの効果の詳細については後述する。   The semiconductor device 1 according to the present embodiment may be configured as described above. According to the semiconductor device 1, it is possible to mount the semiconductor device on a wiring board or the like without applying a large stress to the wiring 30. In addition, since the wiring 30 is less likely to be destroyed after mounting, a highly reliable electronic device can be provided. Details of these effects will be described later.

２．半導体装置１の製造方法
次に、本発明を適用した実施の形態に係る半導体装置１の製造方法について説明する。図３（Ａ）〜図８（Ｃ）は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。 2. Manufacturing Method of Semiconductor Device 1 Next, a manufacturing method of the semiconductor device 1 according to the embodiment to which the present invention is applied will be described. 3A to 8C are views for explaining a method for manufacturing a semiconductor device according to an embodiment to which the present invention is applied.

半導体装置１の製造方法は、図３（Ａ）〜図３（Ｃ）に示す半導体基板１１を用意することを含む。なお、図３（Ａ）は半導体基板１１の概略図であり、図３（Ｂ）は半導体基板１１の断面の一部拡大図である。また、図３（Ｃ）は、半導体基板１１の上面図の一部拡大図である。半導体基板１１は、図３（Ａ）に示すように、ウエハ状であってもよい。ただし、チップ状の半導体基板（半導体チップ）を用意して、以下の工程を行ってもよい。半導体基板１１は、図３（Ｂ）及び図３（Ｃ）に示すように、電極１２を有する。半導体基板１１は、また、パッシベーション膜１６を有していてもよい。   The manufacturing method of the semiconductor device 1 includes preparing the semiconductor substrate 11 shown in FIGS. 3 (A) to 3 (C). 3A is a schematic view of the semiconductor substrate 11, and FIG. 3B is a partially enlarged view of the cross section of the semiconductor substrate 11. FIG. 3C is a partially enlarged view of a top view of the semiconductor substrate 11. The semiconductor substrate 11 may have a wafer shape as shown in FIG. However, a chip-shaped semiconductor substrate (semiconductor chip) may be prepared and the following steps may be performed. The semiconductor substrate 11 has an electrode 12 as shown in FIGS. The semiconductor substrate 11 may also have a passivation film 16.

半導体装置１の製造方法は、図４（Ａ）〜図４（Ｄ）に示すように、樹脂突起２０を形成することを含む。以下、樹脂突起２０を形成する手順について説明する。   The manufacturing method of the semiconductor device 1 includes forming a resin protrusion 20 as shown in FIGS. 4 (A) to 4 (D). Hereinafter, a procedure for forming the resin protrusion 20 will be described.

はじめに、図４（Ａ）に示すように、半導体基板１１に樹脂材料２５を設ける。その後、図４（Ｂ）に示すように、樹脂材料２５の一部を除去して、樹脂材料２５をパターニングする。その後、パターニングされた樹脂材料２５を硬化（例えば熱硬化）させることによって、図４（Ｃ）及び図４（Ｄ）に示すように、樹脂突起２０を形成してもよい。なお、本実施の形態では、樹脂材料２５を溶融させた後に硬化させることによって、樹脂突起２０を形成してもよい。このとき、樹脂材料２５の溶融条件や、硬化条件を調整することによって、樹脂突起２０の形状（上面の形状）を制御することができる。例えば、樹脂材料２５を、表面のみが溶融し、中心が溶融しないように（半溶融状態まで）加熱し、その後硬化させることによって、上面が凸曲面となるように、樹脂突起２０を形成することができる。なお、樹脂突起２０は、底面の幅Ｗと高さＨとが、Ｈ＜Ｗ／２の関係を満たすように形成してもよい（図４（Ｃ）参照）。樹脂材料２５の形状や材料、硬化条件などを調整することで、樹脂突起２０の形状を制御することができる。なお、ここで言う樹脂突起２０の高さとは、樹脂突起２０の、半導体チップ１０の厚み方向（面１５と直交する方向）の幅であってもよい。また、樹脂突起２０の底面の幅とは、樹脂突起２０の底面における配線３０が延びる方向の長さであってもよい。   First, as shown in FIG. 4A, a resin material 25 is provided on the semiconductor substrate 11. Thereafter, as shown in FIG. 4B, a part of the resin material 25 is removed and the resin material 25 is patterned. Thereafter, the resin protrusion 25 may be formed as shown in FIGS. 4C and 4D by curing (for example, thermosetting) the patterned resin material 25. In the present embodiment, the resin protrusions 20 may be formed by curing the resin material 25 after melting it. At this time, the shape (the shape of the upper surface) of the resin protrusion 20 can be controlled by adjusting the melting condition and the curing condition of the resin material 25. For example, the resin protrusion 25 is formed so that the upper surface becomes a convex curved surface by heating the resin material 25 so that only the surface is melted and the center is not melted (to a semi-molten state) and then curing. Can do. The resin protrusion 20 may be formed so that the width W and the height H of the bottom surface satisfy the relationship of H <W / 2 (see FIG. 4C). The shape of the resin protrusion 20 can be controlled by adjusting the shape and material of the resin material 25 and the curing conditions. The height of the resin protrusion 20 referred to here may be the width of the resin protrusion 20 in the thickness direction of the semiconductor chip 10 (direction orthogonal to the surface 15). Further, the width of the bottom surface of the resin protrusion 20 may be the length in the direction in which the wiring 30 extends on the bottom surface of the resin protrusion 20.

本実施の形態に係る半導体装置の製造方法は、配線３０を形成することを含む。以下、第１及び第２の配線層３４，３６を有する配線３０を形成する手順について説明する。なお、図５（Ａ）〜図７（Ｃ）は、配線３０を形成する工程の一例を説明するための図である。   The manufacturing method of the semiconductor device according to the present embodiment includes forming the wiring 30. A procedure for forming the wiring 30 having the first and second wiring layers 34 and 36 will be described below. 5A to 7C are diagrams for explaining an example of a process for forming the wiring 30. FIG.

はじめに、図５（Ａ）及び図５（Ｂ）に示すように、半導体基板１１上に第１の金属層３５を形成する。第１の金属層３５は、半導体基板１１の電極１２が形成された面に形成する。第１の金属層３５は、樹脂突起２０を覆うように形成する。第１の金属層３５は、電極１２及びパッシベーション膜１６を覆うように形成してもよい。第１の金属層３５は、電極１２と電気的に接続されるように形成してもよい。第１の金属層３５は、例えば、スパッタリングによって形成してもよい。第１の金属層３５の材料は特に限定されるものではないが、後述する第２の金属層３７よりも延性の低い材料（脆性材料）で構成する。第１の金属層３５は、例えば、ＴｉＷで構成してもよい。   First, as shown in FIGS. 5A and 5B, a first metal layer 35 is formed on the semiconductor substrate 11. The first metal layer 35 is formed on the surface of the semiconductor substrate 11 on which the electrode 12 is formed. The first metal layer 35 is formed so as to cover the resin protrusion 20. The first metal layer 35 may be formed so as to cover the electrode 12 and the passivation film 16. The first metal layer 35 may be formed so as to be electrically connected to the electrode 12. For example, the first metal layer 35 may be formed by sputtering. The material of the first metal layer 35 is not particularly limited, but is composed of a material (brittle material) having a lower ductility than the second metal layer 37 described later. The first metal layer 35 may be made of TiW, for example.

次に、図６（Ａ）及び図６（Ｂ）に示すように、第１の金属層３５における樹脂突起２０と重複する領域にひび割れを形成する。第１の金属層３５にひび割れを形成する方法は特に限定されるものではない。例えば、樹脂突起２０を変形させることによって、第１の金属層３５にひび割れを形成してもよい。具体的には、図６（Ａ）に示すように押圧部材１００と半導体基板１１とによって樹脂突起２０を押圧して変形（弾性変形）させ、これにより、図６（Ｂ）に示すように第１の金属層３５における樹脂突起２０と重複する領域にひび割れを形成してもよい。なお、本工程では、押圧部材１００を利用して樹脂突起２０を弾性変形させる。そのため、押圧部材１００を取り去ると、樹脂突起２０の形状は、押圧前の形状に戻る。   Next, as shown in FIGS. 6A and 6B, a crack is formed in a region overlapping the resin protrusion 20 in the first metal layer 35. The method for forming a crack in the first metal layer 35 is not particularly limited. For example, a crack may be formed in the first metal layer 35 by deforming the resin protrusion 20. Specifically, as shown in FIG. 6 (A), the resin protrusion 20 is pressed and deformed (elastically deformed) by the pressing member 100 and the semiconductor substrate 11, and as a result, as shown in FIG. A crack may be formed in a region overlapping the resin protrusion 20 in one metal layer 35. In this step, the resin protrusion 20 is elastically deformed using the pressing member 100. Therefore, when the pressing member 100 is removed, the shape of the resin protrusion 20 returns to the shape before pressing.

本実施の形態では、押圧部材１００は検査プローブであってもよい。そして、検査プローブとしての押圧部材１００と半導体基板１１とによって樹脂突起２０を押圧して変形させた状態で、プローブ検査を行ってもよい。これによると、信頼性の高い半導体装置を効率よく製造することが可能になる。   In the present embodiment, the pressing member 100 may be an inspection probe. Then, the probe inspection may be performed in a state where the resin protrusion 20 is pressed and deformed by the pressing member 100 as the inspection probe and the semiconductor substrate 11. According to this, a highly reliable semiconductor device can be efficiently manufactured.

その後、図７（Ａ）及び図７（Ｂ）に示すように、第１の金属層３５上に第２の金属層３７を形成する。第２の金属層３７は、第１の金属層３５よりも延性（展性）の高い材料で形成する。第２の金属層３７は、Ａｕで形成してもよい。第２の金属層３７は、例えば、第１の金属層３５をシード層とするめっき処理工程によって形成してもよい。第２の金属層３７は、第１の金属層３５に接触するように形成してもよい。あるいは、第２の金属層３７は、図示しない他の金属層を挟んで、第１の金属層３５上に（第１の金属層３５と重複するように）形成してもよい。   Thereafter, as shown in FIGS. 7A and 7B, a second metal layer 37 is formed on the first metal layer 35. The second metal layer 37 is formed of a material having higher ductility (extensibility) than the first metal layer 35. The second metal layer 37 may be formed of Au. For example, the second metal layer 37 may be formed by a plating process using the first metal layer 35 as a seed layer. The second metal layer 37 may be formed so as to be in contact with the first metal layer 35. Alternatively, the second metal layer 37 may be formed on the first metal layer 35 (so as to overlap the first metal layer 35) with another metal layer (not shown) interposed therebetween.

そして、第１及び第２の金属層３５，３７をパターニングすることによって、第１及び第２の配線層３４，３６を有する配線３０を形成する（図２（Ａ）及び図２（Ｂ）参照）。   Then, the first and second metal layers 35 and 37 are patterned to form the wiring 30 having the first and second wiring layers 34 and 36 (see FIGS. 2A and 2B). ).

そして、半導体基板１１を切断する工程や、検査工程、あるいは、樹脂突起２０における配線３０からの露出領域の一部を除去する工程などをさらに経て、半導体装置１を形成してもよい（図１（Ａ）〜図２（Ｂ）参照）。   Then, the semiconductor device 1 may be formed through a process of cutting the semiconductor substrate 11, an inspection process, or a process of removing a part of the exposed region from the wiring 30 in the resin protrusion 20 (FIG. 1). (See (A) to FIG. 2 (B)).

３．電子デバイス１０００の製造方法
次に、本発明を適用した実施の形態に係る電子デバイス１０００の製造方法について説明する。図８（Ａ）〜図８（Ｃ）は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。 3. Manufacturing Method of Electronic Device 1000 Next, a manufacturing method of the electronic device 1000 according to the embodiment to which the present invention is applied will be described. 8A to 8C are diagrams for explaining a method for manufacturing a semiconductor device according to an embodiment to which the present invention is applied.

本実施の形態に係る電子デバイス１０００の製造方法は、配線基板２を用意することを含む。以下、配線基板２の構成について説明する。   The method for manufacturing the electronic device 1000 according to the present embodiment includes preparing the wiring board 2. Hereinafter, the configuration of the wiring board 2 will be described.

配線基板２は、ベース基板４２と、配線パターン４４とを含む。ベース基板４２（配線基板２）は、電気光学パネル（液晶パネル・エレクトロルミネッセンスパネル等）の一部であってもよい。このとき、ベース基板４２は、例えば、セラミック基板やガラス基板であってもよい。また、配線パターン４４の材料についても特に限定されるものではないが、例えば、ＩＴＯ（Indium Tin Oxide）、Ｃｒ、Ａｌなどの金属膜、金属化合物膜、又は、これらの複合膜によって形成されていてもよい。なお、配線パターン４４は、液晶を駆動する電極（走査電極、信号電極、対向電極等）に電気的に接続されていてもよい。ただし、配線基板２は、樹脂基板であってもよい。   The wiring substrate 2 includes a base substrate 42 and a wiring pattern 44. The base substrate 42 (wiring substrate 2) may be a part of an electro-optical panel (liquid crystal panel, electroluminescence panel, etc.). At this time, the base substrate 42 may be, for example, a ceramic substrate or a glass substrate. The material of the wiring pattern 44 is not particularly limited. For example, the wiring pattern 44 is formed of a metal film such as ITO (Indium Tin Oxide), Cr, or Al, a metal compound film, or a composite film thereof. Also good. The wiring pattern 44 may be electrically connected to an electrode (scanning electrode, signal electrode, counter electrode, etc.) that drives the liquid crystal. However, the wiring substrate 2 may be a resin substrate.

本実施の形態に係る電子デバイス１０００の製造方法は、半導体装置１を用意することを含む。半導体装置１は、既に説明したいずれかの構成をなしていてもよく、また、半導体装置１は上述した方法で形成してもよい。   The method for manufacturing the electronic device 1000 according to the present embodiment includes preparing the semiconductor device 1. The semiconductor device 1 may have any of the configurations already described, and the semiconductor device 1 may be formed by the method described above.

本実施の形態に係る電子デバイス１０００の製造方法は、半導体装置１を配線基板２に実装する工程を含む。以下、図８（Ａ）〜図８（Ｃ）を参照して、半導体装置１を配線基板２に実装する工程について説明する。   The method for manufacturing the electronic device 1000 according to the present embodiment includes a step of mounting the semiconductor device 1 on the wiring board 2. Hereinafter, a process of mounting the semiconductor device 1 on the wiring board 2 will be described with reference to FIGS.

はじめに、図８（Ａ）に示すように、半導体装置１を配線基板２上に配置する。ここでは、半導体装置１を、半導体チップ１０の面１５が配線基板２を向くように配置する。また、半導体装置１の電気的接続部３２（樹脂突起２０）と配線基板２の配線パターン４４とが対向（重複）するように、半導体装置１と配線基板２との位置合わせをする。例えば、図示しない治具（ボンディングツール）によって、半導体装置１を保持し、半導体装置１と配線基板２との位置合わせを行ってもよい。このとき、半導体装置１を、面１５が配線基板２と平行になるように保持してもよい。なお、治具にはヒータが内蔵されていてもよく、これにより、半導体装置１を加熱してもよい。半導体装置１を加熱することによって、電気的接続部３２が加熱され、電気的接続部３２と配線パターン４４とを確実に電気的に接続することができる。   First, as shown in FIG. 8A, the semiconductor device 1 is placed on the wiring board 2. Here, the semiconductor device 1 is arranged so that the surface 15 of the semiconductor chip 10 faces the wiring board 2. Further, the semiconductor device 1 and the wiring substrate 2 are aligned so that the electrical connection portion 32 (resin protrusion 20) of the semiconductor device 1 and the wiring pattern 44 of the wiring substrate 2 face (overlap). For example, the semiconductor device 1 may be held by a jig (bonding tool) (not shown) and the semiconductor device 1 and the wiring board 2 may be aligned. At this time, the semiconductor device 1 may be held such that the surface 15 is parallel to the wiring substrate 2. Note that a heater may be built in the jig, and thereby the semiconductor device 1 may be heated. By heating the semiconductor device 1, the electrical connection portion 32 is heated, and the electrical connection portion 32 and the wiring pattern 44 can be reliably electrically connected.

なお、半導体装置１と配線基板２との間には、図８（Ａ）に示すように、予め接着材料５２を設けておいてもよい。接着材料５２は、ペースト状あるいはフィルム状で設けてもよい。接着材料５２は、導電粒子などを含まない絶縁性の材料（ＮＣＰ，ＮＣＦ）であってもよい。接着材料５２は、例えば、配線基板２上に設けてもよい。   Note that an adhesive material 52 may be provided in advance between the semiconductor device 1 and the wiring board 2 as shown in FIG. The adhesive material 52 may be provided in a paste form or a film form. The adhesive material 52 may be an insulating material (NCP, NCF) that does not contain conductive particles or the like. For example, the adhesive material 52 may be provided on the wiring board 2.

その後、図８（Ｂ）に示すように、半導体装置１と配線基板２とを近接させて電気的接続部３２と配線パターン４４とを接触させて、両者を電気的に接続させる。本工程では、半導体チップ１０と配線基板２（ベース基板４２）とによって樹脂突起２０を押しつぶして、図８（Ｂ）に示すように、樹脂突起２０を弾性変形させてもよい。これによると、樹脂突起２０の弾性力によって、電気的接続部３２と配線パターン４４とを押し付けることができるため、電気的な接続信頼性の高い電子デバイス１０００を製造することができる。また、本工程では、接着材料５２を流動させながら、半導体装置１と配線基板２とを近接させてもよい。   Thereafter, as shown in FIG. 8B, the semiconductor device 1 and the wiring board 2 are brought close to each other to bring the electrical connection portion 32 and the wiring pattern 44 into contact with each other, thereby electrically connecting them. In this step, the resin protrusion 20 may be crushed by the semiconductor chip 10 and the wiring substrate 2 (base substrate 42), and the resin protrusion 20 may be elastically deformed as shown in FIG. 8B. According to this, since the electrical connection part 32 and the wiring pattern 44 can be pressed by the elastic force of the resin protrusion 20, the electronic device 1000 with high electrical connection reliability can be manufactured. In this step, the semiconductor device 1 and the wiring board 2 may be brought close to each other while the adhesive material 52 is flowing.

そして、図８（Ｃ）に示すように、半導体装置１と配線基板２との間に、接着剤５０を形成する。接着剤５０は、接着材料５２を硬化させることによって形成することができる。接着剤５０によって、半導体装置１と配線基板２とを接着（固着）する。接着剤５０によって、半導体チップ１０と配線基板２との間隔を維持してもよい。すなわち、接着剤５０によって、樹脂突起２０が弾性変形した状態を維持してもよい。例えば、樹脂突起２０が弾性変形した状態で接着剤５０を形成することで、樹脂突起２０が弾性変形した状態を維持することができる。これにより、電気的接続部３２と配線パターン４４との電気的な接続信頼性の高い電子デバイス１０００を製造することができる。なお、接着剤５０の材料は特に限定されない。接着剤５０は、例えば樹脂材料によって形成してもよい。そして、接着材料５２は、熱硬化性の樹脂材料であってもよい。   Then, an adhesive 50 is formed between the semiconductor device 1 and the wiring board 2 as shown in FIG. The adhesive 50 can be formed by curing the adhesive material 52. The semiconductor device 1 and the wiring board 2 are bonded (fixed) by the adhesive 50. The distance between the semiconductor chip 10 and the wiring board 2 may be maintained by the adhesive 50. That is, the adhesive protrusion 50 may maintain the resin protrusion 20 in an elastically deformed state. For example, by forming the adhesive 50 in a state where the resin protrusion 20 is elastically deformed, the state where the resin protrusion 20 is elastically deformed can be maintained. Thereby, the electronic device 1000 with high electrical connection reliability between the electrical connection portion 32 and the wiring pattern 44 can be manufactured. Note that the material of the adhesive 50 is not particularly limited. The adhesive 50 may be formed of, for example, a resin material. The adhesive material 52 may be a thermosetting resin material.

以上の工程によって、電子デバイス１０００を形成してもよい。なお、電子デバイス１０００は、表示デバイス（パネルモジュール）であってもよい。表示デバイスは、例えば液晶表示デバイスやＥＬ（Electrical Luminescence）表示デバイスであってもよい。図９には、表示デバイスとしての電子デバイス１０００を示す。このとき、半導体装置１は、表示デバイスを制御するドライバＩＣであってもよい。また、電子デバイス１０００を有する電子機器として、図１０にはノート型パーソナルコンピュータ２０００を、図１１には携帯電話３０００を、それぞれ示す。   The electronic device 1000 may be formed by the above process. The electronic device 1000 may be a display device (panel module). The display device may be, for example, a liquid crystal display device or an EL (Electrical Luminescence) display device. FIG. 9 shows an electronic device 1000 as a display device. At this time, the semiconductor device 1 may be a driver IC that controls the display device. Further, as an electronic apparatus having the electronic device 1000, FIG. 10 shows a notebook personal computer 2000, and FIG. 11 shows a mobile phone 3000.

４．効果
以下、本発明が奏する作用効果について説明する。 4). Effect Hereinafter, the effect which this invention show | plays is demonstrated.

本実施の形態では、先に説明したように、半導体装置１を配線基板２に実装する工程で、半導体装置１の樹脂突起２０は、半導体チップ１０と配線基板２とによって押しつぶされて弾性変形する。そして、半導体装置１を有する電子デバイスによると、樹脂突起２０の弾性力によって電気的接続部３２が配線パターン４４に押し付けられて、配線３０（電気的接続部３２）と配線パターン４４との電気的な接続信頼性が維持される。ここで、半導体装置１では、樹脂突起２０が変形すると、樹脂突起２０の形状に追従して、電気的接続部３２が変形する（図８（Ｂ）及び図８（Ｃ）参照）。一般的に、金属は樹脂に比べて延性が低い。そのため、配線３０（電気的接続部３２）が樹脂突起２０に合わせて変形すると、配線３０にストレスがかかるおそれがある。   In the present embodiment, as described above, in the process of mounting the semiconductor device 1 on the wiring substrate 2, the resin protrusion 20 of the semiconductor device 1 is crushed and elastically deformed by the semiconductor chip 10 and the wiring substrate 2. . According to the electronic device having the semiconductor device 1, the electrical connection portion 32 is pressed against the wiring pattern 44 by the elastic force of the resin protrusion 20, and the electrical connection between the wiring 30 (electrical connection portion 32) and the wiring pattern 44 is performed. Connection reliability is maintained. Here, in the semiconductor device 1, when the resin protrusion 20 is deformed, the electrical connection portion 32 is deformed following the shape of the resin protrusion 20 (see FIGS. 8B and 8C). In general, metals are less ductile than resins. Therefore, if the wiring 30 (electrical connection portion 32) is deformed according to the resin protrusion 20, the wiring 30 may be stressed.

ところで、本実施の形態に係る半導体装置１によると、第１の配線層３４における樹脂突起２０と重複する領域にはひび割れが形成されている。すなわち、半導体装置１によると、第１の配線層３４は変形しやすくなっている。そのため、第１の配線層３４に大きなストレスを与えることなく、第１の配線層３４を、樹脂突起２０に追従して変形させることができる。そして、半導体装置１によると、第１の配線層３４を覆う第２の配線層３６が、第１の配線層３４よりも延性の高い材料で構成されている。そのため、第１の配線層３４（樹脂突起２０）が変形した場合でも、第２の配線層３６は、大きなストレスを受けることなく第１の配線層３４（樹脂突起２０）に追従して変形することができる。また、第１の配線層３４が変形しやすくなっていることから、第１の配線層３４が破断した場合でも、破断時に解放されるエネルギーが小さくなり、第２の配線層３６を破壊することを防止することができる。このことから、半導体装置１によると、樹脂突起２０が変形した場合でも、第２の配線層３６が破壊されることを防止することができる。そして、第２の配線層３６にはひび割れが形成されていないため、第２の配線層３６の破壊を防止することができれば、配線３０の電気的な信頼性を維持することができる。すなわち、半導体装置１によると、実装工程で配線３０の破損を防止することが可能で、電気的な信頼性の高い電子デバイスを効率よく製造することが可能になる。   By the way, in the semiconductor device 1 according to the present embodiment, a crack is formed in a region overlapping the resin protrusion 20 in the first wiring layer 34. That is, according to the semiconductor device 1, the first wiring layer 34 is easily deformed. Therefore, the first wiring layer 34 can be deformed following the resin protrusion 20 without applying a large stress to the first wiring layer 34. According to the semiconductor device 1, the second wiring layer 36 covering the first wiring layer 34 is made of a material having higher ductility than the first wiring layer 34. Therefore, even when the first wiring layer 34 (resin protrusion 20) is deformed, the second wiring layer 36 deforms following the first wiring layer 34 (resin protrusion 20) without receiving a large stress. be able to. In addition, since the first wiring layer 34 is easily deformed, even when the first wiring layer 34 is broken, the energy released at the time of breaking is reduced, and the second wiring layer 36 is broken. Can be prevented. From this, according to the semiconductor device 1, even when the resin protrusion 20 is deformed, it is possible to prevent the second wiring layer 36 from being destroyed. And since the crack is not formed in the 2nd wiring layer 36, if destruction of the 2nd wiring layer 36 can be prevented, the electrical reliability of the wiring 30 can be maintained. That is, according to the semiconductor device 1, it is possible to prevent the wiring 30 from being damaged in the mounting process, and it is possible to efficiently manufacture an electronic device with high electrical reliability.

また、電子デバイスは、使用環境や、半導体装置（導電体の内部抵抗）等で発生する熱によって加熱されることがある。一般的に、樹脂部材は導電部材よりも熱膨張率が高いため、電子デバイスが加熱されると樹脂部材と導電部材とが不均一に膨張し、導電部材にストレスが加わるおそれがある。また、電子デバイスは、使用状況によって外力を受けることがあり、これにより樹脂部材が変形し、該樹脂部材に接触している導電部材にストレスが加わるおそれがある。   An electronic device may be heated by heat generated in a use environment, a semiconductor device (internal resistance of a conductor), or the like. In general, since the resin member has a higher coefficient of thermal expansion than the conductive member, when the electronic device is heated, the resin member and the conductive member expand non-uniformly, and stress may be applied to the conductive member. In addition, the electronic device may receive an external force depending on the use state, and thereby the resin member may be deformed, and stress may be applied to the conductive member in contact with the resin member.

しかし、半導体装置１によると、配線基板２に実装された後であっても、第１の配線層３４は、大きなストレスを受けることなく、樹脂突起２０に追従して変形することができる。そのため、第１の配線層３４が変形する際に、第１の配線層３４が第２の配線層３６に与えるストレス（撃力）を小さくすることができる。すなわち、第２の配線層３６は、大きなストレスを受けずに、樹脂突起２０に追従して変形することが可能になる。このことから、半導体装置１によると、第２の配線層３６の破壊が起こりにくい、信頼性の高い電子デバイスを効率よく製造することが可能になる。   However, according to the semiconductor device 1, even after the semiconductor device 1 is mounted on the wiring board 2, the first wiring layer 34 can be deformed following the resin protrusion 20 without receiving a large stress. For this reason, when the first wiring layer 34 is deformed, the stress (striking force) applied to the second wiring layer 36 by the first wiring layer 34 can be reduced. That is, the second wiring layer 36 can be deformed following the resin protrusion 20 without receiving a large stress. From this, according to the semiconductor device 1, it becomes possible to efficiently manufacture a highly reliable electronic device in which the second wiring layer 36 is not easily broken.

５．変形例
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。 5. Modifications The present invention is not limited to the above-described embodiments, and various modifications can be made. For example, the present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations that have the same functions, methods, and results, or configurations that have the same objects and effects). In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. In addition, the present invention includes a configuration that exhibits the same operational effects as the configuration described in the embodiment or a configuration that can achieve the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.

以下、具体的な変形例について説明する。   Hereinafter, specific modifications will be described.

（第１の変形例）
図１２（Ａ）及び図１２（Ｂ）は、本発明を適用した実施の形態の第１の変形例に係る半導体装置の製造方法について説明するための図である。 (First modification)
12A and 12B are diagrams for explaining a method for manufacturing a semiconductor device according to a first modification of the embodiment to which the present invention is applied.

本実施の形態に係る半導体装置の製造方法は、図１２（Ａ）及び図１２（Ｂ）に示すように、第１の金属層３５をパターニングすることを含む。なお、第１の金属層３５をパターニングする工程は、第１の金属層３５にひび割れを形成する工程や、第２の配線層３６（第２の金属層３７）を形成する工程の前に行う。   The method for manufacturing a semiconductor device according to the present embodiment includes patterning the first metal layer 35 as shown in FIGS. 12 (A) and 12 (B). The step of patterning the first metal layer 35 is performed before the step of forming cracks in the first metal layer 35 and the step of forming the second wiring layer 36 (second metal layer 37). .

本実施の形態に係る半導体装置の製造方法は、パターニングされた第１の金属層３５にひび割れを形成する工程を含む。例えば、樹脂突起２０を変形させることによって（図６（Ａ）参照）、パターニングされた第１の金属層３５にひび割れを形成してもよい。これにより、樹脂突起２０と重複する領域にひび割れが形成された、第１の配線層３４を形成してもよい（図２（Ａ）参照）。   The manufacturing method of the semiconductor device according to the present embodiment includes a step of forming a crack in the patterned first metal layer 35. For example, a crack may be formed in the patterned first metal layer 35 by deforming the resin protrusion 20 (see FIG. 6A). Thereby, the 1st wiring layer 34 in which the crack was formed in the area | region which overlaps with the resin protrusion 20 may be formed (refer FIG. 2 (A)).

本実施の形態に係る半導体装置の製造方法は、第１の配線層３４に第２の配線層３６を形成することを含む。これにより、第１の配線層３４と第２の配線層３６とを有する配線３０を形成してもよい（図２（Ａ）及び図２（Ｂ）参照）。   The method for manufacturing a semiconductor device according to the present embodiment includes forming a second wiring layer 36 on the first wiring layer 34. Thus, the wiring 30 including the first wiring layer 34 and the second wiring layer 36 may be formed (see FIGS. 2A and 2B).

（第２の変形例）
図１３（Ａ）〜図１４は、本発明を適用した実施の形態の第２の変形例に係る半導体装置の製造方法について説明するための図である。 (Second modification)
FIG. 13A to FIG. 14 are diagrams for explaining a method for manufacturing a semiconductor device according to a second modification of the embodiment to which the present invention is applied.

本実施の形態に係る半導体装置の製造方法は、樹脂突起２０が形成された半導体基板１１に、配線６０を形成する工程を含む。配線６０は、第１の配線層６２と、第１の配線層６２上に形成された第２の配線層６４とを含む。なお、第２の配線層６４は、第１の配線層６２よりも延性の高い材料で構成されている。また、本実施の形態では、第１及び第２の配線層６２，６４は、図１３（Ａ）及び図１３（Ｂ）に示すように、ひび割れを有しない様に形成する。   The manufacturing method of the semiconductor device according to the present embodiment includes a step of forming the wiring 60 on the semiconductor substrate 11 on which the resin protrusions 20 are formed. The wiring 60 includes a first wiring layer 62 and a second wiring layer 64 formed on the first wiring layer 62. The second wiring layer 64 is made of a material having higher ductility than the first wiring layer 62. In the present embodiment, the first and second wiring layers 62 and 64 are formed so as not to have cracks, as shown in FIGS. 13A and 13B.

本実施の形態に係る半導体装置の製造方法では、第２の配線層６４にひび割れが形成されないように、第１の配線層６２にひび割れを形成することを含む。本実施の形態では、例えば、樹脂突起２０（配線６０）を変形させることによって、第１の配線層６２にひび割れを形成してもよい。例えば、樹脂突起２０の形状や、樹脂突起２０の変形量、あるいは、配線６０の構成（第１及び第２の配線層６２，６４の材料や厚み）を調整することによって、第２の配線層６４にひび割れが発生しないように、第１の配線層６２にひび割れを発生させることができる。   The manufacturing method of the semiconductor device according to the present embodiment includes forming a crack in the first wiring layer 62 so that the second wiring layer 64 is not cracked. In the present embodiment, for example, a crack may be formed in the first wiring layer 62 by deforming the resin protrusion 20 (wiring 60). For example, the second wiring layer can be adjusted by adjusting the shape of the resin protrusion 20, the deformation amount of the resin protrusion 20, or the configuration of the wiring 60 (material and thickness of the first and second wiring layers 62 and 64). The first wiring layer 62 can be cracked so that no crack is generated in the 64.

詳しくは、本実施の形態では、第２の配線層６４は、第１の配線層６２よりも延性の高い材料で構成されている。言い換えると、第１の配線層６２は、第２の配線層６４よりも脆い。そのため、第１及び第２の配線層６２，６４を同じように変形させれば、第１の配線層６２を第２の配線層６４よりも先に破壊させることができ、第１の配線層６２のみにひび割れを発生させることができる。そして、第２の配線層６４にひび割れが発生しないように樹脂突起２０の変形量を調整することで、第１の配線層６２のみにひび割れを発生させることができる。   Specifically, in the present embodiment, the second wiring layer 64 is made of a material having higher ductility than the first wiring layer 62. In other words, the first wiring layer 62 is more fragile than the second wiring layer 64. Therefore, if the first and second wiring layers 62 and 64 are deformed in the same manner, the first wiring layer 62 can be destroyed before the second wiring layer 64, and the first wiring layer Only 62 can be cracked. Then, by adjusting the deformation amount of the resin protrusion 20 so that the second wiring layer 64 is not cracked, only the first wiring layer 62 can be cracked.

例えば、配線６０（第１及び第２の配線層６２，６４）が、第２の配線層６４が第１の配線層６２の１０倍以上の厚みとなるように形成されている場合、第１の配線層６２に発生したひび割れ（亀裂）が、第２の配線層６４に伝搬することを防止することができる。そのため、容易に、第１の配線層６２にひび割れが発生するように、かつ、第２の配線層６４にひび割れが発生しないように、配線６０（樹脂突起２０）を変形させることができる。   For example, when the wiring 60 (first and second wiring layers 62 and 64) is formed so that the second wiring layer 64 has a thickness 10 times or more that of the first wiring layer 62, the first It is possible to prevent a crack (crack) generated in the wiring layer 62 from propagating to the second wiring layer 64. Therefore, the wiring 60 (resin protrusion 20) can be easily deformed so that the first wiring layer 62 is cracked and the second wiring layer 64 is not cracked.

本実施の形態に係る半導体装置の製造方法は、半導体基板１１を薄くする工程を含んでいてもよい。例えば、図１４に示すように、半導体基板１１を支持部材２００で支持して、半導体基板１１を面１５とは反対側から研削して、半導体基板１１を薄くしてもよい。そして、本実施の形態に係る半導体装置の製造方法では、半導体基板１１を薄くする工程で、半導体基板１１を支持部材２００に向けて押圧し、半導体基板１１と支持部材２００とによって樹脂突起２０を弾性変形させることによって、第１の配線層６２にひび割れを形成してもよい。これによると、効率よく半導体装置を形成することができる。   The manufacturing method of the semiconductor device according to the present embodiment may include a step of thinning the semiconductor substrate 11. For example, as shown in FIG. 14, the semiconductor substrate 11 may be thinned by supporting the semiconductor substrate 11 with a support member 200 and grinding the semiconductor substrate 11 from the side opposite to the surface 15. In the method for manufacturing a semiconductor device according to the present embodiment, in the step of thinning the semiconductor substrate 11, the semiconductor substrate 11 is pressed toward the support member 200, and the resin protrusion 20 is formed by the semiconductor substrate 11 and the support member 200. A crack may be formed in the first wiring layer 62 by elastic deformation. According to this, a semiconductor device can be formed efficiently.

ただし、本実施の形態に係る半導体装置の製造方法は、半導体基板１１を個片に（チップ状に）分割した後に、配線基板によって樹脂突起２０を押圧して弾性変形させて、第２の配線層６４にひび割れが発生しないように、第１の配線層６２のみにひび割れを発生させてもよい。例えば、チップ状の半導体基板１１を配線基板に仮固定するときに、樹脂突起２０を弾性変形させてもよい。これによっても、効率よく半導体装置を形成することができる。   However, in the method of manufacturing the semiconductor device according to the present embodiment, after the semiconductor substrate 11 is divided into individual pieces (in a chip shape), the resin protrusions 20 are pressed and elastically deformed by the wiring substrate, so that the second wiring The crack may be generated only in the first wiring layer 62 so that the layer 64 does not crack. For example, when the chip-shaped semiconductor substrate 11 is temporarily fixed to the wiring substrate, the resin protrusion 20 may be elastically deformed. Also by this, a semiconductor device can be formed efficiently.

（第３の変形例）
本発明を適用した実施の形態の第３の変形例に係る半導体装置の製造方法では、熱膨張によって樹脂突起２０を変形させて、第１の金属層３５にひび割れを形成することを含む。例えば、半導体基板を急激に加熱することで樹脂突起２０の温度を急激に高めて樹脂突起２０を熱膨張させ、第１の金属層３５にひび割れを発生させてもよい。具体的には、０．５〜２秒の間に樹脂突起２０を２００度程度まで急加熱することによって、樹脂突起２０を熱膨張させてもよい。 (Third Modification)
In the method for manufacturing a semiconductor device according to the third modification of the embodiment to which the present invention is applied, the resin protrusion 20 is deformed by thermal expansion to form a crack in the first metal layer 35. For example, the temperature of the resin protrusion 20 may be rapidly increased by rapidly heating the semiconductor substrate to thermally expand the resin protrusion 20, and the first metal layer 35 may be cracked. Specifically, the resin protrusion 20 may be thermally expanded by rapidly heating the resin protrusion 20 to about 200 degrees within 0.5 to 2 seconds.

なお、樹脂突起２０を熱膨張させる工程は、樹脂突起２０を押圧して弾性変形させる工程と合わせて行ってもよい。この場合、樹脂突起２０を押圧する押圧部材によって、樹脂突起２０を加熱してもよい。例えば、加熱された押圧部材で樹脂突起２０を押しつぶすことによって、樹脂突起２０を、弾性変形させながら熱膨張させてもよい。ただし、樹脂突起２０を熱膨張させる工程は、樹脂突起２０を押圧して弾性変形させる工程に代えて行ってもよい。   Note that the step of thermally expanding the resin protrusion 20 may be performed together with the step of pressing the resin protrusion 20 to elastically deform it. In this case, the resin protrusion 20 may be heated by a pressing member that presses the resin protrusion 20. For example, the resin protrusion 20 may be thermally expanded while being elastically deformed by crushing the resin protrusion 20 with a heated pressing member. However, the step of thermally expanding the resin protrusion 20 may be performed instead of the step of pressing the resin protrusion 20 to elastically deform it.

半導体装置について説明するための図。4A and 4B illustrate a semiconductor device. 半導体装置について説明するための図。4A and 4B illustrate a semiconductor device. 半導体装置の製造方法について説明するための図。10A and 10B illustrate a method for manufacturing a semiconductor device. 半導体装置の製造方法について説明するための図。10A and 10B illustrate a method for manufacturing a semiconductor device. 半導体装置の製造方法について説明するための図。10A and 10B illustrate a method for manufacturing a semiconductor device. 半導体装置の製造方法について説明するための図。10A and 10B illustrate a method for manufacturing a semiconductor device. 半導体装置の製造方法について説明するための図。10A and 10B illustrate a method for manufacturing a semiconductor device. 電子デバイスの製造方法について説明するための図。The figure for demonstrating the manufacturing method of an electronic device. 電子機器の一例を示す図。FIG. 14 illustrates an example of an electronic device. 電子機器の一例を示す図。FIG. 14 illustrates an example of an electronic device. 電子機器の一例を示す図。FIG. 14 illustrates an example of an electronic device. 第１の変形例に係る半導体装置の製造方法について説明するための図。The figure for demonstrating the manufacturing method of the semiconductor device which concerns on a 1st modification. 第２の変形例に係る半導体装置の製造方法について説明するための図。The figure for demonstrating the manufacturing method of the semiconductor device which concerns on a 2nd modification. 第２の変形例に係る半導体装置の製造方法について説明するための図。The figure for demonstrating the manufacturing method of the semiconductor device which concerns on a 2nd modification.

符号の説明Explanation of symbols

１…半導体装置、 ２…配線基板、 １０…半導体チップ、 １１…半導体基板、 １２…電極、 １４…集積回路、 １５…面、 １６…パッシベーション膜、 ２０…樹脂突起、 ２２…上端面、 ２４…側面、 ２５…樹脂材料、 ３０…配線、 ３２…電気的接続部、 ３４…第１の配線層、 ３５…第１の金属層、 ３６…第２の配線層、 ３７…第２の金属層、 ４２…ベース基板、 ４４…配線パターン、 ５０…接着剤、 ５２…接着材料、 ６０…配線、 ６２…第１の配線層、 ６４…第２の配線層、 １００…押圧部材、 ２００…支持部材   DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 2 ... Wiring board, 10 ... Semiconductor chip, 11 ... Semiconductor substrate, 12 ... Electrode, 14 ... Integrated circuit, 15 ... Surface, 16 ... Passivation film, 20 ... Resin protrusion, 22 ... Upper end surface, 24 ... Side surface, 25 ... resin material, 30 ... wiring, 32 ... electrical connection part, 34 ... first wiring layer, 35 ... first metal layer, 36 ... second wiring layer, 37 ... second metal layer, 42 ... Base substrate 44 ... Wiring pattern 50 ... Adhesive 52 ... Adhesive material 60 ... Wiring 62 ... First wiring layer 64 ... Second wiring layer 100 ... Pressing member 200 ... Supporting member

Claims (6)

電極が形成された半導体チップと、前記半導体チップにおける前記電極が形成された面に形成された樹脂突起と、前記樹脂突起上に配置された電気的接続部を含む、前記電極と電気的に接続された配線であって、第１の配線層と、前記第１の配線層上に形成され、前記第１の配線層よりも延性の高い材料で構成された第２の配線層とを含む前記配線と、を含む半導体装置を用意する工程と、
配線パターンを有する配線基板を用意する工程と、
前記半導体装置を前記配線基板に搭載して、前記電気的接続部と前記配線パターンとを接触させて電気的に接続する工程と、
前記半導体装置と前記配線基板とを接着する接着剤を形成する工程と、
を含み、
前記半導体装置を用意する工程は、前記樹脂突起を押圧して弾性変形させて、前記第２の配線層にひび割れが発生しないように、前記第１の配線層にひび割れを発生させる工程を更に含む、電子デバイスの製造方法。 A semiconductor chip including an electrode, a resin protrusion formed on a surface of the semiconductor chip on which the electrode is formed, and an electrical connection portion disposed on the resin protrusion, and electrically connected to the electrode A first wiring layer, and a second wiring layer formed on the first wiring layer and made of a material having higher ductility than the first wiring layer. A step of preparing a semiconductor device including wiring;
Preparing a wiring board having a wiring pattern;
Mounting the semiconductor device on the wiring board and bringing the electrical connection portion and the wiring pattern into contact with each other to electrically connect;
Forming an adhesive for bonding the semiconductor device and the wiring board;
Including
The step of preparing the semiconductor device further includes a step of generating a crack in the first wiring layer so as not to generate a crack in the second wiring layer by pressing and elastically deforming the resin protrusion. The manufacturing method of an electronic device. 請求項１記載の電子デバイスの製造方法において、
前記第１の配線層にひび割れを発生させる工程は、前記配線に対してプローブ検査を行うプローブ検査工程を含み、
前記プローブ検査工程で、検査プローブによって前記樹脂突起を押圧して弾性変形させて、前記第２の配線層にひび割れが発生しないように、前記第１の配線層にひび割れを発生させる、電子デバイスの製造方法。 In the manufacturing method of the electronic device of Claim 1,
The step of generating cracks in the first wiring layer includes a probe inspection step of performing a probe inspection on the wiring,
In the probe inspection step, the resin protrusion is pressed and elastically deformed by an inspection probe to cause the first wiring layer to crack so that the second wiring layer does not crack. Production method. 請求項１記載の電子デバイスの製造方法において、
前記第１の配線層にひび割れを発生させる工程は、支持部材によって前記半導体基板を支持した状態で、前記半導体基板を前記電極が形成された面とは反対側から研削し、前記半導体基板を薄くする研削工程をさらに含み、
前記研削工程で、前記支持部材によって前記樹脂突起を押圧して弾性変形させて、前記第２の配線層にひび割れが発生しないように、前記第１の配線層にひび割れを発生させる、電子デバイスの製造方法。 In the manufacturing method of the electronic device of Claim 1,
In the step of generating cracks in the first wiring layer, the semiconductor substrate is ground from the side opposite to the surface on which the electrodes are formed in a state where the semiconductor substrate is supported by a support member, and the semiconductor substrate is thinned. Further comprising a grinding step
In the grinding process, the resin protrusion is pressed and elastically deformed by the support member to generate a crack in the first wiring layer so that the second wiring layer does not crack. Production method. 請求項１から請求項３のいずれかに記載の電子デバイスの製造方法において、
前記第１の配線層にひび割れを発生させる工程は、前記樹脂突起を加熱して熱膨張させて、前記第２の配線層にひび割れが発生しないように、前記第１の配線層にひび割れを発生させる工程を含む、電子デバイスの製造方法。 In the manufacturing method of the electronic device in any one of Claims 1-3,
In the step of generating a crack in the first wiring layer, the resin protrusion is heated and thermally expanded to generate a crack in the first wiring layer so that the second wiring layer is not cracked. The manufacturing method of an electronic device including the process to make. 請求項１を引用する請求項４記載の電子デバイスの製造方法において、
加熱された押圧部材によって前記樹脂突起を押圧して、前記第２の配線層にひび割れが発生しないように、前記第１の配線層にひび割れを発生させる、電子デバイスの製造方法。 In the manufacturing method of the electronic device according to claim 4, which refers to claim 1,
A method of manufacturing an electronic device, wherein a crack is generated in the first wiring layer so that the resin protrusion is pressed by a heated pressing member so that the second wiring layer is not cracked. 請求項１を引用する請求項４、又は、請求項５記載の、電子デバイスの製造方法において、
前記半導体基板を加熱した後に前記樹脂突起を押圧して、前記第２の配線層にひび割れが発生しないように、前記第１の配線層にひび割れを発生させる、電子デバイスの製造方法。 In the method for manufacturing an electronic device according to claim 4 or claim 5 quoting claim 1,
An electronic device manufacturing method, wherein the first wiring layer is cracked by pressing the resin protrusion after heating the semiconductor substrate so that the second wiring layer is not cracked.
JP2007016524A 2007-01-26 2007-01-26 Manufacturing method of electronic device Expired - Fee Related JP5041136B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007016524A JP5041136B2 (en) 2007-01-26 2007-01-26 Manufacturing method of electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007016524A JP5041136B2 (en) 2007-01-26 2007-01-26 Manufacturing method of electronic device

Publications (2)

Publication Number Publication Date
JP2008186836A JP2008186836A (en) 2008-08-14
JP5041136B2 true JP5041136B2 (en) 2012-10-03

Family

ID=39729704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007016524A Expired - Fee Related JP5041136B2 (en) 2007-01-26 2007-01-26 Manufacturing method of electronic device

Country Status (1)

Country Link
JP (1) JP5041136B2 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294586A (en) * 1999-04-02 2000-10-20 Nec Corp Semiconductor device and manufacture of the semiconductor device
JP2003141934A (en) * 2001-11-07 2003-05-16 Sekisui Chem Co Ltd Conductive fine particle and anisotropic conductive film
JP2003273052A (en) * 2002-03-13 2003-09-26 Seiko Epson Corp Back side grinding method and method of manufacturing semiconductor device
JP2005340761A (en) * 2004-04-27 2005-12-08 Seiko Epson Corp Packaging method of semiconductor device, circuit board, electro-optical device, and electronic apparatus
JP2006245465A (en) * 2005-03-07 2006-09-14 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method
JP2008171942A (en) * 2007-01-10 2008-07-24 Seiko Epson Corp Electronic device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2008186836A (en) 2008-08-14

Similar Documents

Publication Publication Date Title
TW587316B (en) Semiconductor device and manufacturing method the same
KR20010083167A (en) Flip-chip semiconductor device and method of forming the same
JP2006310530A (en) Circuit device and its manufacturing process
WO2008095405A1 (en) Microelectronic element and method of manufacturing the same
JP4353289B2 (en) Electronic device and electronic equipment
JP2004327527A (en) Electronic device, its manufacturing process and electronic apparatus
JP2006287091A (en) Semiconductor device and manufacturing method therefor
JP5041136B2 (en) Manufacturing method of electronic device
JP2005311293A (en) Semiconductor chip, semiconductor device, manufacturing method for the semiconductor device, and electronic device
JP2008171942A (en) Electronic device and manufacturing method thereof
JP4888650B2 (en) Semiconductor device and method for manufacturing electronic device
JP2008187021A (en) Semiconductor device and electronic device, and their manufacturing method
JP2002026071A (en) Semiconductor device and its manufacturing method, circuit board, and electronic equipment
JP2003059971A (en) Wiring board and manufacturing method therefor, and semiconductor device
JP2008109024A (en) Semiconductor, electronic device, and method for manufacturing electronic device
US20050158915A1 (en) Semiconductor device and method of fabricating the same
JP2007250999A (en) Method for manufacturing semiconductor device
JP4873144B2 (en) Electronic device manufacturing method and semiconductor device
KR100749592B1 (en) Semiconductor device and method for manufacturing the same
JP2008147367A (en) Semiconductor device and its manufacturing method
JP5098204B2 (en) SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE
JP5299626B2 (en) SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE MANUFACTURING METHOD
JP4858161B2 (en) Semiconductor device and method for manufacturing electronic device
JP2008103584A (en) Semiconductor device, electronic device, and their manufacturing methods
JPS6347943A (en) Method for connecting electronic component

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080702

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110725

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120314

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120515

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120613

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120626

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees