JP2003273052A - Back side grinding method and method of manufacturing semiconductor device - Google Patents

Back side grinding method and method of manufacturing semiconductor device

Info

Publication number
JP2003273052A
JP2003273052A JP2002069151A JP2002069151A JP2003273052A JP 2003273052 A JP2003273052 A JP 2003273052A JP 2002069151 A JP2002069151 A JP 2002069151A JP 2002069151 A JP2002069151 A JP 2002069151A JP 2003273052 A JP2003273052 A JP 2003273052A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
forming
protective tape
back surface
vacuum suction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002069151A
Other languages
Japanese (ja)
Inventor
Masanori Yasuhara
正典 安原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002069151A priority Critical patent/JP2003273052A/en
Publication of JP2003273052A publication Critical patent/JP2003273052A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Abstract

<P>PROBLEM TO BE SOLVED: To provide a back side grinding method and a method of manufacturing a semiconductor device, where dispersion of thickness in a chip is reduced, after conducting the back grinding of a semiconductor wafer. <P>SOLUTION: The back side grinding method has the steps of forming bumps 19 on the semiconductor wafer 10 using a resist pattern 22 as a mask, adhering a protective tape 15 on the bumps and the resist pattern, performing vacuum chucking on the protective tape by a vacuum chuck cup to hold semiconductor wafer 10, and pressing the back side of the semiconductor wafer 10 held by the vacuum chuck cup against the surface of a rotating rotational grinder, to grind the back side of the semiconductor wafer. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体ウエハの裏
面研削を行った後のチップ内の厚さバラツキを低減させ
た裏面研削方法及び半導体装置の製造方法に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a backside grinding method and a semiconductor device manufacturing method in which variations in thickness within a chip after backside grinding of a semiconductor wafer are reduced.

【0002】[0002]

【従来の技術】以下、従来の半導体装置の製造方法につ
いて説明する。まず、シリコン基板上に層間絶縁膜を堆
積し、この層間絶縁膜上にスパッタ法によりAl合金膜
を堆積する。次いで、このAl合金膜をパターニングす
ることにより、層間絶縁膜上にはAl合金パッド及びA
l合金配線が形成される。次いで、Al合金パッド及び
層間絶縁膜の上にパッシベーション膜を堆積し、このパ
ッシベーション膜をエッチングする。これにより、該パ
ッシベーション膜にAl合金パッドの上に位置する開口
部が形成され、この開口部によりAl合金パッドの表面
が露出される。次いで、この開口部内及びパッシベーシ
ョン膜を含む全面上にスパッタ法によりアンダーバンプ
メタル膜を形成する。
2. Description of the Related Art A conventional method of manufacturing a semiconductor device will be described below. First, an interlayer insulating film is deposited on a silicon substrate, and an Al alloy film is deposited on this interlayer insulating film by a sputtering method. Then, by patterning this Al alloy film, an Al alloy pad and A are formed on the interlayer insulating film.
l alloy wiring is formed. Next, a passivation film is deposited on the Al alloy pad and the interlayer insulating film, and the passivation film is etched. As a result, an opening located above the Al alloy pad is formed in the passivation film, and the surface of the Al alloy pad is exposed by this opening. Then, an under bump metal film is formed by a sputtering method in the opening and on the entire surface including the passivation film.

【0003】次に、このアンダーバンプメタル膜の上
に、Al合金パッド上に位置するバンプ形成領域に開口
部を有するレジストパターンを形成する。この後、この
レジストパターンをマスクとしてアンダーバンプメタル
膜の上に金属メッキ法により金バンプを形成する。次い
で、レジストパターンを剥離し、金バンプをマスクとし
てアンダーバンプメタル膜をエッチングする。
Next, a resist pattern having an opening in a bump forming region located on the Al alloy pad is formed on the under bump metal film. Then, gold bumps are formed on the under bump metal film by metal plating using this resist pattern as a mask. Next, the resist pattern is peeled off, and the under bump metal film is etched by using the gold bump as a mask.

【0004】このような工程を経て図8に示すような半
導体ウエハが製作される。なお、図8は、従来の半導体
装置を示す平面図である。この半導体装置は半導体ウエ
ハ111上に複数の製品チップ112が形成されたもの
である。製品チップ112はウエハ表面の有効チップ領
域に形成されている。この有効チップ領域は良品チップ
が取れる範囲である。ウエハの外周部で製品チップ一つ
分の面積が取れない無効チップ領域110にはチップが
形成されていない。このようなチップが形成されていな
い領域のウエハ外周部からウエハ中心部への幅は、製品
チップ112の大きさによって異なるが、一例としては
10mm程度である。
Through these steps, a semiconductor wafer as shown in FIG. 8 is manufactured. Note that FIG. 8 is a plan view showing a conventional semiconductor device. This semiconductor device has a plurality of product chips 112 formed on a semiconductor wafer 111. The product chip 112 is formed in the effective chip area on the wafer surface. This effective chip area is a range where good chips can be obtained. No chip is formed in the invalid chip region 110 where the area for one product chip cannot be secured in the outer peripheral portion of the wafer. The width from the outer peripheral portion of the wafer to the central portion of the wafer in the region where such chips are not formed varies depending on the size of the product chip 112, but is, for example, about 10 mm.

【0005】製品チップ112には前述したような方法
で複数の金バンプ(図示せず)が形成されている。な
お、無効チップ領域110にはバンプは形成されていな
い。また、製品チップ112には半導体素子などが形成
されている。
A plurality of gold bumps (not shown) are formed on the product chip 112 by the method described above. No bump is formed in the invalid chip region 110. Further, semiconductor chips and the like are formed on the product chip 112.

【0006】次に、図8に示す従来のバンプ付きウエハ
の裏面研削方法について図9を参照しつつ説明する。図
9は、バンプ付きウエハを裏面研削する時、ウエハの表
面を保護する保護テープをウエハに貼り付けた状態を示
す一部断面図である。
Next, a conventional backside grinding method for the bumped wafer shown in FIG. 8 will be described with reference to FIG. FIG. 9 is a partial cross-sectional view showing a state in which a protective tape that protects the front surface of the wafer is attached to the wafer when the back surface of the bumped wafer is ground.

【0007】まず、ウエハの金バンプ116を形成した
面に保護テープ115を粘着する。この際、保護テープ
115の外周には段差部分lが形成され、この段差部分
lは短くても10mm程度ある。
First, a protective tape 115 is adhered to the surface of the wafer on which the gold bumps 116 are formed. At this time, a step portion 1 is formed on the outer periphery of the protective tape 115, and the step portion 1 is about 10 mm at the shortest.

【0008】次いで、裏面研削装置の真空吸着盤の吸着
面を保護テープ115に当接させて、バンプ付きウエハ
111を真空吸着盤の吸着面に真空吸着して保持する。
そして、回転軸に支持されて回転中の回転研削盤の表面
にバンプ付きウエハ111の裏面を押圧する。次いで、
裏面研削装置においてウエハ111の裏面を所定時間研
削した後、ウエハ111の表面から保護テープ115を
剥離し、ウエハ111をダイシングして半導体チップに
分割する。
Next, the suction surface of the vacuum suction disk of the back surface grinding apparatus is brought into contact with the protective tape 115, and the wafer 111 with bumps is vacuum suctioned and held on the suction surface of the vacuum suction disk.
Then, the back surface of the wafer with bumps 111 is pressed against the surface of the rotating grinding machine supported by the rotating shaft. Then
After the back surface of the wafer 111 is ground for a predetermined time in the back surface grinding device, the protective tape 115 is peeled off from the front surface of the wafer 111, and the wafer 111 is diced into semiconductor chips.

【0009】[0009]

【発明が解決しようとする課題】ところで、上記従来の
半導体装置の製造方法では、半導体ウエハ111の表面
に保護テープ115を貼り付けることにより、ウエハの
裏面研削時にウエハ表面を保護している。しかし、ウエ
ハ表面には金バンプ115が形成されているので、金バ
ンプ115による凹凸でウエハ表面には段差が存在す
る。この段差が保護テープ115を貼り付けた後の保護
テープの表面にも転写され、特にウエハ最外周の付近で
段差が大きくなる。このような段差があると、ウエハの
裏面研削の際にウエハの表面全体を均一に押圧すること
ができない。これにより、ウエハの裏面の研削厚さに比
較的大きなバラツキが発生することがある。
By the way, in the above-described conventional method for manufacturing a semiconductor device, the protective tape 115 is attached to the surface of the semiconductor wafer 111 to protect the wafer surface when the back surface of the wafer is ground. However, since the gold bumps 115 are formed on the surface of the wafer, steps are present on the surface of the wafer due to the unevenness of the gold bumps 115. This step is also transferred to the surface of the protective tape after the protective tape 115 is attached, and the step becomes large especially near the outermost periphery of the wafer. If there is such a step, it is impossible to uniformly press the entire front surface of the wafer when the back surface of the wafer is ground. This may cause a relatively large variation in the grinding thickness of the back surface of the wafer.

【0010】また、良品チップが取れる範囲以外の無効
チップ領域にはチップを形成していないので、その無効
チップ領域にはバンプも形成していない。このようなバ
ンプを形成していない領域において、広いところではウ
エハ外周部からウエハ中心部への幅が10mm以上あ
る。このため、ウエハ表面に保護テープを貼り付けた際
にウエハ外周部に10mm以上の段差部分lが生じる。
このような段差部分lがあると、ウエハの裏面の研削厚
さに比較的大きなバラツキが発生することがある。その
場合、特にウエハ最外周のチップにおいてチップ内板厚
差が大きくなる。
Further, since no chip is formed in the invalid chip area other than the range where a good chip can be taken, no bump is formed in the invalid chip area. In a region where such bumps are not formed, the width from the wafer outer peripheral portion to the wafer central portion is 10 mm or more in a wide area. For this reason, when the protective tape is attached to the surface of the wafer, a step portion l of 10 mm or more is formed on the outer peripheral portion of the wafer.
If there is such a step portion l, a relatively large variation may occur in the grinding thickness of the back surface of the wafer. In that case, the inner plate thickness difference of the chip becomes large especially in the outermost chip of the wafer.

【0011】上述したような金バンプによる段差に起因
する裏面研削厚さのバラツキを低減するために、金バン
プに保護テープを貼り付けた際、粘着材が金バンプ間に
埋め込まれる状態をコントロールできるような保護テー
プを用いて対応することも考えられる。しかし、このよ
うに粘着材が埋め込まれる状態をコントロールするに
は、バンプの高さ、研削厚さ、チップサイズ、露光時の
ウエハ上のショット方法などにより、保護テープを適宜
変更する必要がある。このため、必ず先行確認として条
件出しを行う必要があって不便であり、また、条件出し
を行っても不良となることも多かった。
In order to reduce the unevenness of the backside grinding thickness due to the step due to the gold bumps as described above, when the protective tape is attached to the gold bumps, the state in which the adhesive material is embedded between the gold bumps can be controlled. It is conceivable to use a protective tape such as this. However, in order to control the state in which the adhesive material is embedded in this manner, it is necessary to appropriately change the protective tape depending on the height of the bump, the grinding thickness, the chip size, the shot method on the wafer during exposure, and the like. For this reason, it is inconvenient because the condition must be set as a prior confirmation, and even if the condition is set, it often becomes defective.

【0012】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、半導体ウエハの裏面研削
を行った後のチップ内の厚さバラツキを低減させた裏面
研削方法及び半導体装置の製造方法を提供することにあ
る。
The present invention has been made in consideration of the above circumstances, and an object of the present invention is to provide a backside grinding method and a semiconductor in which variations in the thickness of a chip after backside grinding of a semiconductor wafer are reduced. It is to provide a method of manufacturing a device.

【0013】[0013]

【課題を解決するための手段】上記課題を解決するた
め、本発明に係る裏面研削方法は、半導体ウエハにレジ
ストパターンをマスクとしてバンプを形成する工程と、
このバンプ及びレジストパターンの上に保護テープを貼
り付ける工程と、この保護テープを真空吸着盤により真
空吸着して半導体ウエハを保持する工程と、回転中の回
転研削盤の表面に、真空吸着盤により保持している半導
体ウエハの裏面を押圧することにより、該半導体ウエハ
の裏面を研削する工程と、を具備することを特徴とす
る。
In order to solve the above problems, a backside grinding method according to the present invention comprises a step of forming bumps on a semiconductor wafer using a resist pattern as a mask,
A step of attaching a protective tape on the bumps and the resist pattern, a step of holding the semiconductor wafer by vacuum suction of this protective tape with a vacuum suction disk, and a vacuum suction disk on the surface of the rotating rotary grinding machine. And a step of grinding the back surface of the held semiconductor wafer by pressing the back surface of the held semiconductor wafer.

【0014】上記裏面研削方法によれば、半導体ウエハ
にレジストパターンをマスクとしてバンプを形成した
後、このレジストパターンを除去せずに、バンプ及びレ
ジストパターンの上に保護テープを貼り付けている。こ
のため、従来技術のようなバンプによる凹凸に起因して
保護テープ表面に形成される段差を低減することができ
る。したがって、半導体ウエハの裏面研削の際にウエハ
の表面全体を均一に押圧することができ、それにより、
ウエハの裏面の研削精度を向上させることができる。そ
の結果、ウエハ裏面の研削厚さのバラツキが発生するの
を抑制することができる。
According to the above backside grinding method, bumps are formed on a semiconductor wafer using a resist pattern as a mask, and then a protective tape is attached onto the bumps and the resist pattern without removing the resist pattern. Therefore, it is possible to reduce the level difference formed on the surface of the protective tape due to the bumps and depressions as in the prior art. Therefore, it is possible to uniformly press the entire front surface of the semiconductor wafer during the back surface grinding of the semiconductor wafer.
It is possible to improve the accuracy of grinding the back surface of the wafer. As a result, it is possible to suppress variations in the grinding thickness of the back surface of the wafer.

【0015】また、本発明に係る裏面研削方法におい
て、上記バンプを形成する工程は、絶縁膜上にパッドを
形成する工程と、このパッド上にパッシベーション膜を
形成する工程と、このパッシベーション膜に、パッド上
に位置する開口部を形成する工程と、この開口部内及び
パッシベーション膜上にアンダーバンプメタル膜を形成
する工程と、このアンダーバンプメタル膜上に、パッド
上に位置する開口部を有するレジストパターンを形成す
る工程と、このレジストパターンをマスクとしてアンダ
ーバンプメタル膜上にバンプを形成する工程と、を具備
するものであることが好ましい。
In the back grinding method according to the present invention, the steps of forming the bumps include the steps of forming a pad on the insulating film, forming a passivation film on the pad, and forming a passivation film on the pad. A step of forming an opening located on the pad, a step of forming an under bump metal film in the opening and on the passivation film, and a resist pattern having an opening located on the pad on the under bump metal film And a step of forming bumps on the under bump metal film using the resist pattern as a mask.

【0016】また、本発明に係る裏面研削方法におい
て、上記保護テープは、少なくともベースフィルムに粘
着材が塗布されたものであることが好ましい。
Further, in the backside grinding method according to the present invention, it is preferable that the protective tape has at least a base film coated with an adhesive material.

【0017】また、本発明に係る裏面研削方法におい
て、上記真空吸着盤は、その吸着面に設けられた複数の
吸着孔と、内部に設けられた真空配管と、を備えてお
り、該真空配管の一方側は該吸着孔に繋がっており、該
真空配管の他方側は真空引き機構に繋がっていることも
可能である。
Further, in the back surface grinding method according to the present invention, the vacuum suction plate is provided with a plurality of suction holes provided on the suction surface and vacuum piping provided inside the vacuum suction disk. One side may be connected to the suction hole and the other side of the vacuum pipe may be connected to a vacuuming mechanism.

【0018】また、本発明に係る裏面研削方法におい
て、上記回転研削盤は、円板形状からなり、回転軸によ
り支持されており、この回転軸はそれを回転させる機構
に接続されていることも可能である。
Further, in the back surface grinding method according to the present invention, the rotary grinder has a disk shape and is supported by a rotary shaft, and the rotary shaft may be connected to a mechanism for rotating the rotary shaft. It is possible.

【0019】本発明に係る半導体装置の製造方法は、半
導体ウエハにレジストパターンをマスクとしてバンプを
形成する工程と、このバンプ及びレジストパターンの上
に保護テープを貼り付ける工程と、この保護テープを真
空吸着盤により真空吸着して半導体ウエハを保持する工
程と、回転中の回転研削盤の表面に、真空吸着盤により
保持している半導体ウエハの裏面を押圧することによ
り、該半導体ウエハの裏面を研削する工程と、該半導体
ウエハの裏面から保護テープを剥離する工程と、半導体
ウエハから上記レジストパターンを除去する工程と、を
具備することを特徴とする。
A method of manufacturing a semiconductor device according to the present invention comprises a step of forming bumps on a semiconductor wafer by using a resist pattern as a mask, a step of attaching a protective tape on the bumps and the resist pattern, and vacuuming the protective tape. The step of holding a semiconductor wafer by vacuum suction with a suction disk, and grinding the back surface of the semiconductor wafer by pressing the back surface of the semiconductor wafer held by a vacuum suction disk against the surface of a rotating rotary grinding machine. And a step of removing the protective tape from the back surface of the semiconductor wafer, and a step of removing the resist pattern from the semiconductor wafer.

【0020】また、本発明に係る半導体装置の製造方法
において、上記バンプを形成する工程は、絶縁膜上にパ
ッドを形成する工程と、このパッド上にパッシベーショ
ン膜を形成する工程と、このパッシベーション膜に、パ
ッド上に位置する開口部を形成する工程と、この開口部
内及びパッシベーション膜上にアンダーバンプメタル膜
を形成する工程と、このアンダーバンプメタル膜上に、
パッド上に位置する開口部を有するレジストパターンを
形成する工程と、このレジストパターンをマスクとして
アンダーバンプメタル膜上にバンプを形成する工程と、
を具備するものであることが好ましい。
In the method of manufacturing a semiconductor device according to the present invention, the steps of forming the bumps include the steps of forming a pad on the insulating film, the step of forming a passivation film on the pad, and the passivation film. , A step of forming an opening located on the pad, a step of forming an under bump metal film in the opening and on the passivation film, and on the under bump metal film,
A step of forming a resist pattern having an opening located on the pad, a step of forming a bump on the under bump metal film by using this resist pattern as a mask,
It is preferable that

【0021】また、本発明に係る半導体装置の製造方法
において、上記レジストパターンを除去する工程の後
に、半導体ウエハをダイシングすることにより半導体チ
ップに分割する工程をさらに含むことも可能である。
Further, the method of manufacturing a semiconductor device according to the present invention can further include a step of dicing the semiconductor wafer into semiconductor chips after the step of removing the resist pattern.

【0022】また、本発明に係る半導体装置の製造方法
においては、上記分割する工程の後に、半導体チップを
基板に実装する工程をさらに含むことも可能である。
The method of manufacturing a semiconductor device according to the present invention can further include a step of mounting a semiconductor chip on a substrate after the dividing step.

【0023】本発明に係る裏面研削方法は、半導体ウエ
ハの表面の外周部にダミーバンプを形成する工程と、こ
の半導体ウエハの表面に保護テープを貼り付ける工程
と、この保護テープを真空吸着盤により真空吸着して半
導体ウエハを保持する工程と、回転中の回転研削盤の表
面に、真空吸着盤により保持している半導体ウエハの裏
面を押圧することにより、該半導体ウエハの裏面を研削
する工程と、を具備することを特徴とする。
The backside grinding method according to the present invention comprises a step of forming dummy bumps on the outer peripheral portion of the surface of a semiconductor wafer, a step of attaching a protective tape to the surface of the semiconductor wafer, and a vacuum suction board for vacuuming the protective tape. A step of adsorbing and holding the semiconductor wafer, and a step of grinding the back surface of the semiconductor wafer by pressing the back surface of the semiconductor wafer held by a vacuum suction disk against the surface of a rotating grinding machine that is rotating, It is characterized by including.

【0024】上記裏面研削方法によれば、半導体ウエハ
の外周部にダミーバンプを形成しているため、半導体ウ
エハの表面に研削用の保護テープを貼った時に保護テー
プの表面全体の高さを均一な高さにすることができる。
これにより、回転研削盤の表面にバンプ付き半導体ウエ
ハの裏面を押圧した時、この押圧力を半導体ウエハの表
面全体に均一に加えることができる。また、バンプによ
るウエハの撓みを軽減でき、若しくはウエハの撓みが生
じるエリアが有効チップ外(即ちダミーバンプを形成し
た領域内)とすることができ、安定した裏面研削が可能
となる。従って、チップ内の研削厚さバラツキを低減さ
せることができる。
According to the above backside grinding method, since the dummy bumps are formed on the outer peripheral portion of the semiconductor wafer, the height of the entire surface of the protective tape is made uniform when the protective tape for grinding is attached to the surface of the semiconductor wafer. Can be height.
Thereby, when the back surface of the semiconductor wafer with bumps is pressed against the surface of the rotary grinding machine, this pressing force can be uniformly applied to the entire surface of the semiconductor wafer. Further, the bending of the wafer due to the bumps can be reduced, or the area where the bending of the wafer occurs can be outside the effective chip (that is, within the area where the dummy bumps are formed), and stable back surface grinding becomes possible. Therefore, it is possible to reduce variations in the grinding thickness in the chip.

【0025】また、本発明に係る裏面研削方法におい
て、上記ダミーバンプを形成する工程では、半導体ウエ
ハの最外周から4mm内側にダミーバンプを形成するこ
とが好ましい。
Further, in the back surface grinding method according to the present invention, it is preferable that the dummy bump is formed 4 mm inside from the outermost periphery of the semiconductor wafer in the step of forming the dummy bump.

【0026】本発明に係る半導体装置の製造方法は、半
導体ウエハの表面の外周部にダミーバンプを形成する工
程と、この半導体ウエハの表面に保護テープを貼り付け
る工程と、この保護テープを真空吸着盤により真空吸着
して半導体ウエハを保持する工程と、回転中の回転研削
盤の表面に、真空吸着盤により保持している半導体ウエ
ハの裏面を押圧することにより、該半導体ウエハの裏面
を研削する工程と、該半導体ウエハの裏面から保護テー
プを剥離する工程と、該半導体ウエハをダイシングする
ことにより半導体チップに分割する工程と、を具備する
ことを特徴とする。
A method of manufacturing a semiconductor device according to the present invention comprises a step of forming dummy bumps on the outer peripheral portion of the surface of a semiconductor wafer, a step of attaching a protective tape to the surface of the semiconductor wafer, and a vacuum suction board for the protective tape. And a step of holding the semiconductor wafer by vacuum suction by the method, and a step of grinding the back surface of the semiconductor wafer by pressing the back surface of the semiconductor wafer held by the vacuum suction disk against the surface of the rotating rotary grinding machine. And a step of peeling the protective tape from the back surface of the semiconductor wafer, and a step of dividing the semiconductor wafer into semiconductor chips by dicing.

【0027】また、本発明に係る半導体装置の製造方法
においては、上記分割する工程の後に、半導体チップを
基板に実装する工程をさらに含むことも可能である。
The method of manufacturing a semiconductor device according to the present invention can further include a step of mounting a semiconductor chip on a substrate after the dividing step.

【0028】[0028]

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図1〜図4は、本発明に係
る第1の実施の形態による半導体装置の製造方法を説明
する図である。図1(a)〜(c)は、バンプを形成す
る工程を示す断面図である。図2は、図1(c)に示す
バンプが形成された半導体ウエハに保護テープを貼り付
けた状態の一部を拡大して示す断面図である。図3は、
図2に示す保護テープを貼り付けた半導体ウエハを裏面
研削装置により研削している様子を示す断面図である。
図4は、裏面研削後の次の工程を説明する断面図であ
る。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. 1 to 4 are views for explaining the method for manufacturing a semiconductor device according to the first embodiment of the present invention. 1A to 1C are cross-sectional views showing a process of forming bumps. FIG. 2 is an enlarged cross-sectional view showing a part of the state in which the protective tape is attached to the semiconductor wafer having the bumps shown in FIG. 1C. Figure 3
It is sectional drawing which shows a mode that the semiconductor wafer to which the protective tape shown in FIG.
FIG. 4 is a cross-sectional view illustrating the next step after backside grinding.

【0029】まず、図1(a)に示すように、シリコン
基板(図示せず)上にCVD(Chemical Vapor Depositi
on)法によりシリコン酸化膜などの層間絶縁膜11を堆
積する。この後、この層間絶縁膜11上にスパッタ法に
よりAl合金膜を堆積する。次いで、このAl合金膜上
にフォトレジスト膜(図示せず)を塗布し、このフォト
レジスト膜を露光、現像することにより、Al合金膜上
にはレジストパターンが形成される。この後、このレジ
ストパターンをマスクとしてAl合金膜をエッチングす
ることにより、層間絶縁膜11上にはAl合金パッド1
2及びAl合金配線(図示せず)が形成される。Al合
金パッド12はAl合金配線を介して図示せぬ半導体素
子に電気的に接続されている。
First, as shown in FIG. 1A, a CVD (Chemical Vapor Depositi) is formed on a silicon substrate (not shown).
The interlayer insulating film 11 such as a silicon oxide film is deposited by the on) method. Then, an Al alloy film is deposited on this interlayer insulating film 11 by the sputtering method. Next, a photoresist film (not shown) is applied on the Al alloy film, and the photoresist film is exposed and developed to form a resist pattern on the Al alloy film. After that, the Al alloy film is etched using this resist pattern as a mask, so that the Al alloy pad 1 is formed on the interlayer insulating film 11.
2 and Al alloy wiring (not shown) are formed. The Al alloy pad 12 is electrically connected to a semiconductor element (not shown) via an Al alloy wiring.

【0030】次いで、Al合金パッド12及び層間絶縁
膜11の上にCVD法によりシリコン窒化膜からなるパ
ッシベーション膜13を堆積する。次に、このパッシベ
ーション膜13上にフォトレジスト膜を塗布し、このフ
ォトレジスト膜を露光、現像することにより、パッシベ
ーション膜13上にはレジストパターン21が形成され
る。
Next, a passivation film 13 made of a silicon nitride film is deposited on the Al alloy pad 12 and the interlayer insulating film 11 by the CVD method. Next, a photoresist film is applied on the passivation film 13, and the photoresist film is exposed and developed to form a resist pattern 21 on the passivation film 13.

【0031】この後、図1(b)に示すように、このレ
ジストパターン21をマスクとしてパッシベーション膜
13をエッチングすることにより、パッシベーション膜
13にAl合金パッド12の上に位置する開口部13a
が形成され、この開口部13aによりAl合金パッド1
2の表面が露出される。次いで、この開口部13a内及
びパッシベーション膜13を含む全面上にスパッタ法に
よりTiWなどからなるアンダーバンプメタル膜14を
形成する。
After that, as shown in FIG. 1B, the passivation film 13 is etched by using the resist pattern 21 as a mask, so that the opening 13a located on the Al alloy pad 12 is formed in the passivation film 13.
Is formed, and the Al alloy pad 1 is formed by the opening 13a.
The surface of 2 is exposed. Next, an under bump metal film 14 made of TiW or the like is formed by a sputtering method on the entire surface including the opening 13a and the passivation film 13.

【0032】次に、このアンダーバンプメタル膜14の
上にフォトレジスト膜を塗布し、このフォトレジスト膜
を露光、現像する。これにより、アンダーバンプメタル
膜14上には、Al合金パッド12上に位置するバンプ
形成領域に開口部22aを有するレジストパターン22
が形成される。
Next, a photoresist film is applied on the under bump metal film 14, and the photoresist film is exposed and developed. As a result, on the under bump metal film 14, a resist pattern 22 having an opening 22a in a bump formation region located on the Al alloy pad 12 is formed.
Is formed.

【0033】この後、図1(c)に示すように、このレ
ジストパターン22をマスクとしてアンダーバンプメタ
ル膜14の上に金属メッキ法により例えば高さ15〜2
0μm程度の金バンプ19を形成する。
Thereafter, as shown in FIG. 1C, the resist pattern 22 is used as a mask on the under bump metal film 14 by a metal plating method, for example, to have a height of 15-2.
A gold bump 19 of about 0 μm is formed.

【0034】次に、図2に示す保護テープ15を準備す
る。この保護テープ15は、ベースフィルム15aと粘
着材15cとの間に中間フィルム15bを配置したもの
である。中間フィルム15bは押圧されて変形するもの
である。また、保護テープ15のベースフィルム15a
は、ポリエステル系のプラスチックフィルムで、押圧し
ても殆ど変形しない硬度が高いものである。中間フィル
ム15bは、ポリエステル系のプラスチックフィルムで
あるが、押圧により簡単に変形するという特徴を備えた
ものである。また、粘着材15cは、中間フィルム15
bに所定の厚さで塗布されたものである。
Next, the protective tape 15 shown in FIG. 2 is prepared. The protective tape 15 has an intermediate film 15b arranged between a base film 15a and an adhesive material 15c. The intermediate film 15b is pressed and deformed. In addition, the base film 15a of the protective tape 15
Is a polyester-based plastic film having a high hardness that hardly deforms even when pressed. The intermediate film 15b is a polyester plastic film, but has a feature that it is easily deformed by pressing. In addition, the adhesive material 15c is the intermediate film 15
It is applied to b in a predetermined thickness.

【0035】次いで、図1(c)に示す金バンプ19及
びレジストパターン22の上、即ち図2に示す半導体ウ
エハ10の金バンプ19を形成した面に保護テープ15
を粘着する。保護テープ15の中間フィルム15bは上
述したように押圧により簡単に変形するために、保護テ
ープ15の粘着材15cとバンプ付き半導体ウエハの表
面とを隙間無く密着する。これにより、図2に示すよう
に金バンプ及びレジストパターン22が形成された半導
体ウエハ10の表面が保護テープ15で保護される。
Then, the protective tape 15 is formed on the gold bumps 19 and the resist pattern 22 shown in FIG. 1C, that is, on the surface of the semiconductor wafer 10 shown in FIG. 2 on which the gold bumps 19 are formed.
To stick. Since the intermediate film 15b of the protective tape 15 is easily deformed by pressing as described above, the adhesive material 15c of the protective tape 15 and the surface of the bumped semiconductor wafer are brought into close contact with each other without a gap. As a result, the surface of the semiconductor wafer 10 on which the gold bumps and the resist pattern 22 are formed as shown in FIG. 2 is protected by the protective tape 15.

【0036】この後、図3に示す裏面研削装置を準備す
る。この裏面研削装置は真空吸着盤17を備えており、
この真空吸着盤17は半導体ウエハ10に貼り付けた保
護テープ15を真空吸着することにより、半導体ウエハ
の裏面研削時に半導体ウエハを固定して保持するもので
ある。真空吸着盤17の吸着面には複数の吸着孔が設け
られている。真空吸着盤17の内部には真空配管が設け
られており、真空配管の一方は吸着孔に繋がっており、
真空配管の他方から真空ポンプなどの真空引き機構によ
り真空引きするようになっている。また、裏面研削装置
は、回転研削機構として例えば2000〜4000番程
度の砥粒により形成した円板状の回転研削盤18を備え
ており、この回転研削盤18は回転軸18aにより支持
されている。回転軸18aは回転機構として例えばモー
タ(図示せず)に接続されており、このモータによって
回転軸18aを矢印のように回転させて回転研削盤18
を回転させるようになっている。また、回転研削盤18
及び真空吸着盤17それぞれの動作は図示せぬ制御部に
より制御される。
Thereafter, the back surface grinding apparatus shown in FIG. 3 is prepared. This backside grinding device is equipped with a vacuum suction board 17,
The vacuum suction plate 17 vacuum-sucks the protective tape 15 attached to the semiconductor wafer 10, thereby fixing and holding the semiconductor wafer when the back surface of the semiconductor wafer is ground. The suction surface of the vacuum suction board 17 is provided with a plurality of suction holes. A vacuum pipe is provided inside the vacuum suction board 17, and one side of the vacuum pipe is connected to the suction hole.
The other side of the vacuum piping is evacuated by a vacuum evacuation mechanism such as a vacuum pump. Further, the back surface grinding apparatus is provided with a disk-shaped rotary grinding machine 18 formed by abrasive grains of about 2000 to 4000 as a rotary grinding mechanism, and the rotary grinding machine 18 is supported by a rotary shaft 18a. . The rotary shaft 18a is connected to, for example, a motor (not shown) as a rotary mechanism, and the rotary shaft 18a is rotated by this motor as shown by an arrow to rotate the rotary grinding machine 18.
Is designed to rotate. In addition, the rotary grinder 18
The operations of the vacuum suction board 17 and the vacuum suction board 17 are controlled by a controller (not shown).

【0037】次いで、この裏面研削装置の真空吸着盤1
7の吸着面を保護テープ15に当接させて、バンプ付き
半導体ウエハ10を真空吸着盤の吸着面に真空吸着して
保持する。そして、回転軸18aに支持されて矢印の方
向に回転中の回転研削盤18の表面にバンプ付き半導体
ウエハ10の裏面を押圧する。
Next, the vacuum suction disk 1 of this back surface grinding apparatus
The suction surface of 7 is brought into contact with the protective tape 15, and the semiconductor wafer with bumps 10 is vacuum-sucked and held on the suction surface of the vacuum suction disk. Then, the back surface of the semiconductor wafer 10 with bumps is pressed against the surface of the rotary grinding machine 18 which is supported by the rotating shaft 18a and is rotating in the direction of the arrow.

【0038】次いで、半導体ウエハ10の裏面を所定時
間研削した後、裏面研削装置において真空吸着盤17を
上方に移動させて回転研削盤18の表面と半導体ウエハ
10の裏面との接触を外す。次いで、真空吸着盤17か
ら半導体ウエハ10を取り外す。
Next, after the back surface of the semiconductor wafer 10 is ground for a predetermined time, the vacuum suction disk 17 is moved upward in the back surface grinding device to remove the contact between the surface of the rotary grinding machine 18 and the back surface of the semiconductor wafer 10. Next, the semiconductor wafer 10 is removed from the vacuum suction board 17.

【0039】この後、半導体ウエハ10の表面から保護
テープ15を剥離する。次いで、図4に示すように、レ
ジストパターン22を剥離し、金バンプ19をマスクと
してアンダーバンプメタル膜14をエッチングする。こ
れにより、金バンプ19の下に位置するアンダーバンプ
メタル膜14が残され、それ以外のアンダーバンプメタ
ル膜は除去される。
After that, the protective tape 15 is peeled off from the surface of the semiconductor wafer 10. Next, as shown in FIG. 4, the resist pattern 22 is peeled off, and the under bump metal film 14 is etched using the gold bumps 19 as a mask. As a result, the under bump metal film 14 located under the gold bumps 19 is left, and the other under bump metal films are removed.

【0040】次いで、半導体ウエハをダイシングして半
導体チップに分割する。このように製造した半導体チッ
プでは、スリム化が進んだ細長い平面形状のLCDドラ
イバーチップであってウエハ最外周のチップにおいても
チップ内板厚差を低減することができる。
Next, the semiconductor wafer is diced and divided into semiconductor chips. In the semiconductor chip manufactured in this way, the thin and long flat LCD driver chip, which has been slimmed down, can reduce the difference in the plate thickness of the chip even at the outermost peripheral chip of the wafer.

【0041】次いで、半導体チップをフィルム上又はガ
ラス基板上にCOF(chip on film)又はCOGにより実
装する。
Next, the semiconductor chip is mounted on a film or a glass substrate by COF (chip on film) or COG.

【0042】上記第1の実施の形態によれば、半導体ウ
エハ10の表面にレジストパターン22をマスクとして
金バンプ19を形成した後、このレジストパターン22
を剥離せずに、金バンプ19及びレジストパターン22
の上に保護テープ15を貼り付けている。このため、従
来技術のような金バンプによる凹凸に起因して保護テー
プ表面に形成される段差を低減することができる。特に
ウエハ最外周付近の段差を従来技術に比べて小さくする
ことができる。したがって、ウエハ10の裏面研削の際
にウエハの表面全体を均一に押圧することができ、それ
により、ウエハの裏面の研削精度を向上させることがで
きる。その結果、ウエハ裏面の研削厚さのバラツキが発
生するのを抑制することができる。
According to the first embodiment described above, after the gold bumps 19 are formed on the surface of the semiconductor wafer 10 using the resist pattern 22 as a mask, the resist pattern 22 is formed.
Without removing the gold bump 19 and the resist pattern 22.
Protective tape 15 is attached on the top. For this reason, it is possible to reduce the step formed on the surface of the protective tape due to the unevenness due to the gold bump as in the prior art. In particular, the step difference near the outermost periphery of the wafer can be made smaller than in the conventional technique. Therefore, when the back surface of the wafer 10 is ground, the entire front surface of the wafer can be pressed uniformly, thereby improving the grinding accuracy of the back surface of the wafer. As a result, it is possible to suppress variations in the grinding thickness of the back surface of the wafer.

【0043】図5〜図7は、本発明に係る第2の実施の
形態による半導体装置の製造方法を説明する図である。
図5は、本発明に係る第2の実施の形態による半導体装
置を示す平面図である。
5 to 7 are views for explaining a method of manufacturing a semiconductor device according to the second embodiment of the present invention.
FIG. 5 is a plan view showing a semiconductor device according to the second embodiment of the present invention.

【0044】図5に示す半導体装置は半導体ウエハ31
上に複数の半導体チップが形成されたものである。この
半導体チップには製品チップ32とダミーチップ33が
含まれている。製品チップ32は半導体ウエハ表面の有
効チップ領域に形成されており、ダミーチップ33は有
効チップ領域以外の領域であって半導体ウエハ最外周か
ら4mm程度内側の領域に形成されている。ここでは、
半導体ウエハ最外周から4mm程度内側としているが、
これに限定されるものではなく、製造時に使用する半導
体製造装置等によって適宜変更することも可能である。
The semiconductor device shown in FIG. 5 is a semiconductor wafer 31.
A plurality of semiconductor chips are formed on it. This semiconductor chip includes a product chip 32 and a dummy chip 33. The product chip 32 is formed in the effective chip area on the surface of the semiconductor wafer, and the dummy chip 33 is formed in an area other than the effective chip area and about 4 mm inside the outermost periphery of the semiconductor wafer. here,
Although it is about 4 mm inside from the outermost periphery of the semiconductor wafer,
The present invention is not limited to this, and can be appropriately changed depending on the semiconductor manufacturing apparatus used during manufacturing.

【0045】製品チップ32及びダミーチップ33それ
ぞれには複数のバンプ(図示せず)が形成されている。
このバンプは、種々の方法を用いて形成することが可能
であり、例えば電界メッキ法により形成することも可能
である。
A plurality of bumps (not shown) are formed on each of the product chip 32 and the dummy chip 33.
The bumps can be formed by using various methods, for example, electroplating.

【0046】製品チップ32には半導体素子などが形成
されている。この半導体素子などは種々の半導体プロセ
スを用いて形成することが可能であり、例えばCVDプ
ロセス、リソグラフィ技術、露光技術、エッチング技術
などを用いて形成することが可能である。
Semiconductor elements and the like are formed on the product chip 32. This semiconductor element or the like can be formed by using various semiconductor processes, for example, a CVD process, a lithography technique, an exposure technique, an etching technique, or the like.

【0047】ダミーチップ33には複数のダミーバンプ
(図示せず)が形成されており、これらダミーバンプは
製品チップ32に形成されたバンプと同様の位置に配置
されている。このようにダミーバンプを配置することに
より、従来の半導体ウエハでは配置されなかった半導体
ウエハの外周近傍(最外周から4mm程度内側のあた
り)にもバンプが配置されるようになる。ダミーチップ
33に半導体素子などを形成する必要は必ずしもなく、
ダミーバンプのみが形成されているものであっても良
い。但し、製品チップ32と同様にダミーチップ33に
も半導体素子などを形成することも可能である。
A plurality of dummy bumps (not shown) are formed on the dummy chip 33, and these dummy bumps are arranged at the same positions as the bumps formed on the product chip 32. By arranging the dummy bumps in this manner, the bumps can be arranged near the outer periphery of the semiconductor wafer (around 4 mm inside from the outermost periphery), which is not arranged in the conventional semiconductor wafer. It is not always necessary to form a semiconductor element or the like on the dummy chip 33.
The dummy bumps only may be formed. However, it is possible to form a semiconductor element or the like on the dummy chip 33 as well as the product chip 32.

【0048】次に、第2の実施の形態によるバンプ付き
基板(半導体ウエハ)の裏面研削方法について図6及び
図7を参照しつつ説明する。
Next, a method of grinding the back surface of the bumped substrate (semiconductor wafer) according to the second embodiment will be described with reference to FIGS. 6 and 7.

【0049】図6(a)は、図5に示す半導体ウエハの
裏面を研削する際に半導体ウエハ表面に貼り付ける保護
テープである。図6(b)は、図5に示す5b−5b線
に沿った断面図である。図6(c)は、図6(b)に示
す半導体ウエハの表面に図6(a)に示す保護テープを
貼り付けた状態を示す断面図である。図7は、図6
(c)に示す領域3を拡大した断面図である。
FIG. 6A shows a protective tape which is attached to the front surface of the semiconductor wafer when the back surface of the semiconductor wafer shown in FIG. 5 is ground. FIG. 6B is a sectional view taken along line 5b-5b shown in FIG. 6C is a cross-sectional view showing a state in which the protective tape shown in FIG. 6A is attached to the surface of the semiconductor wafer shown in FIG. 6B. FIG. 7 shows FIG.
It is sectional drawing which expanded the area | region 3 shown to (c).

【0050】まず、図6(a)に示す保護テープ15を
準備する。この保護テープ15は第1の実施の形態で用
いたものと同様である。
First, the protective tape 15 shown in FIG. 6 (a) is prepared. The protective tape 15 is the same as that used in the first embodiment.

【0051】次いで、図6(b)に示す半導体ウエハの
バンプ19を形成した面に図6(a)に示す保護テープ
15を粘着する。保護テープ15の中間フィルム15b
は上述したように押圧により簡単に変形するために、保
護テープ15の粘着材15cとバンプ付き半導体ウエハ
の表面とを隙間無く密着する。これにより、図6(c)
に示すようにバンプ付きの半導体ウエハ31の表面が保
護テープ15で保護される。この際、図7に示すよう
に、保護テープ15の外周には段差部分Lが形成され、
この段差部分Lは4mm程度である。つまり、ダミーバ
ンプを配置することにより、従来の半導体ウエハでは配
置されなかった半導体ウエハの外周近傍(最外周から4
mm程度内側のあたり)にもバンプが配置されるので、
保護テープ15の段差部分を短くすることができる。こ
れにより、バンプ付きの半導体ウエハ表面に貼り付けた
保護テープ15の表面、特に外周部近傍を従来のそれよ
り平坦にすることができ、段差を少なくすることができ
る。
Next, the protective tape 15 shown in FIG. 6A is adhered to the surface of the semiconductor wafer shown in FIG. 6B on which the bumps 19 are formed. Intermediate film 15b of protective tape 15
Since it is easily deformed by pressing as described above, the adhesive material 15c of the protective tape 15 and the surface of the bumped semiconductor wafer are brought into close contact with each other without a gap. As a result, FIG.
The surface of the semiconductor wafer 31 with bumps is protected by the protective tape 15 as shown in FIG. At this time, as shown in FIG. 7, a step portion L is formed on the outer periphery of the protective tape 15,
This step portion L is about 4 mm. That is, by arranging the dummy bumps, the vicinity of the outer periphery of the semiconductor wafer which is not arranged in the conventional semiconductor wafer (4 from the outermost periphery) is arranged.
Since the bumps are also placed around the inside (about mm),
The stepped portion of the protective tape 15 can be shortened. This makes it possible to make the surface of the protective tape 15 attached to the surface of the semiconductor wafer with bumps, in particular the outer peripheral portion, flatter than in the conventional case, and to reduce steps.

【0052】この後、図3に示す裏面研削装置を準備す
る。次いで、この裏面研削装置の真空吸着盤17の吸着
面を保護テープ15に当接させて、バンプ付き半導体ウ
エハ31を真空吸着盤の吸着面に真空吸着して保持す
る。そして、回転軸18aに支持されて矢印の方向に回
転中の回転研削盤18の表面にバンプ付き半導体ウエハ
31の裏面を押圧する。
Thereafter, the back surface grinding apparatus shown in FIG. 3 is prepared. Next, the suction surface of the vacuum suction disk 17 of this backside grinding device is brought into contact with the protective tape 15 to hold the bumped semiconductor wafer 31 by vacuum suction on the suction surface of the vacuum suction disk. Then, the back surface of the bumped semiconductor wafer 31 is pressed against the surface of the rotary grinding machine 18 which is supported by the rotary shaft 18a and is rotating in the direction of the arrow.

【0053】次いで、半導体ウエハ31の裏面を所定時
間研削した後、裏面研削装置において真空吸着盤17を
上方に移動させて回転研削盤18の表面と半導体ウエハ
31の裏面との接触を外す。次いで、真空吸着盤17か
ら半導体ウエハ31を取り外す。
Next, after the back surface of the semiconductor wafer 31 is ground for a predetermined time, the vacuum suction disk 17 is moved upward in the back surface grinding device to remove the contact between the surface of the rotary grinding machine 18 and the back surface of the semiconductor wafer 31. Next, the semiconductor wafer 31 is removed from the vacuum suction board 17.

【0054】この後、半導体ウエハ31の表面から保護
テープ15を剥離し、半導体ウエハ31をダイシングし
て半導体チップに分割する。このように製造した半導体
チップでは、スリム化が進んだ細長い平面形状のLCD
ドライバーチップであってウエハ最外周のチップにおい
てもチップ内板厚差を低減することができる。
After that, the protective tape 15 is peeled off from the surface of the semiconductor wafer 31, and the semiconductor wafer 31 is diced into semiconductor chips. In the semiconductor chip manufactured in this way, the slim, flat-panel LCD
It is possible to reduce the difference in the inner plate thickness of the chip even for the driver chip, which is the outermost peripheral chip of the wafer.

【0055】次いで、半導体チップをフィルム上又はガ
ラス基板上にCOF又はCOGにより実装する。
Next, the semiconductor chip is mounted on the film or the glass substrate by COF or COG.

【0056】上記第2の実施の形態によれば、ダミーチ
ップ及びダミーバンプを半導体ウエハの外周近傍に形成
し、半導体ウエハの最外周4mm程度の部分までバンプ
を形成する。このため、半導体ウエハの表面に研削用の
保護テープを貼った時に保護テープの表面全体の高さを
均一な高さにすることができる。これにより、回転研削
盤18の表面にバンプ付き半導体ウエハ31の裏面を押
圧した時、この押圧力を半導体ウエハ31の表面全体に
均一に加えることができる。また、バンプによるウエハ
の撓みを軽減でき、若しくはウエハの撓みが生じるエリ
アが有効チップ外(即ちダミーチップ内)とすることが
でき、安定した裏面研削が可能となる。従って、製品チ
ップの大きさや露光時のショットマップに影響されるこ
とがなくなり、チップ内の研削厚さバラツキを低減させ
ることができる。
According to the second embodiment, the dummy chip and the dummy bump are formed near the outer periphery of the semiconductor wafer, and the bump is formed up to the outermost periphery of the semiconductor wafer of about 4 mm. Therefore, when the protective tape for grinding is attached to the surface of the semiconductor wafer, the height of the entire surface of the protective tape can be made uniform. Thereby, when the back surface of the semiconductor wafer 31 with bumps is pressed against the surface of the rotary grinding machine 18, this pressing force can be uniformly applied to the entire surface of the semiconductor wafer 31. In addition, the bending of the wafer due to the bumps can be reduced, or the area where the bending of the wafer occurs can be outside the effective chip (that is, inside the dummy chip), and stable back surface grinding becomes possible. Therefore, the size of the product chip and the shot map at the time of exposure are not affected, and it is possible to reduce the variation in the grinding thickness in the chip.

【0057】尚、本発明は上記実施の形態に限定され
ず、種々変更して実施することが可能である。例えば、
上記実施の形態では、ベースフィルム15aと粘着材1
5cとの間に中間フィルム15bを配置した保護テープ
15を用いているが、これに限定されるものではなく、
少なくともベースフィルムに粘着材が塗布された保護テ
ープであれば、他の構成の保護テープを用いることも可
能である。
The present invention is not limited to the above-mentioned embodiment, and can be implemented with various modifications. For example,
In the above embodiment, the base film 15a and the adhesive material 1
The protective tape 15 in which the intermediate film 15b is disposed between the protective tape 15 and 5c is used, but the invention is not limited to this.
It is also possible to use a protective tape having another structure as long as it is a protective tape having at least a base film coated with an adhesive material.

【0058】[0058]

【発明の効果】以上説明したように本発明によれば、半
導体ウエハにレジストパターンをマスクとしてバンプを
形成した後、このレジストパターンを除去せずに、バン
プ及びレジストパターンの上に保護テープを貼り付けて
いる。したがって、半導体ウエハの裏面研削を行った後
のチップ内の厚さバラツキを低減させた裏面研削方法及
び半導体装置の製造方法を提供することができる。
As described above, according to the present invention, after a bump is formed on a semiconductor wafer using a resist pattern as a mask, the resist pattern is not removed and a protective tape is applied on the bump and the resist pattern. Attached. Therefore, it is possible to provide a backside grinding method and a semiconductor device manufacturing method that reduce the variation in the thickness of the inside of the chip after the backside grinding of the semiconductor wafer.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明に係る第1の実施の形態による半導体
装置の製造方法を説明するものであって、(a)〜
(c)は、バンプを形成する工程を示す断面図である。
FIG. 1 is a diagram for explaining a method of manufacturing a semiconductor device according to a first embodiment of the present invention,
FIG. 7C is a sectional view showing a step of forming bumps.

【図2】 本発明に係る第1の実施の形態による半導体
装置の製造方法を説明するものであって、図1(c)に
示すバンプが形成された半導体ウエハに保護テープを貼
り付けた状態の一部を拡大して示す断面図である。
FIG. 2 illustrates a method for manufacturing a semiconductor device according to a first embodiment of the present invention, in which a protective tape is attached to a semiconductor wafer having bumps shown in FIG. 1C. It is sectional drawing which expands and shows a part of.

【図3】 本発明に係る第1の実施の形態による半導体
装置の製造方法を説明するものであって、図2に示す保
護テープを貼り付けた半導体ウエハを裏面研削装置によ
り研削している様子を示す断面図である。
FIG. 3 is a view for explaining the method of manufacturing a semiconductor device according to the first embodiment of the present invention, in which a semiconductor wafer having a protective tape attached thereto shown in FIG. 2 is ground by a back surface grinding device. FIG.

【図4】 本発明に係る第1の実施の形態による半導体
装置の製造方法を説明するものであって、裏面研削後の
次の工程を説明する断面図である。
FIG. 4 is a cross-sectional view for explaining the method for manufacturing the semiconductor device according to the first embodiment of the present invention, which illustrates the next step after backside grinding.

【図5】 本発明に係る第2の実施の形態による半導体
装置の製造方法を説明するものであって、半導体装置を
示す平面図である。
FIG. 5 is a plan view showing the semiconductor device for explaining the method for manufacturing the semiconductor device according to the second embodiment of the present invention.

【図6】 本発明に係る第2の実施の形態による半導体
装置の製造方法を説明するものであって、(a)は、図
5に示す半導体ウエハの裏面を研削する際に半導体ウエ
ハ表面に貼り付ける保護テープであり、(b)は、図5
に示す5b−5b線に沿った断面図であり、(c)は、
(b)に示す半導体ウエハの表面に(a)に示す保護テ
ープを貼り付けた状態を示す断面図である。
FIG. 6 illustrates a method for manufacturing a semiconductor device according to a second embodiment of the present invention, in which (a) shows a semiconductor wafer front surface when the back surface of the semiconductor wafer shown in FIG. 5 is ground. It is a protective tape to be attached, and (b) is shown in FIG.
FIG. 5C is a cross-sectional view taken along line 5b-5b shown in FIG.
It is sectional drawing which shows the state which stuck the protective tape shown to (a) on the surface of the semiconductor wafer shown to (b).

【図7】 本発明に係る第2の実施の形態による半導
体装置の製造方法を説明するものであって、図6(c)
に示す領域3を拡大した断面図である。
FIG. 7 illustrates a method for manufacturing a semiconductor device according to a second embodiment of the present invention, and FIG.
It is sectional drawing which expanded the area | region 3 shown in FIG.

【図8】 従来の半導体装置を示す平面図である。FIG. 8 is a plan view showing a conventional semiconductor device.

【図9】 バンプ付きウエハを裏面研削する時、ウエハ
の表面を保護する保護テープをウエハに貼り付けた状態
を示す一部断面図である。
FIG. 9 is a partial cross-sectional view showing a state in which a protective tape for protecting the front surface of the wafer is attached to the wafer when the back surface of the bumped wafer is ground.

【符号の説明】[Explanation of symbols]

10,31,111…半導体ウエハ 11…層間絶縁膜 12…Al合金パッド 13…パッシベーション膜 13a…開口部 14…アンダーバンプメタル膜 15,115…保護テープ 15a…ベースフィルム 15b…中間フィルム 15c…粘着材 17…真空吸着盤 18…回転研削盤 18a…回転軸 19,116…金バンプ 21,22…レジストパターン 22a…開口部 32,112…製品チップ 33…ダミーチップ 110…無効チップ領域 10, 31, 111 ... Semiconductor wafer 11 ... Interlayer insulating film 12 ... Al alloy pad 13 ... passivation film 13a ... opening 14 ... Under bump metal film 15,115 ... Protective tape 15a ... Base film 15b ... Intermediate film 15c ... Adhesive material 17 ... Vacuum suction board 18 ... Rotary grinding machine 18a ... rotary shaft 19,116 ... Gold bump 21, 22 ... Resist pattern 22a ... opening 32, 112 ... Product chips 33 ... Dummy chip 110 ... Invalid chip area

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 半導体ウエハにレジストパターンをマス
クとしてバンプを形成する工程と、 このバンプ及びレジストパターンの上に保護テープを貼
り付ける工程と、 この保護テープを真空吸着盤により真空吸着して半導体
ウエハを保持する工程と、 回転中の回転研削盤の表面に、真空吸着盤により保持し
ている半導体ウエハの裏面を押圧することにより、該半
導体ウエハの裏面を研削する工程と、 を具備することを特徴とする裏面研削方法。
1. A step of forming bumps on a semiconductor wafer by using a resist pattern as a mask, a step of attaching a protective tape on the bumps and the resist pattern, and vacuum suction of the protective tape by a vacuum suction plate to form a semiconductor wafer. And a step of grinding the back surface of the semiconductor wafer by pressing the back surface of the semiconductor wafer held by the vacuum suction disk against the surface of the rotating rotary grinding machine. A characteristic backside grinding method.
【請求項2】 上記バンプを形成する工程は、絶縁膜上
にパッドを形成する工程と、このパッド上にパッシベー
ション膜を形成する工程と、このパッシベーション膜
に、パッド上に位置する開口部を形成する工程と、この
開口部内及びパッシベーション膜上にアンダーバンプメ
タル膜を形成する工程と、このアンダーバンプメタル膜
上に、パッド上に位置する開口部を有するレジストパタ
ーンを形成する工程と、このレジストパターンをマスク
としてアンダーバンプメタル膜上にバンプを形成する工
程と、を具備するものであることを特徴とする請求項1
に記載の裏面研削方法。
2. The step of forming the bump includes the step of forming a pad on the insulating film, the step of forming a passivation film on the pad, and the step of forming an opening located on the pad in the passivation film. And a step of forming an under bump metal film in the opening and on the passivation film, a step of forming a resist pattern having an opening located on the pad on the under bump metal film, and the resist pattern Forming a bump on the under-bump metal film by using the mask as a mask.
The backside grinding method described in.
【請求項3】 上記保護テープは、少なくともベースフ
ィルムに粘着材が塗布されたものであることを特徴とす
る請求項1又は2に記載の裏面研削方法。
3. The backside grinding method according to claim 1, wherein the protective tape has at least a base film coated with an adhesive material.
【請求項4】 上記真空吸着盤は、その吸着面に設けら
れた複数の吸着孔と、内部に設けられた真空配管と、を
備えており、該真空配管の一方側は該吸着孔に繋がって
おり、該真空配管の他方側は真空引き機構に繋がってい
ることを特徴とする請求項1〜3のうちいずれか1項記
載の裏面研削方法。
4. The vacuum suction plate comprises a plurality of suction holes provided on its suction surface and a vacuum pipe provided inside, and one side of the vacuum pipe is connected to the suction hole. The backside grinding method according to claim 1, wherein the other side of the vacuum pipe is connected to a vacuuming mechanism.
【請求項5】 上記回転研削盤は、円板形状からなり、
回転軸により支持されており、この回転軸はそれを回転
させる機構に接続されていることを特徴とする請求項1
〜4のうちいずれか1項記載の裏面研削方法。
5. The rotary grinding machine has a disk shape,
A rotary shaft is supported by the rotary shaft, and the rotary shaft is connected to a mechanism for rotating the rotary shaft.
The backside grinding method according to claim 1.
【請求項6】 半導体ウエハにレジストパターンをマス
クとしてバンプを形成する工程と、 このバンプ及びレジストパターンの上に保護テープを貼
り付ける工程と、 この保護テープを真空吸着盤により真空吸着して半導体
ウエハを保持する工程と、 回転中の回転研削盤の表面に、真空吸着盤により保持し
ている半導体ウエハの裏面を押圧することにより、該半
導体ウエハの裏面を研削する工程と、 該半導体ウエハの裏面から保護テープを剥離する工程
と、 半導体ウエハから上記レジストパターンを除去する工程
と、 を具備することを特徴とする半導体装置の製造方法。
6. A step of forming bumps on a semiconductor wafer by using a resist pattern as a mask, a step of attaching a protective tape on the bumps and the resist pattern, and vacuum suction of the protective tape by a vacuum suction plate to form a semiconductor wafer. And a step of grinding the back surface of the semiconductor wafer by pressing the back surface of the semiconductor wafer held by the vacuum suction disk against the surface of the rotating rotary grinding machine, and a back surface of the semiconductor wafer. And a step of removing the resist pattern from the semiconductor wafer, a method of manufacturing a semiconductor device, comprising:
【請求項7】 上記バンプを形成する工程は、絶縁膜上
にパッドを形成する工程と、このパッド上にパッシベー
ション膜を形成する工程と、このパッシベーション膜
に、パッド上に位置する開口部を形成する工程と、この
開口部内及びパッシベーション膜上にアンダーバンプメ
タル膜を形成する工程と、このアンダーバンプメタル膜
上に、パッド上に位置する開口部を有するレジストパタ
ーンを形成する工程と、このレジストパターンをマスク
としてアンダーバンプメタル膜上にバンプを形成する工
程と、を具備するものであることを特徴とする請求項6
に記載の半導体装置の製造方法。
7. The step of forming the bump includes the step of forming a pad on the insulating film, the step of forming a passivation film on the pad, and the step of forming an opening located on the pad in the passivation film. And a step of forming an under bump metal film in the opening and on the passivation film, a step of forming a resist pattern having an opening located on the pad on the under bump metal film, and the resist pattern 7. A step of forming a bump on the under bump metal film by using the mask as a mask.
A method of manufacturing a semiconductor device according to item 1.
【請求項8】 上記レジストパターンを除去する工程の
後に、半導体ウエハをダイシングすることにより半導体
チップに分割する工程をさらに含むことを特徴とする請
求項6又は7に記載の半導体装置の製造方法。
8. The method of manufacturing a semiconductor device according to claim 6, further comprising a step of dicing the semiconductor wafer into semiconductor chips after the step of removing the resist pattern.
【請求項9】 上記分割する工程の後に、半導体チップ
を基板に実装する工程をさらに含むことを特徴とする請
求項8に記載の半導体装置の製造方法。
9. The method of manufacturing a semiconductor device according to claim 8, further comprising a step of mounting a semiconductor chip on a substrate after the dividing step.
【請求項10】 半導体ウエハの表面の外周部にダミー
バンプを形成する工程と、 この半導体ウエハの表面に保護テープを貼り付ける工程
と、 この保護テープを真空吸着盤により真空吸着して半導体
ウエハを保持する工程と、 回転中の回転研削盤の表面に、真空吸着盤により保持し
ている半導体ウエハの裏面を押圧することにより、該半
導体ウエハの裏面を研削する工程と、 を具備することを特徴とする裏面研削方法。
10. A step of forming a dummy bump on the outer peripheral portion of the surface of a semiconductor wafer, a step of attaching a protective tape to the surface of this semiconductor wafer, and a vacuum suction of this protective tape by a vacuum suction plate to hold the semiconductor wafer. And a step of grinding the back surface of the semiconductor wafer by pressing the back surface of the semiconductor wafer held by the vacuum suction disk against the surface of a rotating grinding machine that is rotating. Back grinding method.
【請求項11】 上記ダミーバンプを形成する工程で
は、半導体ウエハの最外周から4mm内側にダミーバン
プを形成することを特徴とする請求項10に記載の裏面
研削方法。
11. The backside grinding method according to claim 10, wherein in the step of forming the dummy bumps, the dummy bumps are formed 4 mm inside from the outermost periphery of the semiconductor wafer.
【請求項12】 半導体ウエハの表面の外周部にダミー
バンプを形成する工程と、 この半導体ウエハの表面に保護テープを貼り付ける工程
と、 この保護テープを真空吸着盤により真空吸着して半導体
ウエハを保持する工程と、 回転中の回転研削盤の表面に、真空吸着盤により保持し
ている半導体ウエハの裏面を押圧することにより、該半
導体ウエハの裏面を研削する工程と、 該半導体ウエハの裏面から保護テープを剥離する工程
と、 該半導体ウエハをダイシングすることにより半導体チッ
プに分割する工程と、 を具備することを特徴とする半導体装置の製造方法。
12. A step of forming a dummy bump on an outer peripheral portion of a surface of a semiconductor wafer, a step of attaching a protective tape to the surface of the semiconductor wafer, and a vacuum suction of the protective tape by a vacuum suction plate to hold the semiconductor wafer. And a step of grinding the back surface of the semiconductor wafer by pressing the back surface of the semiconductor wafer held by the vacuum suction disk against the surface of the rotating grinding machine during rotation, and a step of protecting the back surface of the semiconductor wafer from the back surface. A method of manufacturing a semiconductor device, comprising: a step of peeling a tape; and a step of dicing the semiconductor wafer into semiconductor chips.
【請求項13】 上記分割する工程の後に、半導体チッ
プを基板に実装する工程をさらに含むことを特徴とする
請求項12に記載の半導体装置の製造方法。
13. The method of manufacturing a semiconductor device according to claim 12, further comprising a step of mounting a semiconductor chip on a substrate after the dividing step.
JP2002069151A 2002-03-13 2002-03-13 Back side grinding method and method of manufacturing semiconductor device Withdrawn JP2003273052A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002069151A JP2003273052A (en) 2002-03-13 2002-03-13 Back side grinding method and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002069151A JP2003273052A (en) 2002-03-13 2002-03-13 Back side grinding method and method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2003273052A true JP2003273052A (en) 2003-09-26

Family

ID=29200081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002069151A Withdrawn JP2003273052A (en) 2002-03-13 2002-03-13 Back side grinding method and method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2003273052A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116610A (en) * 2003-10-03 2005-04-28 Nitto Denko Corp Processing method of semiconductor wafer, and adhesive sheet for processing semiconductor wafer
JP2008186836A (en) * 2007-01-26 2008-08-14 Seiko Epson Corp Semiconductor device and its manufacturing method, and manufacturing method of electronic device
WO2009022401A1 (en) * 2007-08-10 2009-02-19 Fujitsu Microelectronics Limited Method for sorting and acquiring semiconductor element, method for fabricating semiconductor device, and semiconductor device
JP2020098859A (en) * 2018-12-18 2020-06-25 三菱電機株式会社 Semiconductor chip manufacturing method, semiconductor wafer, and semiconductor wafer manufacturing method

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116610A (en) * 2003-10-03 2005-04-28 Nitto Denko Corp Processing method of semiconductor wafer, and adhesive sheet for processing semiconductor wafer
JP2008186836A (en) * 2007-01-26 2008-08-14 Seiko Epson Corp Semiconductor device and its manufacturing method, and manufacturing method of electronic device
WO2009022401A1 (en) * 2007-08-10 2009-02-19 Fujitsu Microelectronics Limited Method for sorting and acquiring semiconductor element, method for fabricating semiconductor device, and semiconductor device
JP5126231B2 (en) * 2007-08-10 2013-01-23 富士通セミコンダクター株式会社 Semiconductor element selection and acquisition method, semiconductor device manufacturing method, and semiconductor device
US8445906B2 (en) 2007-08-10 2013-05-21 Fujitsu Semiconductor Limited Method for sorting and acquiring semiconductor element, method for producing semiconductor device, and semiconductor device
JP2020098859A (en) * 2018-12-18 2020-06-25 三菱電機株式会社 Semiconductor chip manufacturing method, semiconductor wafer, and semiconductor wafer manufacturing method
JP7050658B2 (en) 2018-12-18 2022-04-08 三菱電機株式会社 Manufacturing method of semiconductor chip

Similar Documents

Publication Publication Date Title
US6589855B2 (en) Methods of processing semiconductor wafer and producing IC card, and carrier
TWI353009B (en) Method for holding semiconductor wafer
JP2004228392A (en) Manufacturing method of semiconductor device and manufacturing method of semiconductor module
US20050263907A1 (en) Method of manufacturing semiconductor device and support structure for semiconductor substrate
JP2007136636A (en) Wafer processing method
WO2008007455A1 (en) Method of wafer thinning and support plate
JP4416108B2 (en) Manufacturing method of semiconductor wafer
JP2005303214A (en) Grinding method for semiconductor wafer
JP2870537B1 (en) Polishing apparatus and method for manufacturing semiconductor device using the same
US6426283B1 (en) Method for bumping and backlapping a semiconductor wafer
TW200409229A (en) Apparatus and method for fabricating semiconductor devices
US20070259509A1 (en) Method of thinning a wafer
JP2003273052A (en) Back side grinding method and method of manufacturing semiconductor device
JP2007214502A (en) Semiconductor device and its manufacturing method
US20060205217A1 (en) Method and system for reducing wafer edge tungsten residue utilizing a spin etch
JP3803214B2 (en) Manufacturing method of semiconductor device
JP3798760B2 (en) Method for forming semiconductor wafer
US6881675B2 (en) Method and system for reducing wafer edge tungsten residue utilizing a spin etch
JPH0697017A (en) Manufacture of semiconductor device
JP2003249473A (en) Back grinding method, and semiconductor device and its manufacturing method
JP2005150371A (en) Grinding method and grinder of substrate
JP2001085456A (en) Method of forming bumps
JPH0837169A (en) Method and apparatus for grinding semiconductor substrate and manufacture of semiconductor device
JP2008244132A (en) Semiconductor device, and manufacturing method therefor
JP2004031825A (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050607