JP2012079956A - Semiconductor device and method for manufacturing the same - Google Patents

Semiconductor device and method for manufacturing the same Download PDF

Info

Publication number
JP2012079956A
JP2012079956A JP2010224648A JP2010224648A JP2012079956A JP 2012079956 A JP2012079956 A JP 2012079956A JP 2010224648 A JP2010224648 A JP 2010224648A JP 2010224648 A JP2010224648 A JP 2010224648A JP 2012079956 A JP2012079956 A JP 2012079956A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor chip
bump electrode
wiring board
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010224648A
Other languages
Japanese (ja)
Inventor
Takuya Hosomi
卓也 細見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010224648A priority Critical patent/JP2012079956A/en
Publication of JP2012079956A publication Critical patent/JP2012079956A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To stably connect a semiconductor chip and a wiring board at a low cost.SOLUTION: A semiconductor device comprises a semiconductor chip and a wiring board 500. The semiconductor chip has a bump electrode 300 on an electrode pad 120. Bump electrode protrusions 320 are partially formed on a surface of the bump electrode 300. The bump electrode 300 is directed to the side of the wiring board 500, whereby the semiconductor chip is connected to the wiring board 500. The bump electrode protrusions 320 on the bump electrode 300 are in direct contact with an electrode 520 of the wiring board 500.

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。   The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.

半導体チップの電極パッド上にバンプ電極を形成しておき、導電性粒子が混入されたＡＣＦまたはＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌm／Ｐａｓｔｅ）を介して配線基板に熱圧着する実装方法が多用されている。   A mounting method in which bump electrodes are formed on electrode pads of a semiconductor chip and thermocompression bonded to a wiring board through ACF or ACP (Anisotropic Conductive Film / Paste) mixed with conductive particles is frequently used.

なかでも、モバイル機器用の液晶等の表示装置用ドライバーＩＣの実装においては、高密度化、薄型化が求められている。このため、ＡＣＦまたはＡＣＰを用いて、あらかじめ配線が形成されたガラス基板上にドライバーＩＣを接続するＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）実装が採用されている。   In particular, in mounting a driver IC for a display device such as a liquid crystal for a mobile device, high density and thinning are required. For this reason, COG (Chip On Glass) mounting in which a driver IC is connected to a glass substrate on which wiring is formed in advance using ACF or ACP is employed.

例えば、特許文献１では、ＣＯＧ実装において、半導体チップにおけるバンプ電極上に凹部を複数個形成し、ＡＣＦの導電性粒子を凹部内に保持して配線基板と接続した半導体装置が、開示されている。これによれば、バンプ電極上に凹部を複数個形成することで、導電性粒子のこぼれを防止でき、安定的に配線基板と導通させることが出来ると記載されている。   For example, Patent Document 1 discloses a semiconductor device in which a plurality of recesses are formed on bump electrodes in a semiconductor chip and the conductive particles of ACF are held in the recesses and connected to a wiring board in COG mounting. . According to this, it is described that by forming a plurality of recesses on the bump electrode, it is possible to prevent spillage of conductive particles and to stably conduct the wiring substrate.

特開２０００−１２４２６３号公報JP 2000-124263 A

しかし、特許文献１に記載の半導体装置では、ＡＣＦの導電性粒子において、バンプ電極と配線基板との導通を保証するために、導電性粒子の捕捉数を管理しなければならなかった。   However, in the semiconductor device described in Patent Document 1, in order to ensure conduction between the bump electrode and the wiring board in the conductive particles of ACF, it is necessary to manage the number of captured conductive particles.

本発明によれば、
電極パッドを有する半導体チップと、
前記半導体チップを搭載する配線基板と、
を備え、
前記半導体チップは、
前記電極パッド上に形成されたバンプ電極と、
前記バンプ電極の表面に部分的に形成されたバンプ電極凸部と、
を備え、
前記半導体チップは、前記バンプ電極を前記配線基板側に向けることにより前記配線基板と接続し、
前記バンプ電極凸部は、前記配線基板の電極と直に接触していることを特徴とする半導体装置、が提供される。 According to the present invention,
A semiconductor chip having electrode pads;
A wiring board on which the semiconductor chip is mounted;
With
The semiconductor chip is
A bump electrode formed on the electrode pad;
Bump electrode protrusions partially formed on the surface of the bump electrode;
With
The semiconductor chip is connected to the wiring board by directing the bump electrode toward the wiring board,
The bump electrode convex portion is provided in direct contact with the electrode of the wiring board.

本発明によれば、
半導体チップを形成する半導体チップ形成工程と、
前記半導体チップを配線基板上に搭載する半導体チップ搭載工程と、
を備え、
前記半導体チップ形成工程は、
半導体基板上に電極パッドを形成する工程と、
前記電極パッド上に、部分的に凸部を有するバンプ電極を形成する工程と、
を備え、
前記半導体チップ搭載工程において、前記半導体チップを、前記バンプ電極が前記配線基板側に向くように前記配線基板と接続し、前記凸部を前記配線基板の電極と直に接触させることを特徴とする半導体装置の製造方法、が提供される。 According to the present invention,
A semiconductor chip forming step of forming a semiconductor chip;
A semiconductor chip mounting step of mounting the semiconductor chip on a wiring board;
With
The semiconductor chip forming step includes
Forming an electrode pad on a semiconductor substrate;
Forming a bump electrode partially having a protrusion on the electrode pad;
With
In the semiconductor chip mounting step, the semiconductor chip is connected to the wiring board so that the bump electrode faces the wiring board, and the convex portion is brought into direct contact with the electrode of the wiring board. A method for manufacturing a semiconductor device is provided.

本発明によれば、半導体チップにおけるバンプ電極上の凸部を、配線基板の電極と直に接触させる。これにより、ＡＣＦの導電性粒子を用いる必要がないため、導電性粒子の捕捉数を管理する必要が無い。よって、安定的かつ安価に半導体チップを配線基板と接続することが出来る。   According to the present invention, the protrusion on the bump electrode in the semiconductor chip is brought into direct contact with the electrode on the wiring board. Thereby, since it is not necessary to use conductive particles of ACF, it is not necessary to manage the number of captured conductive particles. Therefore, the semiconductor chip can be connected to the wiring board stably and inexpensively.

本発明によれば、安定的かつ安価に半導体チップを配線基板と接続することが出来る。   According to the present invention, a semiconductor chip can be connected to a wiring board stably and inexpensively.

第一の実施形態に係る半導体装置の構成を示す断面図である。It is sectional drawing which shows the structure of the semiconductor device which concerns on 1st embodiment. 第一の実施形態に係るバンプ電極の平面図である。It is a top view of the bump electrode which concerns on 1st embodiment. 図１に示した半導体装置の製造方法を説明するための断面図である。FIG. 7 is a cross-sectional view for illustrating the method for manufacturing the semiconductor device shown in FIG. 1. 図１に示した半導体装置の製造方法を説明するための断面図である。FIG. 7 is a cross-sectional view for illustrating the method for manufacturing the semiconductor device shown in FIG. 1. 第二の実施形態に係る半導体装置の構成を示す断面図である。It is sectional drawing which shows the structure of the semiconductor device which concerns on 2nd embodiment.

以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same reference numerals are given to the same components, and the description will be omitted as appropriate.

（第一の実施形態）
図１は、本実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、半導体チップと、配線基板５００とを備える。半導体チップは、電極パッド１２０上にバンプ電極３００を有する。バンプ電極３００の表面には、部分的にバンプ電極凸部３２０が形成されている。半導体チップは、バンプ電極３００を配線基板５００側に向けることにより配線基板５００と接続している。また、バンプ電極３００上のバンプ電極凸部３２０は、配線基板５００の電極５２０と直に接触している。以下、詳細を説明する。 (First embodiment)
FIG. 1 is a cross-sectional view showing the configuration of the semiconductor device according to the present embodiment. This semiconductor device includes a semiconductor chip and a wiring board 500. The semiconductor chip has a bump electrode 300 on the electrode pad 120. A bump electrode protrusion 320 is partially formed on the surface of the bump electrode 300. The semiconductor chip is connected to the wiring board 500 by directing the bump electrodes 300 toward the wiring board 500. Further, the bump electrode protrusion 320 on the bump electrode 300 is in direct contact with the electrode 520 of the wiring substrate 500. Details will be described below.

半導体チップは、半導体基板１００に、半導体素子（非図示）及び多層配線層（非図示）が形成されている。多層配線層の最上層に位置する配線層には、電極パッド１２０が形成されている。電極パッド１２０は、半導体素子中に形成された配線（非図示）、ビア（非図示）及びコンタクト（非図示）を介して半導体素子に接続している。電極パッド１２０の周囲には、絶縁膜２００が形成されている。例えば、絶縁膜２００は、ＳｉＯ２、ＳｉＮ、ＳｉＯＮなどである。 In the semiconductor chip, a semiconductor element (not shown) and a multilayer wiring layer (not shown) are formed on a semiconductor substrate 100. An electrode pad 120 is formed on the wiring layer located at the uppermost layer of the multilayer wiring layer. The electrode pad 120 is connected to the semiconductor element through a wiring (not shown), a via (not shown) and a contact (not shown) formed in the semiconductor element. An insulating film 200 is formed around the electrode pad 120. For example, the insulating film 200 is made of SiO 2 , SiN, SiON, or the like.

電極パッド１２０上には、部分的に電極パッド上凸部２２０が形成されている。電極パッド上凸部２２０は単に突起形状をしていれば良く、非導電性材料でも導電性材料でもどちらで構成しても良い。非導電性の電極パッド上凸部２２０には、例えば、感光性のポリイミドなどが用いられる。   On the electrode pad 120, an electrode pad upper protrusion 220 is partially formed. The electrode pad upper convex part 220 only needs to have a protruding shape, and may be composed of either a non-conductive material or a conductive material. For the non-conductive electrode pad upper projection 220, for example, photosensitive polyimide or the like is used.

電極パッド１２０上には、バンプ電極３００が形成されており、バンプ電極３００表面には、バンプ電極凸部３２０が形成されている。このバンプ電極３００上のバンプ電極凸部３２０は、平面視で電極パッド上凸部２２０と重なる位置に形成されている。   A bump electrode 300 is formed on the electrode pad 120, and a bump electrode convex portion 320 is formed on the surface of the bump electrode 300. The bump electrode convex portion 320 on the bump electrode 300 is formed at a position overlapping the electrode pad upper convex portion 220 in plan view.

ここで、バンプ電極３００は、めっき法により形成されている。バンプ電極３００上のバンプ電極凸部３２０は、めっき膜が電極パッド上凸部２２０上に成長することにより形成されている。バンプ電極３００の材料は、例えば、銅、ニッケル、金などである。   Here, the bump electrode 300 is formed by a plating method. The bump electrode convex portion 320 on the bump electrode 300 is formed by the plating film growing on the electrode pad upper convex portion 220. The material of the bump electrode 300 is, for example, copper, nickel, gold or the like.

図２は、本実施形態に係るバンプ電極の平面図である。図２の点線は、電極パッド上凸部２２０を示している。図２（ａ）のように、電極パッド上凸部２２０は、例えば、平面視で円状である。あるバンプ電極３００の形成条件においては、電極パッド上凸部２２０は、例えば、直径が２μｍ以上４μｍ以下で形成されている。電極パッド上凸部２２０の直径が２μｍ未満である場合は、めっき時に平坦化され、バンプ電極凸部３２０の形成が不十分となる。また、電極パッド上凸部２２０の直径が４μｍより大きい場合は、バンプ電極凸部３２０の曲率半径が大きくなりすぎてしまい、バンプ電極凸部３２０の先端が平坦化されてしまう。また、図２（ｂ）のように、電極パッド上凸部２２０は、例えば、平面視で直線状である。この場合も上記した円状の場合と同様にして、電極パッド上凸部２２０は、幅が例えば２μｍ以上４μｍ以下で形成されている。   FIG. 2 is a plan view of the bump electrode according to the present embodiment. The dotted line in FIG. 2 indicates the electrode pad upper protrusion 220. As shown in FIG. 2A, the electrode pad upper protrusion 220 has, for example, a circular shape in plan view. Under the formation conditions of a certain bump electrode 300, the electrode pad upper protrusion 220 is formed with a diameter of 2 μm or more and 4 μm or less, for example. When the electrode pad upper protrusion 220 has a diameter of less than 2 μm, it is flattened during plating, and the bump electrode protrusion 320 is not sufficiently formed. Further, when the diameter of the electrode pad upper protrusion 220 is larger than 4 μm, the radius of curvature of the bump electrode protrusion 320 becomes too large, and the tip of the bump electrode protrusion 320 is flattened. Further, as shown in FIG. 2B, the electrode pad upper protrusion 220 is, for example, linear in a plan view. Also in this case, as in the case of the circular shape described above, the electrode pad upper protrusion 220 is formed with a width of, for example, 2 μm or more and 4 μm or less.

配線基板５００上には、電極５２０が形成されている。配線基板５００は、例えば、液晶パネルが形成されたガラス基板などである。また、電極５２０は、例えば、液晶パネルの引き出し電極である。   An electrode 520 is formed on the wiring substrate 500. The wiring substrate 500 is, for example, a glass substrate on which a liquid crystal panel is formed. The electrode 520 is, for example, a lead electrode for a liquid crystal panel.

半導体チップは、バンプ電極３００を配線基板５００側に向けることにより、接着剤４００を介して配線基板５００と接着されている。接着剤４００としては、導電性粒子を持つＡＣＦを用いる必要はなく、例えば、ＮＣＦまたはＮＣＰ（Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ／Ｐａｓｔｅ）などが用いられ、半導体チップは配線基板５００と熱圧着により電気的に接続されている。このとき、バンプ電極３００上のバンプ電極凸部３２０は、配線基板５００上の電極５２０と直に接触している。また、半導体チップが配線基板５００と熱圧着されることにより、バンプ電極凸部３２０は圧し潰されている（非図示）。   The semiconductor chip is bonded to the wiring substrate 500 via the adhesive 400 by directing the bump electrodes 300 toward the wiring substrate 500. It is not necessary to use ACF having conductive particles as the adhesive 400. For example, NCF or NCP (Non-Conductive Film / Paste) is used, and the semiconductor chip is electrically connected to the wiring substrate 500 by thermocompression bonding. Has been. At this time, the bump electrode protrusion 320 on the bump electrode 300 is in direct contact with the electrode 520 on the wiring substrate 500. In addition, the bump electrode convex portion 320 is crushed (not shown) by thermocompression bonding of the semiconductor chip to the wiring substrate 500.

次いで、図１、３、４を用いて、本実施形態の半導体装置の製造方法について説明する。本実施形態の半導体装置の製造方法は、以下の工程を備える。半導体チップを形成する半導体チップ形成工程と、半導体チップを配線基板５００上に搭載する半導体チップ搭載工程と、を備える。半導体チップ形成工程において、まず、半導体基板１００上に電極パッド１２０を形成する。次いで、電極パッド１２０上に、部分的にバンプ電極凸部３２０を有するバンプ電極３００を形成する。次いで、半導体チップ搭載工程において、半導体チップを、バンプ電極３００が配線基板５００側に向くように配線基板５００と接続する。このとき、バンプ電極凸部３２０を、配線基板５００の電極５２０と直に接触させる。以下、詳細に説明する。   Next, a method for manufacturing the semiconductor device of this embodiment will be described with reference to FIGS. The manufacturing method of the semiconductor device of this embodiment includes the following steps. A semiconductor chip forming step of forming a semiconductor chip; and a semiconductor chip mounting step of mounting the semiconductor chip on the wiring substrate 500. In the semiconductor chip forming step, first, electrode pads 120 are formed on the semiconductor substrate 100. Next, the bump electrode 300 partially having the bump electrode convex portion 320 is formed on the electrode pad 120. Next, in the semiconductor chip mounting step, the semiconductor chip is connected to the wiring board 500 so that the bump electrodes 300 face the wiring board 500 side. At this time, the bump electrode protrusion 320 is brought into direct contact with the electrode 520 of the wiring board 500. Details will be described below.

まず、半導体チップ形成工程を行う。半導体チップ形成工程において、半導体基板１００に半導体素子（非図示）及び多層配線層（非図示）を形成する。このとき、多層配線層の最上層に位置する配線層に、電極パッド１２０を形成する。また、電極パッド１２０を、半導体素子中に形成された配線（非図示）、ビア（非図示）及びコンタクト（非図示）を介して半導体素子に接続する。   First, a semiconductor chip forming process is performed. In the semiconductor chip forming step, a semiconductor element (not shown) and a multilayer wiring layer (not shown) are formed on the semiconductor substrate 100. At this time, the electrode pad 120 is formed in the wiring layer located at the uppermost layer of the multilayer wiring layer. Further, the electrode pad 120 is connected to the semiconductor element through wiring (not shown), vias (not shown) and contacts (not shown) formed in the semiconductor element.

次いで、図３（ａ）のように、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、絶縁膜２００となるＳｉＯＮ膜を成膜する。次いで、ＳｉＯＮ膜を選択的に除去することにより、絶縁膜２００を電極パッド１２０の周囲にパターン形成する。   Next, as shown in FIG. 3A, a SiON film to be the insulating film 200 is formed by, for example, CVD (Chemical Vapor Deposition). Next, the insulating film 200 is patterned around the electrode pad 120 by selectively removing the SiON film.

次いで、図３（ｂ）のように、例えば感光性のポリイミド膜をスピンコーターにより成膜し、露光及び現像をすることにより、電極パッド１２０上に部分的に電極パッド上凸部２２０を形成する。その際の電極パッド上凸部２２０の形状は、例えば、平面視で円状であり、直径が２μｍ以上４μｍ以下となるように形成する。また、電極パッド上凸部２２０の形状は、例えば、平面視で直線状であり、幅が２μｍ以上４μｍ以下となるように形成する。   Next, as shown in FIG. 3B, for example, a photosensitive polyimide film is formed by a spin coater, and exposure and development are performed, so that the electrode pad upper convex portion 220 is partially formed on the electrode pad 120. . In this case, the shape of the electrode pad upper protrusion 220 is, for example, a circular shape in plan view, and has a diameter of 2 μm to 4 μm. In addition, the shape of the electrode pad upper protrusion 220 is, for example, a linear shape in plan view, and is formed to have a width of 2 μm to 4 μm.

次いで、電極パッド上凸部２２０が形成された電極パッド１２０等の上に、例えばスパッタなどにより、めっきのシードとなるシード膜（非図示）を形成する。このとき、シード膜（非図示）は、電極パッド上凸部２２０などの形状に沿って成膜される。   Next, a seed film (not shown) serving as a seed for plating is formed on the electrode pad 120 or the like on which the electrode pad upper protrusions 220 are formed by, for example, sputtering. At this time, a seed film (not shown) is formed along the shape of the electrode pad upper protrusion 220 and the like.

次いで、図４（ａ）のように、バンプ電極３００を形成する領域以外をマスキングするように、フォトレジスト６００を形成する。次いで、めっき法により、電極パッド１２０上に、バンプ電極３００を形成する。例えば、金めっきなどが用いられ、電流密度を高くし、めっき液温度を低くすることで、コンフォーマルに成長させる。このように、めっき膜を電極パッド上凸部２２０上に成長させることにより、バンプ電極３００上にバンプ電極凸部３２０を形成する。   Next, as shown in FIG. 4A, a photoresist 600 is formed so as to mask the region other than the region where the bump electrode 300 is formed. Next, the bump electrode 300 is formed on the electrode pad 120 by plating. For example, gold plating or the like is used, and the current density is increased and the plating solution temperature is lowered to grow conformally. Thus, the bump electrode convex part 320 is formed on the bump electrode 300 by growing the plating film on the electrode pad convex part 220.

次いで、図４（ｂ）のように、例えば、アッシングなどにより、フォトレジスト６００を除去する。バンプ電極３００をマスクとして、シード膜（非図示）をエッチングにより除去する。   Next, as shown in FIG. 4B, the photoresist 600 is removed by, for example, ashing. Using the bump electrode 300 as a mask, a seed film (not shown) is removed by etching.

次いで、図１のように、半導体チップ搭載工程が行われる。あらかじめ、液晶パネルなどが形成された配線基板５００を準備する。まず、例えば、ＮＣＦ等を配線基板５００上に仮接着させる。次いで、半導体チップのバンプ電極３００を、配線基板５００の電極５２０と接触させるように位置調整し、熱圧着する。このとき、バンプ電極３００上のバンプ電極凸部３２０を、配線基板５００上の電極５２０と直に接触させる。また、熱圧着することにより、バンプ電極３００上のバンプ電極凸部３２０を圧し潰させる（非図示）。これにより、確実に導通をとることが出来る。   Next, as shown in FIG. 1, a semiconductor chip mounting process is performed. A wiring board 500 on which a liquid crystal panel or the like is formed is prepared in advance. First, for example, NCF or the like is temporarily bonded onto the wiring board 500. Next, the position of the bump electrode 300 of the semiconductor chip is adjusted so as to be in contact with the electrode 520 of the wiring substrate 500, and thermocompression bonding is performed. At this time, the bump electrode protrusion 320 on the bump electrode 300 is brought into direct contact with the electrode 520 on the wiring substrate 500. Moreover, the bump electrode convex part 320 on the bump electrode 300 is crushed by thermocompression bonding (not shown). As a result, conduction can be ensured.

次に、本実施形態の効果について説明する。本実施形態では、半導体チップにおけるバンプ電極３００上にバンプ電極凸部３２０が形成されている。このバンプ電極凸部３２０が配線基板５００の電極５２０と直に接触していることにより、半導体チップは配線基板５００と確実に接続している。これにより、ＡＣＦの導電性粒子を用いる必要がないため、導電性粒子の捕捉数を管理する必要が無い。よって、安定的かつ安価に半導体チップを配線基板５００と接続することが出来る。   Next, the effect of this embodiment will be described. In the present embodiment, bump electrode convex portions 320 are formed on the bump electrodes 300 in the semiconductor chip. Since the bump electrode protrusions 320 are in direct contact with the electrodes 520 of the wiring board 500, the semiconductor chip is securely connected to the wiring board 500. Thereby, since it is not necessary to use conductive particles of ACF, it is not necessary to manage the number of captured conductive particles. Therefore, the semiconductor chip can be connected to the wiring board 500 stably and inexpensively.

（第二の実施形態）
図５は、第二の実施形態に係る半導体装置の構成を示す断面図である。本実施形態は、保護膜２４０を除いて、第一の実施形態と同じである。図５に示すように、保護膜２４０は、電極パッド１２０の周辺に形成されている。上記した電極パッド上凸部２２０は、保護膜２４０と同一の材料を用いても良い。保護膜２４０は、例えば、感光性のポリイミドが用いられる。 (Second embodiment)
FIG. 5 is a cross-sectional view showing the configuration of the semiconductor device according to the second embodiment. This embodiment is the same as the first embodiment except for the protective film 240. As shown in FIG. 5, the protective film 240 is formed around the electrode pad 120. The electrode pad upper convex portion 220 may be made of the same material as the protective film 240. For example, photosensitive polyimide is used for the protective film 240.

また、本実施形態の製造方法における電極パッド上凸部２２０を形成する工程において、例えば、同一のポリイミド膜を同時に露光及び現像をすることにより、保護膜２４０を、電極パッド上凸部２２０と同時に形成しても良い。これにより工程を短縮することが出来る。   In the step of forming the electrode pad convex portion 220 in the manufacturing method of the present embodiment, for example, the same polyimide film is exposed and developed at the same time, so that the protective film 240 is formed simultaneously with the electrode pad convex portion 220. It may be formed. Thereby, a process can be shortened.

以上の二つの実施形態では、電極パッド上凸部２２０と重なる位置上に、バンプ電極凸部３２０を形成する製造方法を説明したが、電極パッド上凸部２２０を用いない方法でも構わない。例えば、バンプ電極３００を形成後に、再度レジストパターンを形成してから、めっき法によりバンプ電極凸部３２０を再成長させる方法でも良い。または、バンプ電極３００を形成後に、バンプ電極凸部３２０以外を研削または押圧させる等の手段で、バンプ電極３００の表面にバンプ電極凸部３２０を形成しても良い。   In the above two embodiments, the manufacturing method of forming the bump electrode convex portion 320 on the position overlapping the electrode pad upper convex portion 220 has been described. However, a method that does not use the electrode pad upper convex portion 220 may be used. For example, after forming the bump electrode 300, after forming a resist pattern again, the bump electrode convex part 320 may be regrown by a plating method. Alternatively, after the bump electrode 300 is formed, the bump electrode convex portion 320 may be formed on the surface of the bump electrode 300 by means such as grinding or pressing other than the bump electrode convex portion 320.

以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。   As mentioned above, although embodiment of this invention was described with reference to drawings, these are the illustrations of this invention, Various structures other than the above are also employable.

１００ 半導体基板
１２０ 電極パッド
２００ 絶縁膜
２２０ 電極パッド上凸部
２４０ 保護膜
３００ バンプ電極
３２０ バンプ電極凸部
４００ 接着剤
５００ 配線基板
５２０ 電極
６００ フォトレジスト DESCRIPTION OF SYMBOLS 100 Semiconductor substrate 120 Electrode pad 200 Insulating film 220 Electrode pad upper convex part 240 Protective film 300 Bump electrode 320 Bump electrode convex part 400 Adhesive 500 Wiring board 520 Electrode 600 Photoresist

Claims (6)

電極パッドを有する半導体チップと、
前記半導体チップを搭載する配線基板と、
を備え、
前記半導体チップは、
前記電極パッド上に形成されたバンプ電極と、
前記バンプ電極の表面に部分的に形成されたバンプ電極凸部と、
を備え、
前記半導体チップは、前記バンプ電極を前記配線基板側に向けることにより前記配線基板と接続し、
前記バンプ電極凸部は、前記配線基板の電極と直に接触していることを特徴とする半導体装置。 A semiconductor chip having electrode pads;
A wiring board on which the semiconductor chip is mounted;
With
The semiconductor chip is
A bump electrode formed on the electrode pad;
Bump electrode protrusions partially formed on the surface of the bump electrode;
With
The semiconductor chip is connected to the wiring board by directing the bump electrode toward the wiring board,
The bump electrode convex portion is in direct contact with the electrode of the wiring board. 請求項１に記載の半導体装置において、
前記電極パッド上に部分的に電極パッド上凸部が形成され、
前記バンプ電極凸部は、平面視で前記電極パッド上凸部と重なる位置に形成されていることを特徴とする半導体装置。 The semiconductor device according to claim 1,
An electrode pad upper protrusion is partially formed on the electrode pad,
The bump electrode convex portion is formed at a position overlapping the electrode pad upper convex portion in plan view. 請求項２に記載の半導体装置において、
前記バンプ電極は、めっき法により形成され、
前記バンプ電極凸部は、めっき膜が前記電極パッド上凸部の上に成長することにより形成されていることを特徴とする半導体装置。 The semiconductor device according to claim 2,
The bump electrode is formed by a plating method,
The bump electrode convex portion is formed by growing a plating film on the electrode pad upper convex portion. 請求項２または請求項３に記載の半導体装置において、
前記電極パッド上凸部における平面視の幅は、２μｍ以上４μｍ以下であることを特徴とする半導体装置。 The semiconductor device according to claim 2 or claim 3,
The width of the electrode pad upper protrusion in plan view is 2 μm or more and 4 μm or less. 請求項２〜４のいずれか一項に記載の半導体装置において、
前記電極パッド上凸部は、前記電極パッドの周囲に形成した保護膜と同一の材料により形成されていることを特徴とする半導体装置。 In the semiconductor device according to any one of claims 2 to 4,
The electrode pad upper protrusion is formed of the same material as the protective film formed around the electrode pad. 半導体チップを形成する半導体チップ形成工程と、
前記半導体チップを配線基板上に搭載する半導体チップ搭載工程と、
を備え、
前記半導体チップ形成工程は、
半導体基板上に電極パッドを形成する工程と、
前記電極パッド上に、部分的に凸部を有するバンプ電極を形成する工程と、
を備え、
前記半導体チップ搭載工程において、前記半導体チップを、前記バンプ電極が前記配線基板側に向くように前記配線基板と接続し、前記凸部を前記配線基板の電極と直に接触させることを特徴とする半導体装置の製造方法。 A semiconductor chip forming step of forming a semiconductor chip;
A semiconductor chip mounting step of mounting the semiconductor chip on a wiring board;
With
The semiconductor chip forming step includes
Forming an electrode pad on a semiconductor substrate;
Forming a bump electrode partially having a protrusion on the electrode pad;
With
In the semiconductor chip mounting step, the semiconductor chip is connected to the wiring board so that the bump electrode faces the wiring board, and the convex portion is brought into direct contact with the electrode of the wiring board. A method for manufacturing a semiconductor device.
JP2010224648A 2010-10-04 2010-10-04 Semiconductor device and method for manufacturing the same Pending JP2012079956A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010224648A JP2012079956A (en) 2010-10-04 2010-10-04 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010224648A JP2012079956A (en) 2010-10-04 2010-10-04 Semiconductor device and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2012079956A true JP2012079956A (en) 2012-04-19

Family

ID=46239847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010224648A Pending JP2012079956A (en) 2010-10-04 2010-10-04 Semiconductor device and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP2012079956A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10262965B2 (en) 2016-07-15 2019-04-16 Samsung Display Co., Ltd. Display device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10262965B2 (en) 2016-07-15 2019-04-16 Samsung Display Co., Ltd. Display device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
KR100546346B1 (en) Method for forming redistribution bump, semiconductor chip and mount structure fabricated using same
US7651886B2 (en) Semiconductor device and manufacturing process thereof
US20080093738A1 (en) Chip structure and wafer structure
JP4115832B2 (en) Semiconductor device and liquid crystal display panel
JP2004327527A (en) Electronic device, its manufacturing process and electronic apparatus
JP2004327480A (en) Semiconductor device and its manufacturing process, electronic apparatus and its manufacturing process, and electronic apparatus
CN104584206B (en) Solder on trace technology for interconnect attachment
JP2007005357A (en) Method of manufacturing semiconductor device
TW201121006A (en) Connection structure for chip-on-glass driver IC and connection method therefor
JP2007073817A (en) Semiconductor device manufacturing method
KR20070006569A (en) Substrate for manufacturing semiconductor device, semiconductor device manufacturing method
JP2012079956A (en) Semiconductor device and method for manufacturing the same
JP2007103953A (en) Semiconductor chip having bump containing conductive particle and method for manufacturing it
KR100771874B1 (en) A semiconduct tape automated bonding package and method of manufacturing the same
JP2007294575A (en) Method for manufacturing semiconductor device
JP5137320B2 (en) Semiconductor device and manufacturing method thereof
JP4728079B2 (en) Semiconductor device substrate and semiconductor device
JP2001244366A (en) Semiconductor integrated circuit device and its manufacturing method
JP2002231765A (en) Semiconductor device
JP2008109024A (en) Semiconductor, electronic device, and method for manufacturing electronic device
TWI472272B (en) Semiconductor package whose a dielectric layer formed from a photo-sensitive material and manufacturing method thereof
JP4888650B2 (en) Semiconductor device and method for manufacturing electronic device
JP4873144B2 (en) Electronic device manufacturing method and semiconductor device
CN105308732B (en) Method and corresponding electronic structure including the manufacture electronic structure by planarization reduction welded gasket topological variation
TWI784661B (en) Layout structure of flexible printed circuit board