JP4864290B2 - 半導体デバイス上の構造の寸法を測定するために使用される、非破壊光波測定(光波散乱計測)(scatterometry)に基づいた測定ツールを較正する方法と構造 - Google Patents
半導体デバイス上の構造の寸法を測定するために使用される、非破壊光波測定(光波散乱計測)(scatterometry)に基づいた測定ツールを較正する方法と構造 Download PDFInfo
- Publication number
- JP4864290B2 JP4864290B2 JP2003579273A JP2003579273A JP4864290B2 JP 4864290 B2 JP4864290 B2 JP 4864290B2 JP 2003579273 A JP2003579273 A JP 2003579273A JP 2003579273 A JP2003579273 A JP 2003579273A JP 4864290 B2 JP4864290 B2 JP 4864290B2
- Authority
- JP
- Japan
- Prior art keywords
- structures
- grating
- critical dimension
- size
- grating structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
- G01N21/47—Scattering, i.e. diffuse reflection
- G01N21/4788—Diffraction
Description
コリメータからのX線ビームがテストパターン上に投射する場合、干渉が生じる。また、コリメータとテストパターンは互いに関して並進する(translate)一方で、検知器によってこの干渉パターンを測定することができる。
半導体産業内には、例えばマイクロプロセッサ、メモリ装置およびこれに類するもののような集積回路素子の処理速度をあげるという、不変の要望がある。
この要望は、消費者がますます高い速度で作動するコンピュータおよび電子デバイスを要求することによって強まる。
この高い速度に対する要求は、例えばトランジスタのような半導体デバイスの大きさを、継続的に減少することとなる。
すなわち、一般的なFET(field effect transistor)の複数の構成要素(例えばチャネル長さ、接合深さ、ゲート絶縁膜の厚みおよびこれに類するもの)の大きさが減少した。
例えば、他の条件が全て同じであれば、トランジスタのチャネル長が短い方が、トランジスタをより速く作動する。
したがって、トランジスタの全面的な速度と同様に、このようなトランジスタが組込まれた集積回路素子の速度を上げるべく、一般的なトランジスタの構成要素のサイズ、すなわちスケールを減少する不変の要望がある。
集積回路素子を形成するプロセスにおいて、図1に示される例示的なトランジスタ10のような何百万ものトランジスタが、半導体の基板上に形成される。
基板11は、例えばN型またはP型ドーパント材料のいずれかでドープされてもよい。
このトランジスタ10は、ゲート絶縁層16上に形成された、ドープされた多結晶のシリコン(ポリシリコン)ゲート電極14を有する。
絶縁側壁スペーサ20は、ゲート電極14およびゲート絶縁層16をトランジスタ10のドープされたソース/ドレイン領域22から分離する。
トランジスタ10におけるソース/ドレイン領域22は、ドーパント原子、例えばNMOSデバイスについてのヒ素、リン、PMOSデバイスについてのホウ素を基板中に注入すべく、1つ以上のイオン注入プロセスを実行することによって形成されてもよい。
浅いトレンチ分離領域18は、他のトランジスタのような(図示されない)、近隣の半導体デバイスからトランジスタ10を電気的に分離すべく、提供される。
さらに、図1には記載されていないが、一般的な集積回路デバイスは、電気配線(conductive line)および導電性のコンタクトまたはビアのような、複数の導電性の配線(conductive interconnection)で構成される。
これらの導電性の配線は、基板上に形成されたトランジスタ間に電気信号が伝達できるようにする。
このような寸法は、時にはその構造のクリティカルディメンション(CD)と呼ばれる。
このような最近の装置における構造のサイズの減少により、現在の半導体プロセスにおいてはできるだけ正確に構造を形成することが非常に重要である。
ゲート電極14は、トランジスタ10が稼働中の場合、デバイスのチャネル長13におよそ相当するクリティカルディメンション12、すなわちゲート電極14の幅を有する。
ゲート電極14は、現在、約180nmである幅12にパターン化することができ、将来にはさらに例えば120nmに縮小されることが予定されている。
トランジスタ10が稼働中の場合、ゲート電極14の幅12はこのトランジスタ10のチャネル長13にほぼ一致するので、製造された際におけるゲート電極14のクリティカルディメンション12のずれが僅かであっても、装置の性能に悪影響を及ぼし得る。
さらに、ウェーハのある段階において、構造、例えばゲート電極は、様々な異なるクリティカルディメンションに形成される。
さらに、ある段階におけるゲート電極および(または)浅いトレンチ分離構造は、異なるクリティカルディメンションを有する。
非破壊光波測定(scatterometry)に基づいた測定ツールは、様々な寸法を決定する際に使用することができる。
しかしながら、様々な異なるクリティカルディメンションを有する構造を測定する必要がある状況においては、これらの構造を測定する間に得られた測定学データが正確であると共に、この非破壊光波測定ツールは、全体的な測定学プロセスの一部として正確に較正できることが重要である。
ある実施形態の1つにおいては、この方法は、非破壊光波測定ツールを使用して、ウェーハ上に形成された少なくとも1つの製品構造のクリティカルディメンションを測定するステップと、非破壊光波測定ツールを使用して、このウェーハ上に形成されたそれぞれ異なるクリティカルディメンションを有する複数のグレーティング構造のうちの少なくとも1つを測定するステップと、この少なくとも1つのグレーティング構造の測定に基づいて、測定された少なくとも1つの製品構造のクリティカルディメンションを修正するステップと、を含む。
本発明は、様々な変形および代替形態をとることが可能であるが、この中の特定の実施例を図面に記載した例で示し、詳細に説明する。
しかしながら、本図面および詳細な説明は、発明を開示された特定の形式に制限するものではない。それどころか、添付の請求項によって定義されるような本発明の趣旨およびその範囲内にある修正例、均等物および代替物に及ぶ。
明確化のために、実製品のすべての特徴点が、この明細書に記述されるとは限らない。
このような実製品の開発では、開発者の特別の目的を達成するために、実施の度に変化する、システムおよびビジネスに関連するような制限に応じて、実施に特有の多数の決定を下さなければならない。
さらに、そのような開発努力は、複雑で時間を消費する可能性があるが、それにも拘わらず、この開示から利益を受ける技術分野における当業者にとってはそれが定例のことである。
半導体デバイスの様々な領域および構造は、図面では、非常に正確ではっきりとした配置および分布を有するものとして記載されるが、実際には、当業者は、これらの領域および構造が図面に記載されているほど正確ではないことを認識する。
さらに、図面中に記載された様々な構造およびドープされた領域の相対的なサイズは、製造された装置における構造または領域のサイズよりも大きくてもよいし、小さくてもよい。
しかしながら、添付した図面は、本発明の実施形態の一例を記載し、説明するために含まれている。
ここで使用される用語およびフレーズは、これらの用語およびフレーズについての当業者による理解と一致する意味を有するように理解され、解釈されるべきである。
用語またはフレーズが特別な定義(すなわち、当業者によって理解される通常の、一般的な意味と異なる定義)がなければ、ここでの用語またはフレーズの一貫した使用による意味であることになる。
用語またはフレーズが特別な意味(すなわち、当業者によって理解される以外の意味)を有する限り、このような特別の定義は、用語またはフレーズについて特別の定義を直接かつ明白に提供するように、明細書において説明される。
本願を読んだ際に当業者が容易に理解するであろうように、本発明の方法は、例えば、ゲート電極構造のクリティカルディメンション、浅いトレンチ分離領域の幅、電気配線の幅等のような、集積回路デバイス中に形成された莫大な種類の異なる構造についての測定学データを取得する際に適用することができる。
したがって、添付された請求項においてこのような制限が記載されなければ、半導体デバイス上で測定された特別の構造が、本発明の制限と考えられるべきではない。
このダイ42は、製品に係る集積回路素子(例えばマイクロプロセッサ、ASIC、メモリ装置等)が形成されるウェーハ31の領域を定義する。
ウェーハ31毎のダイ42のサイズ、形および数は、製造すべき装置の種類による。
例えば、数百のダイが、直径8インチのウェーハ13上に形成されてもよい。製品に係るダイ42は、スクライブ・ライン42Aによって互いに分離される。
製造プロセスが終わった後、ウェーハ31はスクライブ・ライン42Aに沿ってカットされ、その上に形成される集積回路素子を含む製品に係るダイ42は、パッケージ化され、販売される。
このような構造は、浅いトレンチ分離構造(STI)、ゲート電極構造、金属またはポリシリコンの電気配線等を含んでいてもよいが、これに限られるものではない。
さらに、このような構造は、完成した集積回路素子の様々な段階で形成されてもよい。
例えば、導電性の金属配線がウェーハ31上の複数の段階で形成され得る一方、浅いトレンチ分離およびゲート電極構造は一番初期の段階(lowest level)(すなわち、デバイス段階)で形成される。
さらに、各段階において、その段階に構築された複数の構造は、異なるクリティカルディメンションを有していてもよい。例えば、複数のゲート電極構造のクリティカルディメンションが異なっていてもよいし、STI構造が同じ段階で形成されたゲート電極構造とは異なるクリティカルディメンションを有していてもよい。
例えば、デバイス段階において、ゲート電極構造を約180nmのクリティカルディメンションを有するように形成するのに対して、浅いトレンチ分離を約250nmの幅を有するように構成してもよい。
さらに、同じ種類の複数の構造(例えば電気配線)は、ある段階において、物理的なプロット・スペース制限または設計選択のような様々な要因により、異なる呼び幅(nominal widths)を有していてもよい。
一般的な説明として、このような方法論は、ウェーハ31上に形成された複数のグレーティング構造60Aないし60Eからなる、一連の配列61(図2および3を参照)の使用を含む。
参照し易くするため、グレーティング構造60Aないし60Eは、その各々および(または)その全体が、参照符号60によって示される。
本願を最後まで読んだ当業者によって認識されるであろうように、このグレーティング構造60のサイズ、形、数、位置および向き(orientation)は、発明が使用される状況と、測定されるべき構造によって変えてもよい。
さらに、図示したグレーティング構造60Aないし60Eは直線的な配列で記載されるが、これらのグレーティング構造は、異なる態様で方向づけられていてもよいし、または任意の態様でウェーハ31の表面中に、それぞれ分散していてもよい。
グレーティング構造60は、ウェーハ31のスクライブ・ライン42A中に形成してもよい。
最後に、デバイスのある段階において、二つ以上のこのような配列61が形成されてもよい。また、このような複数の配列61は、異なる構造上の呼び寸法(nominal feature size)を有する構造を測定するための非破壊光波測定ツールを較正する際に有用である。
例えば、第1のこのような配列は、第1の公称範囲(例えば220から280nm)で測定用の非破壊光波測定ツールを較正できるように構成される一方、第2のこのような配列は、70から110nmの範囲中の寸法を測定するための、このような非破壊光波測定ツールを較正できるように構成される。
グレーティング構造60Aないし60Eのそれぞれは、複数の構造38により構成されている。
このグレーティング構造60Aないし60Eのそれぞれの構造38は、異なるクリティカルディメンションを有する。
前述したように、グレーティング構造60Aないし60Eのサイズ、形および構成は、非破壊光波測定ツールを使用して測定される構造に応じて変えてもよい。
このグレーティング構造60は、例えば金属配線、STI構造、ゲート電極構造等のような、任意のタイプの構造38により構成することができる。
複数の構造がウェーハ32上に100nmの公称値のクリティカルディメンションとなるように形成されることが分かっている場合、グレーティング構造60Aないし60Eは、既知量分(すなわち、一定のオフセット(fixed offset))だけこの呼び値と異なるクリティカルディメンションを有する構造から構成されてもよい。
例えば、その構造のクリティカルディメンションの公称値が100nmである、図3に記載される実施形態のうちの一例(例えば、ゲート電極構造)においては、配列61は、5つのグレーティング構造60Aないし60Eで構成されてもよい。このグレーティング構造の各々は、それぞれ110nm、100nm、90nm、80nmおよび70nmのクリティカルディメンションを有する。
すなわち、各グレーティング構造60Aないし60Eのクリティカルディメンションは、グレーティング構造60Aないし60Eに含まれる構造38のサイズによって定義される。
グレーティング構造60Aないし60Eに含まれる構造38のクリティカルディメンションの特定のサイズと、グレーティング構造60に含まれる構造38のクリティカルディメンションにおける増分(インクリメント)の差は、変化し得る。
図3に記載の実施形態において、グレーティング構造60Aないし60Eは、隣接するグレーティング構造毎に10nmの寸法上のオフセットを有する。
グレーティング構造60に含まれるゲート電極構造38Aは、厚み65と、(基板の表面43に垂直な方向に関して)ある角度63をなして配置される側壁62を有する。
ゲート電極構造38Aはクリティカルディメンション52を有する。
この厚み65、側壁の角度63、ゲート電極構造38Aのピッチ64、およびゲート電極構造38Aのクリティカルディメンション52は、設計事項である。 グレーティング構造60は、例えば、約100μm×120μmの寸法を有する領域中に形成されてもよい。また、このグレーティング構造は、約150から200のゲート電極構造38A(選択されたピッチによる)を含んでいてもよい。
もちろん、グレーティング構造60Aないし60Eを含む構造は、測定されるべき構造によって変わる。
グレーティング構造60の構造の一部は、他の同様の構造が、ウェーハ31上に形成された製品デバイスについて形成されるのと同時に形成されてもよい。
すなわち、グレーティング構造60Aないし60Eについてのパターンは、ダイ42内に製品に係る集積回路素子を形成する過程において使用されるレチクル中に形成される。
代替的に、グレーティング構造60Aないし60Eを含む構造を形成するために、独立したレチクルが使用されてもよい。
すなわち、グレーティング構造60Aないし60Eのグループは、集積回路デバイス上に形成され得る構造38(少なくともあるタイプの構造について)のクリティカルディメンションの範囲を提供する。
この実施形態では、第1グレーティング構造(例えば60A)は、構造上の呼び寸法を一定の量だけインクリメントした構造38を有しており、第2グレーティング構造60Bは、構造上の呼び寸法に近い寸法の構造38により構成され、グレーティング構造60C、60Dは、構造上の呼び寸法よりも連続的に小さい構造38により構成されるようにしてもよい。
例えば、250nmの構造上の呼び寸法については(例えば金属配線について)、配列61は、それぞれ260nm、250nm、240nm、230nm、および220nmの構造サイズを有するグレーティング構造60Aないし60Eにより構成することができる。
もちろん、例示したこの配列パターンを変えてもよい。例えば、配列61をそれぞれ280nm、275nm、250nm、235nm、および220nmの構造サイズを有するグレーティング構造60Aないし60Eにより構成することができる。
したがって、配列61の特定のパターンまたは配置は、各グレーティング構造60Aないし60Eの構造サイズのインクリメントの差と同様に、設計事項である。
例えば、現在の半導体処理ツールの複雑さにより、サイズ(例えばウェーハ上に形成される構造のクリティカルディメンション)にばらつきが生じる。
既知の呼び値と異なる構造サイズを測定する際に、非破壊光波測定ツールがこの呼び値に正確に較正される一方、不適当なエラーが測定プロセスに入り込む可能性がある。
すなわち、非破壊光波測定ツールが100nmのターゲット値を有するクリティカルディメンションを測定するために較正されるとすると、この非破壊光波測定に基づいたツールがこの値からかなりの量だけ上回るか下回るクリティカルディメンションを測定するために使用される場合に、不適当なエラーが測定プロセスに入り込む可能性がある。
本発明は、このようなエラーの効果を除去または少なくとも低減すべく、このようなツールを較正する際において有用である構造および様々な方法を提供する。
しかしながら、構造のいくつかはまた、当初、例えば93nmのクリティカルディメンションを有するように測定されてもよい。
この時、非破壊光波測定に基づいたツールを、ここに示されたグレーティング構造60Aないし60Eの配列61を使用して較正することができる。
さらに詳しくは、非破壊光波測定ツールは、その測定された寸法のターゲット構造サイズに最も近いターゲット構造サイズを有している、グレーティング構造60Aないし60Eのうちの1つを測定するために使用されてもよい。
この場合、非破壊光波測定に基づいたツールは、既知のまたは90nmのターゲット構造サイズを有しているグレーティング構造60Cを測定するために使用されてもよい。
このグレーティング構造60Cの測定に基づいて、非破壊光波測定ツールを較正することができる。
すなわち、(既知の値90nmの)グレーティング構造60Cを測定する際、そのツール・データが91の値を示した場合、その後このツールを、測定された構造についての測定データにグレーティング構造60Cの測定データに基づく補正係数をかけることによって、このデータに基づいて較正することができる。
すなわち、93nmの測定値は、93nm×(91/90)=94.03nmに、適切に較正されることとなる。
測定におけるそのようなエラーが、絶対項(absolute terms)において非常に小さいこともあるが、現在の装置の寸法に対する集積回路デバイスを形成する枠内において、生成される構造のサイズまたはクリティカルディメンションを正確に決定し、このようなデバイスを製造するのにしようされるプロセスの効率性を決定することは、非常に重要である。
この非破壊光波測定ツール74は、実施形態によって、白色光、または他の波長、または複数の波長の組み合わせを使用することができる。
一般的に、非破壊光波測定ツール74は、広い分光組成を有する入射光線を生成し、その光の強度は、波長の変化に比べてゆっくり変化する。
この光の入射角はまた、実施形態によって変化し得る。
非破壊光波測定ツール74によって生成される光学の特有の跡は、波長に対する光の強さの比較(白色光、角度が固定されたタイプの非破壊光波測定ツールについて)または投射角に対する強度の比較(単一の光源を使用する、角度分解システムについて)に基づく。
さらに、光源73および検知器75は、垂直方向(例えば反射率計)からグレーティング構造60Aを照らす光源73と共に、同心円構造中に配置されてもよい。
反射光の強度は、複数の角度によって、または複数の波長で、S偏光およびP偏光として測定することができる。
例えば、オプティカル・ハードウェアは、カリフォルニア州フレモントのサーマウェーブ(Thermawave)社によって提供された分光器の楕円偏光計を備えたモデルOP5230またはOP5240を含んでいてもよい。
データ処理ユニットは、サーマウェーブ社によって配布された、テキサス州オースティンの東京エレクトロン・アメリカ社の全額出資の子会社である、ティンバー(Timbre)テクノロジーズによって製造されたプロファイル・アプリケーション・サーバを含んでいてもよい。
これらの記載と表現は、当業者が他の当業者に、効率的に作用の内容を伝達するものである。
ここで使用されている用語であるアルゴリズムは、一般的に、所望の結果に結びつくステップの自己矛盾がないシーケンスと考えられる。
このステップとは、物理量の物理的な操作を伴うものである。
必ずではないが、通常、これらの量は格納すること、転送すること、組み合わせること、比較すること、または操作することができる光学的な信号、電気的な信号、または磁気信号の形式をとる。
主に慣用的な理由により、これらの信号を、ビット、値、要素、記号、文字、用語、数またはその他同種のものとして呼ぶことは、時に便利である。
もし、特に提示されなかったならば、または議論から明白なように、「処理すること」または「コンピュータで計算すること」または「計算すること」、または「決定すること」または「表示すること」または同種の用語は、コンピュータシステムまたはその他の情報記憶装置のレジスタおよびメモリ内の物理的電子量として表されるデータを、コンピュータシステムメモリまたはレジスタ、送信装置、または表示装置内の物理量として同様に表わされる他のデータに操作、変換するコンピュータシステムまたは同様の電子計算機の動作およびプロセスに関連する。
ある実施形態の1つにおいては、この方法は、非破壊光波測定ツールを使用して、ウェーハ上に形成された少なくとも1つの製品構造のクリティカルディメンションを測定するステップと、非破壊光波測定ツールを使用して、このウェーハ上に形成されたそれぞれ異なるクリティカルディメンションを有する複数のグレーティング構造のうちの少なくとも1つを測定するステップと、この少なくとも1つのグレーティング構造の測定に基づいて、測定された少なくとも1つの製品構造のクリティカルディメンションを修正するステップと、を含む。
本発明はまた、集積回路デバイスを製造する際に実行される様々なプロセスの効率性を決定する際に有用である。
一般に、本発明は、デバイス性能を向上し、また、生産能力をあげることができる。
更に、添付の請求項に記載されている他は、ここに示された構造または設計の詳細に本発明を制限するものではない。
従って、上述の特定の実施形態は、代替または修正をすることができ、このような全ての変形例は、発明の要旨及び範囲内のものとして考えられる。
従って、本願で要求する保護は、添付の特許請求の範囲に記載される。
Claims (8)
- それぞれが異なる所定のサイズを有する複数の構造を備えた複数のグレーティング構造が表面上に形成されているウェーハ上に形成された少なくとも1つの製品構造のクリティカルディメンションを、非破壊光波測定ツールを使用して測定するステップと、
前記複数のグレーティング構造から、前記少なくとも1つの製品構造の測定されたクリティカルディメンションに最も近いサイズの構造を備えた1つのグレーティング構造を選択するステップと、
前記選択したグレーティング構造の前記構造のサイズを、前記非破壊光波測定ツールを使用して測定するステップと、
前記選択したグレーティング構造の前記構造の測定されたサイズと前記所定のサイズとを比較することにより補正係数を決定するステップと、を備えており、
前記少なくとも1つの製品構造の測定されたクリティカルディメンションに前記補正係数を適用して、前記少なくとも1つの製品構造の前記クリティカルディメンションを決定する、方法。 - 前記少なくとも1つの製品構造のクリティカルディメンションを測定するステップは、
前記少なくとも1つの製品構造を照らすステップと、
前記少なくとも1つの製品構造に反射した光を、前記非破壊光波測定ツールを使用して測定するステップと、を含む、請求項1記載の方法。 - 前記少なくとも1つの製品構造のクリティカルディメンションを測定するステップにおいて、
前記製品構造は、シャロー・トレンチ分離領域、ゲート電極構造および電気配線のうちの少なくとも1つからなる、請求項1記載の方法。 - 前記少なくとも1つの製品構造のクリティカルディメンションを測定するステップにおいて、
前記非破壊光波測定ツールは、光源および検知器からなる、請求項1記載の方法。 - 前記複数のグレーティング構造から1つのグレーティング構造を選択するステップは、
第1サイズのクリティカルディメンションを有する第1のグレーティング構造、前記第1サイズよりも大きな第2サイズのクリティカルディメンションを有する第2のグレーティング構造、または前記第1サイズよりも小さな第3サイズのクリティカルディメンションを有する第3のグレーティング構造のいずれかを選択する、請求項1記載の方法。 - 前記グレーティング構造に備えられた前記複数の構造の前記所定のサイズは、一定の増加量分だけ互いに異なる、請求項1記載の方法。
- 前記複数のグレーティング構造から1つのグレーティング構造を選択するステップは、
それぞれ異なる所定のサイズを有する複数の構造を備えた5つのグレーティング構造のうちの少なくとも1つを選択するステップを含む、請求項1記載の方法。 - 前記選択したグレーティング構造の前記構造のサイズを測定するステップは、
前記選択したグレーティング構造を照らすステップと、
前記非破壊光波測定ツールを使用して前記選択したグレーティング構造に反射した光を測定するステップと、を含む、請求項1記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/103,223 | 2002-03-19 | ||
US10/103,223 US6742168B1 (en) | 2002-03-19 | 2002-03-19 | Method and structure for calibrating scatterometry-based metrology tool used to measure dimensions of features on a semiconductor device |
PCT/US2002/040264 WO2003081662A1 (en) | 2002-03-19 | 2002-12-17 | Method and structure for calibrating scatterometry-based metrology tool used to measure dimensions of features on a semiconductor device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005521261A JP2005521261A (ja) | 2005-07-14 |
JP2005521261A5 JP2005521261A5 (ja) | 2006-02-09 |
JP4864290B2 true JP4864290B2 (ja) | 2012-02-01 |
Family
ID=28452364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003579273A Expired - Lifetime JP4864290B2 (ja) | 2002-03-19 | 2002-12-17 | 半導体デバイス上の構造の寸法を測定するために使用される、非破壊光波測定(光波散乱計測)(scatterometry)に基づいた測定ツールを較正する方法と構造 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6742168B1 (ja) |
JP (1) | JP4864290B2 (ja) |
KR (1) | KR100942037B1 (ja) |
CN (1) | CN100407391C (ja) |
AU (1) | AU2002357274A1 (ja) |
DE (1) | DE10297676B4 (ja) |
GB (1) | GB2406215B (ja) |
WO (1) | WO2003081662A1 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7016054B2 (en) * | 2003-03-31 | 2006-03-21 | Lsi Logic Corporation | Lithography line width monitor reflecting chip-wide average feature size |
US6859746B1 (en) * | 2003-05-01 | 2005-02-22 | Advanced Micro Devices, Inc. | Methods of using adaptive sampling techniques based upon categorization of process variations, and system for performing same |
JP2005051210A (ja) * | 2003-07-15 | 2005-02-24 | Matsushita Electric Ind Co Ltd | 面内分布データの圧縮法、面内分布の測定方法、面内分布の最適化方法、プロセス装置の管理方法及びプロセス管理方法 |
DE102004006258B4 (de) * | 2004-02-09 | 2007-08-02 | Infineon Technologies Ag | Verfahren zum Angleichen von zwei Messverfahren für die Messung von Strukturbreiten auf einem Substrat |
KR100625168B1 (ko) * | 2004-08-23 | 2006-09-20 | 삼성전자주식회사 | 기판에 형성된 패턴의 검사방법 및 이를 수행하기 위한검사장치 |
US7427457B1 (en) | 2004-09-03 | 2008-09-23 | Advanced Micro Devices, Inc. | Methods for designing grating structures for use in situ scatterometry to detect photoresist defects |
US7052921B1 (en) | 2004-09-03 | 2006-05-30 | Advanced Micro Devices, Inc. | System and method using in situ scatterometry to detect photoresist pattern integrity during the photolithography process |
US7738694B2 (en) * | 2006-03-23 | 2010-06-15 | Pratt & Whitney Canada Corp. | Calibration of optical patternator spray parameter measurements |
DE102007009901B4 (de) * | 2007-02-28 | 2011-07-07 | Globalfoundries Inc. | Technik zum Strukturieren unterschiedlich verspannter Schichten, die über Transistoren ausgebildet sind, durch verbesserte Ätzsteuerungsstrategien |
TWI416096B (zh) * | 2007-07-11 | 2013-11-21 | Nova Measuring Instr Ltd | 用於監控圖案化結構的性質之方法及系統 |
CN102005436B (zh) * | 2009-09-01 | 2012-02-08 | 中芯国际集成电路制造(上海)有限公司 | 度量衡校准晶圆 |
CN102136438B (zh) * | 2010-01-21 | 2012-08-01 | 上海华虹Nec电子有限公司 | 快速检测芯片堆栈结构间段差高度的方法 |
US9182219B1 (en) | 2013-01-21 | 2015-11-10 | Kla-Tencor Corporation | Overlay measurement based on moire effect between structured illumination and overlay target |
US9091667B2 (en) * | 2013-10-25 | 2015-07-28 | Globalfoundries Inc. | Detection of particle contamination on wafers |
AT513185B1 (de) * | 2013-11-13 | 2015-12-15 | Ditest Fahrzeugdiagnose Gmbh | Kalibrierelement |
KR20150085956A (ko) | 2014-01-17 | 2015-07-27 | 삼성전자주식회사 | 반도체 소자의 계측 방법, 반도체 계측 시스템, 및 이들을 이용한 반도체 소자의 제조방법 |
EP3221897A1 (en) * | 2014-09-08 | 2017-09-27 | The Research Foundation Of State University Of New York | Metallic gratings and measurement methods thereof |
CN107037694A (zh) * | 2017-05-25 | 2017-08-11 | 苏州灯龙光电科技有限公司 | 一种检测显示性能的检测板及其检测方法 |
JP7153147B2 (ja) * | 2019-02-22 | 2022-10-13 | ケーエルエー コーポレイション | 半導体デバイスの位置ずれ測定方法及び装置 |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5607800A (en) * | 1995-02-15 | 1997-03-04 | Lucent Technologies Inc. | Method and arrangement for characterizing micro-size patterns |
US5880838A (en) | 1996-06-05 | 1999-03-09 | California Institute Of California | System and method for optically measuring a structure |
US6594012B2 (en) * | 1996-07-05 | 2003-07-15 | Canon Kabushiki Kaisha | Exposure apparatus |
EP0847895B1 (en) | 1996-12-13 | 2001-08-01 | Denso Corporation | Apparatus for automatically adjusting aiming of headlights of an automotive vehicle |
US5949547A (en) * | 1997-02-20 | 1999-09-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | System for in-line monitoring of photo processing in VLSI fabrication |
US5867276A (en) | 1997-03-07 | 1999-02-02 | Bio-Rad Laboratories, Inc. | Method for broad wavelength scatterometry |
US6081334A (en) | 1998-04-17 | 2000-06-27 | Applied Materials, Inc | Endpoint detection for semiconductor processes |
US6514648B2 (en) | 1998-08-28 | 2003-02-04 | International Business Machines Corporation | Method to produce equal sized features in microlithography |
DE19922614A1 (de) * | 1998-12-04 | 2000-06-15 | Fraunhofer Ges Forschung | Verfahren und Vorrichtung zur optischen Kontrolle von Fertigungsprozessen feinstrukturierter Oberflächen in der Halbleiterfertigung |
US6272392B1 (en) | 1998-12-04 | 2001-08-07 | Advanced Micro Devices, Inc. | Methodology for extracting effective lens aberrations using a neural network |
US6245584B1 (en) | 1999-07-01 | 2001-06-12 | Advanced Micro Devices | Method for detecting adjustment error in photolithographic stepping printer |
IL130874A (en) * | 1999-07-09 | 2002-12-01 | Nova Measuring Instr Ltd | System and method for measuring pattern structures |
US6384408B1 (en) * | 1999-08-11 | 2002-05-07 | Kla-Tencor Corporation | Calibration of a scanning electron microscope |
US6051348A (en) | 1999-08-17 | 2000-04-18 | Advanced Micro Devices | Method for detecting malfunction in photolithographic fabrication track |
FR2812755B1 (fr) * | 2000-08-04 | 2002-10-31 | St Microelectronics Sa | Inductance integree |
US6556652B1 (en) | 2000-08-09 | 2003-04-29 | Jordan Valley Applied Radiation Ltd. | Measurement of critical dimensions using X-rays |
US6782337B2 (en) * | 2000-09-20 | 2004-08-24 | Kla-Tencor Technologies Corp. | Methods and systems for determining a critical dimension an a presence of defects on a specimen |
US6354133B1 (en) * | 2000-10-25 | 2002-03-12 | Advanced Micro Devices, Inc. | Use of carbon nanotubes to calibrate conventional tips used in AFM |
TW519746B (en) * | 2001-01-26 | 2003-02-01 | Timbre Tech Inc | System and method for characterizing macro-grating test patterns in advanced lithography and etch processes |
US6433878B1 (en) * | 2001-01-29 | 2002-08-13 | Timbre Technology, Inc. | Method and apparatus for the determination of mask rules using scatterometry |
US6650422B2 (en) | 2001-03-26 | 2003-11-18 | Advanced Micro Devices, Inc. | Scatterometry techniques to ascertain asymmetry profile of features and generate a feedback or feedforward process control data associated therewith |
US6563578B2 (en) * | 2001-04-02 | 2003-05-13 | Advanced Micro Devices, Inc. | In-situ thickness measurement for use in semiconductor processing |
JP4348412B2 (ja) * | 2001-04-26 | 2009-10-21 | 東京エレクトロン株式会社 | 計測システムクラスター |
US6545753B2 (en) * | 2001-06-27 | 2003-04-08 | Advanced Micro Devices, Inc. | Using scatterometry for etch end points for dual damascene process |
US6561706B2 (en) * | 2001-06-28 | 2003-05-13 | Advanced Micro Devices, Inc. | Critical dimension monitoring from latent image |
US6448097B1 (en) * | 2001-07-23 | 2002-09-10 | Advanced Micro Devices Inc. | Measure fluorescence from chemical released during trim etch |
US6583871B1 (en) * | 2001-07-23 | 2003-06-24 | Advanced Micro Devices, Inc. | System and method to measure closed area defects |
US6643008B1 (en) * | 2002-02-26 | 2003-11-04 | Advanced Micro Devices, Inc. | Method of detecting degradation in photolithography processes based upon scatterometric measurements of grating structures, and a device comprising such structures |
-
2002
- 2002-03-19 US US10/103,223 patent/US6742168B1/en not_active Expired - Lifetime
- 2002-12-17 WO PCT/US2002/040264 patent/WO2003081662A1/en active Application Filing
- 2002-12-17 DE DE10297676.7T patent/DE10297676B4/de not_active Expired - Lifetime
- 2002-12-17 JP JP2003579273A patent/JP4864290B2/ja not_active Expired - Lifetime
- 2002-12-17 GB GB0419077A patent/GB2406215B/en not_active Expired - Lifetime
- 2002-12-17 AU AU2002357274A patent/AU2002357274A1/en not_active Abandoned
- 2002-12-17 KR KR1020047014727A patent/KR100942037B1/ko active IP Right Grant
- 2002-12-17 CN CN028285476A patent/CN100407391C/zh not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE10297676B4 (de) | 2015-03-19 |
DE10297676T5 (de) | 2005-07-07 |
KR20050002869A (ko) | 2005-01-10 |
GB2406215A (en) | 2005-03-23 |
US6742168B1 (en) | 2004-05-25 |
CN1623224A (zh) | 2005-06-01 |
AU2002357274A1 (en) | 2003-10-08 |
GB0419077D0 (en) | 2004-09-29 |
CN100407391C (zh) | 2008-07-30 |
GB2406215B (en) | 2005-12-21 |
WO2003081662A1 (en) | 2003-10-02 |
JP2005521261A (ja) | 2005-07-14 |
KR100942037B1 (ko) | 2010-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4864290B2 (ja) | 半導体デバイス上の構造の寸法を測定するために使用される、非破壊光波測定(光波散乱計測)(scatterometry)に基づいた測定ツールを較正する方法と構造 | |
US6383824B1 (en) | Method of using scatterometry measurements to control deposition processes | |
US7368206B2 (en) | Automated overlay metrology system | |
US6859746B1 (en) | Methods of using adaptive sampling techniques based upon categorization of process variations, and system for performing same | |
US6433871B1 (en) | Method of using scatterometry measurements to determine and control gate electrode profiles | |
US7951672B2 (en) | Measurement and control of strained devices | |
JP5142370B2 (ja) | スペクトルの改善を利用して光計測装置を一致させる方法 | |
US6618149B1 (en) | Method of identifying film stacks based upon optical properties | |
US6650423B1 (en) | Method and apparatus for determining column dimensions using scatterometry | |
US6479200B1 (en) | Method of controlling stepper process parameters based upon scatterometric measurements of DICD features | |
CN109324278B (zh) | X光散射测量的方法 | |
CN101145535A (zh) | 非破坏性检测线宽粗糙现象的方法 | |
US20110114951A1 (en) | Semiconductor device and method for producing the same | |
US6529282B1 (en) | Method of controlling photolithography processes based upon scatterometric measurements of photoresist thickness, and system for accomplishing same | |
US6643008B1 (en) | Method of detecting degradation in photolithography processes based upon scatterometric measurements of grating structures, and a device comprising such structures | |
US6660543B1 (en) | Method of measuring implant profiles using scatterometric techniques wherein dispersion coefficients are varied based upon depth | |
US6707562B1 (en) | Method of using scatterometry measurements to control photoresist etch process | |
US6582863B1 (en) | Method of controlling photolithography processes based upon scatterometric measurements of sub-nominal grating structures | |
US6562635B1 (en) | Method of controlling metal etch processes, and system for accomplishing same | |
US6773939B1 (en) | Method and apparatus for determining critical dimension variation in a line structure | |
JP4600803B2 (ja) | 埋め込まれたリング発振器を備えた非破壊光波測定構造、およびこの構造を使用した方法 | |
US6660542B1 (en) | Method of controlling stepper process parameters based upon optical properties of incoming process layers, and system for accomplishing same | |
US6927080B1 (en) | Structures for analyzing electromigration, and methods of using same | |
US6602723B1 (en) | Method of integrating scatterometry metrology structures directly into die design | |
US6989900B1 (en) | Method of measuring implant profiles using scatterometric techniques |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051215 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090225 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090324 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090609 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090728 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20091002 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100421 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20100902 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110609 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110614 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110711 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110719 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110809 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110822 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110909 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111109 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4864290 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |