JP4862371B2 - 薄膜電子部品及びその製造方法 - Google Patents
薄膜電子部品及びその製造方法 Download PDFInfo
- Publication number
- JP4862371B2 JP4862371B2 JP2005345803A JP2005345803A JP4862371B2 JP 4862371 B2 JP4862371 B2 JP 4862371B2 JP 2005345803 A JP2005345803 A JP 2005345803A JP 2005345803 A JP2005345803 A JP 2005345803A JP 4862371 B2 JP4862371 B2 JP 4862371B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- electrode layer
- main
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
本発明は、例えば基板上に形成する薄膜コンデンサ等の薄膜電子部品を構成する電極及びその薄膜電子部品並びにその製造方法に関する。
従来、基板の上にコンデンサ等の受動素子が形成された薄膜素子が広く知られている。このような薄膜素子では高信頼性化及び小型化の要求があり、これらの要求を満足するために基板表面、電極膜及び誘電体薄膜のそれぞれが平滑であることが望まれる。
ところで、電極膜の電極材料としては、従来、耐酸化性や耐熱性を考慮して白金（Ｐｔ）又はパラジウム（Ｐｄ）などの貴金属を用いていた。しかし、これらの貴金属は高価であり、安価な電極材料に置き換えることがコスト低減に効果的である。そこで、電極として銅（Ｃｕ）又はニッケル（Ｎｉ）等の安価な金属を用いることが望まれる。電極としてＣｕ又はＮｉを用いた場合には、白金等の貴金属と比較して酸化しやすいことから、誘電体の形成は電極材料が酸化しない還元性雰囲気で行なわれることが望まれる。
一般に、有機誘電体原料を使用して溶液法から誘電体層を作製する場合では高温で焼成すると結晶性が良く、良好な誘電特性が得られやすい。
したがって、安価で、誘電体層の高温焼成に耐えうる電極材料が望まれていたが単独の電極材料でこのような要求を満たすものはなかった。
ところで２種類の電極材料を用いて、２層構造とする技術が開示されている（例えば特許文献１を参照。）。特許文献１では誘電体層の表面に上部電極として金からなる第１の電極層を形成し、第１の電極層の上にＡｇ又はＣｕからなる第２の電極層を形成している。上部電極を２層構造とする理由は誘電体層の結晶層の不均一性を解消するためであるが、第１の電極層と第２の電極層とは、電極材料を選択することにより合金化を有効に防止している。
特開２００１−２４４１３９号公報
ところで、電極材料として安価なＣｕ又はＮｉを用いた場合、誘電体層の焼成時或いは焼成後のアニール処理時において高温まで加熱すると、電極を構成するＣｕ粒子又はＮｉ粒子の粒成長が起きる。この粒成長により電極層に凹凸が生じ、薄膜電子部品の高信頼性化及び小型化の要求を満たすことができないことがわかった。そこで本発明は、電極材料として安価なＣｕ又はＮｉを用いて電極を高温で焼いた場合においても粒成長による凹凸の発生を抑制し、結果として誘電体層を高温焼成しうる薄膜電子部品用電極及びその薄膜電子部品並びにその製造方法を提供することを目的とする。これにより、例えば溶液法で形成した誘電体層においても、結晶性が良く優れた誘電特性を発揮させることを目的とする。
本発明者らは上記課題を解決するため、高価な貴金属電極材料を使用せずに、高温まで加熱しうる電極について鋭意研究した結果、Ｃｕ層と高融点金属層との複層電極とすることで、電極を高温で焼いた場合においても粒成長による凹凸の発生を抑制しうることを見出して本発明を完成させた。すなわち、本発明に係る薄膜電子部品は、基板上に、少なくとも下部電極、誘電体層及び上部電極を順に有する薄膜コンデンサを形成した薄膜電子部品において、前記下部電極は、Ｃｕを主成分とする主電極層と、該主電極層の主成分の金属の融点よりも２１０℃以上高い融点を有する金属のうちＲｕ、Ｒｈ、Ｒｅ、Ｐｔ、Ｉｒ、Ｏｓ、Ｖ、Ｔｉ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ又はＷから選ばれる少なくとも１種類の元素を含有する副電極層との複層構造を有し、かつ、該下部電極は基板側から副電極層、主電極層の順に形成されてなり、前記主電極層と前記誘電体層とが接していることを特徴とする。Ｃｕ層と高融点金属層との複層電極とすることで、電極の耐熱性を向上させて、電極の粒成長を抑制するものである。
本発明に係る薄膜電子部品では、前記主電極層の厚みは２０ｎｍ〜１μｍであり、且つ前記副電極層の厚みは１ｎｍ〜１μｍであることが好ましい。
さらに本発明に係る薄膜電子部品では、前記主電極層と前記副電極層との界面において、Ｃｕと、Ｒｕ、Ｒｈ、Ｒｅ、Ｐｔ、Ｉｒ、Ｏｓ、Ｖ、Ｔｉ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ又はＷから選ばれる少なくとも１種類の元素とが合金を形成していることが好ましい。界面部分を合金化させることで、主電極層であるＣｕ層の耐熱性を向上させて、電極の粒成長を抑制するものである。
本発明に係る薄膜電子部品において、前記誘電体層は、還元雰囲気焼成が可能な誘電体材料により形成することが好ましい。
本発明に係る薄膜電子部品の製造方法は、基板上に、少なくとも下部電極、誘電体層及び上部電極を順に有する薄膜コンデンサを形成した薄膜電子部品の製造方法において、
前記基板の表面に、Ｃｕを主成分とする主電極層と、該主電極層の主成分の金属の融点よりも２１０℃以上高い融点を有する金属のうちＲｕ、Ｒｈ、Ｒｅ、Ｐｔ、Ｉｒ、Ｏｓ、Ｖ、Ｔｉ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ又はＷから選ばれる少なくとも１種類の元素を含有する副電極層との複層構造を有する下部電極を、副電極層、主電極層の順に形成する下部電極形成工程と、前記下部電極の表面に有機誘電体原料を含有する原料液を塗布して塗布層を形成する原料液塗布工程と、該塗布層を加熱し、前記有機誘電体原料を焼成して金属酸化物薄膜からなる誘電体層を形成する誘電体層形成工程と、前記誘電体層の表面に上部電極を形成する上部電極形成工程と、を有し、前記主電極層と前記誘電体層とが接していることを特徴とする。複層構造を有する下部電極を形成するに際して、副電極層、主電極層の順に形成することで、Ｃｕが副電極層を構成する高融点金属に固溶して、主電極層の粒成長が抑制される。
前記基板の表面に、Ｃｕを主成分とする主電極層と、該主電極層の主成分の金属の融点よりも２１０℃以上高い融点を有する金属のうちＲｕ、Ｒｈ、Ｒｅ、Ｐｔ、Ｉｒ、Ｏｓ、Ｖ、Ｔｉ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ又はＷから選ばれる少なくとも１種類の元素を含有する副電極層との複層構造を有する下部電極を、副電極層、主電極層の順に形成する下部電極形成工程と、前記下部電極の表面に有機誘電体原料を含有する原料液を塗布して塗布層を形成する原料液塗布工程と、該塗布層を加熱し、前記有機誘電体原料を焼成して金属酸化物薄膜からなる誘電体層を形成する誘電体層形成工程と、前記誘電体層の表面に上部電極を形成する上部電極形成工程と、を有し、前記主電極層と前記誘電体層とが接していることを特徴とする。複層構造を有する下部電極を形成するに際して、副電極層、主電極層の順に形成することで、Ｃｕが副電極層を構成する高融点金属に固溶して、主電極層の粒成長が抑制される。
本発明では、電極材料として安価なＣｕ又はＮｉを用いて電極を高温で焼いた場合においても粒成長による凹凸の発生を抑制する。これにより誘電体層を高温焼成しうる薄膜電子部品用電極を提供する。これにより、例えば溶液法で形成した誘電体層においても、結晶性が良く優れた誘電特性を発揮させる。したがって、誘電特性の優れた薄膜電子部品を提供できる。
以下、本発明の実施の形態を示して本発明を詳細に説明するが、本発明はこれらの記載に限定して解釈されない。本実施形態に係る薄膜電子部品用電極は、本実施形態に係る薄膜電子部品と一緒に説明することとする。なお、図中、同一部材には同一符号を付している。なお、第１実施形態（電極を金属層又は合金層とする場合）は、参考例である。さらに、主電極層を形成する材質としてＮｉを使用する形態は、参考例である。
（第１実施形態：電極を金属層又は合金層とする場合）
図１に第１実施形態に係る薄膜電子部品の一形態を示す概略断面図を示す。第１実施形態に係る薄膜電子部品の代表的な形態例は、図１に示したように、基板１上に、少なくとも下部電極２、誘電体層３及び上部電極４を有する薄膜コンデンサ５０を形成した薄膜電子部品１００であり、下部電極２は主成分としてＣｕ若しくはＮｉを含有し且つ副成分として主成分の金属（Ｃｕ若しくはＮｉ）の融点よりも２１０℃以上高い融点を有する金属（具体的には、Ｒｕ、Ｒｈ、Ｒｅ、Ｐｔ、Ｉｒ、Ｏｓ、Ｖ、Ｔｉ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ又はＷから選ばれる少なくとも１種類の元素のことである。以降、本発明においては、これらの元素のことを単に「主成分の金属（Ｃｕ若しくはＮｉ）の融点よりも２１０℃以上高い融点を有する金属」と称することもある。）を含有する金属層又は合金層からなるものである。
図１に第１実施形態に係る薄膜電子部品の一形態を示す概略断面図を示す。第１実施形態に係る薄膜電子部品の代表的な形態例は、図１に示したように、基板１上に、少なくとも下部電極２、誘電体層３及び上部電極４を有する薄膜コンデンサ５０を形成した薄膜電子部品１００であり、下部電極２は主成分としてＣｕ若しくはＮｉを含有し且つ副成分として主成分の金属（Ｃｕ若しくはＮｉ）の融点よりも２１０℃以上高い融点を有する金属（具体的には、Ｒｕ、Ｒｈ、Ｒｅ、Ｐｔ、Ｉｒ、Ｏｓ、Ｖ、Ｔｉ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ又はＷから選ばれる少なくとも１種類の元素のことである。以降、本発明においては、これらの元素のことを単に「主成分の金属（Ｃｕ若しくはＮｉ）の融点よりも２１０℃以上高い融点を有する金属」と称することもある。）を含有する金属層又は合金層からなるものである。
図１の第１実施形態に係る薄膜電子部品１００において、上部電極４を下部電極２と同様に、主成分としてＣｕ若しくはＮｉを含有し且つ副成分として主成分の金属（Ｃｕ若しくはＮｉ）の融点よりも２１０℃以上高い融点を有する金属を含有する金属層又は合金層としても良い。或いは、上部電極４のみを金属層又は合金層としても良い。ただし、誘電体層３を高温焼成した際に電極の凹凸発生を抑制するためには、少なくとも下部電極２は上述の金属層又は合金層で形成することがより好ましい。
基板１としては、シリコン単結晶基板、或いはアルミナ（Ａｌ２Ｏ３）、マグネシア（ＭｇＯ）、フォルステライト（２ＭｇＯ・ＳｉＯ２）、ステアタイト（ＭｇＯ・ＳｉＯ２）、ムライト（３Ａｌ２Ｏ３・２ＳｉＯ２）、ベリリア（ＢｅＯ）、ジルコニア（ＺｒＯ２）、窒化アルミニウム（ＡｌＮ）、窒化シリコン（Ｓｉ３Ｎ４）、炭化シリコン（ＳｉＣ）マグネシア等のセラミック多結晶基板、或いは１０００℃以下で焼成して得たアルミナ（結晶相）と酸化ケイ素（ガラス相）等からなるガラスセラミックス基板（ＬＴＣＣ基板）、或いは石英ガラス等のガラス基板、或いはサファイア、ＭｇＯ、ＳｒＴｉＯ３等の単結晶基板、或いはＦｅ−Ｎｉ合金等の金属基板が例示される。基板１は、化学的、熱的に安定で応力発生が少なく、表面の平滑性を保つことができれば、何れのものでも良い。目的とする比誘電率や焼成温度に基づいて適宜選択すればよい。前記基板の中でも、基板表面の平滑性が良好なシリコン単結晶基板を用いることが好ましい。シリコン単結晶基板を用いる場合は、絶縁性を確保するためにその表面に熱酸化膜（ＳｉＯ２膜）を形成することが好ましい。熱酸化膜は、シリコン基板を高温にして、酸化性雰囲気中でシリコン単結晶基板の表面を酸化させて形成する。基板１の厚みは、特に限定されず、たとえば１００〜１０００μｍである。
なお、基板１の表面を基板研削（ラッピング）、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等の鏡面化（ポリッシング）処理を行なって、平滑化しても良い。また、基板１には、必要に応じて、ビア電極を形成しても良い。
誘電体層３は、コンデンサとなる絶縁層である。Ｃｕ又はＮｉを主成分とする電極材料を使用するため、電極の酸化を防止するため誘電体層は還元雰囲気焼成が可能な誘電体材料により形成することが好ましい。このような誘電体として、アルミナ（Ａｌ２Ｏ３）、マグネシア（ＭｇＯ）、フォルステライト（２ＭｇＯ・ＳｉＯ２）、ステアタイト（ＭｇＯ・ＳｉＯ２）、ムライト（３Ａｌ２Ｏ３・２ＳｉＯ２）、ベリリア（ＢｅＯ）、ジルコニア（ＺｒＯ２）、窒化アルミニウム（ＡｌＮ）、窒化シリコン（Ｓｉ３Ｎ４）、炭化シリコン（ＳｉＣ）が例示できる。さらに、ＢａＴｉＯ３、（ＢａｘＣａ１−ｘ）ＴｉＯ３、（ＢａｘＳｒ１−ｘ）ＴｉＯ３、ＰｂＴｉＯ３、Ｐｂ（ＺｒｘＴｉ１−ｘ）３等のペロブスカイト構造を持った（強）誘電体材料や、Ｐｂ（Ｍｇ１／３Ｎｉ２／３）Ｏ３等に代表される複合ペロブスカイトリラクサー型強誘電体材料や、Ｂｉ４Ｔｉ３Ｏ１２、ＳｒＢｉ２Ｔａ２Ｏ９等に代表されるビスマス層状化合物、（ＳｒｘＢａ１−ｘ）Ｎｂ２Ｏ６、ＰｂＮｂ２Ｏ６等に代表されるタングステンブロンズ型強誘電体材料が用いられる。この中でも、（ＢａｘＳｒ１−ｘ）ＴｉＯ３、ＢａＴｉＯ３やＰＺＴ等のペロブスカイト構造を持った強誘電体材料が、誘電率が高く比較的低温での合成が容易であるため好ましい。このような強誘電体の場合、還元雰囲気焼成に起因する酸素欠損の発生を抑制するために、酸化マンガン等の耐還元剤を微量添加することが好ましい。誘電体層の膜厚は特に限定されないが５０ｎｍ以上１μｍ以下に設定することが好ましい。膜厚が５０ｎｍ未満であると充分な比誘電率が得られない場合があり、リーク電流が許容範囲を超えるおそれがある。一方、膜厚が１μｍを超えると充分な静電容量値が得られない。
下部電極２の電極材料は、Ｃｕを主成分とする材料とし、Ｃｕ基合金を含む。また、Ｎｉを主成分とする材料としても良く、この場合Ｎｉ基合金を含む。すなわち、耐熱性（例えば粒成長の抑制）を向上させるために、電極材料の主成分をＣｕ又はＮｉとしたとき、副成分として主成分の金属（Ｃｕ若しくはＮｉ）の融点よりも２１０℃以上高い融点を有する金属を含有させる。より好ましくは３００℃以上高い融点を有する金属を含有させる。これにより、主成分であるＣｕ又はＮｉに副成分である高融点金属が含有され、好ましくは固溶化、合金化して、電極の耐熱性が向上する。そして、電極を高温で焼成しても粒成長による凹凸の発生が抑制される。なお、本発明において主成分と副成分との区別は、組成が５０原子％を超えた含有量の元素を主成分として区別することとする。また、電極は２相以上の混合相からなる金属層又は主成分に副成分が固溶して合金化した合金層のいずれも含む。
副成分として含有される高融点金属としては、Ｒｕ、Ｒｈ、Ｒｅ、Ｐｔ、Ｉｒ、Ｏｓ、Ｖ、Ｔｉ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ又はＷを挙げることができ、これらの元素を副成分として単独でＣｕ又はＮｉに含有させても良いし、２種類以上を選択してＣｕ又はＮｉに含有させても良い。主成分であるＣｕ又はＮｉに対する副成分である高融点金属の含有比率は、高融点金属の種類、固溶範囲によって適宜変更する。例えばＣｕ又はＮｉに対して副成分である高融点金属を５〜４０原子％含有させることが好ましい。高融点金属の含有量が５原子％よりも少ないと耐熱性向上の効果が少なく、一方、高融点金属の含有量が４０原子％よりも多すぎるとＣｕ又はＮｉに由来する良好な導電性が失われる。なお、表１に各金属の融点を示す。
上部電極４の電極材料は、下部電極２の電極材料と同じ材料とすることが好ましい。ただし、誘電体層３の焼成が完了後、その後の工程において高温焼成を行なわない場合では、高融点金属を含有しないＣｕ又はＮｉを主成分とする電極材料を用いても良い。また、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、アルミニウム（Ａｌ）等の金属又はこれらを含む合金でも良いし、シリコン（Ｓｉ）、ガリウム砒素（ＧａＡｓ）、ガリウム燐（ＧａＰ）、インジウム燐（ＩｎＰ）、炭化シリコン（ＳｉＣ）等の導電性半導体でも良いし、インジウム錫酸化物（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化錫（ＳｎＯ２）、酸化インジウム（Ｉｎ２Ｏ３）、二酸化イリジウム（ＩｒＯ２）、二酸化ルテニウム（ＲｕＯ２）、三酸化レニウム（ＲｅＯ３）、ＬＳＣＯ（Ｌａ０．５Ｓｒ０.５ＣｏＯ３）等の金属酸化物導電体でもよい。
下部電極２及び上部電極４の膜厚は導電性が確保できる厚さであれば特に限定されないが、２０ｎｍ以上１μｍ以下に設定することが好ましい。より好ましくは５０〜２００ｎｍ程度である。
なお、基板１上には、薄膜コンデンサ５０の他、抵抗素子及びそれらを結ぶ配線が形成されるが、配線材料として、下部電極２又は上部電極４と同じ導電材料が選択されても良いことは言うまでもない。
図２に第１実施形態に係る薄膜電子部品の別形態を示す概略断面図を示した。第１実施形態に係る薄膜電子部品２００に示すように、基板１と下部電極２との間に基板１と下部電極２との密着性を高めるために、適宜、密着層５を設けても良い。密着層５としては、ＴｉＯＸ／Ｓｉ、ＴｉＯＸ／ＳｉＯ２／Ｓｉ、ＴａＮ／Ｓｉ等を例示できる。密着層の厚みは、例えば１〜２００ｎｍとすることが好ましい。なお、／Ｓｉは基板側を意味する。
第１実施形態では、図１又は図２において誘電体層３が１層の場合を示したが、誘電体層の内部に内部電極（不図示）を設けて、積層型薄膜コンデンサとしても良い。この場合、内部電極の電極材料としては、下部電極２又は上部電極４と同じ電極材料を用いることが好ましい。
また、上部電極４の上に電極保護の目的でＴｉＯ２、ＳｉＯ２、Ａｌ２Ｏ３等の無機材料、エポキシ樹脂、ポリイミド樹脂等の有機材料等の保護層を設けても良い。
次に第１実施形態に係る薄膜電子部品２００の製造方法の一形態について説明する。第１実施形態に係る薄膜電子部品２００の製造方法では、基板１としてシリコン単結晶基板の表面を熱酸化してＳｉＯ２層を形成した基板、誘電体としてＢＳＴ（チタン酸バリウムストロンチウム）を使用する薄膜電子部品を例として説明する。第２実施形態に係る薄膜電子部品１００も同様に製造できることは言うまでもない。
＜密着層の形成＞
図２の基板１上に、基板１と下部電極２との密着性を高めることを目的として密着層５を形成する。密着層５の形成は、物理気相成長法（ＰＶＤ）、化学気相成長（ＣＶＤ）法を用いて蒸着する。これらの蒸着方法の選択は、蒸着物質によって適宜選択する。例えばＴｉＯ２をターゲットとしてスパッタリング法によりＴｉＯ２層を形成する。なお、密着層５の形成は、基板１と下部電極２との組み合わせを考慮して必要により行なえば良い。
図２の基板１上に、基板１と下部電極２との密着性を高めることを目的として密着層５を形成する。密着層５の形成は、物理気相成長法（ＰＶＤ）、化学気相成長（ＣＶＤ）法を用いて蒸着する。これらの蒸着方法の選択は、蒸着物質によって適宜選択する。例えばＴｉＯ２をターゲットとしてスパッタリング法によりＴｉＯ２層を形成する。なお、密着層５の形成は、基板１と下部電極２との組み合わせを考慮して必要により行なえば良い。
＜下部電極の形成＞
次に図２の密着層５の上に主成分としてＣｕ若しくはＮｉを含有し且つ副成分として前記主成分の金属の融点よりも２１０℃以上、より好ましくは３００℃以上高い融点を有する金属を含有する金属層又は合金層からなる下部電極２を形成する。副成分は前述したとおり、Ｒｕ、Ｒｈ、Ｒｅ、Ｐｔ、Ｉｒ、Ｏｓ、Ｖ、Ｔｉ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ又はＷから選ばれる少なくとも１種類の元素である。
次に図２の密着層５の上に主成分としてＣｕ若しくはＮｉを含有し且つ副成分として前記主成分の金属の融点よりも２１０℃以上、より好ましくは３００℃以上高い融点を有する金属を含有する金属層又は合金層からなる下部電極２を形成する。副成分は前述したとおり、Ｒｕ、Ｒｈ、Ｒｅ、Ｐｔ、Ｉｒ、Ｏｓ、Ｖ、Ｔｉ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ又はＷから選ばれる少なくとも１種類の元素である。
下部電極２は通常の薄膜形成法で作製されるが、例えばＰＶＤ法やパルスレーザー蒸着法（ＰＬＤ）等の物理的蒸着法を用いることができる。電極材料としては、Ｃｕ若しくはＮｉに上記高融点金属を予め所定の割合で含有させた金属又は合金を使用するか、或いはＣｕ若しくはＮｉと前記高融点金属を別々に準備して使用しても良い。ＰＶＤ法としては、抵抗加熱蒸着又は電子ビーム加熱蒸着等の真空蒸着法、ＤＣスパッタリング、高周波スパッタリング、マグネトロンスパッタリング、ＥＣＲスパッタリング又はイオンビームスパッタリング等の各種スパッタリング法、高周波イオンプレーティング、活性化蒸着又はアークイオンプレーティング等の各種イオンプレーティング法、分子線エピタキシー法、レーザアブレーション法、イオン化クラスタビーム蒸着法、並びにイオンビーム蒸着法などが例示される。
より具体的には、例えば室温で８０Ｃｕ−２０Ｐｔターゲット又は８０Ｎｉ−２０Ｐｔターゲットを使用してＤＣスパッタリングによりＣｕ下部電極又はＮｉ下部電極を形成する。なお、８０Ｃｕ−２０Ｐｔ又は８０Ｎｉ−２０Ｐｔの組成表示は例示であり、これらに限定されない。ここで、例えば８０Ｃｕ−２０Ｐｔは、８０原子％Ｃｕ、２０原子％Ｐｔを意味する。また、下部電極２の厚さは成膜時間により制御する。
下部電極２は、主成分がＣｕ又はＮｉであるため、成膜雰囲気は電極の酸化を防止するため、不活性ガス還元雰囲気とすることが好ましい。
＜誘電体層の形成＞
次に図２の下部電極２の上に誘電体層（例えばＢＳＴ）３を形成する。誘電体層３は、ゾルゲル法やＭＯＤ法（有機金属化合物堆積法）等の溶液塗布焼成法、或いはＰＶＤ法やＣＶＤ法等の気相成膜法を用いて形成する。溶液塗布焼成法を適用する場合では、気相成膜法を適用する場合よりも下部電極２を高温に加熱する必要があるため、耐熱性を有し加熱による粒成長が抑制される第１実施形態に係る薄膜電子部品用電極を使用することは特に有益である。このとき誘電体層３の特性低下を抑制するために、Ｍｎ等の耐還元剤を添加しても良い。もちろん気相成膜法により誘電体層３を形成することを妨げるものではない。
次に図２の下部電極２の上に誘電体層（例えばＢＳＴ）３を形成する。誘電体層３は、ゾルゲル法やＭＯＤ法（有機金属化合物堆積法）等の溶液塗布焼成法、或いはＰＶＤ法やＣＶＤ法等の気相成膜法を用いて形成する。溶液塗布焼成法を適用する場合では、気相成膜法を適用する場合よりも下部電極２を高温に加熱する必要があるため、耐熱性を有し加熱による粒成長が抑制される第１実施形態に係る薄膜電子部品用電極を使用することは特に有益である。このとき誘電体層３の特性低下を抑制するために、Ｍｎ等の耐還元剤を添加しても良い。もちろん気相成膜法により誘電体層３を形成することを妨げるものではない。
これらの成膜方法によれば、ＢａＴｉＯ3やＰＺＴ等のペロブスカイト強誘電体を例にとると、通常のセラミックス粉体焼結法では９００〜１０００℃以上の高温プロセスが必要であるが、４００〜８５０℃程度の低温で形成可能である。なお、下部電極２の酸化を抑止するために、成膜は電極が酸化しない程度の還元性雰囲気中で行なわれる。そして、下部電極２は誘電体層３の加熱の際に粒成長が抑制され、粒成長による凹凸発生も抑制される。したがって、薄膜電子部品を薄層化しても信頼性が高い。
＜上部電極の形成＞
次に図２の誘電体層３の上に上部電極４を形成する。下部電極２と同様の薄膜形成法で作製される。例えばアルゴン雰囲気、基板温度２００℃とし、８０Ｃｕ−２０Ｐｔターゲットを使用してＤＣスパッタリングにより上部電極４を形成する。
次に図２の誘電体層３の上に上部電極４を形成する。下部電極２と同様の薄膜形成法で作製される。例えばアルゴン雰囲気、基板温度２００℃とし、８０Ｃｕ−２０Ｐｔターゲットを使用してＤＣスパッタリングにより上部電極４を形成する。
上部電極４を形成した後に、アニール処理を施しても良い。アニール処理は、還元雰囲気中、４００〜１０００℃の温度で行なえばよい。また、必要に応じてパッシベージョン層（不図示）を形成する。このアニールによっても、下部電極２又は上部電極４において、粒成長が抑制され、粒成長による凹凸発生も抑制される。したがって、薄膜電子部品を薄層化しても信頼性が高い。なお、前記各層の形成する際にその都度フォトリソグラフィ技術を用いて所定のパターンニングを行っても良い。上記工程を経ることで誘電体層３をキャパシタとする薄膜電子部品２００が得られる。
（第２実施形態：電極を複層構造とする場合）
図３に第２実施形態に係る薄膜電子部品の一形態を示す概略断面図を示す。第２実施形態に係る薄膜電子部品の代表的な形態例は、図３に示したように、基板１上に、少なくとも下部電極２、誘電体層３及び上部電極４を有する薄膜コンデンサ５０を形成した薄膜電子部品３００であり、下部電極２はＣｕ若しくはＮｉを主成分とする主電極層２ａと、主電極層２ａの主成分の金属の融点よりも２１０℃以上、より好ましくは３００℃以上高い融点を有する金属を含有する副電極層２ｂとの複層構造を有する。
図３に第２実施形態に係る薄膜電子部品の一形態を示す概略断面図を示す。第２実施形態に係る薄膜電子部品の代表的な形態例は、図３に示したように、基板１上に、少なくとも下部電極２、誘電体層３及び上部電極４を有する薄膜コンデンサ５０を形成した薄膜電子部品３００であり、下部電極２はＣｕ若しくはＮｉを主成分とする主電極層２ａと、主電極層２ａの主成分の金属の融点よりも２１０℃以上、より好ましくは３００℃以上高い融点を有する金属を含有する副電極層２ｂとの複層構造を有する。
図３の第２実施形態に係る薄膜電子部品３００において、上部電極４を下部電極２と同様に、Ｃｕ若しくはＮｉを主成分とする主電極層（不図示）と、主電極層の主成分の金属の融点よりも２１０℃以上、より好ましくは３００℃以上高い融点を有する金属を含有する副電極層（不図示）との複層構造により形成しても良い。或いは、上部電極４のみを複層構造としても良い。ただし、誘電体層３を高温焼成した際に電極の凹凸発生を抑制するためには、少なくとも下部電極２は複層構造で形成することがより好ましい。
基板１及び誘電体層３は、第１実施形態で述べた場合と同様のものとすることができる。
下部電極２の主電極層２ａの電極材料は、Ｃｕを主成分とする材料とし、Ｃｕ基合金を含む。また、Ｎｉを主成分とする材料としても良く、この場合Ｎｉ基合金を含む。
下部電極２の副電極層２ｂの電極材料は、主電極層２ａの主成分の金属の融点よりも２１０℃以上高い融点を有する金属を含有する材料とする。この高融点金属としては、Ｒｕ、Ｒｈ、Ｒｅ、Ｐｔ、Ｉｒ、Ｏｓ、Ｖ、Ｔｉ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ又はＷを挙げることができ、これらの元素により単独で副電極層を形成しても良いし、２種類以上を選択して副電極層を形成しても良い。２種類以上を選択して副電極層を形成する場合、高融点金属の混合相からなる金属層としても良いし、２種以上の高融点金属の合金からなる合金層としても良い。
主電極層２ａの厚みは２０ｎｍ〜１μｍであり、副電極層２ｂの厚みは１ｎｍ〜１μｍとすることが好ましい。ただし本発明では、主電極層２ａは副電極層２ｂの厚み以上の厚さを有することとする。第１の実施形態では下部電極を合金層とする場合、高融点金属のＣｕ又はＮｉへの固溶限界により組成の制限を受けるが、第２実施形態では下部電極２を主電極層２ａと副電極層２ｂとの複層構造とすることで、各層の厚みを制御するのみで電極特性を調製することが可能となる。なお、主電極層２ａと副電極層２ｂとの厚さの比は、高融点金属の種類によって適宜変更する。例えば主電極層２ａの厚さに対して副電極層２ｂの厚さを５〜７０％とすることが好ましい。副電極層２ｂの厚さが５％よりも少ないと耐熱性向上の効果が少なく、一方、副電極層２ｂの厚さが７０％よりも多すぎるとＣｕ又はＮｉに由来する良好な導電性が失われる。
下部電極２は、実質的に主電極層２ａと副電極層２ｂとから構成されていれば足り、主電極層２ａを主成分がＣｕ又はＮｉで組成の異なる２層、例えばＣｕ層とＣｕ合金層とから構成しても良く、また副電極層２ｂを高融点金属で組成の異なる２層、例えばＣｒ層とＴｉ層とから構成しても良い。
下部電極２を複層構造とすることにより、主電極層２ａの耐熱性（例えば粒成長の抑制）を向上させる。主電極層２ａと副電極層２ｂとの界面において、Ｃｕ若しくはＮｉと、Ｒｕ、Ｒｈ、Ｒｅ、Ｐｔ、Ｉｒ、Ｏｓ、Ｖ、Ｔｉ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ又はＷから選ばれる少なくとも１種類の元素との合金を形成させて、主電極層２ａの耐熱性をより向上させることが好ましい。これにより、電極を高温で焼成しても粒成長による凹凸の発生が抑制される。
上部電極４の電極材料は、複層構造を有する第２実施形態の下部電極２の電極材料と同じ材料・構造とすることが好ましい。すなわち、主電極層４ａと副電極層４ｂとからなる複層構造とすることが好ましい。ただし、誘電体層３の焼成が完了後、その後の工程において高温焼成を行なわない場合では、第１実施形態と同様の電極材料を用いても良い。
下部電極２及び上部電極４の膜厚は導電性が確保できる厚さであれば特に限定されないが、主電極層と副電極層を合わせて２１ｎｍ以上２μｍ以下に設定することが好ましい。より好ましくは５０〜２００ｎｍ程度である。
また、下部電極２又は上部電極４を複層構造とする場合には、基板１の表面方向に従って、副電極層、主電極層の順に形成することが好ましい。副電極層を先に形成することで、主電極層を形成する際に発生しやすいＣｕ又はＮｉの粒成長を抑制し、電極の凹凸発生防止に有効である。
なお、第２実施形態においても基板１上に形成される配線の配線材料として、下部電極２又は上部電極４と同じ導電材料が選択されることは言うまでもない。
図４に第２実施形態に係る薄膜電子部品の別形態を示す概略断面図を示した。第２実施形態に係る薄膜電子部品４００は、基板１と下部電極２との間に基板１と下部電極２との密着性を高めるために、適宜、密着層５を設けても良い。密着層５としては、第１実施形態と同様のものが選ばれ、その厚みは、例えば１〜２００ｎｍとすることが好ましい。
第２実施形態では、図３又は図４において誘電体層３が１層の場合を示したが、誘電体層の内部に内部電極（不図示）を設けて、積層型薄膜コンデンサとしても良い。この場合、内部電極の電極材料としては、下部電極２又は上部電極４と同じ電極材料を用いることが好ましい。
また、上部電極４の上に電極保護の目的でＴｉＯ２、ＳｉＯ２、Ａｌ２Ｏ３等の無機材料、エポキシ樹脂、ポリイミド樹脂等の有機材料等の保護層を設けても良い。
次に第２実施形態に係る薄膜電子部品４００の製造方法の一形態について説明する。第２実施形態に係る薄膜電子部品４００の製造方法では、基板１としてシリコン単結晶基板の表面を熱酸化してＳｉＯ２層を形成した基板、誘電体としてＢＳＴ（チタン酸バリウムストロンチウム）を使用する薄膜電子部品を例として説明する。第２実施形態に係る薄膜電子部品３００も同様に製造できることは言うまでもない。
＜密着層の形成＞
図４の基板１上に、第１実施形態の場合と同様にして密着層５を形成する。
図４の基板１上に、第１実施形態の場合と同様にして密着層５を形成する。
＜下部電極の形成＞
次に図４の密着層５の上に、まず主電極層２ａの主成分の金属の融点よりも２１０℃以上、より好ましくは３００℃以上高い融点を有する金属を含有する副電極層２ｂを形成する。副電極層２ｂは、前述したとおり、Ｒｕ、Ｒｈ、Ｒｅ、Ｐｔ、Ｉｒ、Ｏｓ、Ｖ、Ｔｉ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ又はＷから選ばれる少なくとも１種類の元素を含有する。次に副電極層２ｂの上に、Ｃｕ若しくはＮｉを主成分とする主電極層２ａを形成する。なお、主電極層、副電極層の順に成膜しても良い。
次に図４の密着層５の上に、まず主電極層２ａの主成分の金属の融点よりも２１０℃以上、より好ましくは３００℃以上高い融点を有する金属を含有する副電極層２ｂを形成する。副電極層２ｂは、前述したとおり、Ｒｕ、Ｒｈ、Ｒｅ、Ｐｔ、Ｉｒ、Ｏｓ、Ｖ、Ｔｉ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ又はＷから選ばれる少なくとも１種類の元素を含有する。次に副電極層２ｂの上に、Ｃｕ若しくはＮｉを主成分とする主電極層２ａを形成する。なお、主電極層、副電極層の順に成膜しても良い。
下部電極２の主電極層２ａ、副電極層２ｂはともに通常の薄膜形成法で作製されるが、例えばＰＶＤ法やパルスレーザー蒸着法（ＰＬＤ）等の物理的蒸着法を用いることができる。
より具体的には、例えば室温で高融点金属メタルターゲットを使用してＤＣスパッタリングにより副電極層２ｂを形成する。次に室温でＣｕメタルターゲット又はＮｉメタルターゲットを使用してＤＣスパッタリングにより主電極層２ａを形成する。また、下部電極２の厚さは成膜時間により制御する。
成膜雰囲気は電極の酸化を防止するため、還元雰囲気とすることが好ましい。
＜誘電体層の形成＞
次に図４の下部電極２の上に誘電体層（例えばＢＳＴ）３を形成する。誘電体層３の形成方法は、第１実施形態と同様である。そして、下部電極２は誘電体層３の加熱の際に粒成長が抑制され、粒成長による凹凸発生も抑制される。したがって、薄膜電子部品を薄層化しても信頼性が高い。
次に図４の下部電極２の上に誘電体層（例えばＢＳＴ）３を形成する。誘電体層３の形成方法は、第１実施形態と同様である。そして、下部電極２は誘電体層３の加熱の際に粒成長が抑制され、粒成長による凹凸発生も抑制される。したがって、薄膜電子部品を薄層化しても信頼性が高い。
＜上部電極の形成＞
次に図４の誘電体層３の上に上部電極４を形成する。下部電極２と同様の薄膜形成法で作製される。例えば基板温度１００℃で高融点金属メタルターゲットを使用してＤＣスパッタリングにより副電極層２ｂを形成する。次に基板温度１００℃でＣｕメタルターゲット又はＮｉメタルターゲットを使用してＤＣスパッタリングにより主電極層４ａを形成する。また、上部電極４の厚さは成膜時間により制御する。
次に図４の誘電体層３の上に上部電極４を形成する。下部電極２と同様の薄膜形成法で作製される。例えば基板温度１００℃で高融点金属メタルターゲットを使用してＤＣスパッタリングにより副電極層２ｂを形成する。次に基板温度１００℃でＣｕメタルターゲット又はＮｉメタルターゲットを使用してＤＣスパッタリングにより主電極層４ａを形成する。また、上部電極４の厚さは成膜時間により制御する。
上部電極４を形成した後に、第１実施形態の場合と同様に、アニール処理を施しても良い。また、必要に応じてパッシベージョン層（不図示）を形成する。このアニールによっても、下部電極２又は上部電極４は粒成長が抑制され、粒成長による凹凸発生も抑制される。したがって、薄膜電子部品を薄層化しても信頼性が高い。なお、前記各層の形成する際にその都度フォトリソグラフィ技術を用いて所定のパターンニングを行っても良い。上記工程を経ることで誘電体層３をキャパシタとする薄膜電子部品４００が得られる。
次に、具体的な実施例を示し更に詳細に本発明について説明する。なお、本発明は以下の実施例に限定されるものではない。
基板上に下部電極を形成し、これを還元雰囲気中８００℃・３０分間で焼成して、下部電極のＲａ（ｎｍ）を測定し、下部電極の凹凸の程度を評価した。表面粗さＲａは、プローブ顕微鏡（ＳＰＩ３８００Ｎ、セイコーインスツルメンツ株式会社製）を用いて測定し、測定条件は、たわみ量−１．０、Ｉゲイン０．５、Ｐゲイン０．１、Ａゲイン０、走査エリア２０μｍ、走査周波数１Ｈｚとした。
（参考例１）
まず、シリコン単結晶基板の表面を熱酸化してＳｉＯ２層を形成した基板に、ＴｉＯ２をターゲットとしてスパッタリング法により密着層としてＴｉＯ２層を形成する。基板温度は室温、酸素雰囲気中で成膜を行なった。ＴｉＯ２層の膜厚は２０ｎｍとした。次にＴｉＯ２層の上に８０Ｃｕ−２０Ｃｒの組成の下部電極を形成する。すなわち室温で８０Ｃｕ−２０Ｃｒ合金ターゲットを使用してＤＣスパッタリングにより上記組成の下部電極を形成した。下部電極の膜厚は１００ｎｍとした。これを還元雰囲気中８００℃・３０分間で焼成して、これを参考例１とする。下部電極のＲａ（ｎｍ）を測定し、結果を表２に示した。
まず、シリコン単結晶基板の表面を熱酸化してＳｉＯ２層を形成した基板に、ＴｉＯ２をターゲットとしてスパッタリング法により密着層としてＴｉＯ２層を形成する。基板温度は室温、酸素雰囲気中で成膜を行なった。ＴｉＯ２層の膜厚は２０ｎｍとした。次にＴｉＯ２層の上に８０Ｃｕ−２０Ｃｒの組成の下部電極を形成する。すなわち室温で８０Ｃｕ−２０Ｃｒ合金ターゲットを使用してＤＣスパッタリングにより上記組成の下部電極を形成した。下部電極の膜厚は１００ｎｍとした。これを還元雰囲気中８００℃・３０分間で焼成して、これを参考例１とする。下部電極のＲａ（ｎｍ）を測定し、結果を表２に示した。
（参考例２）
参考例１と同様のＴｉＯ２の密着層を形成した基板の表面に、８０Ｃｕ−２０Ｐｔの組成の下部電極を形成する。すなわち室温で８０Ｃｕ−２０Ｐｔ合金ターゲットを使用してＤＣスパッタリングにより上記組成の下部電極を形成した。下部電極の膜厚は１００ｎｍとした。これを還元雰囲気中８００℃・３０分間で焼成して、これを参考例２とする。下部電極のＲａ（ｎｍ）を測定し、結果を表２に示した。
参考例１と同様のＴｉＯ２の密着層を形成した基板の表面に、８０Ｃｕ−２０Ｐｔの組成の下部電極を形成する。すなわち室温で８０Ｃｕ−２０Ｐｔ合金ターゲットを使用してＤＣスパッタリングにより上記組成の下部電極を形成した。下部電極の膜厚は１００ｎｍとした。これを還元雰囲気中８００℃・３０分間で焼成して、これを参考例２とする。下部電極のＲａ（ｎｍ）を測定し、結果を表２に示した。
（参考例３）
参考例１と同様のＴｉＯ２の密着層を形成した基板の表面に、Ｃｒメタルターゲットを用いてＤＣスパッタリングによりＣｒ副電極層を２０ｎｍの厚さで形成した。次に副電極層の上に、主電極層としてＣｕメタルターゲットを用いてＤＣスパッタリングにより基板温度１００℃としてＣｕ主電極層を２００ｎｍの厚さで形成した。これを還元雰囲気中８００℃・３０分間で焼成して、これを参考例３とする。下部電極のＲａ（ｎｍ）を測定し、結果を表３に示した。
参考例１と同様のＴｉＯ２の密着層を形成した基板の表面に、Ｃｒメタルターゲットを用いてＤＣスパッタリングによりＣｒ副電極層を２０ｎｍの厚さで形成した。次に副電極層の上に、主電極層としてＣｕメタルターゲットを用いてＤＣスパッタリングにより基板温度１００℃としてＣｕ主電極層を２００ｎｍの厚さで形成した。これを還元雰囲気中８００℃・３０分間で焼成して、これを参考例３とする。下部電極のＲａ（ｎｍ）を測定し、結果を表３に示した。
（実施例４）
参考例１と同様のＴｉＯ２の密着層を形成した基板の表面に、Ｔｉメタルターゲットを用いてＤＣスパッタリングによりＴｉ副電極層を２０ｎｍの厚さで形成した。次に副電極層の上に、主電極層としてＣｕメタルターゲットを用いてＤＣスパッタリングにより基板温度１００℃としてＣｕ主電極層を２００ｎｍの厚さで形成した。これを還元雰囲気中８００℃・３０分間で焼成して、これを実施例４とする。下部電極のＲａ（ｎｍ）を測定し、結果を表３に示した。
参考例１と同様のＴｉＯ２の密着層を形成した基板の表面に、Ｔｉメタルターゲットを用いてＤＣスパッタリングによりＴｉ副電極層を２０ｎｍの厚さで形成した。次に副電極層の上に、主電極層としてＣｕメタルターゲットを用いてＤＣスパッタリングにより基板温度１００℃としてＣｕ主電極層を２００ｎｍの厚さで形成した。これを還元雰囲気中８００℃・３０分間で焼成して、これを実施例４とする。下部電極のＲａ（ｎｍ）を測定し、結果を表３に示した。
（実施例５）
参考例１と同様のＴｉＯ２の密着層を形成した基板の表面に、Ｔａメタルターゲットを用いてＤＣスパッタリングによりＴａ副電極層を２０ｎｍの厚さで形成した。次に副電極層の上に、主電極層としてＣｕメタルターゲットを用いてＤＣスパッタリングにより基板温度１００℃としてＣｕ主電極層を２００ｎｍの厚さで形成した。これを還元雰囲気中８００℃・３０分間で焼成して、これを実施例５とする。下部電極のＲａ（ｎｍ）を測定し、結果を表３に示した。
参考例１と同様のＴｉＯ２の密着層を形成した基板の表面に、Ｔａメタルターゲットを用いてＤＣスパッタリングによりＴａ副電極層を２０ｎｍの厚さで形成した。次に副電極層の上に、主電極層としてＣｕメタルターゲットを用いてＤＣスパッタリングにより基板温度１００℃としてＣｕ主電極層を２００ｎｍの厚さで形成した。これを還元雰囲気中８００℃・３０分間で焼成して、これを実施例５とする。下部電極のＲａ（ｎｍ）を測定し、結果を表３に示した。
（実施例６）
参考例１と同様のＴｉＯ２の密着層を形成した基板の表面に、Ｐｔメタルターゲットを用いてＤＣスパッタリングによりＰｔ副電極層を１００ｎｍの厚さで形成した。次に副電極層の上に、主電極層としてＣｕメタルターゲットを用いてＤＣスパッタリングにより基板温度１００℃としてＣｕ主電極層を２００ｎｍの厚さで形成した。これを還元雰囲気中８００℃・３０分間で焼成して、これを実施例６とする。下部電極のＲａ（ｎｍ）を測定し、結果を表３に示した。
参考例１と同様のＴｉＯ２の密着層を形成した基板の表面に、Ｐｔメタルターゲットを用いてＤＣスパッタリングによりＰｔ副電極層を１００ｎｍの厚さで形成した。次に副電極層の上に、主電極層としてＣｕメタルターゲットを用いてＤＣスパッタリングにより基板温度１００℃としてＣｕ主電極層を２００ｎｍの厚さで形成した。これを還元雰囲気中８００℃・３０分間で焼成して、これを実施例６とする。下部電極のＲａ（ｎｍ）を測定し、結果を表３に示した。
（実施例７）
参考例１と同様のＴｉＯ２の密着層を形成した基板の表面に、Ｉｒメタルターゲットを用いてＤＣスパッタリングによりＩｒ副電極層を１００ｎｍの厚さで形成した。次に副電極層の上に、主電極層としてＣｕメタルターゲットを用いてＤＣスパッタリングにより基板温度１００℃としてＣｕ主電極層を２００ｎｍの厚さで形成した。これを還元雰囲気中８００℃・３０分間で焼成して、これを実施例７とする。下部電極のＲａ（ｎｍ）を測定し、結果を表３に示した。
参考例１と同様のＴｉＯ２の密着層を形成した基板の表面に、Ｉｒメタルターゲットを用いてＤＣスパッタリングによりＩｒ副電極層を１００ｎｍの厚さで形成した。次に副電極層の上に、主電極層としてＣｕメタルターゲットを用いてＤＣスパッタリングにより基板温度１００℃としてＣｕ主電極層を２００ｎｍの厚さで形成した。これを還元雰囲気中８００℃・３０分間で焼成して、これを実施例７とする。下部電極のＲａ（ｎｍ）を測定し、結果を表３に示した。
（実施例８）
参考例１と同様のＴｉＯ２の密着層を形成した基板の表面に、Ｒｕメタルターゲットを用いてＤＣスパッタリングによりＲｕ副電極層を１００ｎｍの厚さで形成した。次に副電極層の上に、主電極層としてＣｕメタルターゲットを用いてＤＣスパッタリングにより基板温度１００℃としてＣｕ主電極層を２００ｎｍの厚さで形成した。これを還元雰囲気中８００℃・３０分間で焼成して、これを実施例８とする。下部電極のＲａ（ｎｍ）を測定し、結果を表３に示した。
参考例１と同様のＴｉＯ２の密着層を形成した基板の表面に、Ｒｕメタルターゲットを用いてＤＣスパッタリングによりＲｕ副電極層を１００ｎｍの厚さで形成した。次に副電極層の上に、主電極層としてＣｕメタルターゲットを用いてＤＣスパッタリングにより基板温度１００℃としてＣｕ主電極層を２００ｎｍの厚さで形成した。これを還元雰囲気中８００℃・３０分間で焼成して、これを実施例８とする。下部電極のＲａ（ｎｍ）を測定し、結果を表３に示した。
（参考例９）
参考例１と同様のＴｉＯ２の密着層を形成した基板の表面に、Ｐｔメタルターゲットを用いてＤＣスパッタリングによりＰｔ副電極層を１００ｎｍの厚さで形成した。次に副電極層の上に、主電極層としてＮｉメタルターゲットを用いてＤＣスパッタリングにより基板温度１００℃としてＮｉ主電極層を２００ｎｍの厚さで形成した。これを還元雰囲気中８００℃・３０分間で焼成して、これを参考例９とする。下部電極のＲａ（ｎｍ）を測定し、結果を表３に示した。
参考例１と同様のＴｉＯ２の密着層を形成した基板の表面に、Ｐｔメタルターゲットを用いてＤＣスパッタリングによりＰｔ副電極層を１００ｎｍの厚さで形成した。次に副電極層の上に、主電極層としてＮｉメタルターゲットを用いてＤＣスパッタリングにより基板温度１００℃としてＮｉ主電極層を２００ｎｍの厚さで形成した。これを還元雰囲気中８００℃・３０分間で焼成して、これを参考例９とする。下部電極のＲａ（ｎｍ）を測定し、結果を表３に示した。
（参考例１０）
参考例１と同様のＴｉＯ２の密着層を形成した基板の表面に、Ｃｒメタルターゲットを用いてＤＣスパッタリングによりＣｒ副電極層を２０ｎｍの厚さで形成した。次に副電極層の上に、主電極層としてＮｉメタルターゲットを用いてＤＣスパッタリングにより基板温度１００℃としてＮｉ主電極層を２００ｎｍの厚さで形成した。これを還元雰囲気中８００℃・３０分間で焼成して、これを参考例１０とする。下部電極のＲａ（ｎｍ）を測定し、結果を表３に示した。
参考例１と同様のＴｉＯ２の密着層を形成した基板の表面に、Ｃｒメタルターゲットを用いてＤＣスパッタリングによりＣｒ副電極層を２０ｎｍの厚さで形成した。次に副電極層の上に、主電極層としてＮｉメタルターゲットを用いてＤＣスパッタリングにより基板温度１００℃としてＮｉ主電極層を２００ｎｍの厚さで形成した。これを還元雰囲気中８００℃・３０分間で焼成して、これを参考例１０とする。下部電極のＲａ（ｎｍ）を測定し、結果を表３に示した。
（参考例１１）
参考例１と同様のＴｉＯ２の密着層を形成した基板の表面に、Ｔｉメタルターゲットを用いてＤＣスパッタリングによりＴｉ副電極層を２０ｎｍの厚さで形成した。次に副電極層の上に、主電極層としてＮｉメタルターゲットを用いてＤＣスパッタリングにより基板温度１００℃としてＮｉ主電極層を２００ｎｍの厚さで形成した。これを還元雰囲気中８００℃・３０分間で焼成して、これを参考例１１とする。下部電極のＲａ（ｎｍ）を測定し、結果を表３に示した。
参考例１と同様のＴｉＯ２の密着層を形成した基板の表面に、Ｔｉメタルターゲットを用いてＤＣスパッタリングによりＴｉ副電極層を２０ｎｍの厚さで形成した。次に副電極層の上に、主電極層としてＮｉメタルターゲットを用いてＤＣスパッタリングにより基板温度１００℃としてＮｉ主電極層を２００ｎｍの厚さで形成した。これを還元雰囲気中８００℃・３０分間で焼成して、これを参考例１１とする。下部電極のＲａ（ｎｍ）を測定し、結果を表３に示した。
（参考例１２）
参考例１と同様のＴｉＯ２の密着層を形成した基板の表面に、Ｉｒメタルターゲットを用いてＤＣスパッタリングによりＩｒ副電極層を１００ｎｍの厚さで形成した。次に副電極層の上に、主電極層としてＮｉメタルターゲットを用いてＤＣスパッタリングにより基板温度１００℃としてＮｉ主電極層を２００ｎｍの厚さで形成した。これを還元雰囲気中８００℃・３０分間で焼成して、これを参考例１２とする。下部電極のＲａ（ｎｍ）を測定し、結果を表３に示した。
参考例１と同様のＴｉＯ２の密着層を形成した基板の表面に、Ｉｒメタルターゲットを用いてＤＣスパッタリングによりＩｒ副電極層を１００ｎｍの厚さで形成した。次に副電極層の上に、主電極層としてＮｉメタルターゲットを用いてＤＣスパッタリングにより基板温度１００℃としてＮｉ主電極層を２００ｎｍの厚さで形成した。これを還元雰囲気中８００℃・３０分間で焼成して、これを参考例１２とする。下部電極のＲａ（ｎｍ）を測定し、結果を表３に示した。
（比較例１）
参考例１と同様のＴｉＯ２の密着層を形成した基板の表面に、上部電極としてＣｕメタルターゲットを用いてＤＣスパッタリングにより基板温度１００℃としてＣｕ主電極層を２００ｎｍの厚さで形成した。これを還元雰囲気中８００℃・３０分間で焼成して、これを比較例１とする。下部電極のＲａ（ｎｍ）を測定し、結果を表３に示した。
参考例１と同様のＴｉＯ２の密着層を形成した基板の表面に、上部電極としてＣｕメタルターゲットを用いてＤＣスパッタリングにより基板温度１００℃としてＣｕ主電極層を２００ｎｍの厚さで形成した。これを還元雰囲気中８００℃・３０分間で焼成して、これを比較例１とする。下部電極のＲａ（ｎｍ）を測定し、結果を表３に示した。
（比較例２）
参考例１と同様のＴｉＯ２の密着層を形成した基板の表面に、上部電極としてＮｉメタルターゲットを用いてＤＣスパッタリングにより基板温度１００℃としてＮｉ主電極層を２００ｎｍの厚さで形成した。これを還元雰囲気中８００℃・３０分間で焼成して、これを比較例２とする。下部電極のＲａ（ｎｍ）を測定し、結果を表３に示した。
参考例１と同様のＴｉＯ２の密着層を形成した基板の表面に、上部電極としてＮｉメタルターゲットを用いてＤＣスパッタリングにより基板温度１００℃としてＮｉ主電極層を２００ｎｍの厚さで形成した。これを還元雰囲気中８００℃・３０分間で焼成して、これを比較例２とする。下部電極のＲａ（ｎｍ）を測定し、結果を表３に示した。
なお、実施例及び比較例では下部電極の酸化を防止するために、還元雰囲気で下部電極を成膜した。
表２及び表３の結果から、実施例４〜８では、下部電極を高融点金属からなる副電極層とＣｕ若しくはＮｉからなる主電極層との複層構造とすることにより、下部電極の耐熱性が向上し、表面の凹凸発生が抑制された。粒成長が抑制されたからと考えられる。実施例４及び参考例１１のＴｉは融点が１６７５℃と他の実施例の高融点金属と比較して融点が低い。そしてＣｕの融点と比較して３００℃以上高い融点の金属を使用した実施例では、Ｒａが小さい。したがって、融点の差が３００℃とすることで電極の粒成長がより抑制される。
上記で示した実施例と比較例では、下部電極におけるデータであるが、上部電極においても、上部電極に高融点金属を含有させるか、或いは上部電極を高融点金属からなる副電極層とＣｕ若しくはＮｉからなる主電極層との複層構造とすることにより、同様のメカニズムで耐熱性を付与できた。
本実施例では、電極材料として安価なＣｕ又はＮｉを用いて電極を高温で焼いた場合においても粒成長による凹凸の発生を抑制し、これにより誘電体層を高温焼成しうる薄膜電子部品用電極を提供できることが明らかとなった。
（参考例１３）
シリコン単結晶基板の表面を熱酸化してＳｉＯ２層を形成した基板に、ＴｉＯ２をターゲットとしてスパッタリング法により密着層としてＴｉＯ２層を形成する。基板温度は室温、酸素雰囲気中（Ａｒ＋Ｏ２混合ガス、ガス流量比はＡｒ：Ｏ２＝４：１）で成膜を行なった。ＴｉＯ２層の膜厚は２０ｎｍとした。次にＴｉＯ２層の上に８０Ｃｕ−２０Ｃｒの組成の下部電極を形成する。すなわち室温で８０Ｃｕ−２０Ｃｒ合金ターゲットを使用してＤＣスパッタリングにより上記組成の下部電極を形成した。下部電極の膜厚は１００ｎｍとした。次に下部電極の上に誘電体層を形成した。誘電体層の形成はＭＯＤ法によった。すなわち、誘電体層を組成式（Ｂａ０．７，Ｓｒ０．３）ＴｉＯ３で示されるチタン酸バリウムストロンチウム（ＢＳＴ）とし、２−エチルヘキサン酸Ｂａを０．７モルと、２−エチルヘキサン酸Ｓｒを０．３モルと、２−エチルヘキサン酸Ｔｉを１モルとなるように、これらの三種の溶液を混合し、トルエンで希釈し、原料液を調整した。これらの原料溶液は、それぞれクリーンルーム内で、孔径０．２μｍのＰＴＦＥ製シリンジフィルタによって、クリーンルーム内で洗浄済のガラス製容器内に濾過した。次に、前記の通り調整した原料液を、下部電極の上に塗布した。塗布法としては、スピンコート法を用いた。具体的には、前記基板をスピンコータにセットし、下部電極の表面に、それぞれの原料溶液を１０μリットルほど添加し、４０００ｒ．ｐ．ｍ．および２０秒の条件で、スピンコートし、下部電極の表面に塗布層を形成した。その後、塗布層の溶媒を蒸発させるために、大気中、１００℃で１０分間乾燥させた。次に塗布層を還元雰囲気中８００℃で熱分解して上記組成のチタン酸バリウムストロンチウム薄膜からなる誘電体層を形成した。誘電体層の膜厚は、２５０ｎｍであった。次に基板温度１００℃で８０Ｃｕ−２０Ｃｒ合金ターゲットを使用してＤＣスパッタリングにより８０Ｃｕ−２０Ｃｒ組成の上部電極を形成した。下部電極の膜厚は１００ｎｍとした。このサンプルを参考例１３とした。比誘電率ｋ（１００ｋＨｚ）、ｔａｎδ（％）、リーク特性（１００ｋＶ／ｃｍの電圧印加）を評価したところ、ｋは７５０、ｔａｎδは１．５％、リーク特性は１．０×１０−７であった。したがって、ＭＯＤ法により、誘電体層を高温焼成により形成しても、Ｃｕ電極を高温で焼成したという条件に基づく粒成長、ひいては凹凸発生の影響を受けなかったといえる。したがって、例えば溶液法で形成した誘電体層においても、結晶性が良く優れた誘電特性を発揮させる。したがって、誘電特性の優れた薄膜電子部品を提供できる。
シリコン単結晶基板の表面を熱酸化してＳｉＯ２層を形成した基板に、ＴｉＯ２をターゲットとしてスパッタリング法により密着層としてＴｉＯ２層を形成する。基板温度は室温、酸素雰囲気中（Ａｒ＋Ｏ２混合ガス、ガス流量比はＡｒ：Ｏ２＝４：１）で成膜を行なった。ＴｉＯ２層の膜厚は２０ｎｍとした。次にＴｉＯ２層の上に８０Ｃｕ−２０Ｃｒの組成の下部電極を形成する。すなわち室温で８０Ｃｕ−２０Ｃｒ合金ターゲットを使用してＤＣスパッタリングにより上記組成の下部電極を形成した。下部電極の膜厚は１００ｎｍとした。次に下部電極の上に誘電体層を形成した。誘電体層の形成はＭＯＤ法によった。すなわち、誘電体層を組成式（Ｂａ０．７，Ｓｒ０．３）ＴｉＯ３で示されるチタン酸バリウムストロンチウム（ＢＳＴ）とし、２−エチルヘキサン酸Ｂａを０．７モルと、２−エチルヘキサン酸Ｓｒを０．３モルと、２−エチルヘキサン酸Ｔｉを１モルとなるように、これらの三種の溶液を混合し、トルエンで希釈し、原料液を調整した。これらの原料溶液は、それぞれクリーンルーム内で、孔径０．２μｍのＰＴＦＥ製シリンジフィルタによって、クリーンルーム内で洗浄済のガラス製容器内に濾過した。次に、前記の通り調整した原料液を、下部電極の上に塗布した。塗布法としては、スピンコート法を用いた。具体的には、前記基板をスピンコータにセットし、下部電極の表面に、それぞれの原料溶液を１０μリットルほど添加し、４０００ｒ．ｐ．ｍ．および２０秒の条件で、スピンコートし、下部電極の表面に塗布層を形成した。その後、塗布層の溶媒を蒸発させるために、大気中、１００℃で１０分間乾燥させた。次に塗布層を還元雰囲気中８００℃で熱分解して上記組成のチタン酸バリウムストロンチウム薄膜からなる誘電体層を形成した。誘電体層の膜厚は、２５０ｎｍであった。次に基板温度１００℃で８０Ｃｕ−２０Ｃｒ合金ターゲットを使用してＤＣスパッタリングにより８０Ｃｕ−２０Ｃｒ組成の上部電極を形成した。下部電極の膜厚は１００ｎｍとした。このサンプルを参考例１３とした。比誘電率ｋ（１００ｋＨｚ）、ｔａｎδ（％）、リーク特性（１００ｋＶ／ｃｍの電圧印加）を評価したところ、ｋは７５０、ｔａｎδは１．５％、リーク特性は１．０×１０−７であった。したがって、ＭＯＤ法により、誘電体層を高温焼成により形成しても、Ｃｕ電極を高温で焼成したという条件に基づく粒成長、ひいては凹凸発生の影響を受けなかったといえる。したがって、例えば溶液法で形成した誘電体層においても、結晶性が良く優れた誘電特性を発揮させる。したがって、誘電特性の優れた薄膜電子部品を提供できる。
１ 基板
２ 下部電極
２ａ，４ａ 主電極層
２ｂ，４ｂ 副電極層
３ 誘電体層
４ 上部電極
５ 密着層
５０ 薄膜コンデンサ
１００，２００，３００，４００ 薄膜電子部品
２ 下部電極
２ａ，４ａ 主電極層
２ｂ，４ｂ 副電極層
３ 誘電体層
４ 上部電極
５ 密着層
５０ 薄膜コンデンサ
１００，２００，３００，４００ 薄膜電子部品
Claims (5)
- 基板上に、少なくとも下部電極、誘電体層及び上部電極を順に有する薄膜コンデンサを形成した薄膜電子部品において、
前記下部電極は、Ｃｕを主成分とする主電極層と、該主電極層の主成分の金属の融点よりも２１０℃以上高い融点を有する金属のうちＲｕ、Ｒｈ、Ｒｅ、Ｐｔ、Ｉｒ、Ｏｓ、Ｖ、Ｔｉ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ又はＷから選ばれる少なくとも１種類の元素を含有する副電極層との複層構造を有し、かつ、該下部電極は基板側から副電極層、主電極層の順に形成されてなり、前記主電極層と前記誘電体層とが接していることを特徴とする薄膜電子部品。 - 前記主電極層の厚みは２０ｎｍ〜１μｍであり、且つ前記副電極層の厚みは１ｎｍ〜１μｍであることを特徴とする請求項１記載の薄膜電子部品。
- 前記主電極層と前記副電極層との界面において、Ｃｕと、Ｒｕ、Ｒｈ、Ｒｅ、Ｐｔ、Ｉｒ、Ｏｓ、Ｖ、Ｔｉ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ又はＷから選ばれる少なくとも１種類の元素とが合金を形成していることを特徴とする請求項１又は２記載の薄膜電子部品。
- 前記誘電体層は、還元雰囲気焼成が可能な誘電体材料により形成したことを特徴とする請求項１、２又は３記載の薄膜電子部品。
- 基板上に、少なくとも下部電極、誘電体層及び上部電極を順に有する薄膜コンデンサを形成した薄膜電子部品の製造方法において、
前記基板の表面に、Ｃｕを主成分とする主電極層と、該主電極層の主成分の金属の融点よりも２１０℃以上高い融点を有する金属のうちＲｕ、Ｒｈ、Ｒｅ、Ｐｔ、Ｉｒ、Ｏｓ、Ｖ、Ｔｉ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ又はＷから選ばれる少なくとも１種類の元素を含有する副電極層との複層構造を有する下部電極を、副電極層、主電極層の順に形成する下部電極形成工程と、
前記下部電極の表面に有機誘電体原料を含有する原料液を塗布して塗布層を形成する原料液塗布工程と、
該塗布層を加熱し、前記有機誘電体原料を焼成して金属酸化物薄膜からなる誘電体層を形成する誘電体層形成工程と、
前記誘電体層の表面に上部電極を形成する上部電極形成工程と、を有し、前記主電極層と前記誘電体層とが接していることを特徴とする薄膜電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005345803A JP4862371B2 (ja) | 2005-11-30 | 2005-11-30 | 薄膜電子部品及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005345803A JP4862371B2 (ja) | 2005-11-30 | 2005-11-30 | 薄膜電子部品及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007150186A JP2007150186A (ja) | 2007-06-14 |
| JP4862371B2 true JP4862371B2 (ja) | 2012-01-25 |
Family
ID=38211182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005345803A Active JP4862371B2 (ja) | 2005-11-30 | 2005-11-30 | 薄膜電子部品及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4862371B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5267251B2 (ja) * | 2008-03-31 | 2013-08-21 | Ｔｄｋ株式会社 | 薄膜コンデンサ、及び薄膜コンデンサの製造方法 |
| JP6750462B2 (ja) * | 2016-11-04 | 2020-09-02 | Tdk株式会社 | 薄膜コンデンサ及び電子部品内蔵基板 |
| CN111108818B (zh) * | 2017-09-21 | 2022-06-28 | 京瓷Avx元器件公司 | 具有低热阻的电绝缘热连接器 |
| JPWO2020045446A1 (ja) | 2018-08-31 | 2021-08-10 | Tdk株式会社 | 薄膜キャパシタおよび電子回路基板 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3874041B2 (ja) * | 1997-08-18 | 2007-01-31 | Ｔｄｋ株式会社 | Ｃｒ複合電子部品とその製造方法 |
| DE19915247A1 (de) * | 1999-04-03 | 2000-10-05 | Philips Corp Intellectual Pty | Spannungsabhängiger Dünnschichtkondensator |
| JP2003124061A (ja) * | 2001-10-10 | 2003-04-25 | Hitachi Ltd | 薄膜コンデンサとそれを用いたチップコンデンサ及びｌｃフィルタ並びにその製造方法 |
| JP4457630B2 (ja) * | 2002-10-17 | 2010-04-28 | 株式会社村田製作所 | 誘電体セラミックおよび積層セラミックコンデンサ |
| WO2004065669A1 (ja) * | 2003-01-21 | 2004-08-05 | Tdk Corporation | 薄膜容量素子用組成物、高誘電率絶縁膜、薄膜容量素子、薄膜積層コンデンサおよび薄膜容量素子の製造方法 |
| ES2230981B1 (es) * | 2003-01-24 | 2007-03-01 | Claudi Herguido Fo | Dispositivo de acoplamiento rapido para implementos de maquinas excavadoras o analogas. |
| JP2004281466A (ja) * | 2003-03-12 | 2004-10-07 | Matsushita Electric Ind Co Ltd | 部品内臓モジュールの製造方法 |
| JP4163637B2 (ja) * | 2003-03-31 | 2008-10-08 | Ｔｄｋ株式会社 | 電子部品、積層セラミックコンデンサおよびその製造方法 |
| WO2005080074A1 (ja) * | 2004-02-19 | 2005-09-01 | Hitachi Chemical Co., Ltd. | 薄膜複合材料およびその製造方法、ならびに当該薄膜複合材料を用いた多層配線板および電子部品 |
| JP4623005B2 (ja) * | 2004-04-26 | 2011-02-02 | Ｔｄｋ株式会社 | 薄膜容量素子用組成物、高誘電率絶縁膜、薄膜容量素子、薄膜積層コンデンサおよび薄膜容量素子の製造方法 |
-
2005
- 2005-11-30 JP JP2005345803A patent/JP4862371B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007150186A (ja) | 2007-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4935674B2 (ja) | 薄膜コンデンサの製造方法 | |
| JP5407775B2 (ja) | 薄膜コンデンサの製造方法及び薄膜コンデンサ | |
| JP5158061B2 (ja) | 薄膜コンデンサ | |
| JP6015159B2 (ja) | 薄膜コンデンサ | |
| JP5267251B2 (ja) | 薄膜コンデンサ、及び薄膜コンデンサの製造方法 | |
| JPWO2005102958A1 (ja) | 薄膜容量素子用組成物、高誘電率絶縁膜、薄膜容量素子、薄膜積層コンデンサおよび薄膜容量素子の製造方法 | |
| US7382013B2 (en) | Dielectric thin film, dielectric thin film device, and method of production thereof | |
| JP4862371B2 (ja) | 薄膜電子部品及びその製造方法 | |
| US20060072282A1 (en) | Dielectric thin film, thin film capacitor element, and method for manufacturing thin film capacitor element | |
| JP2007329189A (ja) | 薄膜コンデンサ及びその製造方法 | |
| JP2007179794A (ja) | 薄膜誘電体及び薄膜コンデンサ素子 | |
| JP4872306B2 (ja) | 薄膜電子部品用基板の製造方法及びそれを用いた薄膜電子部品の製造方法 | |
| JP5407792B2 (ja) | 薄膜コンデンサ及び薄膜コンデンサの製造方法 | |
| JP4604939B2 (ja) | 誘電体薄膜、薄膜誘電体素子およびその製造方法 | |
| JP4923756B2 (ja) | 薄膜誘電体素子用積層体の形成方法及び薄膜誘電体素子 | |
| JP2002026266A (ja) | キャパシタを内蔵した回路基板とその製造方法ならびにそれを用いた半導体装置 | |
| JP2007031242A (ja) | 薄膜電子部品用基板とそれを用いた薄膜電子部品の製造方法 | |
| JP4548262B2 (ja) | 下部電極構造 | |
| JP4420232B2 (ja) | 薄膜コンデンサの製造方法 | |
| JP4918781B2 (ja) | 薄膜誘電体及び薄膜コンデンサ素子 | |
| EP1598871A1 (en) | Thin-film capacitative element and electronic circuit or electronic equipment including the same | |
| JP2000223347A (ja) | 受動セラミック素子 | |
| JP2001250885A (ja) | キャパシタ内蔵回路基板及びそれを用いた半導体装置 | |
| JPH11243032A (ja) | 薄膜コンデンサ | |
| JP4088477B2 (ja) | 薄膜容量素子および薄膜積層コンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080804 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110114 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110524 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110808 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110808 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110826 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111011 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111024 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4862371 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |