JPWO2020045446A1 - 薄膜キャパシタおよび電子回路基板 - Google Patents

薄膜キャパシタおよび電子回路基板 Download PDF

Info

Publication number
JPWO2020045446A1
JPWO2020045446A1 JP2020539509A JP2020539509A JPWO2020045446A1 JP WO2020045446 A1 JPWO2020045446 A1 JP WO2020045446A1 JP 2020539509 A JP2020539509 A JP 2020539509A JP 2020539509 A JP2020539509 A JP 2020539509A JP WO2020045446 A1 JPWO2020045446 A1 JP WO2020045446A1
Authority
JP
Japan
Prior art keywords
electrode
dielectric layer
nitrogen concentration
thin film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020539509A
Other languages
English (en)
Inventor
久美子 山▲崎▼
久美子 山▲崎▼
豪 芝原
豪 芝原
純一 山▲崎▼
純一 山▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of JPWO2020045446A1 publication Critical patent/JPWO2020045446A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/515Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics
    • C04B35/58Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/02Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances
    • H01B3/12Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances ceramics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1254Ceramic dielectrics characterised by the ceramic dielectric material based on niobium or tungsteen, tantalum oxides or niobates, tantalates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/129Ceramic dielectrics containing a glassy phase, e.g. glass ceramic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Structural Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】700℃程度まで加熱しても電極に凹凸が発生しにくく、電極の導電性が高い薄膜キャパシタを提供する。【解決手段】 第1電極と、誘電体層と、第2電極と、を有する薄膜キャパシタである。誘電体層はABO2N型酸窒化物を含む。誘電体層のうち第1電極に接する部分の窒素濃度が誘電体層の中央部分の窒素濃度の半分以下である。【選択図】図1

Description

本発明は、薄膜キャパシタおよび電子回路基板に関する。
近年、デジタル機器の高性能化に伴い、高性能な薄膜キャパシタが求められている。そして、誘電体層としてABON型の酸窒化物、すなわちペロブスカイト型の酸窒化物を用いることが研究されている。
誘電体層としてABON型の酸窒化物を用いる場合には、通常、成膜時に700℃程度まで加熱することが誘電特性を向上させる上で好ましい。しかし、電極の材質によっては、700℃程度まで加熱することで凹凸が生じやすくなり、信頼性が低下する。したがって、電極の材質に関わらず700℃程度まで加熱しても凹凸が生じにくい薄膜キャパシタが求められている。
特許文献1には、電極に高融点の金属を含有させることで凹凸の発生を防止した薄膜電子部品が記載されている。特許文献2および特許文献3には、製造時に700℃程度の高温まで加熱しない薄膜電子部品が記載されている。
特開2007−150186号公報 特開2001−307923号公報 特開2007−116169号公報
本発明は、このような実状に鑑みてなされ、700℃程度まで加熱しても電極に凹凸が発生しにくく、電極の導電性が高い薄膜キャパシタを提供することを目的とする。
本発明に係る薄膜キャパシタは、
第1電極と、誘電体層と、第2電極と、を有する薄膜キャパシタであって、
前記誘電体層はABON型酸窒化物を含み、
前記誘電体層のうち第1電極に接する部分の窒素濃度が前記誘電体層の中央部分の窒素濃度の半分以下であることを特徴とする。
本発明に係る薄膜キャパシタは上記の構造を有することにより、電極(特に第1電極)に凹凸が発生しにくくなり、電極の導電性が高くなる。
前記誘電体層のうち第1電極に接する部分が非晶質構造を含んでもよい。
前記ABON型酸窒化物において、AはSr,Ba,Ca,La,Nd,Na,Kから選択される1種以上であってもよく、BはTa,Nb,Ti,Wから選択される1種以上であってもよい。
前記ABON型酸窒化物を組成式A(a+b+o+n=5)で表す場合に、
n<1.0
を満たしてもよい。
前記誘電体層が前記第1電極に接する緩衝層を含んでもよい。
前記緩衝層が前記ABON型酸窒化物におけるA元素およびB元素を含んでもよい。
前記緩衝層に含まれるA元素の含有量をa1、B元素の含有量をb1とする場合に、
1.0≦a1/b1≦2.5
を満たしてもよい。
前記第1電極が卑金属を含んでもよい。
前記卑金属がCuまたはNiであってもよい。
前記卑金属がCuであってもよい。
本発明に係る電子回路基板は上記の薄膜キャパシタを有する。
本発明の一実施形態に係る薄膜キャパシタの概略図である。 実施例1における誘電体層の写真である。 比較例1における誘電体層の写真である。 誘電体層の表面粗さの測定方法を示す模式図である。 結晶構造からなる誘電体層のXRDパターンの一例である。 非晶質構造からなる誘電体層のXRDパターンの一例である。 本発明の一実施形態に係る電子回路基板の概略断面図である。
以下、本発明を実施形態に基づき説明する。
薄膜キャパシタ
本実施形態に係る薄膜キャパシタの模式図を図1に示す。図1に示す薄膜キャパシタ1は、第1電極11、誘電体層13、第2電極15の順に形成される。
第1電極11の材質は任意であり、電極として機能すればよい。例えば、Pt,Au,Ni,Cu等が挙げられる。導電性を向上させるためには第1電極の材質として卑金属を用いることが好ましい。卑金属としてはCuまたはNiを用いることが好ましい。CuまたはNiを用いることが好ましいのは、卑金属の中でも比較的安価であるためである。さらに、CuまたはNiを用いた第1電極11はスパッタにより形成可能であり、幅広い用途に用いることが出来るためである。
また、前記卑金属としてはCuを用いることがさらに好ましい。CuはNiと比較して酸化されにくい。したがって、成膜時において、より高い酸素濃度でも第1電極11の導電性を維持することができる。そして、酸素濃度を高くしても第1電極11の導電性を維持したまま誘電体層13を成膜できるため、薄膜キャパシタ1の誘電体層13に絶縁性を付与する上で有利である。
なお、前記卑金属としてNiを用いる場合には、誘電体層13が金属光沢を有する外観となりやすい。また、貴金属としてPtを用いる場合には、誘電体層13が金属光沢を有する外観となりやすい。
第1電極11は単層からなっていてもよく、図1に示すように第1電極第1層11aおよび第1電極第2層11bの2層からなっていてもよい。第1電極11が単層からなる場合には、第1電極11として金属箔を用いてもよく、第1電極11がSi基板等の非金属の基板上にスパッタにより形成されていてもよい。第1電極11が2層からなっている場合には、例えば誘電体層13が形成される第1電極第2層11bが第1電極第1層11a上にスパッタにより形成されていてもよい。
第2電極15の材質に特に制限はなく、電極として機能すればよい。例えば、Pt,Ag,Ni,Cu等が挙げられる。
第1電極11の厚みは0.01〜10μmが好ましい。第2電極15の厚みは0.01〜10μmが好ましい。
本実施形態に係る誘電体層13は、図1に示すように第1電極11に接する低窒素濃度層13aと、高窒素濃度層13bと、からなっていてもよい。
本実施形態に係る薄膜キャパシタ1は誘電体層13のうち第1電極11に接する部分(低窒素濃度層13a)の窒素濃度が誘電体層13の中央部分(高窒素濃度層13b)の窒素濃度の半分以下である。窒素濃度の測定方法は任意である。例えば、X線光電子分光法やインパルス加熱溶融抽出法(赤外線吸収法)などの方法が挙げられる。また、誘電体層13が均一に成膜されていれば、窒素濃度は第1電極11に接する部分、中央部分のそれぞれの部分で1点のみ測定すればよい。しかし、それぞれの部分で少なくとも3点以上の測定箇所について測定して平均することが好ましい。
なお、低窒素濃度層13aと高窒素濃度層13bとの間には明確な境界が存在しなくてもよく、誘電体層13が単一の層からなるように見えてもよい。しかし、誘電体層13のうち第1電極11に接する部分の窒素濃度が誘電体層13の中央部分の窒素濃度の半分以下であることにより、上記の熱処理による悪影響を低減できる。
上記の通り、本実施形態に係る薄膜キャパシタ1は、第1電極11の導電性を向上させる観点からは、第1電極11が卑金属であることが好ましく、CuまたはNiであることがより好ましく、Cuであることがさらに好ましい。しかし、誘電体層13として後述するABON型酸窒化物を含む薄膜キャパシタ1を得るためには、誘電体層13の形成において700℃程度での高温による熱処理が必要である。誘電体層13の形成時の熱処理により、第1電極11を構成する金属粒子が再結晶化および粒成長する場合がある。そして、金属粒子の再結晶化および粒成長により第1電極11が隆起および変形する場合がある。この第1電極11の隆起および変形は、第1電極11が卑金属である場合に発生しやすく、CuまたはNiである場合により発生しやすく、Cuである場合にさらに発生しやすくなる。
本発明者らは、低窒素濃度層13aを設けることにより、低窒素濃度層13aが第1電極11と高窒素濃度層13bとの緩衝層となることを見出した。そして、緩衝層を設けることにより、上記の熱処理による第1電極11の隆起および変形を低減でき、薄膜キャパシタ1を機能させることができることを見出した。さらに、第1電極11に含まれる卑金属がCuである場合には、低窒素濃度層13aと接するCuの一部が酸化する。これにより、第1電極11と低窒素濃度層13aとの間の密着性が向上する。
誘電体層13の厚みは任意である。例えば10nm〜1μmとしてもよい。低窒素濃度層13aの厚みおよび高窒素濃度層13bの厚みも任意である。例えば、(低窒素濃度層13aの厚み)/(高窒素濃度層13bの厚み)が概ね0.1以下である。低窒素濃度層13aの厚みには下限はなく、厚みが確認できないほど薄くてもよい。誘電体層13のうち第1電極に接する部分の窒素濃度が前記誘電体層の中央部分の窒素濃度の半分以下であればよい。
また、誘電体層13は、ABON型酸窒化物(ペロブスカイト型酸窒化物)を含む。
前記ABON型酸窒化物は組成式A(a+b+o+n=5)で表すことができる。また、AはSr,Ba,Ca,La,Nd,Na,Kから選択される1種以上であり、BはTa,Nb,Ti,Wから選択される1種以上であることが、強誘電性が得られることが期待できるため、好ましい。また、AがSrであり、BがTaであることが最も好ましい。SrTaはSi基板との間での熱膨張率の差が小さく、第1電極11がSi基板上にスパッタにより形成されている場合でも割れにくくなるためである。
これに対し、BaTiOはSi基板との間での熱膨張率の差が大きく、第1電極11がSi基板上にスパッタにより形成されている場合に割れやすい。誘電体層13の成膜時において加熱温度の低下および/または加熱時間の短縮を行えば割れにくくなるが、BaTiOが十分に結晶化せず、十分な誘電特性を得ることが困難となる。さらに、BaTiOが結晶化する温度はCuなどの金属の融点よりも高い。したがって、第1電極11としてCuなどの融点の低い金属を用いる場合には、誘電体層13としてBaTiOを用いて十分な誘電特性を得ることが困難である。同時に、誘電体層13としてBaTiOを用いる場合にはCuなどの融点の低い金属を第1電極11に用いて十分な誘電特性を得ることが困難である。
なお、誘電体層13(低窒素濃度層13aおよび高窒素濃度層13b)における窒素濃度(at%)は、各層が主にABON型酸窒化物を含む場合には、当該酸窒化物におけるNの原子割合と概ね一致する。すなわち、ABON型酸窒化物をA(a+b+o+n=5)で表す場合には、主にABON型酸窒化物を含む誘電体層13における窒素濃度(at%)はn×(100/5)となる。
さらに、前記ABON型酸窒化物は、通常、0.01≦n≦1.0である。また、前記ABON型酸窒化物は、Nの含有量がストイキオより少ないことが好ましい。具体的には、n<1.0であることが好ましい。0.01≦n<1.0であってもよい。この場合には、誘電体層13の絶縁性が向上しやすくなる。
また、前記ABON型酸窒化物は、Aサイトイオンの平均価数およびBサイトイオンの平均価数の合計が6.7〜7.3価である。好ましくは平均価数の合計が7価である。
ここで、平均価数とは、AサイトおよびBサイトに存在するイオンの価数を、その存在比に応じて平均化した値とする。例えば、AサイトにSrとLaが4:1の比で存在し、BサイトにTaとTiが4:1の比で存在する場合について述べる。Srイオンの価数は2であり、Laイオンの価数は3である。よって、その平均価数をαとした場合に、αは以下の式(1)により算出される。また、Taイオンの価数は5であり、Tiイオンの価数は4である。よって、その平均価数をβとした場合に、βは以下の式(2)により算出される。そして、α=2.2、β=4.8となる。そして、平均価数の合計(α+β)は7となる。
α=(Srイオンの価数)×(Srイオンの存在比)+(Laイオンの価数)×(Laイオンの存在比)
=2×4/5+3×1/5
=2.2 ・・・式(1)
β=(Taイオンの価数)×(Taイオンの存在比)+(Tiイオンの価数)×(Tiイオンの存在比)
=5×4/5+4×1/5
=4.8 ・・・式(2)
なお、本願の平均価数の合計の計算においては、AサイトリッチまたはBサイトリッチである場合、すなわち、a/b≠1である場合でも、a/b=1として取り扱う。例えば、上記の場合において、a/b=1.2の場合であっても、平均価数の合計は2.2+4.8=7である。
本実施形態では、少なくとも高窒素濃度層13bはABON型酸窒化物(ペロブスカイト型酸窒化物)を含む。しかし、低窒素濃度層13aは必ずしもABON型酸窒化物を含まなくてもよい。なお、低窒素濃度層13aは窒素を含まなくてもよい。
低窒素濃度層13aは少なくとも前記ABON型酸窒化物におけるA元素およびB元素を含むことが好ましい。A元素およびB元素を含むことで、低窒素濃度層13aと高窒素濃度層13bとの間の密着性が向上する。また、低窒素濃度層13aに含まれるA元素の含有量をa1、B元素の含有量をb1とする場合に、原子数比で1.0≦a1/b1≦2.5を満たすことが好ましく、1.0≦a1/b1≦2.3を満たすことがより好ましい。
ABON型酸窒化物の組成の測定方法は任意である。例えば、X線光電子分光法やインパルス加熱溶融抽出法(赤外線吸収法)などの方法が挙げられる。
また、高窒素濃度層13bはABON型酸窒化物を含み、ABON型酸窒化物はペロブスカイト型の結晶構造を含むことが通常である。そして、非晶質構造は含まないことが通常である。これに対し、低窒素濃度層13aは非晶質構造を含むことが好ましい。低窒素濃度層13aが非晶質構造を含むことで、低窒素濃度層13aにおけるNの濃度が低下し、第1電極11に含まれるCuの一部が酸化され、第1電極11と低窒素濃度層13aとの間の密着性が向上する。ただし、低窒素濃度層13aは高窒素濃度層13bと同様にペロブスカイト型の結晶構造を含んでいてもよい。低窒素濃度層13aおよび高窒素濃度層13bが非晶質構造を含むか否かを確認する方法は任意である。例えば、XRDパターンから確認することができる。
例えば、誘電体層がペロブスカイト型の結晶構造からなる場合には、図5に示すようなXRDパターンとなる。複数の2θで鋭いピークが観察される。これに対し、誘電体層が非晶質構造からなる場合には、図6に示すようなXRDパターンとなる。ブロードなピークが観察される。図5、図6において65〜70degで観察されるピークは蒸着により形成したAg電極のピークである。なお、図5はSi基板上に第1電極としてPt電極を形成し、基板温度700℃でPt電極に成膜した誘電体層のXRDパターンである。図6はSi基板上に第1電極としてPt電極を形成し、基板温度室温でPt電極に成膜した誘電体層のXRDパターンである。
電子回路基板
図7に示すように、本実施形態に係る電子回路基板100は、エポキシ系樹脂基板10と、エポキシ系樹脂基板10上に形成された樹脂層20と、樹脂層20上に設置された薄膜キャパシタ1と、薄膜キャパシタ1が設置された樹脂層20上に形成された絶縁性被覆層30と、絶縁性被覆層30上に設置された電子部品40と、薄膜キャパシタ1または電子部品40に接続され、エポキシ系樹脂基板10の表面または絶縁性被覆層30の表面に引き出された金属配線50と、を備える。金属配線50の一部は、エポキシ系樹脂基板10の表面と、絶縁性被覆層30の表面と、の間を導通させるために、電子回路基板100を貫通している。金属配線50の種類には特に制限はない。例えばCu等が挙げられる。図7に示す実施形態では、薄膜キャパシタ1が電子回路基板100内に埋め込まれている。
薄膜キャパシタ1の製造方法
次に、薄膜キャパシタ1の製造方法について説明する。以下、Aサイト原子をSr、Bサイト原子をTaとする場合について説明するが、他の種類の原子を用いる場合でも同様である。
本実施形態に係る薄膜キャパシタ1の製造工程は、第1電極11を準備する工程と、第1電極11上に誘電体層13を形成する工程と、誘電体層13上に第2電極15を形成する工程と、からなる。
まず、第1電極11を準備する工程について説明する。第1電極11として金属箔(例えばNi箔)を用いる場合には、金属箔を準備すればよい。また、第1電極11をSi基板等の非金属の基板上にスパッタにより形成する場合には、Si基板(例えばSi単結晶基板)上にSiO、TiO、第1電極11の順に成膜する。第1電極11を形成する方法には特に制限はない。例えば、スパッタリング法やCVDなどが挙げられる。
次に、第1電極11上に誘電体層13を形成する方法について説明する。例えば、第1電極11上にPLD法で金属酸化物薄膜からなる誘電体層13を成膜する方法が挙げられる。また、第1電極11の一部を露出させるためにメタルマスクを使用して薄膜が一部成膜されない領域を形成してもよい。
最終的に誘電体層13となる薄膜の成膜方法に特に制限はない。例えば、真空蒸着法、スパッタリング法、PLD法(パルスレーザー蒸着法)、MO−CVD(有機金属化学気相成長法)、MOD(有機金属分解法)、ゾル・ゲル法、CSD(化学溶液堆積法)などが例示される。また、成膜時に使用する原料には微少な不純物や副成分が含まれている場合があるが、薄膜の性能を大きく損なわない程度の量であれば特に問題はない。また、本実施形態に係る誘電体層13も、性能を大きく損なわない程度に微少な不純物や副成分を含んでいても構わない。
上記の成膜方法のうち、PLD法、スパッタリング法およびCSD法などの方法で成膜すると、最終的に得られる薄膜が多結晶膜となりやすい。すなわち、誘電体層13(特に高窒素濃度層13b)がABON型酸窒化物を含みやすい。また、本実施形態に係る誘電体層13についてPLD法、スパッタリング法およびCSD法などの方法で成膜するとNがcis配置をとる構造となりやすい。CVD法でも合成は可能であるが、成分元素数が多いため、PLD法やスパッタリング法の方がより組成制御性が高い。本実施形態ではPLD法による成膜方法について説明する。
PLD法では、まず、目的とする誘電体層13の構成元素を含むターゲットを成膜室内に設置する。次に、ターゲットの表面上にパルスレーザーを照射する。パルスレーザーの強いエネルギーによりターゲットの表面を瞬時に蒸発させる。そして、ターゲットと対向するように配置した基板上に蒸発物を堆積させて金属酸化物薄膜を成膜する。
ターゲットの種類に特に制限はなく、作製する誘電体層13の構成元素を含む金属酸化物焼結体の他、合金、窒化物焼結体、金属酸窒化物焼結体などを用いることができる。また、ターゲットにおいては各元素が平均的に分布していることが好ましいが、得られる誘電体層13の品質に影響がない範囲で分布にばらつきがあってもよい。さらに、ターゲットは必ずしも一つである必要はなく、誘電体層13の構成元素の一部を含むターゲットを複数用意して成膜に用いることも可能である。ターゲットの形状にも制限はなく、使用する成膜装置に適した形状とすればよい。また、成膜条件(酸素のガス圧,窒素のガス圧,成膜室の大きさおよびガス導入管の位置等)を調整することで、最終的に得られる誘電体層13に含まれるABON型酸窒化物のa/bを制御することができる。例えば、ターゲットのa/bを大きくすれば、成膜された膜中のa/bを大きくすることができる。また、ターゲットのa/bのみではなく、成膜条件も重要である。パルスレーザーによりターゲットから蒸発した金属元素は成膜室中の雰囲気を構成する元素の影響を受け、第1電極11に到達するからである。
例えば、最終的に得られる誘電体層13に含まれるABON型酸窒化物の組成がSrTaである場合には、ターゲットとしてSrTaを含む焼結体を準備する。そして、成膜条件(例えば酸素のガス圧,窒素のガス圧(窒素ラジカルの量),成膜室の大きさおよびガス導入管の位置等)を調整することで、最終的に得られる誘電体層13の組成を制御することができる。
一般的には、PLD法の際には、成膜する誘電体層13に含まれるABON型酸窒化物を結晶化させるために成膜時に第1電極11を加熱する。加熱方法は任意である。例えば、赤外線レーザーを用いることができる。また、上記のSi基板等の非金属の基板を加熱することで間接的に第1電極11を加熱してもよく、第1電極11を直接的に加熱してもよい。そして、第1電極11を加熱し、例えば成膜温度600〜800℃で成膜を行うことにより、SrTaON型酸窒化物が結晶化しやすくなる。さらに、成膜中に、窒素ラジカルを導入して窒化処理を行うことで、ABON型酸窒化物を含む誘電体層13を得ることができる。金属酸化物膜を成膜した後に、窒素ラジカルを導入して窒化処理を行っても良いが、成膜中に窒素ラジカルを導入した方が、成膜した薄膜中の窒素量をより多くすることが出来る。ここで、成膜した薄膜中の窒素量はX線光電子分光法により確認できる。窒素の定量に関しては、X線光電子分光装置の内部標準を使用することもできるが、AlNなどの窒化単結晶ウェハから感度因子を算出して定量値を補正する方が好ましい。
しかし、本実施形態では、低窒素濃度層13aを形成するために、まず200℃以下の温度(例えば室温)で成膜を開始する。そして、第1電極11の温度を一定の昇温速度で上昇させながら所定の成膜温度まで上昇させる。
200℃以下の温度で成膜を開始すれば、第1電極11が結晶化しにくく、低窒素濃度層13aの成膜前に凹凸が発生しにくい。また、誘電体層13を500℃以下の温度で成膜する場合には、成膜中に窒素ラジカルを導入しても窒化処理が進行しにくくなり、誘電体層13の窒素濃度が低下する。すなわち、第1電極11の温度が概ね500℃以下の温度である段階で成膜された誘電体層13は窒素の含有量が少ない低窒素濃度層13aとなる。そして、第1電極11の温度が概ね500℃以上の温度である段階で成膜された誘電体層13は窒化反応が進行し、ABON型酸窒化物の結晶化が進行する。そして、窒素の含有量が多い高窒素濃度層13bとなる。
上記の成膜方法で得られる誘電体層13の高窒素濃度層13bはペロブスカイト型の結晶構造を含む。通常、高窒素濃度層13bは非晶質構造を含まない。しかし、低窒素濃度層13aは非晶質構造を含む場合もある。低窒素濃度層13aは成膜当初は非晶質構造である。しかし、所定の成膜温度で加熱することで非晶質の結晶化が進行する。そのため、所定の成膜温度で加熱する時間が長い場合には、低窒素濃度層13aに非晶質構造が残らない場合がある。一方、非晶質の結晶化が完全には進行せず、非晶質構造が残る場合もある。
上記の成膜方法では、誘電体層13の成膜を一段階で行ったが、誘電体層13の成膜を二段階で行ってもよい。具体的には、窒素ラジカルを導入せずに200℃以下の温度(例えば室温)で成膜を行うことで非晶質構造を含むSrTaO3.5型酸化物からなる低窒素濃度層13aを成膜し、その後、第1電極11を少なくとも500℃以上の高温に加熱してから窒素ラジカルを導入して成膜を行うことで結晶構造を含むSrTaON型酸窒化物からなる高窒素濃度層13bを成膜することができる。
以上より、本実施形態における誘電体層13の成膜においては、成膜を一段階で行う場合であっても、二段階で行う場合であっても、200℃以下の温度で成膜を行う工程、および、500℃以上の温度で成膜を行う工程をこの順番で行っている。
本実施形態における誘電体層13の成膜方法は、200℃以下の温度で成膜を行う工程、および、500℃以上の温度で成膜を行う工程をこの順番で行うこと以外は任意であり、最終的に低窒素濃度層13aの窒素濃度が高窒素濃度層13bの窒素濃度の半分以下となるようにすればよい。
最後に、誘電体層13上に第2電極15を形成することで、薄膜キャパシタ1を製造することができる。なお、第2電極15の形成方法は任意である。例えば、スパッタリング法や蒸着法などの方法により形成することができる。
なお、第1電極11に凹凸が発生しているか否かは、誘電体層13における外観不良の有無により評価することができる。外観不良の有無は、例えばマイクロスコープにて倍率500〜1000倍で観察することにより確認することができる。
また、第1電極11の表面粗さは、従来用いられている接触式の表面粗さ計でも非接触式の表面粗さ計でも測定することができない。第1電極11の表面に誘電体層13が接しているためである。ここで、第1電極11に凹凸が発生しているか否かは、誘電体層13の第1電極11側の表面粗さを数値化することで評価することができる。誘電体層13の第1電極11側の表面粗さは第1電極11の表面粗さと相関があるためである。
以下、図4を用いて表面粗さの数値化方法を説明する。まず、第1電極11および誘電体層13を含む試料を誘電体層13の厚さ方向に平行な断面で切断する。次に、切断面をSEM:走査型電子顕微鏡またはTEM:透過型電子顕微鏡により倍率1万〜5万倍で観察し、誘電体層13と第1電極11との間の境界線(図4の実線)を特定する。次に、前記境界線上にある2点(図4の点A、点B)を設定する。なお、2点間の直線(図4の点線)の長さを長くすることで測定結果のばらつきを抑制することができるため好ましい。具体的には、2点間の直線の長さが500nm以上であることが好ましく、1μm以上であることがさらに好ましい。そして、2点間での境界線の長さ(L1)と2点間での直線の長さ(L2)とを算出し、{(L1−L2)/L2}×100を誘電体層13の第1電極11側の表面粗さとすることができる。なお、L1、L2の長さを測定する方法には特に制限はない。特にL1については、例えば画像ソフトを用いて算出してもよく、境界線を短い線分に分割して積算してもよい。
電子回路基板の製造方法
電子回路基板100は例えば以下の方法により製造されるが、電子回路基板100の製造方法は下記の方法に限定されない。まず、樹脂層20の前駆体である未硬化樹脂層をエポキシ系樹脂基板10に形成する。そして、薄膜キャパシタ1の第1電極11と未硬化樹脂層とが面するように、薄膜キャパシタ1を未硬化樹脂層上に搭載する。次に、薄膜キャパシタ1が搭載された未硬化樹脂層上に絶縁性被覆層30を形成し、薄膜キャパシタ1をエポキシ系樹脂基板10と絶縁性被覆層30との間に挟み込む。次に、未硬化樹脂層を熱硬化させて樹脂層20を形成すると共に、エポキシ系樹脂基板10と絶縁性被覆層30とを圧着させる。圧着の方法には特に制限はない。例えば熱プレスによる方法が挙げられる。次に、スルーホールを形成し、スルーホール内に金属配線50を形成した後に、絶縁性被覆層30上に電子部品40を搭載する。これにより、薄膜コンデンサ1が内部に埋め込まれた電子回路基板100が得られる。なお、未硬化樹脂層は、室温では未硬化の状態であり、加熱により熱硬化する性質を有するBステージのエポキシ樹脂等から形成すればよい。また、絶縁性被覆層30は、エポキシ系樹脂、テフロン(登録商標)系樹脂またはポリイミド系樹脂等の樹脂から形成すればよい。
以上、本発明の実施形態について説明してきたが、本発明はこうした実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々異なる態様で実施し得ることは勿論である。例えば、電子回路基板100における薄膜コンデンサ1は、表面実装により実装されていてもよい。
以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。
まず、成膜用ターゲットとして用いるSrTa焼結体の原料として、SrCO粉末およびTa粉末を準備した。Sr/Taのモル比が1となるようにSrCO粉末およびTa粉末を秤量した。
次に、SrCO粉末およびTa粉末に対して、エタノール溶媒を用いた湿式ボールミルにて16時間混合して混合スラリーを得た。
次に、前記混合スラリーを恒温乾燥機にて80℃で12時間乾燥し、混合物を得た。
次に、前記混合物を乳鉢にて軽く解砕し、セラミック製のるつぼに入れた。そして、電気炉を用いて大気雰囲気中、1000℃で2時間熱処理し、仮焼物を得た。
次に、前記仮焼物に対して、再びエタノール溶媒を用いた湿式ボールミルにて16時間混合して仮焼後スラリーを得た。
得られた仮焼後スラリーを恒温乾燥機にて80℃で12時間乾燥し、仮焼後混合物を得た。
前記仮焼後混合物に対し、バインダーとしてポリビニルアルコール溶液を添加し、混合して造粒物を得た。ポリビニルアルコール溶液の添加量は、粉砕物100重量%に対して0.6重量%とした。
前記造粒物を直径約23mm、高さ約9mmの円柱形状に成形して成型物を得た。成形方法はCIP成形とした。
前記成型物に対し、電気炉を用いて大気雰囲気中、1400℃で2時間焼成して焼結物を得た。さらに、前記焼結物の上面および下面を鏡面研磨して高さ5mmの成膜ターゲットを得た。なお、得られた成膜ターゲットの相対密度が96〜98%であることを確認した。
上記のようにして得られた成膜用ターゲットを成膜装置に設置した。
(実施例1)
実施例1では、成膜用ターゲットと対向するように、Ni箔を設置した。そして、PLD法で厚さ300nmとなるように誘電体層を成膜した。成膜時に酸素ガスを導入せず、窒素ラジカルのみ導入してSrTaON型酸窒化物を成膜した。また、成膜開始時はNi箔の温度を室温とし、成膜開始後に1400℃/hの加熱速度で700℃まで加熱した。そして、その後の成膜は700℃を維持したまま30分間行った。成膜終了と同時に加熱を終了し、自然放熱で室温まで低下させた。
なお、実施例1の低窒素濃度層、および、高窒素濃度層におけるSrTaON型酸窒化物の組成はULVAC―PHI, Inc.製PHI Quantera IITMを用いたX線光電子分光法により定量した。低窒素濃度層および高窒素濃度層におけるSrTaON型酸窒化物の組成は組成式A(a+b+o+n=5)で表した場合に常にo>2.0かつn<1.0であることを確認した。
(実施例2)
実施例2では、Cuからなる第1電極をスパッタにて形成したSi基板を準備し、第1電極が成膜用ターゲットと対向するように設置した。そして、PLD法で厚さ400nmとなるように誘電体層を成膜した。成膜時には酸素ガス(酸素分圧2×10−3Pa)および窒素ラジカルを導入してSrTaON型酸窒化物を成膜した。また、成膜開始時はSi基板の温度を室温とし、成膜開始後に1400℃/hの加熱速度で700℃まで加熱した。そして、その後の成膜は700℃を維持したまま2時間行った。成膜終了と同時に加熱を終了し、自然放熱で室温まで低下させた。
なお、実施例2の低窒素濃度層、および、高窒素濃度層におけるSrTaON型酸窒化物の組成はX線電子分光法によって定量した。低窒素濃度層および高窒素濃度層におけるSrTaON型酸窒化物の組成は組成式A(a+b+o+n=5)で表した場合に常にo>2.0かつn<1.0であることを確認した。
(実施例3)
実施例3では、Ptからなる第1電極をスパッタにて形成したSi基板を準備し、第1電極が成膜用ターゲットと対向するように設置した。そして、PLD法にて、厚さ30nmとなるように非晶質構造を有する低窒素濃度層を成膜した。成膜時は窒素ラジカルを導入せず、酸素ガス(酸素分圧2×10−3Pa)のみ導入してSrTaO型酸化物を成膜した。この際の温度は室温とした。成膜時間は10分間とした。次に、PLD法にて、厚さ400nmとなるように結晶構造を有する高窒素濃度層を成膜した。成膜時に酸素ガスを導入し、窒素ラジカルを導入してSrTaON型酸窒化物を成膜した。本実施例では第1電極および低窒素濃度層を形成したSi基板をあらかじめ700℃に加熱してから成膜を開始した。成膜時間は2分間とした。成膜終了と同時に加熱を終了し、自然放熱で室温まで低下させた。
なお、実施例3の低窒素濃度層におけるSrTaO型酸化物の組成、および、高窒素濃度層におけるSrTaON型酸窒化物の組成はX線電子分光法によって定量した。低窒素濃度層におけるSrTaO型酸化物の組成はSr1.4Ta0.592.73であった。高窒素濃度層におけるSrTaON型酸窒化物は組成式A(a+b+o+n=5)で表した場合に常にo>2.0かつn<1.0であった。
(比較例1)
比較例1では、Cuからなる第1電極をスパッタにて形成したSi基板を準備し、第1電極が成膜用ターゲットと対向するように設置した。そして、PLD法で厚さ400nmとなるように誘電体層を成膜した。成膜時には酸素ガスおよび窒素ラジカルを導入してSrTaON型酸窒化物を成膜した。また、本比較例ではSi基板をあらかじめ700℃に加熱してから成膜を開始した。成膜は700℃を維持したまま2時間行った。成膜終了と同時に加熱を終了し、自然放熱で室温まで低下させた。
(比較例2、比較例3)
比較例2、比較例3では、Ptからなる第1電極をスパッタにて形成したSi基板を準備した点、窒素ラジカル濃度を変化させてα、βおよびα/βが表1に記載の値となるようにした点以外は比較例1と同様にして誘電体層を形成した。
そして、各実施例および比較例について、誘電体層のうち第1電極に接する部分、および、誘電体層の中央部分について、窒素濃度を測定した。具体的には、誘電体層のうち第1電極に接する部分および誘電体層の中央部分についてそれぞれ3箇所ずつX線光電子分光法によって窒素濃度を測定して平均した。結果を表1に示す。なお、表中のN.D.とは、Not Detected(検出限界以下)という意味である。
また、誘電体層の金属光沢の有無を目視にて確認した。さらに、誘電体層の外観不良の有無をマイクロスコープにて倍率1000倍で確認した。結果を表1に示す。外観不良が確認されない場合を良好とした。
さらに、誘電体層の第1電極側の表面粗さを数値化した。まず、得られた試料を誘電体層の厚さ方向に平行な断面で切断した。次に、試料の断面をTEMにより倍率5万倍で観察し、誘電体層と第1電極との間の境界線(図4の実線)を特定した。次に、前記境界線上にある2点(図4の点A、点B)を設定した。なお、2点間の直線(図4の点線)の長さが1μm以上となるようにした。そして、2点間での境界線の長さ(L1)と2点間での直線の長さ(L2)とを画像ソフトを用いて算出し、{(L1−L2)/L2}×100を誘電体層の表面粗さとした。結果を表1に示す。本実験例では、誘電体層の表面粗さが2.0以下である場合を良好とした。
また、実施例1の誘電体層を撮影した結果を図2に示す。図2のサンプルサイズは10mm×10mmである。比較例1の誘電体層に生じた外観不良を倍率500倍で撮影した結果を図3に示す。
さらに、誘電体層形成後の第1電極の導電性が良好か否かを確認した。具体的には四端子測定法により確認した。電気抵抗が10Ω以下である場合に導電性が良好であり、1Ω以下である場合に導電性がさらに良好であるとした。結果を表1に示す。
Figure 2020045446
表1より、実施例1〜3は第1電極に接する部分の窒素濃度が前記誘電体層の中央部分の窒素濃度の半分以下であった。また、図2より、実施例1の誘電体層は金属光沢を有していた。これに対し、比較例1は第1電極に接する部分の窒素濃度が前記誘電体層の中央部分の窒素濃度の半分を超えていた。そして、実施例1〜3は誘電体層に外観不良が発生せず、第1電極の導電性が良好であった。これに対し、比較例1は誘電体層に図3に示す外観不良が発生し、さらに、第1電極の導電性が不良であった。また、比較例2、3の誘電体層は実施例1と同様の金属光沢を有し、導電性も比較例1と比べれば良好であった。しかし、比較例2、3は第1電極に接する部分の窒素濃度が前記誘電体層の中央部分の窒素濃度の半分を超えていた。さらに、実施例1〜3は誘電体層の第1電極側の表面粗さが小さかった。これに対し、比較例1では、誘電体層自体が途切れており誘電体層の第1電極側の表面粗さを数値化できなかった。比較例2、3は比較例1と同様に外観不良が生じた。さらに、比較例2、3は誘電体層の第1電極側の表面粗さが大きかった。
(実施例4、実施例6、比較例4)
実施例4では、Cuからなる第1電極をスパッタにて形成したSi基板を準備し、第1電極が成膜ターゲットと対向するように設置した。ここで、成膜ターゲットにおけるSr/Taのモル比を適宜変化させてa1、b1およびa1/b1が表2に示す値となるようにした。そして、PLD法で厚さ100nmとなるように誘電体層を成膜した。成膜時には酸素ガス(酸素分圧2×10−3Pa)および窒素ラジカルを導入してSrTaON型酸窒化物を成膜した。窒素ラジカル濃度はα、βおよびα/βが表2に示す値となるようにした。PLD法で厚さ100nmとなるように非晶質構造を有する誘電体層を成膜した。この際の温度は室温とした。次に、第1電極および誘電体層を形成したSi基板をあらかじめ700℃に加熱してから成膜を開始した。このときのガス圧は室温で成膜した際のガス圧と同一のガス圧とした。室温で成膜された誘電体層と700℃で成膜された誘電体層との合計膜厚が600nmとなるまで成膜を行った。成膜終了と同時に基板の加熱を終了し、自然放熱により基板温度を室温まで低下させた。なお、得られた誘電体層のSr/Ta比(a1/b1)比は成膜ターゲットのSr/Ta比とほぼ同一であった。
(実施例5)
実施例5では、Ptからなる第1電極をスパッタにて形成したSi基板を準備し、第1電極が成膜ターゲットと対向するように設置した点、および、α、β、α/β、a1、b1およびa1/b1の値を表2に示す値に変化させた点以外は実施例4、実施例6、比較例4と同様にして誘電体層を形成した。
Figure 2020045446
表2より、実施例4〜6は第1電極に接する部分の窒素濃度が前記誘電体層の中央部分の窒素濃度の半分以下であった。これに対し、比較例4は第1電極に接する部分の窒素濃度が前記誘電体層の中央部分の窒素濃度の半分を超えていた。そして、実施例1〜3は誘電体層に外観不良が発生せず、誘電体層の第1電極側の表面粗さが小さく、第1電極の導電性が良好であった。これに対し、比較例4は誘電体層に外観不良が生じ、誘電体層の第1電極側の表面粗さが大きかった。
1・・・薄膜キャパシタ
11・・・第1電極
11a・・・ 第1電極第1層
11b・・・第1電極第2層
13・・・誘電体層
13a・・・低窒素濃度層
13b・・・高窒素濃度層
15・・・第2電極
10・・・エポキシ系樹脂基板
20・・・樹脂層
30・・・絶縁性被覆層
40・・・電子部品
50・・・金属配線
100・・・電子回路基板

Claims (11)

  1. 第1電極と、誘電体層と、第2電極と、を有する薄膜キャパシタであって、
    前記誘電体層はABON型酸窒化物を含み、
    前記誘電体層のうち第1電極に接する部分の窒素濃度が前記誘電体層の中央部分の窒素濃度の半分以下であることを特徴とする薄膜キャパシタ。
  2. 前記誘電体層のうち第1電極に接する部分が非晶質構造を含む請求項1に記載の薄膜キャパシタ。
  3. 前記ABON型酸窒化物において、AはSr,Ba,Ca,La,Nd,Na,Kから選択される1種以上であり、BはTa,Nb,Ti,Wから選択される1種以上である請求項1または2に記載の薄膜キャパシタ。
  4. 前記ABON型酸窒化物を組成式A(a+b+o+n=5)で表す場合に、
    n<1.0
    を満たす請求項1〜3のいずれかに記載の薄膜キャパシタ。
  5. 前記誘電体層が前記第1電極に接する緩衝層を含む請求項1〜4のいずれかに記載の薄膜キャパシタ。
  6. 前記緩衝層が前記ABON型酸窒化物におけるA元素およびB元素を含む請求項5に記載の薄膜キャパシタ。
  7. 前記緩衝層に含まれるA元素の含有量をa1、B元素の含有量をb1とする場合に、
    1.0≦a1/b1≦2.5
    を満たす請求項6に記載の薄膜キャパシタ。
  8. 前記第1電極が卑金属を含む請求項1〜7のいずれかに記載の薄膜キャパシタ。
  9. 前記卑金属がCuまたはNiである請求項8に記載の薄膜キャパシタ。
  10. 前記卑金属がCuである請求項8に記載の薄膜キャパシタ。
  11. 請求項1〜10のいずれかに記載の薄膜キャパシタを有する電子回路基板。
JP2020539509A 2018-08-31 2019-08-27 薄膜キャパシタおよび電子回路基板 Pending JPWO2020045446A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018163794 2018-08-31
JP2018163794 2018-08-31
PCT/JP2019/033544 WO2020045446A1 (ja) 2018-08-31 2019-08-27 薄膜キャパシタおよび電子回路基板

Publications (1)

Publication Number Publication Date
JPWO2020045446A1 true JPWO2020045446A1 (ja) 2021-08-10

Family

ID=69644262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020539509A Pending JPWO2020045446A1 (ja) 2018-08-31 2019-08-27 薄膜キャパシタおよび電子回路基板

Country Status (3)

Country Link
US (1) US11532435B2 (ja)
JP (1) JPWO2020045446A1 (ja)
WO (1) WO2020045446A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014051740A (ja) * 2008-10-22 2014-03-20 Rohm Co Ltd 積層構造体
WO2017135296A1 (ja) * 2016-02-01 2017-08-10 Tdk株式会社 多結晶誘電体薄膜および容量素子
WO2017135294A1 (ja) * 2016-02-01 2017-08-10 Tdk株式会社 多結晶誘電体薄膜および容量素子
WO2017135298A1 (ja) * 2016-02-01 2017-08-10 Tdk株式会社 誘電体磁器組成物および電子部品

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3092659B2 (ja) * 1997-12-10 2000-09-25 日本電気株式会社 薄膜キャパシタ及びその製造方法
KR100275121B1 (ko) * 1997-12-30 2001-01-15 김영환 강유전체 캐패시터 제조방법
JP2001307923A (ja) 2000-04-24 2001-11-02 Hitachi Ltd Lcフィルタ
JP3986859B2 (ja) * 2002-03-25 2007-10-03 富士通株式会社 薄膜キャパシタ及びその製造方法
KR100649742B1 (ko) 2005-10-19 2006-11-27 삼성전기주식회사 박막 커패시터가 내장된 인쇄회로기판 및 그 제조방법
JP4862371B2 (ja) 2005-11-30 2012-01-25 Tdk株式会社 薄膜電子部品及びその製造方法
JP5434714B2 (ja) * 2009-04-15 2014-03-05 Tdk株式会社 薄膜コンデンサ及び電子回路基板
JP5673796B2 (ja) * 2010-04-28 2015-02-18 株式会社村田製作所 アニオン制御された誘電特性を有するペロブスカイト材料の製造方法、およびそれを用いた薄膜コンデンサ装置の製造方法
JP5807861B2 (ja) * 2011-06-21 2015-11-10 昭和電工株式会社 誘電体組成物及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014051740A (ja) * 2008-10-22 2014-03-20 Rohm Co Ltd 積層構造体
WO2017135296A1 (ja) * 2016-02-01 2017-08-10 Tdk株式会社 多結晶誘電体薄膜および容量素子
WO2017135294A1 (ja) * 2016-02-01 2017-08-10 Tdk株式会社 多結晶誘電体薄膜および容量素子
WO2017135298A1 (ja) * 2016-02-01 2017-08-10 Tdk株式会社 誘電体磁器組成物および電子部品

Also Published As

Publication number Publication date
US20210241974A1 (en) 2021-08-05
US11532435B2 (en) 2022-12-20
WO2020045446A1 (ja) 2020-03-05

Similar Documents

Publication Publication Date Title
US11524897B2 (en) Dielectric composition, dielectric thin film, dielectric element, and electronic circuit board
EP2924693B1 (en) Dielectric composition and electronic component
TWI692438B (zh) 多結晶介電體薄膜及電容元件
WO2017135296A1 (ja) 多結晶誘電体薄膜および容量素子
US10002714B2 (en) Dielectric film and dielectric element
JPWO2020045446A1 (ja) 薄膜キャパシタおよび電子回路基板
TWI672283B (zh) 氮氧化物薄膜與電容元件
US11551867B2 (en) Dielectric composition, dielectric thin film, dielectric element, and electronic circuit board
CN108695063B (zh) 氧氮化物薄膜及电容元件
JP7342752B2 (ja) 誘電体薄膜、誘電体素子および電子回路基板
JP5375582B2 (ja) 薄膜コンデンサの製造方法
JP5326699B2 (ja) 誘電体素子及びその製造方法
WO2020045447A1 (ja) 誘電体薄膜、容量素子および電子回路基板
US9455087B2 (en) Dielectric film and dielectric element
Kim et al. Fabrication and dielectric properties of SCT thin film by RF sputtering method
TW201841825A (zh) 氮氧化物薄膜與電容元件
JP2013219177A (ja) 誘電体薄膜の製造方法および薄膜電子部品
JP2011249604A (ja) 誘電体薄膜の製造方法及び薄膜電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230815