JP4859352B2 - スリープモードの間のゲート漏れによる電力消費を低減する方法および装置 - Google Patents
スリープモードの間のゲート漏れによる電力消費を低減する方法および装置 Download PDFInfo
- Publication number
- JP4859352B2 JP4859352B2 JP2004201131A JP2004201131A JP4859352B2 JP 4859352 B2 JP4859352 B2 JP 4859352B2 JP 2004201131 A JP2004201131 A JP 2004201131A JP 2004201131 A JP2004201131 A JP 2004201131A JP 4859352 B2 JP4859352 B2 JP 4859352B2
- Authority
- JP
- Japan
- Prior art keywords
- low
- integrated circuit
- voltage
- sleep mode
- voltage level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 24
- 230000007246 mechanism Effects 0.000 claims description 6
- 238000011084 recovery Methods 0.000 claims description 4
- 230000009467 reduction Effects 0.000 claims description 3
- 230000008859 change Effects 0.000 description 18
- 230000003068 static effect Effects 0.000 description 10
- 230000008569 process Effects 0.000 description 7
- 230000033228 biological regulation Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明のある実施形態では、スリープモードの間の集積回路における低ゲート漏れ電流を達成するシステムを提供する。スリープモードに入ると、システムは、集積回路に印加される電源電圧を低電圧レベルまで低減し、低電圧レベルは、低ゲート漏れ電流を提供するだけ十分に低いが、集積回路の状態を維持するだけ十分に高い。
以下の記載は、当業者なら誰しも本発明を実施し、かつ、利用することが可能になるように表現され、特定の用途および要件の文脈で提供される。開示される実施形態に対する様々な改変が、当業者に容易に理解され、本明細書中に記載される一般原理は、本発明の意図および範囲から逸脱することなく、他の実施形態および用途に適用され得る。従って、本発明は、示される実施形態に制限されるのではなく、本明細書中に開示される原理および特徴と一致する最大範囲を許容されることが意図される。
図2は、本発明の実施形態による、いくつかのゲート厚に対するゲート漏れ電流密度対印加された電圧を示すグラフを表わす。矢印は、様々なプロセスの発生の間の酸化物の厚さ(TG)およびゲート電圧(VG)の予測されるスケーリングを示す。なお、ゲート漏れ電流密度(JG)は、ゲート厚が減少するにつれて指数関数的に増加する。なお、ゲート漏れ電流は、約0.3Vまでゲート電圧(VG)を低減することによって、約3桁の大きさが低減され得る。この電圧レベルは、デバイスがスリープモードにありクロックされていない場合に、CMOSデバイスの状態を維持するために十分である。
図3は、本発明の実施形態による、スリープモードの間のより低いレベルまで電圧をランプ状に変化させるプロセスを示すグラフを表わす。システムがスリープモードに入ると、電圧レギュレータは、より低い「スリープモード」電圧まで電圧をランプ状に変化させる。通常動作を再開する直前で、電圧レギュレータは、ダイナミック動作の通常電圧まで電圧をランプ状に上昇させる。電圧がランプ状に上下する率は、CMOS回路のノイズ耐久レベルに基づいて決定され得る。
図4は、本発明の実施形態による、スリープモードの間のより低いレベルまで電圧を階段状に変化させるプロセスを示すグラフを表わす。システムがスリープモードに入るとき、電圧レギュレータは、より低い「スリープモード」電圧まで別々のステップで電圧を階段状に変化させる。通常動作を再開する直前に、電圧レギュレータは、ダイナミック動作の通常電圧まで別々のステップアップで電圧を階段状に変化させる。ステップの数および大きさは、CMOS回路のノイズの耐久レベルに基づいて決定され得る。
図5は、本発明の実施形態による電圧レギュレーションシステムを示す。このシステムは、CMOS集積回路502、電圧レギュレータ504、および電源506を備える。電源506は、電圧レギュレータ504を介して集積回路502にDC電力を提供する。電圧レギュレータ504がスリープモード信号508を受け取るとき、電圧レギュレータは、ゲート漏れ電流は低減されるが、集積回路502が状態を維持し得ないほどには低くはならない程度に十分に低いレベルまで、集積回路502に印加される電圧を低減する。この低電圧レベルは、例えば、図2に示されるグラフに類似するグラフを調べることによって、決定され得る。この実施形態の変形では、電圧は、閾値下の漏れ電流を低減するさらに低いレベルまで低減される。
図6は、本発明の実施形態による、スリープモードの間の電源電圧を低減し、スリープモードが終了するときに電圧を回復させるプロセスを示すフローチャートを表わす。このシステムは、システムがスリープモードに入ることを示す信号が検出されたときに(602)開始する。次に、システムは、電圧レギュレータに信号を送り、システムの集積回路に印加された電圧を低減する(ステップ604)。これに応答して、電圧レギュレータは、図5に関連して上述された電圧を低減する。その後、システムは、スリープモードが今まさに終了しようとしていることの信号を待つ(ステップ606)。
(要約)
本発明の1つの実施形態は、スリープモードの間の集積回路における低ゲート漏れ電流を達成するシステムを提供する。スリープモードに入るときに、システムは、集積回路に印加される電源電圧を低電圧レベルまで低減し、ここで、この低電圧レベルは、低ゲート漏れ電流を提供するだけ十分に低いが、集積回路の状態を維持するだけ十分に高い。
504 電圧レギュレータ
506 電源
508 スリープモード信号
Claims (15)
- スリープモードの間の集積回路において低ゲート漏れ電流を達成する方法であって、該方法は、スリープモードに入るときに、該集積回路に印加される電源電圧を低電圧レベルまで階段状に変化させて徐々に低減することを包含し、該低電圧レベルは、低ゲート漏れ電流を達成するのには十分に低いが、該集積回路の状態を維持するのには十分に高い、方法。
- 前記低電圧レベルが低いため、前記集積回路がデータの計算動作を実行することができない、請求項1に記載の方法。
- 前記低電圧レベルは、前記集積回路のトランジスタの閾値電圧より低い、請求項1に記載の方法。
- スリープモードが終了しようとしていることを検出するときに、前記電源電圧を通常動作電圧まで階段状に変化させて徐々に回復させることをさらに包含する、請求項1に記載の方法。
- 前記低電圧レベルは、前記集積回路において低閾値下の漏れ電流を提供するのには十分に低い、請求項1に記載の方法。
- スリープモードの間の集積回路において低ゲート漏れ電流を達成する装置であって、該装置は、スリープモードに入るときに、該集積回路に印加される電源電圧を低電圧レベルまで階段状に変化させて徐々に低減するように構成されている低減メカニズムを備え、該低電圧レベルは、低ゲート漏れ電流を達成するのには十分に低いが、該集積回路の状態を維持するのには十分に高い、装置。
- 前記低電圧レベルが低いため、前記集積回路がデータの計算動作を実行することができない、請求項6に記載の装置。
- 前記低電圧レベルは、前記集積回路のトランジスタの閾値電圧より低い、請求項6に記載の装置。
- スリープモードが終了しようとしていることを検出するときに、前記電源電圧を通常動作電圧まで階段状に変化させて徐々に回復させるように構成されている回復メカニズムをさらに備えている、請求項6に記載の装置。
- 前記低電圧レベルは、前記集積回路において低閾値下の漏れ電流を提供するのには十分に低い、請求項6に記載の装置。
- スリープモードの間に低ゲート漏れ電流を達成する集積回路であって、該集積回路は、スリープモードに入るときに、該集積回路に印加される電源電圧を低電圧レベルまで階段状に変化させて徐々に低減するように構成されている低減メカニズムを備え、該低電圧レベルは、低ゲート漏れ電流を達成するのには十分に低いが、該集積回路の状態を維持するのには十分に高い、集積回路。
- 前記低電圧レベルが低いため、前記集積回路がデータの計算動作を実行することができない、請求項11に記載の集積回路。
- 前記低電圧レベルは、前記集積回路のトランジスタの閾値電圧より低い、請求項11に記載の集積回路。
- スリープモードが終了しようとしていることを検出するときに、前記電源電圧を通常動作電圧まで階段状に変化させて徐々に回復させるように構成されている回復メカニズムをさらに備えている、請求項11に記載の集積回路。
- 前記低電圧レベルは、前記集積回路において低閾値下の漏れ電流を提供するのには十分に低い、請求項11に記載の集積回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/616,048 | 2003-07-07 | ||
US10/616,048 US6970034B1 (en) | 2003-07-07 | 2003-07-07 | Method and apparatus for reducing power consumption due to gate leakage during sleep mode |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005295492A JP2005295492A (ja) | 2005-10-20 |
JP4859352B2 true JP4859352B2 (ja) | 2012-01-25 |
Family
ID=32772297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004201131A Expired - Lifetime JP4859352B2 (ja) | 2003-07-07 | 2004-07-07 | スリープモードの間のゲート漏れによる電力消費を低減する方法および装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6970034B1 (ja) |
JP (1) | JP4859352B2 (ja) |
GB (1) | GB2404101B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7545667B2 (en) | 2006-03-30 | 2009-06-09 | International Business Machines Corporation | Programmable via structure for three dimensional integration technology |
US7646006B2 (en) | 2006-03-30 | 2010-01-12 | International Business Machines Corporation | Three-terminal cascade switch for controlling static power consumption in integrated circuits |
US7394089B2 (en) | 2006-08-25 | 2008-07-01 | International Business Machines Corporation | Heat-shielded low power PCM-based reprogrammable EFUSE device |
US7411818B1 (en) * | 2007-02-07 | 2008-08-12 | International Business Machines Corporation | Programmable fuse/non-volatile memory structures using externally heated phase change material |
US7633079B2 (en) * | 2007-09-06 | 2009-12-15 | International Business Machines Corporation | Programmable fuse/non-volatile memory structures in BEOL regions using externally heated phase change material |
US7675317B2 (en) * | 2007-09-14 | 2010-03-09 | Altera Corporation | Integrated circuits with adjustable body bias and power supply circuitry |
EP2405318A1 (en) * | 2010-07-06 | 2012-01-11 | ST-Ericsson SA | Power-supply circuit |
US9229524B2 (en) | 2012-06-27 | 2016-01-05 | Intel Corporation | Performing local power gating in a processor |
JP6171998B2 (ja) * | 2014-03-14 | 2017-08-02 | ソニー株式会社 | 情報処理装置、入力装置、情報処理方法及びプログラム |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100254134B1 (ko) * | 1991-11-08 | 2000-04-15 | 나시모토 류우조오 | 대기시 전류저감회로를 가진 반도체 집적회로 |
JPH07254685A (ja) * | 1994-03-16 | 1995-10-03 | Toshiba Corp | 半導体記憶装置 |
JP4105833B2 (ja) * | 1998-09-09 | 2008-06-25 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
WO2001027728A1 (en) * | 1999-10-14 | 2001-04-19 | Advanced Micro Devices, Inc. | Minimizing power consumption during sleep modes by using minimum core voltage necessary to maintain system state |
US6661279B2 (en) | 2001-04-11 | 2003-12-09 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit which outputs first internal power supply voltage and second internal power supply voltage lower than first internal supply power voltage |
JP4410435B2 (ja) * | 2001-05-21 | 2010-02-03 | 株式会社日立製作所 | 移動通信装置 |
JP4353393B2 (ja) | 2001-06-05 | 2009-10-28 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JP4910259B2 (ja) * | 2001-07-25 | 2012-04-04 | 日本テキサス・インスツルメンツ株式会社 | 半導体集積回路 |
JP2003110022A (ja) | 2001-09-28 | 2003-04-11 | Mitsubishi Electric Corp | 半導体集積回路 |
JP3797474B2 (ja) * | 2001-10-10 | 2006-07-19 | シャープ株式会社 | 半導体集積回路およびそれを用いた半導体装置 |
JP2003168735A (ja) | 2001-11-30 | 2003-06-13 | Hitachi Ltd | 半導体集積回路装置 |
-
2003
- 2003-07-07 US US10/616,048 patent/US6970034B1/en not_active Expired - Lifetime
-
2004
- 2004-06-18 GB GB0413696A patent/GB2404101B/en not_active Expired - Lifetime
- 2004-07-07 JP JP2004201131A patent/JP4859352B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6970034B1 (en) | 2005-11-29 |
GB2404101B (en) | 2005-10-26 |
GB0413696D0 (en) | 2004-07-21 |
GB2404101A (en) | 2005-01-19 |
JP2005295492A (ja) | 2005-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111801893B (zh) | 低静态电流负载开关 | |
US6973585B2 (en) | Conserving power by reducing voltage supplied to an instruction-processing portion of a processor | |
US6404239B1 (en) | Semiconductor integrated circuit device having power reduction mechanism | |
US9811062B2 (en) | Power supply switching circuit, electronic device, and control method of power supply switching circuit | |
JP5325317B2 (ja) | 半導体集積回路装置 | |
JP4859352B2 (ja) | スリープモードの間のゲート漏れによる電力消費を低減する方法および装置 | |
US8127156B2 (en) | Systems and methods for control of integrated circuits comprising body biasing systems | |
US7440249B2 (en) | Undervoltage detection circuit | |
US20080012603A1 (en) | Brown out detector | |
CN110442227B (zh) | 用于在低功率或非激活模式期间控制和/或降低电流泄漏的方法和电路 | |
JP2006293802A (ja) | 半導体集積回路装置 | |
JPH0963274A (ja) | 半導体集積回路装置 | |
JP2002150250A (ja) | 非接触icカード用icチップ | |
US9537392B1 (en) | Circuits and methods for dynamic voltage management | |
JP3979417B2 (ja) | 電力供給制御回路、電子機器、半導体装置、電力供給制御回路の制御方法および電子機器の制御方法 | |
US6016072A (en) | Regulator system for an on-chip supply voltage generator | |
US7259597B2 (en) | Low-voltage detection circuit | |
JP4714353B2 (ja) | 基準電圧回路 | |
JP2009053984A (ja) | データ処理装置、電源電圧生成回路及びその電源電圧生成方法 | |
US20100117714A1 (en) | Semiconductor Integrated Circuit | |
JP7090473B2 (ja) | フラグ保持回路及びフラグ保持方法 | |
US7671489B1 (en) | Method and apparatus for selectively maintaining circuit power when higher voltages are present | |
JP2004047810A (ja) | 半導体集積回路 | |
JP5697777B2 (ja) | データ処理システム | |
JP2007185018A (ja) | 電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100809 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20101119 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110209 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110405 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110805 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110812 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111101 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4859352 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |