JP4857210B2 - プログラマブルロジックコントローラ - Google Patents

プログラマブルロジックコントローラ Download PDF

Info

Publication number
JP4857210B2
JP4857210B2 JP2007180797A JP2007180797A JP4857210B2 JP 4857210 B2 JP4857210 B2 JP 4857210B2 JP 2007180797 A JP2007180797 A JP 2007180797A JP 2007180797 A JP2007180797 A JP 2007180797A JP 4857210 B2 JP4857210 B2 JP 4857210B2
Authority
JP
Japan
Prior art keywords
volatile memory
power supply
data
backup
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007180797A
Other languages
English (en)
Other versions
JP2009020572A (ja
Inventor
淳一 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Industrial Equipment Systems Co Ltd
Original Assignee
Hitachi Industrial Equipment Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Industrial Equipment Systems Co Ltd filed Critical Hitachi Industrial Equipment Systems Co Ltd
Priority to JP2007180797A priority Critical patent/JP4857210B2/ja
Publication of JP2009020572A publication Critical patent/JP2009020572A/ja
Application granted granted Critical
Publication of JP4857210B2 publication Critical patent/JP4857210B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Programmable Controllers (AREA)

Description

本発明は、プログラマブルロジックコントローラに関し、特にシーケンスプログラムを演算実行した結果や演算途中のデータを格納するための揮発性メモリの内容を保持するためのプログラマブルロジックコントローラに関するものである。
プログラマブルロジックコントローラ(以下、PLCという)において高速・高性能化を実現させるための重要なデバイスとして、高速アクセスが可能なランダムアクセスメモリ(RAM)が欠かせない。
一般に、高速アクセス可能なRAMは揮発性である。そのため、停電などによる不慮の電源供給遮断が発生すると演算結果や演算中のデータが失われる恐れがある。
ここで、図3を参照して一般的なPLCのデバイス構成ついて説明する。図3は、従来のPLCのCPU部構成図である。図3において、MPU10は中央演算処理ユニットを含むワンチップタイプのマイクロプロセッサであり、CPU部100全体を制御するシステムプログラムメモリ11の命令に則り動作する。CPU部100の主な機能として、第一にユーザがプログラミングしたシーケンスプログラムおよびデータ転送処理、第二にユーザがプログラミングしたシーケンスプログラムの内容に応じた演算処理結果に起因する出力信号制御などが挙げられる。
シーケンスプログラムの転送とは、ユーザが周辺装置7で入力したシーケンスプログラムを周辺コネクタ8と周辺装置インタフェース9を介してシーケンスプログラムメモリ12Bに格納するものである。
データ転送とは、周辺装置7から周辺コネクタ8と周辺装置インタフェース9を介して、CPU部100内部の演算結果を格納するデータメモリ12Aの内容を読み出したり、逆に、データメモリ12Aにデータを書き込んだりするものである。
CPU部100は、入力端子2および接点入力インタフェース3を介して入力接点1のONあるいはOFFの状態を取り込み、シーケンスプログラムメモリ12Bに格納されたシーケンスプログラムに従い前述の取り込んだデータをMPU10で演算する。演算結果はデータメモリ12Aに格納されつつ、コイル出力インタフェース4および出力端子5を介してコイル6に出力される。
電源部200は、商用電源103から直流電圧を生成する変圧部102により構成されており、CPU部100へ直流電圧を供給する役割を果たす。
データメモリ12Aおよびシーケンスプログラムメモリ12Bは、揮発性メモリであり、電源部200からの直流電圧供給が停止されると、格納されている情報が失われる。一般的なPLCでは、データメモリ12Aおよび、シーケンスプログラムメモリ12Bに格納された情報を保護する目的で、バッテリー20によって揮発性メモリに格納された情報を保持することができるようになっている。ただし、電源部200から直流電圧が供給されている状態において、バッテリー20の電気エネルギーを消費させないための工夫もなされている。例えば図3では、電源電圧ダイオード21のアノードには電源電圧を接続し、バッテリーダイオード21のアノードにはバッテリー20のプラス極を接続し、電源電圧ダイオード21とバッテリーダイオード21のカソードを突き合わせた回路構成としている。ここで、CPU部100の電源電圧は5VDCであり、バッテリー20の電圧は3.6VDCであるとすると、電源部101から直流電圧が給電されている状態では、電源電圧ダイオード21を介して揮発性メモリであるデータメモリ12Aおよびシーケンスプログラムメモリ12Bに電圧が供給される。電源電圧は、バッテリー20の電圧よりも高いため、バッテリー20の電気エネルギーは消費されない。一方、電源部200からの直流電圧供給が停止されると、バッテリーダイオード21を介してバッテリー20から揮発性メモリであるデータメモリ12Aおよびシーケンスプログラムメモリ12Bに電圧が供給される。これにより、商用電源の供給が停止された状態でも揮発性メモリの情報を保持することが可能になる。
バックアップメモリ13は、データメモリ12Aおよびシーケンスプログラムメモリ12Bのデータの一部あるいはすべてを格納するために利用される。
特開2005−339151号公報 特開平9−160838号公報
演算データの損失を防ぐための一般的な手段として、バッテリーバックアップシステムを利用しているPLCは多い。しかし、従来のバッテリーバックアップシステムは、停電や誤操作などの不慮の事態による電源供給遮断なのか、ユーザが意図的に電源供給を遮断したのかを判別せずに揮発性メモリのデータを保護しているため、ユーザが意図的に電源供給を遮断した場合においてもバッテリーのエネルギーを消費してしまう。例えば、一日に8:00から18:00までの10時間稼動するPLC装置があった場合、PLC装置が停止している時間は14時間に及ぶ。ユーザが意図的にPLC装置を停止させているにも関わらず、従来のバッテリーバックアップシステムでは、PLC装置を停止させている期間バッテリーのエネルギーを消費していることになる。
本発明は、従来の問題点を解決するものであり、その特徴は、不慮の事態による電源供給遮断なのか、ユーザが意図的に電源供給を遮断したものかを判別する手段を有し、不慮の事態による電源供給遮断時においてのみ揮発性メモリをバッテリーバックアップすることで、バッテリー寿命を延命させることである。
すなわち、本発明は、高速演算を実現するための高速アクセスが可能な揮発性メモリと、商用電源が遮断し、システムへの商用電源供給が停止されたとき前記揮発性メモリのデータをバックアップ用不揮発性メモリに退避し、システムへ商用電源供給がされたとき、該バックアップ用不揮発性メモリのデータを前記揮発性メモリへ復旧させるバックアップ制御手段と、前記揮発性メモリのデータを保持するためのバッテリーバックアップ回路と、前記揮発性メモリのデータを前記不揮発性メモリへ退避し終えたことを表示する表示手段を有するプログラマブルロジックコントローラにおいて、前記バックアップ制御手段は、プログラマブルロジックコントローラへの前記商用電源からの電源供給を意図して遮断する際に、使用者が操作するスイッチの操作に連動して開閉するスイッチ素子を含み、前記バッテリーバックアップ回路から前記揮発性メモリへのバッテリー電圧供給及び該バッテリー電圧供給の遮断を行う電源制御手段と、前記スイッチの操作状態を保持する保持手段を備え、前記商用電源が供給されている状態において、前記スイッチが操作されていないとき、前記バックアップ制御手段の電源制御手段は、前記スイッチ操作に連動するスイッチ素子を介して前記揮発性メモリへ前記バッテリーバックアップ回路からのバッテリー電圧を供給させ、前記商用電源が供給されている状態において、前記スイッチを操作し、システムへの前記商用電源を遮断するとき、前記バックアップ制御手段は、前記保持手段の出力を受けて前記揮発性メモリのデータを前記不揮発性メモリへ退避させ、前記電源制御手段は、前記スイッチ操作に連動する前記スイッチ素子の開放状態により、前記揮発性メモリへの前記バッテリーバックアップ回路からのバッテリー電圧供給を停止させ、前記操作スイッチの操作による前記商用電源遮断状態を電源供給状態にする電源立ち上げ時には、前記バックアップ制御手段は、前記不揮発性メモリへ退避させたデータを、前記揮発性メモリへ復旧させることを特徴とするプログラマブルロジックコントローラである。
また、本発明は、さらに、バックアップ制御手段は、前記保持手段の出力信号を受けて前記表示手段を制御する表示制御部を備え、前記揮発性メモリのデータを前記不揮発性メモリへ退避し終えたとき、前記保持手段、前記表示制御部を介して前記表示手段を制御し、該表示手段の表示によりデータ退避が終えたことを知らせることを特徴とするプログラマブルロジックコントローラである。
そして、本発明は、前記揮発性メモリへのバッテリー電圧供給累積時間を計数する手段と、前記揮発性メモリへのバッテリー電圧供給累積時間の計数結果を表示する手段とを備えたプログラマブルロジックコントローラである。
本発明によれば、不慮の事態による電源供給遮断なのか、ユーザが意図的に電源供給を遮断したものかを判別する手段を設けたことにより、バッテリーのエネルギーを消費させるべきタイミングを最適に制御させることが可能になる。すなわち、不慮の事態による電源供給遮断時にのみバッテリーバックアップシステムを有効にしてバッテリーのエネルギーを利用して揮発性メモリのデータを保護する。逆に、ユーザが意図的に電源供給を遮断した場合には、揮発性メモリのデータを不揮発性メモリへ退避させることで揮発性メモリのデータを保護し、さらにバッテリーバックアップシステムを無効にすることでバッテリーのエネルギーを消費させないようにできる。
本発明を実施するための最良の形態を説明する。
本発明のプログラマブルロジックコントローラの実施例について、図面を用いて説明する。
以下本発明の第一の実施例について図を参照しながら説明する。図1は実施例1に関わるPLCのCPU部構成図と電源部構成図である。図2は実施例1に関わるバックアップ制御部の構成図である。
このPLCのCPU部101は論理演算、算術演算、その各部の制御を行うMPU10と、前記MPU10の制御する内容・手順を記憶したシステムプログラムメモリ11と、前記MPU10の演算結果などを記憶する書き換え可能なデータメモリ12Aと、ユーザが作成したシーケンスプログラムを格納するための書き換え可能なシーケンスプログラムメモリ12Bと、周辺装置7を接続するための周辺コネクタ8および周辺装置インタフェース9と、データメモリ12Aとシーケンスプログラムメモリ12Bのデータの一部あるいはすべてを格納するために利用されるバックアップメモリ13と、入力接点1の状態を取り込むための入力端子2と接点入力インタフェース3と、演算結果に基づいてコイル6に制御結果を伝達するコイル出力インタフェース4と出力端子5と、データメモリ12Aとシーケンスプログラムメモリ12Bのデータを保持するためのバッテリー20と、データメモリ12Aとシーケンスプログラムメモリ12Bのデータを保護するためのバッテリーバックアップ切り替え制御および、データメモリ12Aとシーケンスプログラムメモリ12Bのデータをバックアップメモリ13へ複写指示するためのバックアップ制御部30と、バックアップ制御部30を介してユーザが意図的に商用電源を遮断することをCPU部101へ伝達するための電源遮断指示スイッチ31とを備える。
本実施例のPLCの電源部201は、商用電源から直流電源を生成する変圧部102と、表示灯202とを備える。
次に、本実施例におけるデータメモリ12Aとシーケンスプログラムメモリ12Bのデータがバックアップされる動作について、図1と図2を用いて説明する。
このPLCでは、バックアップ制御部30において電源遮断指示スイッチ31の開放または短絡状態に連動するスイッチ32があり、このスイッチ32はバッテリー20とバッテリーダイオード33の間に配置される。スイッチ32は、定常時には短絡状態となっている。
ここで、商用電源103が突然遮断され、CPU部101の電源電圧供給が停止された場合の揮発性メモリ情報保持方法について説明する。商用電源103が突然遮断された場合、電源遮断指示スイッチ31が操作されないため、電源遮断指示スイッチ31に連動するスイッチ32は短絡状態を維持している。これにより、バッテリー20からの電圧がデータメモリ12Aとシーケンスプログラムメモリ12Bへ給電されるため、データメモリ12Aとシーケンスプログラムメモリ12Bの情報は保持される。
次に、実施例における、PLCユーザが意図的に商用電源103の供給を停止する場合の揮発性メモリ情報保持方法について説明する。PLCユーザが意図的に商用電源103の供給を停止する場合、ユーザは電源遮断指示スイッチ31を押下げる。電源遮断指示スイッチ31を押下げられると、電源遮断指示スイッチ31に連動してスイッチ32が開放状態になり、バッテリー20とバッテリーダイオード33の給電ラインが電気的にも開放される。電源遮断指示スイッチ31は、セット・リセットラッチ35に接続されており、電源遮断指示スイッチ31が押下げられた状態であることセット・リセットラッチ35が保持する。セット・リセットラッチ35の出力信号は、MPU10と表示灯制御部36へ接続されており、MPU10では電源遮断指示スイッチ31が押下げられたことを検出して、データメモリ12Aとシーケンスプログラムメモリ12Bの情報をすべてバックアップメモリ13へ転写する処理を開始する。同時に、表示灯制御部36では、データメモリ12Aとシーケンスプログラムメモリ12Bの情報が転写開始されたことをユーザへ通達するために、表示灯202を点滅させる。MPU10は、データメモリ12Aとシーケンスプログラムメモリ12Bの情報をバックアップメモリ13へ転写し終えると、転写処理が完了したことを示す信号をセット・リセットラッチ35に伝達する。転写処理が完了したことは、セット・リセットラッチ35の出力信号を介して表示灯制御部36にも伝達されるため、表示灯制御部36は、データメモリ12Aとシーケンスプログラムメモリ12Bの情報がバックアップメモリ13へ転写完了したことユーザへ通達するために、表示灯202を点灯させる。ユーザは、表示灯202の点灯を確認したのち、商用電源103の給電を停止させるタイミングを知ることができる。
以上のように、商用電源が供給されている状態において、ユーザにより電源遮断指示スイッチ31が押下げられた場合、バックアップ制御部30はユーザが意図的にPLCの稼動を停止させようとしていると判断できる。
一方、電源遮断指示スイッチ31が押下げられないまま商用電源の給電が遮断されると、バッテリー20によって揮発性メモリの情報を保持させることができる。
次に、電源供給が再開された際のデータ復旧動作について説明する。バックアップ制御部30では、スイッチ32の解放/短絡状態によって、ユーザが意図的にPLCの稼動を停止させようとしたのか、不慮の電源供給遮断が発生したのかを判断できる。ユーザが意図的にPLC装置の稼動を停止させた場合、このPLCはバックアップメモリ13に退避されたデータをデータメモリ12Aとシーケンスプログラムメモリ12Bに書き戻す。一方、不慮の電源供給遮断が発生した場合、データメモリ12Aとシーケンスプログラムメモリ12Bのデータは、バッテリー20によってそのデータが保持されているため、データの復旧動作は必要ない。
実施例1におけるバッテリー寿命を延命化させる停電記憶方式を備えたPLCの構成図。 実施例1におけるバックアップ制御部の構成図。 一般的なPLCのデバイス構成図。
符号の説明
1…入力接点、2…入力端子、3…接点入力インタフェース、4…コイル出力インタフェース、5…出力端子、6…コイル、7…周辺装置、8…周辺コネクタ、9…周辺装置インタフェース、10…MPU、11…システムプログラムメモリ、12A…データメモリ、12B…シーケンスプログラムメモリ、13…バックアップメモリ、20…バッテリー、21…電源電圧ダイオード、22…バッテリーダイオード、30…バックアップ制御部、31…電源遮断指示スイッチ、32…スイッチ、33…バッテリーダイオード、34…電源電圧ダイオード、35…セット・リセットラッチ、36…表示灯制御部、100…従来のCPU部、101…本発明の一実施例であるCPU部、102…変圧部、103…商用電源、200…従来の電源部、201…本発明の一実施例である電源部、202…表示灯

Claims (3)

  1. 高速演算を実現するための高速アクセスが可能な揮発性メモリと、商用電源が遮断し、システムへの商用電源供給が停止されたとき前記揮発性メモリのデータをバックアップ用不揮発性メモリに退避し、システムへ商用電源供給がされたとき、該バックアップ用不揮発性メモリのデータを前記揮発性メモリへ復旧させるバックアップ制御手段と、前記発性メモリのデータを保持するためのバッテリーバックアップ回路と、前記揮発性メモリのデータを前記不揮発性メモリへ退避し終えたことを表示する表示手段を有するプログラマブルロジックコントローラにおいて、
    前記バックアップ制御手段は、
    プログラマブルロジックコントローラへの前記商用電源からの電源供給を意図して遮断する際に、使用者が操作するスイッチの操作に連動して開閉するスイッチ素子を含み、前記バッテリーバックアップ回路から前記揮発性メモリへのバッテリー電圧供給及び該バッテリー電圧供給の遮断を行う電源制御手段と、前記スイッチの操作状態を保持する保持手段を備え、
    前記商用電源が供給されている状態において、前記スイッチが操作されていないとき、
    前記バックアップ制御手段の電源制御手段は、
    前記スイッチ操作に連動するスイッチ素子を介して前記揮発性メモリへ前記バッテリーバックアップ回路からのバッテリー電圧を供給させ、
    前記商用電源が供給されている状態において、前記スイッチを操作し、システムへの前記商用電源を遮断したとき、
    前記バックアップ制御手段は、
    前記保持手段の出力を受けて前記揮発性メモリのデータを前記不揮発性メモリへ退避させ、
    前記電源制御手段は、
    前記スイッチ操作に連動する前記スイッチ素子の開放状態により、前記揮発性メモリへの前記バッテリーバックアップ回路からのバッテリー電圧供給を停止させ、
    前記操作スイッチの操作による前記商用電源遮断状態を電源供給状態にする電源立ち上げ時には、
    前記バックアップ制御手段は、前記不揮発性メモリへ退避させたデータを、前記揮発性メモリへ復旧させ
    とを特徴とするプログラマブルロジックコントローラ。
  2. 請求項1記載のプログラマブルロジックコントローラにおいて、
    さらに、バックアップ制御手段は、前記保持手段の出力信号を受けて前記表示手段を制御する表示制御部を備え、前記揮発性メモリのデータを前記不揮発性メモリへ退避し終えたとき、前記保持手段、前記表示制御部を介して前記表示手段を制御し、該表示手段の表示によりデータ退避が終えたことを知らせることを特徴とするプログラマブルロジックコントローラ。
  3. 請求項1に記載したプログラマブルロジックコントローラにおいて、
    前記揮発性メモリへのバッテリー電圧供給累積時間を計数する手段と、前記揮発性メモリへのバッテリー電圧供給累積時間の計数結果を表示する手段とを備えたことを特徴とするプログラムブルロジックコントローラ。
JP2007180797A 2007-07-10 2007-07-10 プログラマブルロジックコントローラ Expired - Fee Related JP4857210B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007180797A JP4857210B2 (ja) 2007-07-10 2007-07-10 プログラマブルロジックコントローラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007180797A JP4857210B2 (ja) 2007-07-10 2007-07-10 プログラマブルロジックコントローラ

Publications (2)

Publication Number Publication Date
JP2009020572A JP2009020572A (ja) 2009-01-29
JP4857210B2 true JP4857210B2 (ja) 2012-01-18

Family

ID=40360185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007180797A Expired - Fee Related JP4857210B2 (ja) 2007-07-10 2007-07-10 プログラマブルロジックコントローラ

Country Status (1)

Country Link
JP (1) JP4857210B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011045235A (ja) * 2009-07-24 2011-03-03 Ricoh Co Ltd 電源装置、およびその電源装置を備える画像形成装置
KR102343642B1 (ko) * 2014-07-24 2021-12-28 삼성전자주식회사 데이터 운용 방법 및 전자 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04303225A (ja) * 1991-03-29 1992-10-27 Anritsu Corp 電源断監視装置
JP2761990B2 (ja) * 1991-10-02 1998-06-04 株式会社テック 電子機器のデータ保護装置
JP3379260B2 (ja) * 1995-01-23 2003-02-24 株式会社デンソー 車両用ダイアグノーシス装置
JP2005339151A (ja) * 2004-05-26 2005-12-08 Hitachi Industrial Equipment Systems Co Ltd プログラマブルコントローラ

Also Published As

Publication number Publication date
JP2009020572A (ja) 2009-01-29

Similar Documents

Publication Publication Date Title
JP4111890B2 (ja) 無停電電源装置
JP2006313407A (ja) ダーティデータ処理方法、ダーティデータ処理装置およびダーティデータ処理プログラム
JP4857210B2 (ja) プログラマブルロジックコントローラ
KR20150129517A (ko) 메모리 데이터 백업 기능을 갖는 전자장치
JP4883282B2 (ja) 車載用電子機器制御装置
JP4682725B2 (ja) 携帯情報端末
JP6032435B2 (ja) 電源制御装置、電気機器および画像形成装置
JP2008262426A (ja) 2重化コントローラシステム、そのコントローラ
JP2009025947A (ja) バックアップシステム
JP2008059007A (ja) 半導体記憶装置
JP2009025926A (ja) データバックアップ方法、データバックアッププログラム、およびデータバックアップ装置
JP2015060412A (ja) データ保護装置、データ保護方法及びデータ保護プログラム
JP2013214233A (ja) 携帯端末装置
JP2010231548A (ja) ディスクアレイ装置及びバックアップ方法
JP2980704B2 (ja) プログラマブルコントローラ
CN110275797A (zh) 控制器以及数据保存方法
JP2013078056A (ja) 通信データロガー装置
KR101141291B1 (ko) 정전시 프린터 출력 데이터 손실 방지 시스템
JP2004334575A (ja) 電子機器
JP5601197B2 (ja) 画像処理装置及び画像形成装置
JP2008242825A (ja) 携帯型情報処理端末
JP2001238004A (ja) ファクシミリ装置
JP4219693B2 (ja) バーコードハンディターミナル
JP2019008731A (ja) 制御基板、制御基板用バックアップ給電方法、制御基板用バックアップ給電プログラム
JPS63156214A (ja) 半導体デイスク装置の電源制御方式

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111031

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4857210

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees