JP2008262426A - 2重化コントローラシステム、そのコントローラ - Google Patents

2重化コントローラシステム、そのコントローラ Download PDF

Info

Publication number
JP2008262426A
JP2008262426A JP2007105253A JP2007105253A JP2008262426A JP 2008262426 A JP2008262426 A JP 2008262426A JP 2007105253 A JP2007105253 A JP 2007105253A JP 2007105253 A JP2007105253 A JP 2007105253A JP 2008262426 A JP2008262426 A JP 2008262426A
Authority
JP
Japan
Prior art keywords
controller
state
standby
cpu module
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007105253A
Other languages
English (en)
Inventor
Toshiyuki Nishiwaki
敏之 西脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric FA Components and Systems Co Ltd
Original Assignee
Fuji Electric FA Components and Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric FA Components and Systems Co Ltd filed Critical Fuji Electric FA Components and Systems Co Ltd
Priority to JP2007105253A priority Critical patent/JP2008262426A/ja
Publication of JP2008262426A publication Critical patent/JP2008262426A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Safety Devices In Control Systems (AREA)
  • Programmable Controllers (AREA)

Abstract

【課題】電源OFFからONによる立上げ時において、稼動系/待機系の何れかの状態を決定する際、電源OFF時の状態にする。
【解決手段】デフォルト稼動系/待機系の各CPUモジュールにおける各マイクロプロセッサ15、25は、電源OFFの際に、現在の稼動状態ステータス(稼動系か待機系か)をバックアップメモリ16、26にコピーして、前回稼動状態ステータス16a,26aとして記憶させる。そして、電源ONの際には、前回稼動状態ステータス16a,26aを参照することで、自コントローラの状態を確定する。
【選択図】図2

Description

本発明は、待機冗長の2重化構成のプログラマブルコントローラ・システムに関する。
プログラマブルコントローラ・システムでは、信頼性を向上させるために、CPUモジュール(プログラマブルコントローラ本体)を待機冗長の2重化構成にする場合がある。この様な2重化コントローラシステムは、例えば、2つのCPUモジュールを1組とし、一方を稼動系、他方を待機系とし、稼動系CPUモジュールを待機系CPUモジュールが監視して、稼動系CPUモジュールに障害等の切替え要因が生じたならば待機系CPUモジュールが稼動系に切り替る構成である。
図4に、上記従来の2重化コントローラシステム全体の概略構成例を示す。
尚、この様な構成例の2重化コントローラシステムに関しては、例えば特許文献1,2等に開示されている。
図4に示す2重化コントローラシステムは、デフォルト稼動系のCPUモジュール1、デフォルト待機系のCPUモジュール2、及び各制御対象機器とのデータ入出力を行う複数のI/Oユニット3より成るI/O群から構成されている。
デフォルト稼動系のCPUモジュール1は、稼動系である場合(待機系に切り替わっていない場合)には、その内部に格納されたプログラム(通常、各々定周期に実行される複数の制御処理プログラム;図示の例では定周期プログラムA,B)を実行することで、各I/Oユニット3に対して制御データを出力して(又は各I/Oユニットからセンサ計測値等を読み出して)、各制御対象機器を制御する。
一方、デフォルト待機系であるCPUモジュール2は、待機系である場合(稼動系に切り替わっていない場合)には、稼動系のCPUモジュール1を監視しており、稼動系CPUモジュール1に故障等の何らかの切替え要因が生じると、稼動/待機切り替え処理を実行して、CPUモジュール2が稼動系となって、CPUモジュール1が行っていた上記定周期プログラム等の処理を引き継ぐ。
CPUモジュール1、CPUモジュール2及び各I/Oユニット3は、システムバス4によって接続されており、稼動系のCPUモジュールは、システムバス4を介して各I/Oユニット3に対して出力データ(制御データ)を送信し、また各I/Oユニット3からは、当該ユニット3に接続されている不図示の制御対象機器からの計測値等のデータを受信している。
また上記2重化されているCPUモジュール1とCPUモジュール2との間には等値化バス5が備えられており、稼動系/待機系の切替えが生じたときに制御データ等のユーザデータの整合性を持たせる為、この等値化バス5を介して稼動系CPUモジュールから待機系CPUモジュールに等値化データ(ユーザデータ)を送信して記憶させる処理(等値化処理)を行っている。
上記従来の2重化コントローラシステムでは、予めデフォルトの稼動/待機が任意に決められて設定されている。上述した例では、CPUモジュール1をデフォルト稼動系、CPUモジュール2をデフォルト待機系とすることが、予め任意に決められて各CPUモジュール内の記憶装置等に設定・登録されている。そして、一括電源ONにて2重化コント
ローラシステムが立上がる場合は、各CPUモジュール1,2は、上記記憶してあるデフォルト設定に従い、起動時の初期状態として稼動系/待機系の何れかの状態となる。
図5(a)〜(c)に、上記従来の2重化コントローラシステムの動作例を示す。
図5(a)に示す状況1は、上記デフォルト設定に従った起動後、2重化コントローラシステムが正常動作していた状況で、稼動系のCPUモジュール1に故障が発生した場合を表す。尚、故障発生するまでは、稼動系のCPUモジュール1は、随時(例えば各定周期プログラム実行完了する毎に)、上記等値化データを等値化バス5を介して、待機系のCPUモジュール2へ転送しており、待機系のCPUモジュール2はこの等値化データを随時上書き記憶している。これにより、CPUモジュール2が稼動系に切り替わった場合でも、CPUモジュール2は問題なく処理を引き継げる(2重化システムとして継続性が維持できる)。
図5(b)に示す状況2は、上記稼動系のCPUモジュール1の故障後、CPUモジュール2が稼動系となって動作している状況を示す。この状況では、CPUモジュール2は、上記CPUモジュール1と同様に、待機系となったCPUモジュール1に対して等値化データを転送している。しかし、CPUモジュール1は、故障状態である為、等値化データを受付けられない場合がある。この場合、CPUモジュール1側では、等値化データが更新されず、旧データを保持したままの状態となっている。
図5(c)に示す状況3は、上記状況2の状況において、電源に何らかの異常が発生し、2重化コントローラシステム全体が一瞬、電源OFFしてから再びONとなった場合に、CPUモジュール1の故障状態が一過性であり正常に復帰した場合に、デフォルト設定に従い、CPUモジュール1が稼動系、CPUモジュール2が待機系となった場合を表す。
特開2003−296133号公報 特開2005−92520号公報
上述した図5(c)に関して説明した状況3の状況になった場合、上記のようにCPUモジュール1が旧データを保持したままの状態となっていると、CPUモジュール1は、最新のユーザデータではない旧データを用いて上記定周期プログラム等を実行してしまうことになり、2重化システムとして継続性が維持できないことになる。また、この状況で図5(c)に示すように等値化処理が行われると、CPUモジュール2に保持されている最新の等値化データに、旧データが上書きされることになり、最新の等値化データが失われてしまう。
この様に、従来では、2重化システム全体の一括による電源ON時の起動処理において、前回の電源OFF時の稼動/待機状態に関わらず、予め決められているデフォルト稼動/待機の設定に従い、必ずデフォルト稼動設定されているCPUモジュールが稼動状態になる為、前回の電源OFF時の状態を継続することができない。この為、上記の様な問題が発生していた。
本発明の課題は、デフォルト稼動/待機の2つのコントローラを有する2重化コントローラシステムにおいて、システム全体の一括による電源OFFからONによる立上げ時に、各コントローラが、デフォルト稼動/待機の設定に従うことなく、電源OFF時のステータス(稼動系又は待機系)となることで上記問題を解決する2重化コントローラシステム、そのコントローラを提供することである。
本発明の2重化コントローラシステムは、デフォルト稼動系の第1のコントローラと、デフォルト待機系の第2のコントローラとを有する2重化コントローラシステムであって、前記第1、第2のコントローラは、各々、バックアップ記憶手段と、電源OFFの際に、現在の自コントローラの状態が稼動系/待機系の何れであるかを示す状態ステータスを、前記バックアップ記憶手段に記憶する状態バックアップ手段と、電源ONの際に、前記バックアップ記憶手段に記憶されている状態ステータスを参照することで、起動時の自コントローラの状態を前記電源OFFの際の状態とする起動時状態確定手段とを有する。
また、上記2重化コントローラシステムでは、前記第1、第2のコントローラのうち現在稼動系となっているコントローラが待機系となっているコントローラに対して等値化データを転送して記憶させる等値化処理が行われる。
例えばデフォルト稼動系の第1のコントローラが故障し、デフォルト待機系の第2のコントローラが稼動系に切り替わり、第1のコントローラが故障状態である為に等値化処理が正常に行われていない状態で、システム全体の一括による電源OFFからONとなったときに第1のコントローラが正常復帰した場合でも、本発明の2重化コントローラシステムでは、デフォルト設定に従って第1のコントローラが稼動系になってしまうようなことはなく、電源OFF時に稼動系であった第2のコントローラが稼動系となるので、上述した問題を解消できる。
本発明の2重化コントローラシステム、そのコントローラによれば、デフォルト稼動/待機の2つのコントローラを有する2重化コントローラシステムにおいて、システム全体の一括による電源OFFからONによる立上げ時に、各コントローラが、デフォルト稼動/待機の設定に従うことなく、電源OFF時のステータス(稼動系又は待機系)となることで上記問題を解決できる。
以下、図面を参照して本発明の実施の形態について説明する。
本例の2重化コントローラシステム全体の概略構成は、上記従来の図4に示す構成と略同様であるので、図示、説明は省略する。
図1に、本例の2重化コントローラシステムにおける稼動/待機のCPUモジュールの詳細構成例を示す。
2重化コントローラシステムは、デフォルトで稼動又は待機に設定された2つのコントローラ(CPUモジュール)を有しており、ここでは図示のCPUモジュール10がデフォルト稼動系、CPUモジュール20がデフォルト待機系として設定されているものとする。
図1において、CPUモジュール10は、プログラムRAM11、データRAM12、等値化バス制御部13、受信バッファ用RAM14、マイクロプロセッサ15、及びバックアップメモリ16等を有する。
上記各構成のうちバックアップメモリ16以外の構成は、従来の上記特許文献2に開示されている構成と略同様であってよい(但し、電源ON/OFF時のマイクロプロセッサ15の処理等や記憶されるデータが、後に図2で説明するように従来とは異なる)が、以下、簡単に説明する。尚、その意味で図1に示す構成は従来構成をベースにした一例であるが、本例の各コントローラの構成は、図1に示す例に限るものではない。
プログラムRAM11には、例えば上記各定周期プログラム等であるユーザプログラム11aが格納される。更に、上記等値化処理や後述する電源ON/OFF時の処理等を実現させる為の不図示のアプリケーションプログラムも格納されている。
データRAM12は、ユーザデータ領域12aを有し、等値化データ転送情報12b(マッピング情報)が格納されている。ユーザデータ領域12aにはユーザデータ(制御データ等)が格納され、これが等値化すべきデータ(等値化データ)であり、等値化データ転送情報12bに従ってCPUモジュール20側へと転送される。また、特に図示しないが、データRAM12には、デフォルト稼動/待機設定情報も記憶されていてもよい。
等値化バス制御部13は、上記等値化データを、待機側の等値化バス制御部23と連動して、等値化バス5を介して、待機側の受信バッファ用RAM24に格納させる機能を有する。
マイクロプロセッサ15は、CPUモジュール10全体を制御する中央処理装置(CPUチップ等)であり、上記プログラムRAM11に格納されているプログラムを読出し・実行することにより、上記各定周期プログラム、等値化処理や、後述する電源ON/OFF時の処理を実行する。
バックアップメモリ16は、後述する“前回稼動状態ステータス”を格納する不揮発性メモリである。詳しくは後に図2を参照して説明する。
また、デフォルト待機系のCPUモジュール20は、その構成自体は上記CPUモジュール10と略同様であり、プログラムRAM21、データRAM22、等値化バス制御部23、受信バッファ用RAM24、マイクロプロセッサ25、及びバックアップメモリ26等を有する。勿論、待機系であるときには定周期プログラムの実行等は行わないが、後述する電源ON/OFF時の処理は実行する。また、上記等値化処理の際には、マイクロプロセッサ25は、上記の様に受信バッファ用RAM24に格納された等値化データを、等値化データ転送情報22b(マッピング情報)に従って、データRAM22のユーザデータ領域22a内の所定領域へ格納する。
勿論、CPUモジュール20が稼動系に切り替わった場合には、マイクロプロセッサ25は、CPUモジュール10と同様、プログラムRAM21に格納されている不図示のアプリケーションプログラムを用いて、各定周期プログラムを実行したり、等値化データ転送処理を制御する。
以下、図2(a)〜(c)を参照して、本手法の特徴である電源ON/OFF時の処理について説明する。
まず、本例では、稼動状態ステータスが、例えばマイクロプロセッサ15、25内の不図示のメモリ等に記憶されている(データRAMに記憶されてもよい)。稼動状態ステータスは、現在の自モジュール(CPUモジュール10又は20)の状態が、稼動系、待機系の何れの状態であるのかを示す情報である。この稼動状態ステータスはマイクロプロセッサ15、25によって変更される場合がある。例えば、CPUモジュール10においては、デフォルト状態のままであれば稼動状態ステータス=“稼動系”となっているが、稼動/待機切り替えが行われた場合には、稼動状態ステータス=“待機系”に変更される。CPUモジュール20においても同様に、デフォルト状態のままであれば稼動状態ステータス=“待機系”となっているが、稼動/待機切り替えが行われた場合には、稼動状態ステータス=“稼動系”に変更される。
そして、図2(a)に示す通り、CPUモジュール10の上記バックアップメモリ16は、前回稼動状態ステータス16aを格納するものである。これはCPUモジュール20
のバックアップメモリ26も同様であり、前回稼動状態ステータス26aを格納している。
そして、CPUモジュール10において、マイクロプロセッサ15は、図2(b)に示す電源OFF時の処理として、上記の通り記憶している稼動状態ステータスを、バックアップメモリ16にコピーする処理を行う(ステップS11)。これにより、現在の稼動状態ステータスが、前回稼動状態ステータス16aとして記憶された後、電源遮断されることになる。これは、CPUモジュール20においても同様であり、マイクロプロセッサ25によって、電源OFF時の処理として、上記記憶している稼動状態ステータスが、バックアップメモリ26にコピーされ、前回稼動状態ステータス26aとして記憶されることになる(ステップS11)。
尚、バックアップメモリ26は、例えばフラッシュメモリ等の不揮発性メモリであり、電源OFFされても前回稼動状態ステータスを保持し続けることができる。
そして、電源が投入されると、上記マイクロプロセッサ15、25は、それぞれ、電源ON時の処理として、前回稼動状態ステータス16a又は26aを参照して、図2(c)に示す稼動待機状態判定処理を実行する。
すなわち、CPUモジュール10においては、マイクロプロセッサ15は、バックアップメモリ16から前回稼動状態ステータス16aを取得して(ステップS21)、このステータスが“稼動系”であれば(ステップS22,YES)、自己の状態を稼動系に確定して(ステップS23)、稼動系としての処理を開始する。一方、ステータスが“待機系”であれば(ステップS22,NO)、自己の状態を待機系に確定して(ステップS24)、待機系としての処理を開始する。
尚、上記処理の際に、取得した前回稼動状態ステータス16aを稼動状態ステータスとして記憶する。
CPUモジュール20においても、上記CPUモジュール10と同様に、マイクロプロセッサ25は、前回稼動状態ステータス26aに基づいて、上記図2(c)の処理を実行することで、自モジュールの状態を確定する。
図3(a)〜(c)に、上記本例の2重化コントローラシステムの動作例を示す。
ここで、図3(a)に示す状況1は、上記従来で説明した図5(a)に示す状況1と同じ状況である。同様に、図3(b)、(c)に示す状況2,3も、図5(b)、(c)に示す状況2,3と同じ状況である。そして、状況1,2における各CPUモジュール10,20の動作は、従来と略同様であるので、ここでは説明しない。従来と異なるのは、状況2から状況3になった場合の動作である。
すなわち、従来でも説明したように、状況2において、電源に何らかの異常が発生し、2重化コントローラシステム全体が一瞬、電源OFFしてから再びONとなった場合に、CPUモジュール10の故障状態が一過性であり正常に復帰した場合について考える。
この場合、まず、上記一瞬、電源OFFする際には、図2(b)の電源OFF時の処理により、CPUモジュール10,20は、其々、その時点での稼動状態ステータスをバックアップメモリ16,26へコピーすることにより、電源OFFの時点での自モジュールの状態(稼動系/待機系の何れであったのか)をバックアップ記憶するようにしている。
そして、上記の通り再び電源ONしたときには、上記の通りCPUモジュール10も正常に起動するが、CPUモジュール10,20は共に、デフォルト稼動/待機設定に従わずに、図2(c)に示す処理により、前回稼動状態ステータスを参照して起動時の自コン
トローラの状態(稼動系or待機系)を決定するので、本例の状況3では図3(c)に示す通り、CPUモジュール10が待機系、CPUモジュール20が稼動系に確定する。
この様に、本例では、2重化システム全体の一括による電源OFFからONによる立上げ時において、電源OFFの際に稼動系状態であり最新のユーザデータを保持したCPUモジュール20が、状況3においても稼動系状態となることにより、2重化コントローラシステムの稼動状態の継続性を維持することができる。
本例の2重化コントローラシステムにおける稼動/待機のCPUモジュールの詳細構成例である。 (a)〜(c)は、電源ON/OFF時の処理について説明する為の図である。 (a)〜(c)は、本例の2重化コントローラシステムの動作例を示す図である。 従来の2重化コントローラシステム全体の概略構成図である。 (a)〜(c)は、従来の2重化コントローラシステムの動作例を示す図である。
符号の説明
10 CPUモジュール(デフォルト稼動系)
11 プログラムRAM
11a ユーザプログラム
12 データRAM
12a ユーザデータ領域
12b 等値化データ転送情報
13 等値化バス制御部
14 受信バッファ用RAM
15 マイクロプロセッサ
16 バックアップメモリ
16a 前回稼動状態ステータス
20 CPUモジュール(デフォルト待機系)
21 プログラムRAM
21a ユーザプログラム
22 データRAM
22a ユーザデータ領域
22b 等値化データ転送情報
23 等値化バス制御部
24 受信バッファ用RAM
25 マイクロプロセッサ
26 バックアップメモリ
26a 前回稼動状態ステータス

Claims (3)

  1. デフォルト稼動系の第1のコントローラと、デフォルト待機系の第2のコントローラとを有する2重化コントローラシステムであって、
    前記第1、第2のコントローラは、各々、
    バックアップ記憶手段と、
    電源OFFの際に、現在の自コントローラの状態が稼動系/待機系の何れであるかを示す状態ステータスを、前記バックアップ記憶手段に記憶する状態バックアップ手段と、
    電源ONの際に、前記バックアップ記憶手段に記憶されている状態ステータスを参照することで、起動時の自コントローラの状態を前記電源OFFの際の状態とする起動時状態確定手段と、
    を有することを特徴とする2重化コントローラシステム。
  2. 前記第1、第2のコントローラのうち現在稼動系となっているコントローラが待機系となっているコントローラに対して等値化データを転送して記憶させる等値化処理が行われることを特徴とする請求項1記載の2重化コントローラシステム。
  3. デフォルト稼動系の第1のコントローラと、デフォルト待機系の第2のコントローラとを有する2重化コントローラシステムにおける前記各コントローラであって、
    バックアップ記憶手段と、
    電源OFFの際に、現在の自コントローラの状態が稼動系/待機系の何れであるかを示す状態ステータスを、前記バックアップ記憶手段に記憶する状態バックアップ手段と、
    電源ONの際に、前記バックアップ記憶手段に記憶されている状態ステータスを参照することで、起動時の自コントローラの状態を前記電源OFFの際の状態とする起動時稼動状態確定手段と、
    を有することを特徴とするコントローラ。
JP2007105253A 2007-04-12 2007-04-12 2重化コントローラシステム、そのコントローラ Pending JP2008262426A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007105253A JP2008262426A (ja) 2007-04-12 2007-04-12 2重化コントローラシステム、そのコントローラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007105253A JP2008262426A (ja) 2007-04-12 2007-04-12 2重化コントローラシステム、そのコントローラ

Publications (1)

Publication Number Publication Date
JP2008262426A true JP2008262426A (ja) 2008-10-30

Family

ID=39984844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007105253A Pending JP2008262426A (ja) 2007-04-12 2007-04-12 2重化コントローラシステム、そのコントローラ

Country Status (1)

Country Link
JP (1) JP2008262426A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013061494A1 (ja) * 2011-10-28 2013-05-02 日本電気株式会社 通信中継装置、稼働状態決定方法、通信中継制御基板及び制御プログラムが格納された記憶媒体
CN104808482A (zh) * 2015-03-06 2015-07-29 南车株洲电力机车有限公司 一种故障冗余处理的方法及系统
JP2018040462A (ja) * 2016-09-09 2018-03-15 株式会社デンソー シフトレンジ制御装置
JP2018185616A (ja) * 2017-04-25 2018-11-22 横河電機株式会社 制御装置、制御方法、及び制御プログラム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04171539A (ja) * 1990-11-05 1992-06-18 Yokogawa Electric Corp 二重化計算機システム
JPH11175363A (ja) * 1997-12-15 1999-07-02 Mitsubishi Electric Corp 二重化制御装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04171539A (ja) * 1990-11-05 1992-06-18 Yokogawa Electric Corp 二重化計算機システム
JPH11175363A (ja) * 1997-12-15 1999-07-02 Mitsubishi Electric Corp 二重化制御装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013061494A1 (ja) * 2011-10-28 2013-05-02 日本電気株式会社 通信中継装置、稼働状態決定方法、通信中継制御基板及び制御プログラムが格納された記憶媒体
CN104808482A (zh) * 2015-03-06 2015-07-29 南车株洲电力机车有限公司 一种故障冗余处理的方法及系统
CN104808482B (zh) * 2015-03-06 2017-03-08 南车株洲电力机车有限公司 一种故障冗余处理的方法及系统
JP2018040462A (ja) * 2016-09-09 2018-03-15 株式会社デンソー シフトレンジ制御装置
WO2018047911A1 (ja) * 2016-09-09 2018-03-15 株式会社デンソー シフトレンジ制御装置
CN109690147A (zh) * 2016-09-09 2019-04-26 株式会社电装 换挡挡位控制装置
CN109690147B (zh) * 2016-09-09 2020-09-29 株式会社电装 换挡挡位控制装置
US10948078B2 (en) 2016-09-09 2021-03-16 Denso Corporation Shift range control device
JP2018185616A (ja) * 2017-04-25 2018-11-22 横河電機株式会社 制御装置、制御方法、及び制御プログラム

Similar Documents

Publication Publication Date Title
JP6130520B2 (ja) 多重系システムおよび多重系システム管理方法
JP2008046685A (ja) 二重化システム及び系切り換え方法
CN107885305B (zh) 控制装置、控制方法以及记录介质
JP5762016B2 (ja) 情報処理装置、制御方法、及びプログラム
JP2008262426A (ja) 2重化コントローラシステム、そのコントローラ
JP5262633B2 (ja) 電源切り換え制御回路、画像形成装置、電源切り換え制御方法、及びコンピュータプログラム
JP4826557B2 (ja) 二重化plc
JP5534021B2 (ja) ストレージ装置、制御部およびストレージ装置制御方法
JP2009025967A (ja) 二重化ファームウェアのバックアップ方式、方法、及び、オペレーティングシステム
JP2008217728A (ja) 仮想計算機システムの障害情報採取方法
CN110275797B (zh) 控制器以及数据保存方法
JP6672623B2 (ja) 制御システム、その制御装置
JP5034584B2 (ja) 2重化コントローラシステム、その稼動系/待機系コントローラ
JP2008204327A (ja) 二重化システムにおける記憶装置の制御方法
JP2007320456A (ja) 車載用電子機器制御装置
JP5618219B2 (ja) メモリミラーリング装置、メモリミラーリング方法、及びそのプログラム
JP6904918B2 (ja) 制御装置およびそのデータ書き込み方法
JP4819116B2 (ja) 制御装置、ストレージ装置および制御方法
JP6102692B2 (ja) 電子制御装置
JP2008039740A (ja) 伝送器及びメモリ装置
JP6364773B2 (ja) 情報処理装置、情報処理システム、メモリレプリケーション方法、並びにコンピュータ・プログラム
JP2005115472A (ja) 運行管理装置
JP7211173B2 (ja) 通信制御装置、電子機器装置、通信制御方法、及び通信制御プログラム
JP2009012646A (ja) 制御装置
JP4876662B2 (ja) メモリダンプ機能を備えたコンピュータシステム、プログラム及びメモリダンプの方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080919

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080919

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080919

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110413

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110607

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111122