JP4853343B2 - 通信信号受信機用適応フィルタに関するプロセッサ回路、集積回路、受信器 - Google Patents

Description

本発明は、干渉の影響を抑制するための通信信号の処理に使用する電子適応フィルタ、より具体的には、周波数変調信号（ＦＳＫ）および／または振幅変調信号（ＡＳＫ）の処理に使用する電子適応フィルタに関連するプロセッサ回路、集積回路、受信器である。

特許文献１、特許文献２、特許文献３、特許文献４には、受信したＦＳＫ信号にＦＳＫ周波数の１つと周波数的に近いコヒーレント干渉が存在するときでも受信したＦＳＫ信号をロバストに復調するための多様性の高い処理システムの説明を記載する。周波数が近いコヒーレント干渉とは、特に、その近い周波数が、受信したＦＳＫ信号よりも強力である場合、受信機が所望のＦＳＫ信号を正確に復調する能力に深刻な影響を与え得る種類の干渉である。本発明ではコヒーレント干渉を“妨害波”（すなわち、複調装置がＦＳＫを正確に復調する能力を妨害し得る）とも称する。

特許文献１、特許文献２、特許文献３、特許文献４に記載されるシステムの特徴は、妨害波信号を除去するためのデジタルフィルタである。デジタルフィルタは、対象となる信号の存在の検出に応じて適応または非適応モードで作動可能である。対象となる信号が検出されないときは適応モードが選択される。適応モードでは、信号に表れる全てのコヒーレント成分を前記フィルタが適応的に打ち消すようフィルタ係数が適応的に再演算される。非適応モードは、対象となる信号の検出に応えて選択される。非適応モードでは、前記フィルタが対象となる信号を適応的に打ち消さないようフィルタ係数の値は凍結される。このように適応モードは、受信機の作動環境の変化の中で妨害波が発生するとフィルタが適応的に妨害波を打ち消すことを許可し、対象となる信号が受信されたときフィルタは存在する干渉を打ち消すが対象となる信号を打ち消さないようすでに最適化されているようにする。

この作動の結果、対象となる信号の存在時よりも非存在時のほうが前記デジタルフィルタの演算量が多い。対象となる信号の非存在時、適応モードにあるフィルタは適応およびフィルタ演算の両方を行うのに対し、対象となる信号の存在時、非適応モードにあるフィルタはフィルタ演算のみを行う。

前記フィルタの演算量は受信機の演算量の大半に相当する。演算量が多いと、集積回路の貴重なダイスペースを占有するさらに大規模な回路機構、またはデジタル信号プロセッサ（ＤＳＰ）のプロセッサ占有の増加、またはＤＳＰプロセッサのさらなる高速化といった、膨大な受信機および処理のリソースが必要となる。いずれの場合も、演算量の多さは電源からの電力消費をも増加させる。

設計の観点から、所望の対象となる信号の受信および復調のための演算量を支える十分な処理リソースが受信機に備わっていることが望ましい。対象となる信号の非存在時に演算量が相対的に高くなるということは、受信機には、対象となる信号の受信および復調に使用されるリソースよりも多くの処理リソースが備わっていなければならないことを意味する。さらに、車両用リモートコントロール受信機など受信機の典型的な応用では、受信機は時間の大部分を対象となる信号を受信することなく費やし、これはフィルタの適応モードの演算量の多さが受信機全体の設計、電力消費および性能に影響を与えることを意味する。

フィルタの適応モードと非適応モードの相対的な演算量を図示するため、図１は、従来技術であるウィーナーフィルタの有限インパルス応答（ＦＩＲ）のインプリメントの主な演算段階の例を図示し、図２は、図１の従来技術の実施例のフィルタの各演算段階の演算量を図示し、ここで値Ｎはインプリメントされるフィルタタップ数を示す。図１を参照すると、演算段階は、適応および非適応の両モードで使用されるＦＩＲフィルタ演算段階１０ならびに適応モードのみで使用される適応演算段階１２を含む。ＦＩＲフィルタ演算段階１０は時間信号サンプルS(t-i)でフィルタ係数C_i ^*が適用される主なフィルタリング段階であり、その適用の結果が加算器１８からの入力信号から減算される。適応演算段階１２は電力演算段階１４およびフィルタ係数演算段階１６を含む。フィルタ係数演算段階１６は、Normalised Least Minimum Square(NLMS)アルゴリズムを使用してフィルタ係数C_i ^*を適応更新する段階である。電力演算段階１４は、フィルタ係数演算段階１６のための正規化係数を演算する。

適応モード（対象となる信号無し）では、そこに含まれる全ての演算段階すなわち、ＦＩＲフィルタ演算段階１０、適応演算段階１２および電力演算段階１４ならびにフィルタ係数演算段階１６が実行される。フィルタへの各デジタルサンプル入力の演算量は約2N+1回の乗算である。非適応モード（対象となる信号が検出される）では、ＦＩＲフィルタ演算段階１０のみが使用され、演算量は約N回の乗算である（図２参照）。したがって、図1のフィルタのインプリメントでは適応モードの演算量は非適応モードの演算量の約２倍である。
フランス公開公報２８４６８１４ フランス公開公報２８４６８１５ フランス公開公報２８４６８２５ フランス公開公報２８５９３３６

本発明は、上記問題点を解決するものであり、演算量が集中する適応モードで使用されるリソース以上に処理リソースを増加させることなく、そして受信部の性能を低下させることなく、多くの演算を要するフィルタの適応モードのインプリメンテーションを可能にするプロセッサ回路、集積回路、受信器を提供する。

上記問題点を解決するものは、下記の通りである。

（１）デジタル信号サンプルとして表される受信信号内の干渉を抑制するためのプロセッサ回路で、適応フィルタが第一モードで作動するとき単位時間当りのデジタル信号サンプルの第一量を、そして前記適応フィルタが第二モードで作動するとき単位時間当たりのデジタル信号サンプルの第二量を処理するよう構成される適応フィルタを有し、前記第一量は前記第二量未満であることを特徴とする、プロセッサ回路。

（２）前記第一モードは前記適応フィルタが受信信号の変化に適応する適応モードで、前記第二モードは前記適応モードに比べて適応性が低い非適応モードである、上記（１）に記載のプロセッサ回路。

（３）前記適応フィルタが適応モードで作動するときサンプル当りの第一演算量を、前記適応フィルタが非適応モードで作動するときサンプル当たりの第二演算量を実行するよう構成される、前記サンプル当たり第二演算量が前記サンプル当たり第一演算量未満である、上記（２）に記載のプロセッサ回路。

（４）単位時間当たりのデジタル信号サンプルの前記第一量の、単位時間当たりのデジタルサンプルの前期第二量に対する比が、前記第二演算量の、前記第一演算量に対する比とほぼ同等である、上記（３）に記載のプロセッサ回路。

（５） 単位時間当たりのデジタルサンプルの前記第一量の、単位時間当たりのデジタルサンプルの前記第二量に対する比が約１：２である、上記（１）に記載のプロセッサ回路。

（６） 前記第一演算量の、前記第二演算量に対する比が約２：１である、上記（３）に記載のプロセッサ回路。

（７） さらに、少なくとも１つの演算回路を有し、非適応モードでは前記の少なくとも１つの演算回路が、デジタル信号サンプルにフィルタ係数を適用するためフィルタ演算の数値演算を行い、適応モードでは前記演算回路が、前記適応フィルタが適応モードである時間の少なくとも一部の間フィルタ係数更新の数値演算を行うことを特徴とする、上記（２）に記載のプロセッサ回路。

（８） 前記の少なくとも１つの演算回路が乗算器である、上記（７）に記載のプロセッサ回路。

（９） 前記の少なくとも１つの演算回路が、前記適応フィルタが非適応モードで作動するときフィルタ演算に使用される第一演算回路と、前記適応フィルタが適応モードで作動するとき係数更新演算に使用される第二演算回路を有することを特徴とする、上記（７）に記載のプロセッサ回路。

（１０） 前記の少なくとも１つの演算回路が少なくとも第一演算回路および第二演算回路を有し、並行作業信号経路のためそれらがお互いに並行して数値演算の実行可能なプロセッサ回路で、前記適応フィルタが非適応モードで作動するとき前記第一および前記第二演算回路がそれぞれフィルタ演算の数値演算を実行し、前記適応フィルタが適応モードで作動するとき前記第一演算回路がフィルタ演算の数値演算を行い前記第二演算回路がフィルタ係数更新の数値演算を行う、上記（７）に記載のプロセッサ回路。

上記問題点を解決するものは、下記の通りである。

（１１） デジタル信号サンプルとして表される受信信号内の干渉を抑制するためのプロセッサ回路で、受信信号の変化に適応する適応モードおよび前記適応モードに比べて適応フィルタの適応性が低い非適応モードで作動するよう構成される適応フィルタを有し、前記適応フィルタが第一演算回路および第二演算回路を有し、前記プロセッサ回路が、非適応モードではデジタルフィルタ係数をデジタル信号サンプルに適用するため前記第一演算回路および前記第二演算回路の両方がフィルタ演算を実行し、適応モードでは適応的にデジタルフィルタ係数を更新するため前記第一演算回路がフィルタ演算を実行し、前記第二演算回路が係数更新演算を実行するよう構成されることを特徴とする、プロセッサ回路。

（１２） さらに、対象信号が検出されるかどうかによって前記適応フィルタの作動モードを制御するよう構成される制御回路を有することを特徴とする、上記（１）または（１１）に記載のプロセッサ回路。

また、上記プロセッサ回路は、下記のようなものであってもよい。

前記適応フィルタがウィーナーフィルタであってもよい。前記フィルタがLeast Minimum Square（ＬＭＳ）適応フィルタであってもよい。また、前記フィルタがリーケージ付きＬＭＳ適応フィルタであってもよい。また、前記適応フィルタが非適応モードで作動するとき前記適応フィルタは実質的に適応性を持たないことが好ましい。

また、上記問題点を解決するものは、下記のものである。

上記プロセッサ回路を有する集積回路。

さらに、上記問題点を解決するものは、下記のものである。

上記プロセッサ回路を有する受信機。

さらに、上記問題点を解決するものは、下記のようなものであってもよい。

受信信号内の干渉を抑制するため受信信号を処理する方法で、受信信号の変化に適応する適応モードおよび前記適応モードに比べて適応性の低い第二モードで作動するよう構成される適応フィルタをインプリメントすることと、単位時間当たりデジタル信号サンプルの第一量を処理するよう適応モードで前記適応フィルタを作動させることと、単位時間当たりデジタル信号サンプルの第二量を処理するよう第二モードで前記適応フィルタを作動させることを有し、前記第一量は前記第二量未満であることを特徴とする受信信号処理方法。

また、受信信号処理方法は、適応モードで前記適応フィルタを作動させることがサンプル当たりの第一演算量を持つ演算を実行することを含み、第二モードで前記適応フィルタを作動させることがサンプル当たりの第二演算量を持つ演算を実行することを含み、サンプル当たりの前記第二演算量がサンプル当たりの前記第一演算量未満であることが好ましい。

また、受信信号処理方法は、単位時間当たりのデジタル信号サンプルの前記第一量の、単位時間当たりのデジタルサンプルの前記第二量に対する比が、サンプル当たりの前記第二演算量の、サンプル当たりの前記第一演算量に対する比とほぼ同等であることが好ましい。

また、受信信号処理方法は、単位時間当たりのデジタルサンプルの前記第一量の、単位時間あたりのデジタルサンプルの前記第二量に対する比が約１：２であることが好ましい。

また、受信信号処理方法は、サンプル当たりの前記第二演算量の、サンプル当たりの前記第一演算量に対する比が約１：２であることが好ましい。

また、受信信号処理方法は、第二モードで前記フィルタを作動させることが、フィルタ係数に基づいたフィルタ結果演算の少なくとも一部を形成する第一演算を実行するための数値演算実行専用の演算回路を少なくとも１つ構成することを含み、適応モードで前記フィルタを作動させることが、フィルタ係数更新演算の少なくとも一部を形成する第二演算を、前記適応フィルタが適応モードで作動する時間の少なくとも一部の間、実行するための前記演算回路を少なくとも１つ構成することを含むことが好ましい。

また、受信信号処理方法の前記演算回路が乗算器であることが好ましい。

また、受信信号処理方法は、第二モードで適応フィルタを作動させることが、第一演算回路および第二演算回路それぞれが第一演算を実行するよう構成することを含み、適応モードで適応フィルタを作動させることが、前記第一演算回路が第一演算を実行するよう、および前記第二演算回路が第二演算を実行するよう構成することを含むことが好ましい。

さらに、受信信号処理方法は、フィルタされた信号を記憶媒体に格納することを含むことが好ましい。

また、上記問題点を解決するものは下記のものであってもよい。

受信信号内の干渉を抑制するため受信信号を処理する方法で、受信信号の変化に適応する適応モードおよび前記適応モードに比べて適応性の低い第二モードで作動するよう構成される適応フィルタをインプリメントすることと、第一演算回路および第二演算回路それぞれがフィルタ係数に基づいたフィルタ結果演算の少なくとも一部を形成する第一演算を実行するよう前記適応フィルタを構成することにより、前記適応フィルタを第二モードで作動させることと、前記第一演算回路が第一演算を実行するよう構成するよう、および前記第二演算回路がフィルタ係数更新演算の少なくとも一部を形成する第二演算を実行するよう構成することにより、前記適応フィルタを適応モードで作動させることを含む受信信号処理方法。

さらに、受信信号処理方法は、フィルタされた信号を記憶媒体に格納させることを含むことが好ましい。

また、上記問題点を解決するものは下記のものであってもよい。

プロセッサ上で実行されると前記プロセッサを制御して上記受信信号処理方法をインプリメントする実行可能な命令を格納する、コンピュータ読取可能な記憶媒体。

また、上記問題点を解決するものは下記のものであってもよい。

受信信号内の干渉を抑制するため受信信号を処理する方法で、対象信号を検出するため、単位時間当たりのデジタル信号サンプルの第一量を処理することにより適応的に受信信号をフィルタすることと、対象信号を検出すると単位時間当たりのデジタル信号サンプルの第二量を処理することにより受信信号をフィルタすることを含み、前記第一量は前記第二量未満であることを特徴とする受信信号処理方法。

本発明のプロセッサ回路、集積回路及び受信器によれば、演算量が集中する適応モードで使用されるリソース以上に処理リソースを増加させることなく、そして受信部の性能を低下させることなく、多くの演算を要するフィルタの適応モードのインプリメンテーションを可能にする。

図３を参照すると、ワイヤレス通信信号の受信および復調のための受信機２０が示されている。ワイヤレス通信信号は、例えば、ＦＳＫおよび／またはＡＳＫ信号の場合がある。受信機２０は多くの異なった応用例、例えば、リモートコントロールキーまたはキーカードから送信されたリモートコントロール信号の車両内での受信または建物のセキュリティシステムまたは使用中雑音障害が発生し得るあらゆるリモートコントロールシステムで使用できる。

受信機２０は、アンテナ２４からＲＦ入力信号を受信するアナログ無線周波（ＲＦ）フロントエンド回路２２を有する。ＲＦフロントエンド回路２２は、受信信号を部分的にフィルタでき、その受信信号をプロセッサ回路２６によるデジタル化およびデジタル処理に適する中間周波(IF)信号にダウンコンバートできる。

プロセッサ回路２６は１つ以上の集積回路でインプリメントできる。 例えば、プロセッサ回路２６は特定用途向け集積回路（ＡＳＩＣ）上でインプリメントできる。プロセッサ回路２６は、信号のデジタル化および調整部２８、適応フィルタ部３０、対象となる信号(以下、対象信号)の受信を検出する検出器３２、対象信号が存在すればその受信信号を復調するための復調器３４ならびに検出器３２および復調器３４からの信号、それぞれ３６および３８に応えて適応フィルタ３０の作動モードを制御するためのフィルタ制御部４０を有する。信号のデジタル化および調整部２８、適応フィルタ部３０、検出器３２、復調器３４ならびにフィルタ制御部４０は、それぞれ専用回路としてまたは選択的に構成可能なハードウェア回路またはプロセッサ（例 デジタル信号プロセッサ（ＤＳＰ））によって実行されるソフトウェア（例 処理アルゴリズム）としてまたはこれらのいずれかを組み合わせたものとしてインプリメントできる。ソフトウェアによるインプリメンテーションの場合、処理段階の処理モジュールおよび／または情報フローが概略図によって表されるものと理解され得るが、実行タイミングに関する制限はない。

信号のデジタル化および調整部２８は、アナログＲＦフロントエンド回路２２からのアナログＩＦ信号をデジタル化するためのアナログ−デジタルコンバータ（非図示）およびデジタル化信号を複合ベースバンドに変換するための１つ以上の調整部（非図示）を有してもよく、その変換はＦＳＫまたはＡＳＫ変調の搬送周波数付近の周波数に基づく。

適応フィルタ３０は、対象信号以外のコヒーレント（すなわち、安定した）信号成分を全て実質的に打ち消す。これを行うため適応フィルタ３０は、対象信号の存在が検出されないときは適応モード、対象信号の存在が検出されるときは非適応モードのどちらかで選択的に作動する。“対象信号”という語句は、対象信号の確実性が実証され得る前の、受信されるべき対象信号となる可能性のある信号を含む。フィルタ制御部４０は、検出器３２からの信号３６が対象信号を表示するかどうかおよび／または復調器３４からの信号３８が有効な復調信号であるかどうか（例 復調信号は、復調手法に設定される変移時期に従うなど挙動がよい）によって適応フィルタ３０の作動モードを制御するため、制御信号４１（すなわち、“妨害波コマンド”）を生成するよう構成される。フィルタ制御部４０は、多段階制御戦略を操作する。例えば、対象信号が存在しなければ、制御回路４０はフィルタ３０を適応モードに制御する（すなわち、妨害波コマンド信号４１のアサート）。検出器３２が新しい対象信号を検出すると、適応フィルタ３０がその対象信号を打ち消さないよう、制御回路４０は素早く第一応答段階をインプリメントして適応フィルタ３０を非適応モードに切り替える（すなわち、妨害波コマンド信号４１のアサート停止）。その後フィルタ制御部４０は、第二制御段階を決定するためすなわち対象信号が有効であるかどうかを決定するため、信号３８が復調器３４から到着し始めるのを待つ。対象信号が有効であれば、所望信号が打ち消されずに適応フィルタを通り抜けて復調へと継続するよう、フィルタ制御部４０はフィルタ３０を非適応モードに保つ。しかし、対象信号が有効でなければ（または有効な送信がそのとき停止していれば）、フィルタ制御部４０はフィルタ３０を適応モードに戻してフィルタがすべての信号成分を打ち消すことを許可し、そしてプロセッサ回路２６を新しい対象信号を待っている状態に戻す。

適応フィルタ３０は、リーケージ付きのウィーナ固定点Normalized Least Minimum Square（NLMS）適応フィルタをインプリメントすることができる。ウィーナアルゴリズムは以下の数式および定義で表現される：
フィルタ出力を演算：

瞬時電力を演算：

ＮＬＭＳアルゴリズム：

または
リーキーＮＬＭＳアルゴリズム：

ここで、
・S^*(t)は瞬間tにおける入力信号の複素共役を示す
・Ｎはフィルタ長（タップ数）を示す
・P(t)は時間tにおける入力信号の電力のフィルタ長平均を示す
・C_i(t)はフィルタタップ、時間tにおける要素i^thを示す
・e(t) dは時間tにおけるエラー信号を示す
・μはLeast Minimum Square（LMS）のステップサイズを示す
・(1-μ)はリーケージ係数、１に近接、を示す
（正規化ＬＭＳ）：
・フィルタ構成は、ＦＩＲである。タップ更新はＬＭＳ基準：二次の直交基準を使用
・タップ更新レベルでの正規化のため、更新速度は信号の大きさに依存しない
（適応性）：
・ＦＩＲタップは新しいサンプル毎に更新される。

・適応更新は、対象の着信信号が検出されると停止する。

（リーケージ）：リーケージ機能は、固定点インプリメンテーションの際のＬＭＳ安定性の保証に使用されることがある。リーキーＬＭＳの原理は、ノイズの非存在時に以下が達成されるようバイアスを導入することである：
・バイアスがフィルタ係数の分化を防ぐ
・過去に学習した周波数は漸進的に忘却される。実際には、リーケージ係数（1-μ）を導入して係数更新を修正することによって過去に学習した周波数は漸進的に忘却される：更新前に古い係数値にリーケージ係数が乗算される（参照 上記の数式）。リーケージ係数は１に近接で、忘却因子として働く。

数式１は、フィルタ係数C_i ^*を用いたフィルタ出力の演算を示す。数式２は、フィルタ係数を求める数式の中で使われる正規化因子P(t)を求めるための電力の演算を表す。数式３および４は交代性のフィルタ係数更新演算を表し、その数式（すなわち、数式３または数式４）は所望の設計基準によって選択される。

非適応モードでは数式１のみが演算される。前記の説明のように、演算量は乗算操作に依存し、乗算は最も多くの演算量を要する。非適応モードの演算量はサンプル当たりのN回の乗算と概算できる。

適応モードでは、数式１および２の両方ならびに数式３および４のうち１つが演算される。数式2−4はフィルタ係数の適応更新を行い、数式１はそのフィルタ係数を適用してフィルタ出力を発生させる。やはり演算量は乗算操作に依存し、サンプル当たり２Ｎ＋１回の乗算と概算でき、これは非適応モードのサンプル当たりの演算量の約２倍である。Ｎの値は比較的高くなることがあり、少なくとも２０またはそれ以上、典型的な値は３０から３２である。

上記の演算で、非適応モードはフィルタ係数の適応更新がなされないモードである。しかし、非適応モードは前記適応モードに比べて適応性が低く、それに応じてサンプル当たりの演算量が適応モードよりも少ないと理解され得る。本発明の概念はサンプル当たりの演算量の相対比がいくらであっても適用され得る。

本発明の実施形態によれば、適応フィルタ３０は、適応モードでは非適応モードよりも少ない数のサンプルを処理するよう制御される。したがって、非適応モードでは適応フィルタ３０はサンプル全てを処理するが、適応モードでは適応フィルタ３０はサンプルの約半分しか処理しない。処理するサンプル量を少なくすることによって比較的高い適応演算の演算量がより長い演算時間（すなわち、２つのサンプルに関連する時間）にわたって広がり、単位時間当たりの演算量が適応および非適応の両モードでほぼ同等になる。この手法は、非適応フィルタモードの演算量に関連する処理リソースを使用して適応モードの高い演算量を行うことができ、それによって必要な平均リソースが減少するため有利である。したがって、フィルタの適応および非適応の両モードで単位時間当たりの平均演算量のバランスを取ることができる。

例えば、図２に示す演算量の例を使うと、適応モードの間、サンプル当たりの演算量（約２Ｎ＋１回の乗算）は非適応モード（Ｎ回の乗算）の約２倍となり得る。単位時間当たりのサンプル数の約半分のみを処理するようフィルタの適応モードを制御することによって、正味演算量が半減し（すなわち、? x 2N =N回の乗算）、２つのモードの単位時間当たりの演算量がほぼ同等になる。

適応および非適応モードで単位時間当たりに処理されるサンプル数の比は、非適応モードおよび適応モードそれぞれのサンプル当たりの演算量の比とほぼ同等となり得る。

適応モードでは、サンプルは近接するサンプルのグループで処理するよう選択できる。例えば、Ｐ個のサンプルの中から最初のグループのＰ／２個の隣接サンプルを処理するよう選択でき、次のグループのＰ／２個の隣接サンプルをドロップできる。サンプルを隣接グループとして処理すると、フィルタ係数の最適化がより良くなる点で有利である。グループのサイズ（Ｐの値による）は所望のメモリサイズおよび所望の係数更新の頻度によって選択される。グループが大きくなると、フィルタ係数の演算がより正確になる。しかし大きなグループでは、処理のために隣接サンプル値の格納に使用するメモリが大きくなり、また、更新間の遅延もより長くなる。大きなグループの使用はまた、検出器への出力信号の更新を遅延させることもある。所望のフィルタ性能に応じて異なる特徴のバランスがとれるようなグループのサイズは容易に見い出せる。

対象信号が存在し非適応モードであるとき、復調用に高品質の（高継続性の）信号を生成するため多数の単位時間当たりのサンプル（例 可能な入力サンプル全て）がフィルタによって処理される。したがって、復調用の信号の低下は起きない。その結果のフィルタ信号は記憶媒体に格納されるかまたは格納前に復調のため復調器に直接送られこともある。対象信号が存在せずフィルタが適応モードに切り替わると、単位時間当たりに処理されるサンプル数が減少し、検出器に送り込まれる信号の質を低下させることがある。しかし検出器の機能は、どの種類の信号であっても対象信号の存在を検出することだけなので、検出器は復調器よりも信号の質に対する感度がずっと低い。したがって、検出器の作動が著しく影響されることなく大幅に減少した電力消費で受信機の望ましい機能性が達成できる。

電力消費の減少に加えて、本発明の概念では、対象信号の処理に関連する演算量を扱う最小演算力を持つ受信機がインプリメントできる。対象信号の非存在時フィルタの演算量（単位時間当たり）は、対象信号の存在時とほぼ同等になる。したがって、適応フィルタモードの消費オーバーヘッドに対応するため受信機に追加のハードウェアリソースを提供する必要がない。

例えば、前記デジタルフィルタをインプリメントするための前記プロセッサ回路は数値演算を実行するため少なくとも１つの数値演算回路を有することができる。非適応モードの間前記演算回路は前記フィルタがフィルタ演算のみを行うために、前記フィルタを通過するサンプルのフルレートに対応できるレートで使用され得る。適応モードの間前記演算回路は少なくともその時間の一部の間フィルタ更新演算の実行に使用され得る。

演算回路は乗算回路であってもよい。乗法はフィルタ係数更新の算術演算に広く使われる、多くの演算を要する作業である。乗算回路は処理量を緩和させる一方、それぞれの乗法回路は比較的複雑であることがあり貴重なチップ領域を占領することがある。フィルタが適応モードであるかまたは非適応モードであるかに応じて異なった作業間での乗算回路の共有を可能にすることにより、使用される個々の乗算回路数を望ましい数に押さえることができる。

あるいは、前記プロセッサ回路は、例えば両方とも乗法のように同種の第一および第二演算回路を有してもよい。複数の演算回路の使用によりプロセッサの並行処理作業が可能になり、よって、任意の処理クロック速度に対してより高い処理能力が達成される。非適応フィルタモードでは前記第一および第二演算回路の両方がフィルタ演算作業の実行に使用されてもよい。適応フィルタモードでは、少なくとも１つの演算回路が少なくともパートタイムで、フィルタ更新演算作業の実行に使用されてもよい。例えば前記第一演算回路がフィルタ演算作業に使用され、前記第二演算回路はフィルタ更新演算に使用されてもよい。

図４は、本発明の実施形態にしたがって、プロセッサ回路２６の適応フィルタ３０をインプリメントするソフトウェアを実行するためのデジタル信号プロセッサ（ＤＳＰ）４２を示した図である。ＤＳＰ４２は、処理作業を実行するためのプロセッサ４４、処理アルゴリズムおよびデータの格納用メモリ４６および数値演算を行うための専用演算回路４８を有する。専用演算回路４８は第一乗算器５０aおよび第二乗算器５０bを有する。

図５，６および７を参照すると、本発明の実施形態は、適応フィルタ３０の非適応および適応モードを第一フィルタモジュール５２aおよび第二フィルタモジュール５２bの２つの異なったフィルタモジュールとしてインプリメントする。これら２つのフィルタモジュールは回路内で一緒にインプリメントされるのではなく、第一フィルタモジュール５２aが非適応モード（対象信号）をインプリメントするために使用され、第二フィルタモジュール５２bが適応モード（対象信号無し）をインプリメントするため使用され得るような組織となるようシステムが設定される。

非適応モードでは、第一フィルタモジュール５２ａは、互いに並行な２つの有限応答フィルタ（ＦＩＲｓ）、第一ＦＩＲ５４a（すなわち、ＦＩＲ１）および第二ＦＩＲ５４b（すなわちＦＩＲ２）としてインプリメントされる。第一乗算器５０aは、第一ＦＩＲ５４aの演算量の多い乗算を実行するため第一ＦＩＲ５４aに割り当てられる。同様に、第二乗算器５０bは第二ＦＩＲ５４bに割り当てられる。２つの並行なＦＩＲは、比較的長いフィルタ長（N〜３０）および限られたＤＳＰのクロック速度にもかかわらず、フィルタされたデータの処理効率を高める方法としてインプリメントすることができる。１つのサンプルに対してフィルタ演算（数式１）を実行するには実際は２つのサンプリング時間が必要となることがある。それぞれ専用の乗算回路５０aおよび５０ｂを持つ、第一ＦＩＲ５４aおよび第二ＦＩＲ５４bの２つの並行なＦＩＲをインプリメントすることにより、フルレートでのサンプル処理が可能である。

例えば、図６Ａおよび７を参照すると、非適応モードでは着信サンプル６０は交互に６２aおよび６２bの隣接サンプルグループに分けられる。図６Ａでは、各サンプル６０は白丸“○”で示される。第一グループ６２a（例 奇数番号がふられたグループ）は第一ＦＩＲ５４aに、第二グループ６２b（例 偶数番号がふられたグループ）は第二ＦＩＲ５４bに、時間をずらして割り当てられる。第一ＦＩＲ５４aおよび第二ＦＩＲ５４bのそれぞれは、それぞれの演算を実行するため２グループ時間を使用することがあるが、第一ＦＩＲ５４aおよび第二ＦＩＲ５４bのそれぞれは半分のレートでサンプル６０を受信するので、全体のサンプルレート演算は全て時間通りに実行される。フィルタ出力６４は、第一ＦＩＲ５４aおよび第二ＦＩＲ５４b両方のタイムサンプルされた出力で再構成される。

非適応モードでは、フィルタ係数は凍結されメモリ部分６６に格納されることがある（例えば、ＤＳＰメモリ部分４６）。

適応モードの第二フィルタモジュール５２bでは、第一ＦＩＲ５４a（すなわち、ＦＩＲ1）が保持され、第二ＦＩＲ５４bはインプリメントされない。代わりに、第二乗算器５０bがフィルタ更新演算モジュール６８に割り当てられる。 したがってフィルタ更新演算モジュール６８は、非適応モードで使用される処理リソースと同一のもの（すなわち、第二乗算器５０b）の一部を使用する。したがって、非適応モードと同じ処理リソースを使用して総演算量に対応できるため、適応モードに追加の処理リソースを提供する必要がない。

上記に示されるように、適応モードでは適応フィルタ３０は単位時間当たり約半分のサンプルしか処理しない。第一ＦＩＲ５４a（すなわち、ＦＩＲ１）は所望処理速度でサンプルの半数を処理することができる。（これは非適応モードであっても第一ＦＩＲ５４aの機能である）。 図６bおよび７を参照すると、適応モードの場合、やはり着信サンプル６０は交互に６２aおよび６２bの２つの隣接サンプルグループに分けられる。第一グループ６２a（例 奇数番号がふられたグループ）は、フィルタリングのため第一ＦＩＲ５４aおよび処理のためフィルタ更新演算モジュール６８に並行して割り当てられる。第二グループ６２b（例 偶数番号がふられたグループ）は処理からドロップされる。したがってフィルタ更新演算モジュール６８の演算量は第一ＦＩＲ５４aと同等、つまり、サンプル当たり約N回の乗算である。第一グループ６２aの各サンプルの処理には２サンプル時間かかる。

しかし、適応モードでは単位時間当たりに到着するサンプルの半数しか処理されないので、追加の処理リソースが使用されないにもかかわらず、適応フィルタ処理は利用可能な時間で実行される。

上記に説明する本発明の実施形態によれば、前記適応フィルタの作動は、前記受信機内にある復調器３４または検出器３２の性能を低下させない。復調器３４は所望の対象信号が存在するときのみ使用される。復調器３４は所望の対象信号が存在しない時は、復調結果が有用でないため非活性である。所望の対象信号が存在するときの適応フィルタ３０の作動モードは全ての信号サンプルが処理される非適応モードであり、適応フィルタ３０によって生成されフィルタされる信号の質の低下はない。所望の対象信号が存在せずフィルタが適応モードに切り替ると、適応フィルタ３０からの信号出力にはサンプルの半分が欠けているので、信号出力の質が低下することがある。しかしこの信号は、検出器３２によって、その信号に生じる大きな変化をもとに所望の対象信号の存在を検出するためだけに使用される。したがって、信号のサンプルの一部がドロップされるときでも当該検出には信頼性がある。よって、適応フィルタの作動は復調器３４および検出器３２の最大限の性能を許可する。

グループ６２aおよび６２bそれぞれのサンプル６０の数は、プロセッサ回路２６および前記受信機の設計基準にしたがって選択され得る。 一般的に、選択されるサンプル６０の数は、各種係数のバランスに基づく。グループ６２aおよび６２b当たりのサンプル６０の数が多いと、フィルタ更新演算モジュール６８が行う更新演算は多数の代表サンプルで行われるため、その演算の効率は高くなる。しかし、グループ６２aおよび６２b当たりのサンプル６０の数が増加すると、サンプル値の格納に多くのメモリを使い、更新期間（すなわち、フィルタ係数が更新される周期）もそれに応じて長くなる。本発明の実施形態によれば、グループ６２aおよび６２b当たりのサンプル６０の数は約５から約１５までの範囲で、約９が典型的な値である（すなわち、図６Ａおよび６Bの９つの白丸“○”で示される）。

したがって本発明のプロセッサ回路、集積回路、受信器、受信信号処理方法及び記憶媒体によれば、演算量が集中する適応モードで使用されるリソース以上に処理リソースを増加させることなく、そして受信部の性能を低下させることなく、多くの演算を要するフィルタの適応モードのインプリメンテーションを可能にすると理解される。また、回路複雑性および電力消費の両方とも、適応フィルタの従来技術のインプリメンテーションに比べて減少する。

以上の説明は本発明の実施形態の単なる例示にすぎない。当業者であれば以下の項で定義する発明の範囲から逸脱しない範囲で多くの修正例、開発物および等価物が理解され、使用でき得るものである。

図１は、ＦＩＲウィーナー適応デジタルフィルタの従来技術のインプリメンテーションの略図である。 図２は、図１のフィルタの演算量比較の略図である。 図３は、本発明の実施形態に従った適応フィルタを使用する信号受信機の略図である。 図４は、少なくとも前記適応フィルタをインプリメントするため本発明の実施形態に従って図３の受信機で使用されるデジタル信号プロセッサの略図である。 図５は、適応および非適応の異なったモードで図３のフィルタによってインプリメントされる機能性の略図である。 図６Ａおよび６Ｂはそれぞれ非適応および適応フィルタモードでの信号サンプルの処理の割当てを示す略図である。 図７は、適応および非適応の異なったモードの処理量を示す略図である。

符号の説明

２６ プロセッサ回路
３０ 適応フィルタ部

Claims (9)

1. デジタル信号サンプルとして表される受信信号内の干渉を抑制するためのプロセッサ回路で、
   適応フィルタが第一モードで作動するとき単位時間当りのデジタル信号サンプルの第一量を、そして前記適応フィルタが第二モードで作動するとき単位時間当たりのデジタル信号サンプルの第二量を処理するよう構成され、前記第一モードは前記適応フィルタが受信信号の変化に適応する適応モードで、前記第二モードは前記適応モードに比べて適応性が低い非適応モードであって、所望の対象信号が検出されるかどうかによって前記適応モードと前記非適応モードとが切り替えられるよう構成される適応フィルタと、
   少なくとも１つの演算回路と、
   を有し、
   前記第一量は前記第二量未満であり、
   前記演算回路が少なくとも第一演算回路および第二演算回路を有し、並行作業信号経路のためそれらがお互いに並行して数値演算の実行可能なプロセッサ回路で、
   前記適応フィルタが前記非適応モードで作動するとき前記第一演算回路および前記第二演算回路がそれぞれサンプルグループの全デジタル信号サンプルにフィルタ係数を適用するためフィルタ演算の数値演算を実行し、前記適応フィルタが前記適応モードで作動するとき前記第一演算回路がサンプルグループの一部のデジタル信号サンプルにフィルタ係数を適用するためフィルタ演算の数値演算を行い、前記第二演算回路が前記サンプルグループの前記一部のデジタル信号サンプルに対し、前記適応フィルタのフィルタ係数更新の数値演算を行うことを特徴とする、プロセッサ回路。
2. 前記適応フィルタが適応モードで作動するときサンプル当りの第一演算量を、前記適応フィルタが非適応モードで作動するときサンプル当たりの第二演算量を実行するよう構成される、前記サンプル当たり第二演算量が前記サンプル当たり第一演算量未満である、請求項１に記載のプロセッサ回路。
3. 単位時間当たりのデジタル信号サンプルの前記第一量の、単位時間当たりのデジタル信号サンプルの前記第二量に対する比が、前記第二演算量の、前記第一演算量に対する比とほぼ同等である、請求項２に記載のプロセッサ回路。
4. 単位時間当たりのデジタル信号サンプルの前記第一量の、単位時間当たりのデジタル信号サンプルの前記第二量に対する比が約１：２である、請求項１に記載のプロセッサ回路。
5. 前記第一演算量の、前記第二演算量に対する比が約２：１である、請求項２に記載のプロセッサ回路。
6. 前記の少なくとも１つの演算回路が乗算器である、請求項１に記載のプロセッサ回路。
7. 前記の少なくとも１つの演算回路が、前記適応フィルタが非適応モードで作動するときフィルタ演算に使用される第一演算回路と、前記適応フィルタが適応モードで作動するとき係数更新演算に使用される第二演算回路を有することを特徴とする、請求項１に記載のプロセッサ回路。
8. デジタル信号サンプルとして表される受信信号内の干渉を抑制するためのプロセッサ回路で、
   受信信号の変化に適応する適応モードおよび前記適応モードに比べて適応フィルタの適応性が低い非適応モードで作動するよう構成され、所望の対象信号が検出されるかどうかによって前記適応モードと前記非適応モードとが切り替えられるよう構成される適応フィルタを有し、
   前記適応フィルタが第一演算回路および第二演算回路を有し、
   前記プロセッサ回路が、
   非適応モードではデジタルフィルタ係数を隣接サンプルグループの両デジタル信号サンプルに適用するため前記第一演算回路および前記第二演算回路の両方がフィルタ演算を実行し、
   適応モードでは隣接サンプルグループの一方のデジタル信号サンプルに対し、適応的にデジタルフィルタ係数を更新するため前記第一演算回路がフィルタ演算を実行し、前記第二演算回路が係数更新演算を実行するよう構成されることを特徴とする、プロセッサ回路。
9. さらに、前記所望の対象信号が検出されるかどうかによって前記適応フィルタの作動モードを制御するよう構成される制御回路を有することを特徴とする、請求項１または８に記載のプロセッサ回路。

Images