JP4851502B2 - 可変利得増幅回路 - Google Patents

Description

本発明は、可変利得増幅回路に関し、例えば、自動利得制御回路における可変利得増幅部に適用して有効な可変利得増幅回路に関するものである。

既に、種々の可変利得増幅回路が提案されている。一つの提案として、入力信号を能動フィルタ回路に断続的に供給するように構成し、該断続のデューティ比をパルス幅変調回路によって制御するようにしたプログラマブル・ゲイン・アンプが提案されている（例えば特許文献１参照）。
特許文献１の提案では、パルス幅変調回路によって規定されるデューティ比よって利得が調節され、能動フィルタ回路によって出力の平滑化がはかられる。

一方、制御電圧に対する利得の変化が連続かつ対数線形であると同時に、雑音増加要因となる減衰器を使用しない構成の可変利得増幅器が提案されている（例えば特許文献２参照）。
特許文献２の提案では、入力信号に対して並列接続された複数のコンダクタ増幅器と、これらの増幅器に各々接続される指数乗算器と、指数乗算器の乗算係数を外部からの制御信号に応じて変化させる制御部と、乗算後の電流出力を集約し電圧に変換する電流−電圧変換回路とで可変利得増幅器を構成している。指数乗算回路の乗算係数を制御電圧に従って変化させることによって、減衰器を用いず連続な可変利得特性が得られるとされている。
特開昭６３−１１０８０５号公報（第１頁左下欄「特許請求の範囲」；第２頁右上欄「作用」等） 特開２００７−９７００５号公報（段落００１０〜段落００１２等）

特許文献１の技術では、上述のデューティ比を制御するための制御電圧に対して線形に利得を持つため、利得の低い領域では僅かな利得制御電圧の変化に対して大きく利得が変化することになる。
このため、自動利得制御に適用する場合などでは、全可変域に亘って精度を確保しつつ安定した利得制御を行うことが難しい。
一方、特許文献２の技術では、制御電圧に対する利得の変化が連続かつ対数線形であるため、利得の低い領域における利得制御も特許文献１の場合に比し確実に行うことが可能である。

しかしながら、コンダクタ増幅器を用いることを必須とするものであるため、素子の特性のばらつきに起因する特性（例えば電流値）のずれが生じやすく、また、温度変化の影響を受けやすいといった課題を残す。また、ダイナミックレンジも不十分である。
本発明は上述のような状況に鑑みてなされたものであり、制御信号（制御電圧）に対する利得の変化が連続的かつ対数線形であるため、全可変域に亘って精度を確保しつつ安定した利得制御を行うことが容易であり、かつ、十分なダイナミックレンジが確保できる可変利得増幅回路を提供することを目的とする。

上記目的を達成するべく、本願では次に列記するような可変利得増幅回路を提案する。
本発明の請求項１の可変利得増幅回路は：
利得制御用の参照信号のレベルと所定のランプ状部分を含む比較信号の所定期間のレベルとの両レベルを比較するコンパレータと、
前記比較信号に同期した所定の矩形波信号によって立ち上がりの始端が規定され前記コンパレータの出力信号によって応答継続期間の終端が規定されるステップ応答波形信号を生成するステップ応答波形信号生成回路と、
前記ステップ応答波形信号の前記終端のレベルによってパルス幅が規定される可変パルス幅信号を生成する可変パルス幅信号生成回路と、
可変利得増幅の対象とする入力信号が供給される入力端と可変利得増幅した出力信号を出力する出力端との間に前記可変パルス幅信号に基づいてオン・オフが制御されるスイッチ回路が介挿され該スイッチ回路のオン・オフの態様によって前記入力信号に関する利得を制御する利得制御回路と、
前記利得制御回路の出力信号を平滑した可変利得増幅出力を得る平滑回路と、
を備え、 前記ステップ応答波形信号生成回路は、抵抗素子とコンデンサとによる時定数回路を含み、前記時定数回路の過渡応答を利用して当該ステップ応答波形信号を生成することを特徴とする。

上記請求項１の可変利得増幅回路では、利得制御回路で用いる利得を制御するための可変パルス幅信号を、ステップ応答波形信号に基づいて生成しているため、利得制御用の参照信号の変化に対する利得の変化が連続的かつ対数線形の特性を呈する。このため、安定した利得制御を行うことが容易である。
また、利得制御回路において、スイッチ回路のオン・オフの態様によって利得を制御するようにしているため、入力信号に関するダイナミックレンジも十分である。

更に、抵抗素子とコンデンサとによる時定数回路の過渡応答を利用して当該ステップ応答波形信号を生成しているため、簡単な構成で、全可変域に亘って精度を確保しつつ安定した利得制御を行うことが容易である。

本発明の請求項２の可変利得増幅回路は：
上記請求項１の可変利得増幅回路において特に、所定の安定化電圧信号の供給を受ける抵抗素子を含んで構成され所定の参照電流を生成する電流リファレンス回路と、前記電流リファレンス回路によって生成された参照電流によって充電されるコンデンサの電圧に基づいて前記比較信号および前記矩形波信号を生成する電流制御発振回路と、を更に備えていることを特徴とする。
上記請求項２の可変利得増幅回路では、一つの半導体基板上に上述の抵抗およびコンデンサとを搭載する場合、これら回路要素間の整合をとることが容易である。

本発明の請求項３の可変利得増幅回路は：
上記請求項１の可変利得増幅回路において特に、前記比較信号として鋸歯状波信号を適用することを特徴とする。
本発明の請求項４の可変利得増幅回路は：
上記請求項１の可変利得増幅回路において特に、前記比較信号として三角波信号を適用することを特徴とする。

本発明によれば、制御信号（制御電圧）に対する利得の変化が連続的かつ対数線形であるため、全可変域に亘って精度を確保しつつ安定した利得制御を行うことが容易であり、かつ、十分なダイナミックレンジが確保できる可変利得増幅回路を提供することができる。

以下、本発明の実施の形態について図面を参照して説明する。
［第１実施形態］
図１は、本発明の可変利得増幅回路の第１の実施形態の構成を示す回路図である。
この実施形態の可変利得増幅回路１００は、図１に示すように、コンパレータ１１０と、ステップ応答波形信号生成回路１２０と、可変パルス幅信号生成回路１３０と、利得制御回路１４０と、平滑回路１５０と、を備えている。

コンパレータ１１０は、その基準信号入力端に供給される利得制御用の参照信号Ｖａのレベルと比較信号入力端に供給される所定のランプ状部分を含む比較信号Ｖｃの所定期間のレベルとの両レベルを比較して該比較の結果としての出力信号Ｄ１を出力する。
ステップ応答波形信号生成回路１２０は、抵抗素子Ｒ１とコンデンサＣ１とによる時定数回路１２１、正極側の電源電圧Ｖｈを時定数回路１２１に供給する回路中に介挿されたスイッチＳＷ１およびＳＷ２の直列接続回路、スイッチＳＷ２のオン・オフを制御する信号を供給するインバータ１２２、および、時定数回路１２１の後段に接続されたサンプリング・ホールド回路（図中、Ｓ／Ｈと表記）１２３を有する。

スイッチＳＷ１はコンパレータ１１０の出力Ｄ１によってそのオン・オフが制御される。また、インバータ１２２は、上述の比較信号Ｖｃに同期した所定の矩形波信号Ｖｓの供給を受け、その位相を反転した信号Ｖｓｒを出力してスイッチＳＷ２のオン・オフを制御する。
時定数回路１２１のコンデンサＣ１には上述の矩形波信号Ｖｓによってそのオン・オフが制御されるスイッチＳＷ３が並列に接続されている。
サンプリング・ホールド回路１２３は、矩形波信号ＶｓがＬレベルである期間に一致したトラッキング期間において出力Ｓｒを実時間で捕捉し、続いて矩形波信号ＶｓがＨレベルである期間に一致したホールド期間において上述のトラッキング期間における最終の捕捉値を保持して出力する。以下の説明および図において、このサンプリング・ホールド回路１２３の出力をＳｒｈと表記する。

以上のような構成を有するステップ応答波形信号生成回路１２０は、比較信号Ｖｃに同期した所定の矩形波信号Ｖｓによって立ち上がりの始端が規定されコンパレータ１１０の出力信号Ｄ１によって応答継続期間の終端が規定される時定数回路１２１（抵抗Ｒ１、コンデンサＣ１）のステップ応答波形信号Ｓｒを生成し、このステップ応答波形信号Ｓｒをサンプリング・ホールド回路１２３の出力端から出力する。尚、ステップ応答波形信号Ｓｒの形成については、後に図２を参照して更に詳述する。

一方、可変パルス幅信号生成回路１３０は、コンパレータ１３１を含んで構成される。 コンパレータ１３１の参照信号入力端にはステップ応答波形信号Ｓｒ（それがサンプリング・ホールド回路１２３によってホールドされた値Ｓｒｈ）が供給され、比較信号入力端には所定の鋸歯状波信号Ｐｓが供給される。
上述のように設けられたコンパレータ１３１は、その出力端に、ステップ応答波形信号Ｓｒの終端のレベルによってパルス幅が規定される可変パルス幅信号Ｐｗを生成する。

また、利得制御回路１４０は、可変利得増幅の対象とする入力信号Ｖinが供給される入力端１４１と可変利得増幅された出力信号Ｖｍを出力する出力端１４２との間にスイッチＳＷ４と演算増幅器１４３とが直列に接続されて構成されている。
スイッチＳＷ４は、可変パルス幅信号Ｐｗが制御信号として供給されてそのオン・オフが制御される。このスイッチＳＷ４のオン・オフの態様によって入力信号Ｖinに関する利得が制御される。

図示の利得制御回路１４０では、演算増幅器１４３の前段側にスイッチＳＷ４が設けられているが、演算増幅器１４３の後段側にスイッチＳＷ４を設けるような構成を採ることも可能である。
平滑回路１５０は、利得制御回路１４０の後段に接続され、利得制御回路１４０の出力信号Ｖｍを平滑した可変利得増幅出力Ｖoutを得る。この平滑回路１５０は、例えばローパスフィルタ回路によって構成されるものであり、図１中ＬＰＦと表記されている。

次に、適宜図２を参照して図１の可変利得増幅回路１００の動作について説明する。図２は、図１の可変利得増幅回路１００の動作を表すタイミングチャートである。
図２では、時刻ｔ0から時刻ｔ4までの矩形波信号Ｖｓの１周期の期間（Ｔ1＋Ｔ2）について図１中の各部の信号波形およびスイッチのオン・オフ（ＯＮ・ＯＦＦ）が表され、本可変利得増幅回路１００の動作期間中、矩形波信号Ｖｓの毎周期において図示の動作が繰り返される。

時刻ｔ0で矩形波信号Ｖｓが“Ｈ”から“Ｌ”に転じ、“Ｌ”の期間（時刻ｔ0から時刻ｔ2までの期間）中、スイッチＳＷ３がオフに、スイッチＳＷ２がオンに制御される。
このようにスイッチ時刻ｔ0から時刻ｔ2までの期間のうち、時刻ｔ0から時刻ｔ1までの期間では、コンパレータ１１０への参照信号Ｖａのレベルよりも比較信号Ｖｃのレベルが低く、コンパレータ１１０の出力信号Ｄ１が“Ｈ”である。
上述のように信号Ｄ１が“Ｈ”である期間、この信号Ｄ１によってスイッチＳＷ１がオンに制御される。
即ち、信号Ｄ１が“Ｈ”である時刻ｔ0から時刻ｔ1までの期間、正極側の電源電圧Ｖｈによって、スイッチＳＷ１およびスイッチＳＷ２を通して時定数回路１２１のコンデンサＣ１が充電される。

この充電は抵抗素子Ｒ１とコンデンサＣ１とによる時定数をもって進み、時定数回路１２１の出力であるコンデンサＣ１の正極側の電圧Ｓｒは図２中「Ｓｒ」と表記した波形のごとく、電源電圧Ｖｈに上記時定数で漸近するようなステップ応答特性を呈する。
時刻ｔ1に到ると、コンパレータ１１０の両入力信号レベルの大小関係が逆転するため、出力信号Ｄ１が“Ｈ”から“Ｌ”に転じ、これに応答してスイッチＳＷ１が時刻ｔ1でオフに制御される。

スイッチＳＷ１がオフになると、時定数回路１２１のコンデンサＣ１への充電は停止して、時定数回路１２１の出力であるコンデンサＣ１の正極側の電圧Ｓｒの上昇が停止し、一点鎖線で図示の漸近線には追随しなくなって定常値（Ｖｂ）となる。
換言すれば、ステップ応答波形信号Ｓｒは、比較信号Ｖｃに同期した所定の矩形波信号Ｖｓによって立ち上がりの始端（時刻ｔ0に一致）が規定され、コンパレータ１１０の出力信号Ｄ１（その後縁）によって時定数回路１２１（そのコンデンサＣ１）への充電が断たれて応答継続期間の終端（時刻ｔ1に一致）が規定される。

上述のように電圧Ｓｒが定常値（Ｖｂ）となった状態は、スイッチＳＷ３がオフを維持する期間、即ち、矩形波信号Ｖｓが“Ｌ” を維持する期間中（即ち、時刻ｔ2まで）コンデンサＣ１において保たれる。尚、矩形波信号Ｖｓが“Ｌ” を維持する期間を経過し矩形波信号Ｖｓが“Ｈ”に転じてこのレベルが維持される期間（即ち、時刻ｔ2から時刻ｔ4まで）、スイッチＳＷ２がオフとなって時定数回路１２１への給電が断たれる。

一方、同じ期間（即ち、時刻ｔ2から時刻ｔ4まで）にスイッチＳＷ３がオンとなってコンデンサＣ１の両端が短絡されその電圧は零にリセットされる。
サンプリング・ホールド回路１２３において、その入力電圧Ｓｒの値は、トラッキング期間（時刻ｔ0から時刻ｔ2までの期間）中、実時間で捕捉され、続くホールド期間において、該捕捉による最終時点（時刻ｔ2）での値（即ち、Ｖｂ）が維持される。即ち、サンプリング・ホールド回路１２３の出力Ｓｒｈは、入力電圧Ｓｒが零にリセットされた後においてもＶｂに維持される。

サンプリング・ホールド回路１２３の出力Ｓｒｈ（電圧値Ｖｂ）はコンパレータ１３１に参照信号として供給され、比較信号としての鋸歯状波信号Ｐｓがこの電圧値Ｖｂと比較される。この比較の結果としてのコンパレータ１３１の出力信号Ｐｗは、鋸歯状波信号Ｐｓのランプ状の部分の傾斜と電圧値Ｖｂとの相対によって規定される幅を有するパルス状の信号波形を呈する。
図示の例では、出力信号Ｐｗは、時刻ｔ3から時刻ｔ4までの期間において“Ｈ”となる。このように信号Ｐｗが“Ｈ”である期間毎に利得制御回路１４０のスイッチＳＷ４がオンに、それ以外の期間はオフになるように制御が行われて、利得制御回路１４０の利得が制御される。

以上説明した図２の各信号波形を参照して理解される通り、利得制御回路１４０の利得は、直接にはスイッチＳＷ４のオン・オフを制御する信号Ｐｗのデューティ比に依存し、これは電圧値Ｖｂ、即ち、時定数回路１２１の出力電圧Ｓｒ（サンプリング・ホールド回路１２３の出力Ｓｒｈ）に依存することになる。
そして、更に遡れば、この利得は、コンパレータ１１０における参照信号Ｖａの値に依存する。この実施形態では特に、参照信号Ｖａの値によって直接的に信号Ｐｗのデューティ比を調節するのではなく、参照信号Ｖａの値をこの値に対応する電圧Ｓｒ（即ち、時定数回路１２１の出力電圧）として、指数関数に沿った変換を行った値によって該調節を行う。

既述の通り、出力電圧Ｓｒは時定数回路１２１のステップ応答特性を利用して得られるものであり、指数関数に良く沿った特性を呈する。この場合、抵抗Ｒ１とコンデンサＣ１による時定数回路の１２１のアナログ的な過渡現象であるステップ応答特性を利用しているため、関数の特性が理論値に忠実で連続した指数関数に従った変換が行われ得る。
このため、利得の制御用の信号（参照信号Ｖａ）の値と、デシベル表示による利得の変化とが線形になった（所謂、デシベルリニアな）調整のし易い特性を得ることができる。

図１および図２を参照して上述した実施の形態に関して、この特性を得る過程を更に数式を用いて説明する。
ステップ応答回路１２０の出力信号Ｖｂの時間的推移は次のように表される：
Ｖｂ＝Ｖｈ＊｛１−ｅ＾（−ｔ１／τ）｝………（１）
ここに、τ＝Ｒ＊Ｃ、ｔ１＝（Ｖａ／Ｖｈ）＊Ｔ１であり、従って、
Ｖｂ＝Ｖｈ＊［１−ｅ＾｛（−Ｖａ＊Ｔ１）／（Ｖｈ＊Ｒ＊Ｃ）｝］………（２）
である。
但し、
Ｒ：抵抗Ｒ１の抵抗値
Ｃ：コンデンサＣ１の容量値
Ｔ１：鋸歯状波信号ＶｃがＧＮＤからＶｈまで遷移する時間
Ｖａ：任意の利得制御電圧（参照信号の電圧値）
Ｖｂ：ステップ応答回路１２０の出力信号（サンプリング・ホールド回路出力）
Ｖｈ：直流定電圧
ｔ１：Ｖａと鋸歯状波信号Ｖｃが同電圧になり、ステップ応答が終了する時刻
である。

以上の式（２）によって表されるステップ応答回路１２０の出力信号（サンプリング・ホールド回路出力Ｓｒｈ）が可変パルス幅信号生成回路１３０（そのコンパレータ１３１）において比較信号入力端に供給される鋸歯状波信号Ｐｓと比較され、既述のようにパルス幅が可変の可変パルス幅信号Ｐｗが生成され、この信号Ｐｗによって利得制御回路１４０のスイッチＳＷ４のオン・オフが制御されて利得制御が行われる。

本実施形態の可変利得増幅回路１００の利得をＧOUTとし、利得制御回路１４０における演算増幅器１４３の利得をＧMAXとすると：
ＧOUT＝ＧMAX＊（Ｖｈ−Ｖｂ）／（Ｔ２／Ｔ）………（３）
として表すことができる。ここにＴは矩形波Ｖｓの周期でありＴ１＋Ｔ２である。
式（３）の両辺の対数をとると：
２０＊Log（ＧOUT）＝２０＊Log｛ＧMAX＊（Ｖｈ−Ｖｂ）／（Ｔ２／Ｔ）｝…（４）
式（４）の右辺について展開すると：
２０＊Log｛ＧMAX＊（Ｖｈ−Ｖｂ）／（Ｔ２／Ｔ）｝
＝２０＊Log（ＧMAX／（Ｔ２／Ｔ））＋２０＊Log（Ｖｈ−Ｖｂ）……（５）
式（５）に式（１）を適用すると：
＝２０＊Log（ＧMAX／（Ｔ２／Ｔ））＋２０＊Log｛Ｖｈ＊ｅ＾（−ｔ／τ）｝
＝２０＊Log（ＧMAX＊Ｖｈ／（Ｔ２／Ｔ））＋２０＊（−ｔ／τ）＊Log（ｅ）…（６）
ここで式（６）において：Ａ＝２０＊Log（ＧMAX＊Ｖｈ／（Ｔ２／Ｔ））とおき、
ｔ＝（Ｖａ／Ｖｈ）＊Ｔ１を代入すると：
＝２０＊｛−Ｔ１／（Ｖｈ＊τ）｝＊Log（ｅ）＊Ｖａ＋Ａ…（７）
と表される。従って、式（４）は：
２０＊Log（ＧOUT）＝２０＊｛−Ｔ１／（Ｖｈ＊τ）｝＊Log（ｅ）＊Ｖａ＋Ａ…（８）
の式で表される。

これは、対数で表記した利得と利得制御用の信号レベル（参照信号の値Ｖａ）とが線形の関係となることを意味しており、既述のとおり、利得制御用の信号Ｖａの値と、デシベル表示による利得とが線形になった（所謂、デシベルリニアな）調整のし易い特性が得られることが数式上からも判読される。

［第２実施形態］
図３は、本発明の第２の実施形態としての可変利得増幅回路３００の構成を示す回路図である。図３において既述の図１との対応部は同一の参照符号を附して示し、それら各部の説明は省略する。また、各部の信号波形およびスイッチのオン・オフについては図２と同様であり、動作の説明に関しては図２を参照して既述の事項を援用する。
図３の第２の実施形態では、図１の第１の実施形態における各回路要素を全て備え、更に、図１の第１の実施形態では外部から取得していた上述の鋸歯状波信号Ｐｓ、矩形波信号Ｖｓ、および、比較信号Ｖｃを自ら生成する電流リファレンス回路および電流制御発振器４００をも備えている。

電流リファレンス回路および電流制御発振器４００は、その入力端１０１に、図示省略されたバンドギャップリファレンス回路から外来ノイズに強く安定化された基準電源電圧が供給される。尚、電流リファレンス回路および電流制御発振器４００の構成については、図４を参照して後述する。
図３を既述の図１と対照して容易に理解されるとおり、この第２の実施形態の可変利得増幅回路３００においても、コンパレータ１１０の基準信号入力端に供給される利得制御用の参照信号Ｖａのレベルがステップ応答波形信号生成回路１２０によって対数関数に沿った変化（図２：Ｓｒ）を呈するように変換される。

このステップ応答波形信号生成回路１２０（そのサンプリング・ホールド回路１２３）の出力信号（図２：Ｓｒｈ）のレベルに応じて可変パルス幅信号生成回路１３０の出力である可変パルス幅信号Ｐｗのパルス幅（図２：Ｐｗ）が調節される。
この可変パルス幅信号Ｐｗのデューティ比に依存するようにして利得制御回路１４０の利得が制御される結果、可変利得増幅回路３００の利得が制御される。
この場合、既述のステップ応答波形信号生成回路１２０の作用によって、利得の制御用の信号（参照信号Ｖａ）の値と、デシベル表示による利得の変化とが線形になった（所謂、デシベルリニアな）調整のし易い特性を得ることができる。

図４は、図３の可変利得増幅回路３００の電流リファレンス回路および電流制御発振器４００の構成を表す回路図である。
図４の電流リファレンス回路および電流制御発振器４００は、その入力端１０１に、図示省略されたバンドギャップリファレンス回路から基準電源電圧が供給される。一般に、バンドギャップリファレンス回路では、外来ノイズに強く安定化された基準電源電圧を生成し供給可能である。
しかしながら、図４の電流制御発振器４００は、従って、図３の可変利得増幅回路３００は、バンドギャップリファレンス回路から基準電源電圧が供給されることを必須とするものではなく、他の適宜の安定化電源から同種の電圧の供給を受けるように構成することも可能である。
この電流制御発振器４００は、電流リファレンス回路４１０と電流制御発振器４２０とを含んで構成される。

電流リファレンス回路４１０では、入力端１０１に供給される基準電源電圧が図示のように差動増幅器４１１を介してＰ型ＭＯＳトランジスタＱ１のゲートに供給され、抵抗Ｒ２の値によって規定される電流がトランジスタＱ１に流れるように構成されている。
入力端１０１に供給される基準電源電圧がバンドギャップリファレンス回路（不図示）による基準電源から供給されるように構成する場合には、元になる電源電圧の変化や温度変化の影響を極めて受けにくいため、トランジスタＱ１に流れる電流値は、略、抵抗Ｒ２の製造時のばらつきや温度特性にのみ依存するように調節される。

電流制御発振器４２０には、電流リファレンス回路４１０のトランジスタＱ１に流れる電流に関する電流ミラー回路を構成するようにＰ型ＭＯＳトランジスタＱ２およびＰ型ＭＯＳトランジスタＱ３が設けられている。
正極側の電源からＰ型ＭＯＳトランジスタＱ２に流れる電流はＰ型ＭＯＳトランジスタＱ３を通してコンデンサＣ２に供給され、このコンデンサＣ２を漸次充電する。このため、コンデンサＣ２の正極側に鋸歯状波信号Ｐｓが生起する。このコンデンサＣ２の両端はＮ型ＭＯＳトランジスタＱ４によって結ばれ、このＮ型ＭＯＳトランジスタＱ４がオン状態になるとコンデンサＣ２に充電された電荷は一掃（中和）されて鋸歯状波信号ＰｓはＧＮＤの電位になる。

同様に、正極側の電源からＰ型ＭＯＳトランジスタＱ５を流れる電流はＰ型ＭＯＳトランジスタＱ６を通してコンデンサＣ３に供給され、このコンデンサＣ３を漸次充電する。このため、コンデンサＣ３の正極側に鋸歯状波信号Ｖｃが生起する。このコンデンサＣ３の両端はＮ型ＭＯＳトランジスタＱ７によって結ばれ、このＮ型ＭＯＳトランジスタＱ７がオン状態になるとコンデンサＣ３に充電された電荷は一掃（中和）されて鋸歯状波信号ＶｃはＧＮＤの電位になる。

図示のように、コンデンサＣ２の正極側の出力は一方の端子に電圧Ｖｈが供給されたコンパレータ４２１の他方の端子に供給される。このコンパレータ４２１の出力は、２つのＮＯＲゲート４３１および４３２によって構成されたＳ−Ｒ型フリップフロップ回路４３０の一方のＮＯＲゲート４３２側（例えばセット端子）に供給される。
同様に、コンデンサＣ３の正極側の出力は一方の端子に電圧Ｖｈが供給されたコンパレータ４２２の他方の端子に供給される。このコンパレータ４２２の出力は、Ｓ−Ｒ型フリップフロップ回路４３０の他方のＮＯＲゲート４３２１側（例えばリセット端子）に供給される。

Ｓ−Ｒ型フリップフロップ回路４３０の一方の出力（例えばリセット出力）がインバータ４４１によって反転されて矩形波信号Ｖｓが形成され、この信号Ｖｓが外部に出力される。
一方、信号Ｖｓは、Ｐ型ＭＯＳトランジスタＱ６およびＮ型ＭＯＳトランジスタＱ７の各ゲートに供給されて、双方のトランジスタにおいて相互に位相が反転した形態でオン・オフのスイッチング動作が行われ、コンデンサＣ３の正極側に、図２のＶｃに表された信号波形を生起する。

同様に、信号Ｖｓがインバータ４４２によって反転された矩形波信号が、Ｐ型ＭＯＳトランジスタＱ３およびＮ型ＭＯＳトランジスタＱ５の各ゲートに供給されて、双方のトランジスタにおいて相互に位相が反転した形態でオン・オフのスイッチング動作が行われ、コンデンサＣ２の正極側に、図２のＰｓに表された信号波形を生起する。
このようにして電流リファレンス回路および電流制御発振器４００から出力される各信号Ｐｓ、Ｖｓ、および、Ｖｃが、図３中に同じシンボルで表された該当各部の信号として供給され、図１を参照して既述のような動作と同様の動作が営まれる。

図４の電流リファレンス回路および電流制御発振器４００の動作について更に数式を用いて説明する。
鋸歯状波信号ＶｃがＧＮＤからＶｈまで遷移する時間をＴ１とすると：
Ｔ１＝Ｖｈ＊（Ｃ30／Ｉ5）…………（９）
この式（９）にＩ5＝ｋ＊Ｖｂｇ／Ｒ20を代入して
Ｔ１＝Ｖｈ＊（Ｒ20＊Ｃ30）／（ｋ＊Ｖｂｇ）…………（１０）
なる式（１０）を得る。
但し、
Ｉ5：Ｐ型ＭＯＳトランジスタＱ５に流れる電流
Ｃ30：コンデンサＣ３の容量値
Ｖｈ：直流定電圧
ｋ：Ｐ型ＭＯＳトランジスタＱ１とＰ型ＭＯＳトランジスタＱ５の電流ミラー比
Ｖｂｇ：バンドギャップリファレンス回路から供給される電圧
Ｒ20：抵抗Ｒ２の抵抗値
である。

式（１０）より、鋸歯状波信号ＶｃがＧＮＤからＶｈまで遷移する時間をＴ１は、Ｐ型ＭＯＳトランジスタＱ５に流れる電流値Ｉ5に反比例し、コンデンサＣ３の容量値Ｃ30に比例することが判読される。
一方、ステップ応答回路１２０の出力信号Ｖｂの時間的推移は、先の式（２）で表されるものであった。
この式（２）に式（１０）を代入すると、その指数部は、
（−Ｖａ＊Ｖｈ＊Ｒ20＊Ｃ30）／（Ｖｈ＊Ｒ＊Ｃ＊ｋ＊Ｖｂｇ）
＝（−Ｖａ＊Ｒ20＊Ｃ30）／（Ｒ＊Ｃ＊ｋ＊Ｖｂｇ）
となり、この結果、
Ｖｂ＝Ｖｈ＊［１−ｅ＾｛（−Ｖａ＊Ｒ20＊Ｃ30）/（Ｒ＊Ｃ＊ｋ＊Ｖｂｇ）｝］…(11)
を得る。

この式（１１）の指数部に着目すると、分母は抵抗Ｒ１の抵抗値ＲとコンデンサＣ１の容量値Ｃを含む関数であり、分子は抵抗Ｒ２の抵抗値Ｒ20とコンデンサＣ３の容量値Ｃ30を含む関数である。
電流リファレンス回路および電流制御発振器４００の製造過程で、一つの半導体基板上にこれらの抵抗素子Ｒ１、Ｒ２、および、コンデンサＣ１、Ｃ３をそれらの抵抗値および容量値の温度依存性が相互に作動的に作用して相殺されるように整合性をとることによって、環境温度の変化によって特性の変化が起こり難い安定した特性が得られる。

また、上述のような整合性をとることによって、これらの抵抗素子および容量素子としての製造時の特性のばらつきの影響が効果的に抑制される。
因みに、通常の抵抗素子はその温度係数が正であり、これに対し、コンデンサの中には例えばポリプロピレン・フィルム・コンデンサのように容量の温度係数が負であるものがある。従って、これら両者を組み合わせ、式（１１）における指数部に関して、温度の変化に関し、両者の抵抗値および容量値の変化が丁度相殺し合って、結果的に指数部の値が定常（に近い状態）を維持できるようにした回路が一つの実施例として考えられる。

以上のように、環境温度の変化や製造時の素子特性のばらつきの影響を受け難い電流リファレンス回路および電流制御発振器４００から鋸歯状波信号Ｐｓの供給を受けて作動する可変パルス幅信号生成回路１３０も環境温度の変化や製造時の素子特性のばらつきの影響を受け難い。
従って、可変利得増幅回路３００全体として、利得制御用の電圧（Ｖａ）に対する利得の応答特性は、環境温度の変化や製造時の素子特性のばらつきの影響を受け難いものとなり、動作の安定性に優れた可変利得増幅回路３００が実現される。

尚、図１ないし図４を参照して説明した実施形態では、信号Ｖｃおよび信号Ｐｓとして鋸歯状波信号を適用しているが、これらの信号は鋸歯状波信号であることを必須とするものではなく、所定のランプ状部分を含む信号を適用することが可能である。
図５は、本発明の可変利得増幅回路の第１の実施形態および第２の実施形態の変形例として、図２の鋸歯状波信号ＶｃおよびＰｓに替えて三角波信号Ｖｃ1およびＰｓ1を適用した場合について説明するためのタイミングチャートである。

図５の比較信号Ｖｃ1は、図示のとおりその周期が矩形波信号Ｖｓの周期（Ｔ1＋Ｔ2）に等しい三角波信号である。この三角波信号Ｖｃ1の前半周期Ｔ1の部分は図２の鋸歯状波信号Ｖｃの時刻ｔ0から時刻ｔ2までの期間Ｔ1におけるランプ状部分と同様の変化特性を呈している。
従って、この三角波信号Ｖｃ1の前半周期Ｔ1の部分を図２の鋸歯状波信号Ｖｃの時刻ｔ0から時刻ｔ2までの期間Ｔ1と同様に適用する。

また、比較信号としての三角波信号Ｐｓ1はその周期、位相、および、波高値とも三角波信号Ｖｃ1と同様である。このため、時刻ｔ2のピークの前後の期間（図示の時刻ｔ11から時刻ｔ21までの期間）において、サンプリング・ホールド回路１２３の出力Ｓｒｈ（電圧値Ｖｂ）を上回る値をとる。
従って、コンパレータ１３１の出力信号Ｐｗは、時刻ｔ11に“Ｌ”から“Ｈ”に転じてそのレベルを維持し、時刻ｔ21に到ると“Ｈ”から“Ｌ”に復するような波形を呈する。

このため、このような信号Ｐｗに応答するスイッチＳＷ４も、時刻ｔ11でオフからオンに転じてオンを維持し、時刻ｔ21に到るとオンからオフに復するように作動する。
図２の動作との比較においては、矩形波信号Ｖｓの１周期の期間において信号Ｐｗが“Ｈ”レベルをとるタイミングを若干異にするが、そのデューティ比は図２に基づいて説明した場合と略同様にして可変であり、従って、図２の場合と略同様にスイッチＳＷ４のオンオフを制御して可変利得増幅回路としての利得調節機能を実現することができる。

本発明の可変利得増幅回路は、例えば、自動利得制御回路における可変利得増幅部に適用することができる。

本発明の可変利得増幅回路の第１の実施形態の構成を示す回路図である。 図１の可変利得増幅回路の動作を表すタイミングチャートである。 本発明の可変利得増幅回路の第２の実施形態の構成を示す回路図である。 図３の電流リファレンス回路および可変利得増幅回路の電流制御発振器の構成を表す回路図である。 本発明の可変利得増幅回路の第１の実施形態および第２の実施形態の変形例について説明するためのタイミングチャートである。

符号の説明

１００，３００…可変利得増幅回路
１１０…コンパレータ
１２０…ステップ応答波形信号生成回路
１３０…可変パルス幅信号生成回路
１４０…利得制御回路
１５０…平滑回路

Claims (4)

1. 利得制御用の参照信号のレベルと所定のランプ状部分を含む比較信号の所定期間のレベルとの両レベルを比較するコンパレータと、
   前記比較信号に同期した所定の矩形波信号によって立ち上がりの始端が規定され前記コンパレータの出力信号によって応答継続期間の終端が規定されるステップ応答波形信号を生成するステップ応答波形信号生成回路と、
   前記ステップ応答波形信号の前記終端のレベルによってパルス幅が規定される可変パルス幅信号を生成する可変パルス幅信号生成回路と、
   可変利得増幅の対象とする入力信号が供給される入力端と可変利得増幅した出力信号を出力する出力端との間に前記可変パルス幅信号に基づいてオン・オフが制御されるスイッチ回路が介挿され該スイッチ回路のオン・オフの態様によって前記入力信号に関する利得を制御する利得制御回路と、
   前記利得制御回路の出力信号を平滑した可変利得増幅出力を得る平滑回路と、
   を備え、
   前記ステップ応答波形信号生成回路は、抵抗素子とコンデンサとによる時定数回路を含み、前記時定数回路の過渡応答を利用して当該ステップ応答波形信号を生成することを特徴とする可変利得増幅回路。
2. 所定の安定化電圧信号の供給を受ける抵抗素子を含んで構成され所定の参照電流を生成する電流リファレンス回路と、前記電流リファレンス回路によって生成された参照電流によって充電されるコンデンサの電圧に基づいて前記比較信号および前記矩形波信号を生成する電流制御発振回路と、を更に備えていることを特徴とする請求項１に記載の可変利得増幅回路。
3. 前記比較信号として鋸歯状波信号を適用することを特徴とする請求項１に記載の可変利得増幅回路。
4. 前記比較信号として三角波信号を適用することを特徴とする請求項１に記載の可変利得増幅回路。

Images