Patents
Search within
Search within the title, abstract, claims, or full patent document: You can restrict your search to a specific field using field names.
Use TI= to search in the title, AB= for the abstract, CL= for the claims, or TAC= for all three. For example, TI=(safety belt).
Search by Cooperative Patent Classifications (CPCs): These are commonly used to represent ideas in place of keywords, and can also be entered in a search term box. If you're searching forseat belts, you could also search for B60R22/00 to retrieve documents that mention safety belts or body harnesses. CPC=B60R22 will match documents with exactly this CPC, CPC=B60R22/low matches documents with this CPC or a child classification of this CPC.
Learn More
Title
Abstract
Claims
Full Document
Find patents
Keywords and boolean syntax (USPTO or EPO format): seat belt searches these two words, or their plurals and close synonyms. "seat belt" searches this exact phrase, in order. -seat -belt searches for documents not containing either word.
For searches using boolean logic, the default operator is AND with left associativity. Note: this means safety OR seat belt is searched as (safety OR seat) AND belt. Each word automatically includes plurals and close synonyms. Adjacent words that are implicitly ANDed together, such as (safety belt), are treated as a phrase when generating synonyms.
Learn More
Search by
Chemistry searches match terms (trade names, IUPAC names, etc. extracted from the entire document, and processed from .MOL files.)
Substructure (use SSS=) and similarity (use ~) searches are limited to one per search at the top-level AND condition. Exact searches can be used multiple times throughout the search query.
Searching by SMILES or InChi key requires no special syntax. To search by SMARTS, use SMARTS=.
To search for multiple molecules, select "Batch" in the "Type" menu. Enter multiple molecules separated by whitespace or by comma.
Learn More
Patent numbers
Search specific patents by importing a CSV or list of patent publication or application numbers.
可変利得反転増幅回路
JP5372227B2
Japan
Worldwide applications
2012
JP
Application JP2012180836A events
2012-08-17
2012-11-08
2013-12-18
Application granted
2013-12-18
Status
Expired - Fee Related
2028-09-11
Anticipated expiration
Description
translated from
本発明は、可変利得反転増幅回路に関し、例えば、自動利得制御回路における可変利得増幅部に適用して有効な可変利得反転増幅回路に関するものである。
既に、種々の可変利得増幅回路が提案されている。一つの提案として、入力信号を能動フィルタ回路に断続的に供給するように構成し、該断続のデューティ比をパルス幅変調回路によって制御するようにしたプログラマブル・ゲイン・アンプが提案されている（例えば特許文献１参照）。
特許文献１の提案では、パルス幅変調回路によって規定されるデューティ比よって利得が調節され、能動フィルタ回路によって出力の平滑化がはかられる。
特許文献１の提案では、パルス幅変調回路によって規定されるデューティ比よって利得が調節され、能動フィルタ回路によって出力の平滑化がはかられる。
以上の特許文献１の提案では、非反転増幅器を用いているが、図７に示すように、反転増幅器を用いて可変利得増幅回路（可変利得反転増幅回路）を構成することも可能である。
図７の可変利得反転増幅回路７０は、アナログ信号入力端子１１とアナログ信号出力端子１２との間に演算増幅器２０を有し、アナログ信号入力端子１１に供給されたアナログ入力信号Ｖｉｎを利得制御信号ＣＳ１に応じた利得で増幅しアナログ信号出力端子１２からアナログ出力信号Ｖｏｕｔとして出力するように構成されている。
図７の可変利得反転増幅回路７０は、アナログ信号入力端子１１とアナログ信号出力端子１２との間に演算増幅器２０を有し、アナログ信号入力端子１１に供給されたアナログ入力信号Ｖｉｎを利得制御信号ＣＳ１に応じた利得で増幅しアナログ信号出力端子１２からアナログ出力信号Ｖｏｕｔとして出力するように構成されている。
アナログ信号入力端子１１と演算増幅器２０の反転入力端子との間に入力抵抗１３が接続され、演算増幅器２０の出力端子と反転入力端子との間に帰還抵抗２１と平滑コンデンサ２２とが並列に接続されている。また、演算増幅器２０の非反転入力端子は所謂アナロググランド２３に接続される形で接地されている。
また、アナログ信号入力端子１１と演算増幅器２０の反転入力端子との間に入力抵抗１３と直列に第１のスイッチ３１が介挿されている。図７の構成例では、入力抵抗１３の一端側が第１のスイッチ３１の一方の極と接続され、入力抵抗１３の他端側が入力端子１１に接続されて、入力端子１１→入力抵抗１３→第１のスイッチ３１の順に直列接続されている。
また、アナログ信号入力端子１１と演算増幅器２０の反転入力端子との間に入力抵抗１３と直列に第１のスイッチ３１が介挿されている。図７の構成例では、入力抵抗１３の一端側が第１のスイッチ３１の一方の極と接続され、入力抵抗１３の他端側が入力端子１１に接続されて、入力端子１１→入力抵抗１３→第１のスイッチ３１の順に直列接続されている。
この第１のスイッチ３１はオン・オフ制御信号ＣＳ２に応じてオン・オフの切り換え動
作が制御される。
オン・オフ制御信号ＣＳ２はオン・オフ制御信号生成回路４０から供給される。このオン・オフ制御信号生成回路４０は、利得制御信号ＣＳ１に応じてパルス幅変調信号またはパルス密度変調信号であるオン・オフ制御信号を生成する。
以上にその構成を説明した図７の可変利得反転増幅回路７０は、入力抵抗１３と第１のスイッチ３１との直列接続における接続順序を逆転させて図８の可変利得反転増幅回路８０の如く構成することもできる。
即ち、図８の可変利得反転増幅回路８０では、入力端子１１→第１のスイッチ３１→入力抵抗１３の順に直列接続されている。
作が制御される。
オン・オフ制御信号ＣＳ２はオン・オフ制御信号生成回路４０から供給される。このオン・オフ制御信号生成回路４０は、利得制御信号ＣＳ１に応じてパルス幅変調信号またはパルス密度変調信号であるオン・オフ制御信号を生成する。
以上にその構成を説明した図７の可変利得反転増幅回路７０は、入力抵抗１３と第１のスイッチ３１との直列接続における接続順序を逆転させて図８の可変利得反転増幅回路８０の如く構成することもできる。
即ち、図８の可変利得反転増幅回路８０では、入力端子１１→第１のスイッチ３１→入力抵抗１３の順に直列接続されている。
図８において図７との対応部には同一の符号を附して示してあるが、両図を対比して容易に理解されるとおり、上述の入力抵抗１３と第１のスイッチ３１との直列接続の順序が逆転して配されている点を除き両者に差異はない。
図９は、図７および図８の可変利得反転増幅回路の動作を表すタイミングチャートである。この図９を参照しつつ図７および図８の可変利得反転増幅回路の動作について説明する。
図９は、図７および図８の可変利得反転増幅回路の動作を表すタイミングチャートである。この図９を参照しつつ図７および図８の可変利得反転増幅回路の動作について説明する。
オン・オフ制御信号ＣＳ２は、利得制御信号ＣＳ１に応じてオン・オフ制御信号生成回路４０において生成される。図９に示された例では、パルス信号であるオン・オフ制御信号ＣＳ２は、レベル“Ｌ”の期間とレベル“Ｈ”の期間とが時間軸上で３：１の比率となるように形成される。
このような比率の選択は、当該パルス信号として、パルス幅を可変にしたパルス幅変調信号を適用し、または、時間軸上での一定のパルス幅のパルス波の出現密度を可変にしたパルス密度変調を適用し、これらの変調の程度を調節することによって適切に行われ得る。
このような比率の選択は、当該パルス信号として、パルス幅を可変にしたパルス幅変調信号を適用し、または、時間軸上での一定のパルス幅のパルス波の出現密度を可変にしたパルス密度変調を適用し、これらの変調の程度を調節することによって適切に行われ得る。
このようなオン・オフ制御信号ＣＳ２が、第１のスイッチ３１に供給され、“Ｌ”レベルの期間で第１のスイッチ３１はオフし、“Ｈ”レベルの期間で第１のスイッチ３１はオンするようにオン・オフの切り換え動作が制御される。
この場合、アナログ信号入力端子１１には、図示の期間においてレベルが定常である（所謂アナロググランドレベルＶｇｎｄに対して正側にＶｉｎのレベルを有する直流の）アナログ入力信号Ｖｉｎが供給されていると仮定している。
この場合、アナログ信号入力端子１１には、図示の期間においてレベルが定常である（所謂アナロググランドレベルＶｇｎｄに対して正側にＶｉｎのレベルを有する直流の）アナログ入力信号Ｖｉｎが供給されていると仮定している。
演算増幅器２０の帰還抵抗２１と並列に平滑コンデンサ２２が接続されていないと想定した場合のアナログ信号出力端子１２からの出力信号がＰｏｕｔとして示してある。
図示の通り、出力信号Ｐｏｕｔはオン・オフ制御信号ＣＳ２（従って、第１のスイッチ３１のオン・オフ）とは位相が反転した波形を呈している。
即ち、“Ｈ”レベル（Ｖｇｎｄ）の期間と“Ｌ”レベルの期間とが時間軸上で３：１となる波形を呈している。
実際には、平滑コンデンサ２２が接続されているために、出力信号Ｐｏｕｔは平滑されて、アナログ出力信号Ｖｏｕｔとして、アナロググランドレベルＶｇｎｄから（信号Ｐｏｕｔの波高値を１場合のそれとの相対において）４分の１低下したレベルの直流信号が出力される。
図示の通り、出力信号Ｐｏｕｔはオン・オフ制御信号ＣＳ２（従って、第１のスイッチ３１のオン・オフ）とは位相が反転した波形を呈している。
即ち、“Ｈ”レベル（Ｖｇｎｄ）の期間と“Ｌ”レベルの期間とが時間軸上で３：１となる波形を呈している。
実際には、平滑コンデンサ２２が接続されているために、出力信号Ｐｏｕｔは平滑されて、アナログ出力信号Ｖｏｕｔとして、アナロググランドレベルＶｇｎｄから（信号Ｐｏｕｔの波高値を１場合のそれとの相対において）４分の１低下したレベルの直流信号が出力される。
特許文献１の技術では、上述のデューティ比を制御するための制御電圧に対して線形に利得を持つため、利得の低い領域では僅かな利得制御電圧の変化に対して大きく利得が変化することになる。
このため、自動利得制御に適用する場合などでは、全可変域に亘って精度を確保しつつ安定した利得制御を行うことが難しい。
一方、図７ないし図９を参照して説明した従来技術においても、以下に述べるように入力抵抗に関する寄生容量の作用によって、利得制御信号とこれによって制御される利得との関係が非直線性を呈し、特に、利得が低い領域での制御の精度確保が難しいといった問題がある。
この問題に関し、図面を伴なって更に詳述する。この説明では、図７の回路上で入力抵抗１３（その一つの端部）と第１のスイッチ３１（その一つの極側）との接続点（導体部）をＡ点と称呼し、Ａ点の電圧をＶａと表記する。また、演算増幅器２０の反転入力端子と同電位の導体部をＢ点と称呼する。
このため、自動利得制御に適用する場合などでは、全可変域に亘って精度を確保しつつ安定した利得制御を行うことが難しい。
一方、図７ないし図９を参照して説明した従来技術においても、以下に述べるように入力抵抗に関する寄生容量の作用によって、利得制御信号とこれによって制御される利得との関係が非直線性を呈し、特に、利得が低い領域での制御の精度確保が難しいといった問題がある。
この問題に関し、図面を伴なって更に詳述する。この説明では、図７の回路上で入力抵抗１３（その一つの端部）と第１のスイッチ３１（その一つの極側）との接続点（導体部）をＡ点と称呼し、Ａ点の電圧をＶａと表記する。また、演算増幅器２０の反転入力端子と同電位の導体部をＢ点と称呼する。
図９は、Ａ点およびその周辺の関連部位における信号波形を表すタイミングチャートである。
図９に示すように、Ａ点の電圧Ｖａは、アナログ入力信号Ｖｉｎが定常地である場合には、第１のスイッチ３１がオフのとき“Ｈ”レベル（Ｖｉｎ）、オンのときＢ点と“Ｌ”レベル（Ｖｇｎｄ）となるような二状態間で遷移する。
一方、特に、半導体基板上では、基板上に配された抵抗と基板との間に寄生容量を生じる。入力抵抗１３の両端間の電圧と寄生容量との関係は図１１に示すような特性を呈する。
図９に示すように、Ａ点の電圧Ｖａは、アナログ入力信号Ｖｉｎが定常地である場合には、第１のスイッチ３１がオフのとき“Ｈ”レベル（Ｖｉｎ）、オンのときＢ点と“Ｌ”レベル（Ｖｇｎｄ）となるような二状態間で遷移する。
一方、特に、半導体基板上では、基板上に配された抵抗と基板との間に寄生容量を生じる。入力抵抗１３の両端間の電圧と寄生容量との関係は図１１に示すような特性を呈する。
図１１は、図７における入力抵抗１３とこれに関連して生じる寄生容量をモデル化して説明するための概念図である。この場合、入力抵抗１３は全体が略均質でありその抵抗値は一端側から他端側に向かって線形に増加するようなものであると仮定している。
第１のスイッチ３１のオン・オフに伴なって、上述の二状態間で電圧が遷移することにより、入力抵抗１３と寄生容量とによって、スイッチトキャパシタ回路の特性と同様の擬似的抵抗素子が存在するような特性が出現する。
第１のスイッチ３１のオン・オフに伴なって、上述の二状態間で電圧が遷移することにより、入力抵抗１３と寄生容量とによって、スイッチトキャパシタ回路の特性と同様の擬似的抵抗素子が存在するような特性が出現する。
即ち、スイッチトキャパシタ回路における電荷の移動によって、入力抵抗１３に並列に抵抗が接続された状態と等価な現象を生じ、この現象に起因して可変利得反転増幅回路としての利得制御に誤差を来たすことになる。
図１１の下段に表された特性のように、入力抵抗１３内の電圧は、一端側から他端側に向けて離れる距離に比例した値となる。
入力抵抗１３の全寄生容量をＣresとし、図１１の抵抗の中点で電圧を平均化して考えると、上述の二状態間で電圧が遷移する場合に移動する電荷ΔＱは次の式（１）のように表すことができる。
図１１の下段に表された特性のように、入力抵抗１３内の電圧は、一端側から他端側に向けて離れる距離に比例した値となる。
入力抵抗１３の全寄生容量をＣresとし、図１１の抵抗の中点で電圧を平均化して考えると、上述の二状態間で電圧が遷移する場合に移動する電荷ΔＱは次の式（１）のように表すことができる。
即ち、第１のスイッチ３１がオンになって電圧Ｖinが入力抵抗１３に印加されたときの全寄生容量の蓄積電荷をＱ１とし、第１のスイッチ３１がオフになって電圧Ｖinの印加が断たれたときの全寄生容量の蓄積電荷をＱ２とすると：
Ｑ１＝Ｖin＊Ｃres
Ｑ２＝｛（Ｖin―Ｖgnd）／２＋Ｖgnd｝＊Ｃres
ΔＱ＝Ｑ１―Ｑ２＝（Ｖin―Ｖgnd）＊Ｃres／２………（１）
Ｑ１＝Ｖin＊Ｃres
Ｑ２＝｛（Ｖin―Ｖgnd）／２＋Ｖgnd｝＊Ｃres
ΔＱ＝Ｑ１―Ｑ２＝（Ｖin―Ｖgnd）＊Ｃres／２………（１）
スイッチトキャパシタ回路はこの電荷ΔＱをスイッチングする周期で流すことのできる仮想的な抵抗として作用する。この様子を図１２を参照して更に説明する。
図１２は、スイッチトキャパシタ回路に相当する部分を等価回路によって表した従来の可変利得反転増幅回路の回路図である。図１２において、破線で囲まれた部分がスイッチトキャパシタ回路に相当する等価回路部であり、この部分を等価スイッチトキャパシタ回路１１０と称呼する。また、既述の図７との対応部には同一の参照符号を附してある。
等価スイッチトキャパシタ回路１１０は、既述のＡ点からコンデンサ１１１およびコンデンサ１１２の並列接続回路を経て接地され、これらコンデンサ１１１およびコンデンサ１１２の正極側とアナログ入力端子１１との間に仮想スイッチ１１３が介挿された形をなしている。
図１２は、スイッチトキャパシタ回路に相当する部分を等価回路によって表した従来の可変利得反転増幅回路の回路図である。図１２において、破線で囲まれた部分がスイッチトキャパシタ回路に相当する等価回路部であり、この部分を等価スイッチトキャパシタ回路１１０と称呼する。また、既述の図７との対応部には同一の参照符号を附してある。
等価スイッチトキャパシタ回路１１０は、既述のＡ点からコンデンサ１１１およびコンデンサ１１２の並列接続回路を経て接地され、これらコンデンサ１１１およびコンデンサ１１２の正極側とアナログ入力端子１１との間に仮想スイッチ１１３が介挿された形をなしている。
等価スイッチトキャパシタ回路１１０は、更に、既述の第１のスイッチ３１を含み、上述の仮想スイッチ１１３はこの第１のスイッチ３１とは逆位相のタイミングでオン・オフ動作する。
このような等価スイッチトキャパシタ回路１１０の抵抗値Ｒscは、スイッチング周波数をｆとし、入力抵抗１３の全寄生容量をＣres、仮想スイッチ１１３のＡ点側や第１のスイッチ３１と入力抵抗１３の間の配線につく寄生容量をＣswとすると：
Ｒsc＝１／｛ｆ＊（Ｃres／２＋Ｃsw）｝………（２）
のように表される。
このような等価スイッチトキャパシタ回路１１０の抵抗値Ｒscは、スイッチング周波数をｆとし、入力抵抗１３の全寄生容量をＣres、仮想スイッチ１１３のＡ点側や第１のスイッチ３１と入力抵抗１３の間の配線につく寄生容量をＣswとすると：
Ｒsc＝１／｛ｆ＊（Ｃres／２＋Ｃsw）｝………（２）
のように表される。
例えば、入力抵抗１３の全寄生容量をＣresが８００ｆＦ、寄生容量Ｃswが１００ｆＦ、変調周波数ｆが５００ｋＨｚである場合には、上掲の（２）式より、４ＭΩの抵抗Ｒscが入力抵抗１３と並列に接続された場合に相当する特性を呈する。
これは、帰還抵抗２２が５０ｋΩである場合には−３８ｄＢ以下の利得は実現不可能であることを意味している。
帰還抵抗２２および入力抵抗１３を共に５０ｋΩとした場合の、利得制御信号による利得の設定値に対する可変利得反転増幅回路の利得との関係を図１３に示す。
図示のように、−３８ｄＢ以上の利得においても可変利得反転増幅回路の利得は寄生容量による影響を受ける。
これは、帰還抵抗２２が５０ｋΩである場合には−３８ｄＢ以下の利得は実現不可能であることを意味している。
帰還抵抗２２および入力抵抗１３を共に５０ｋΩとした場合の、利得制御信号による利得の設定値に対する可変利得反転増幅回路の利得との関係を図１３に示す。
図示のように、−３８ｄＢ以上の利得においても可変利得反転増幅回路の利得は寄生容量による影響を受ける。
以上は、図７の従来の可変利得反転増幅回路の場合について述べたが、図８の従来の可変利得反転増幅回路の場合においても同様の現象を呈する。即ち、Ａ点の電圧は、第１のスイッチ３１がオフになるとアナロググランド２３と同じ値になり、オンになるとアナログ信号入力Ｖｉｎと同じ電圧になる。この二電圧間をスイッチングすると、図７の場合について説明した寄生容量の作用によって、利得制御信号による利得の設定値に対する可変利得反転増幅回路の利得は上述したところと同様に影響を被ることになる。
以上に述べたような入力抵抗周りの寄生容量の作用によって、利得制御信号による利得の設定値に対する可変利得反転増幅回路の利得が線形性を維持できないと、可変利得反転増幅回路は、特にその利得が低い領域での適切な利得制御が困難になってしまう。
本発明は上述のような状況に鑑みてなされたものであり、入力抵抗周りの寄生容量による影響を抑制し、利得制御信号による利得の設定値に対する可変利得反転増幅回路の利得の線形性を維持して、利得が低い領域においても適切な利得制御を行うことが可能な可変利得反転増幅回路を提供することを目的とする。
本発明は上述のような状況に鑑みてなされたものであり、入力抵抗周りの寄生容量による影響を抑制し、利得制御信号による利得の設定値に対する可変利得反転増幅回路の利得の線形性を維持して、利得が低い領域においても適切な利得制御を行うことが可能な可変利得反転増幅回路を提供することを目的とする。
上記目的を達成するべく、本願では次に列記するような可変利得反転増幅回路を提案する。
本発明の請求項１の可変利得反転増幅回路は：
アナログ信号入力端子とアナログ信号出力端子との間に演算増幅器を有し、前記アナログ入力端子に供給された入力信号を利得制御信号に応じた利得で増幅し前記アナログ信号出力端子から出力するように構成された可変利得反転増幅回路であって、
前記アナログ信号入力端子と前記演算増幅器の反転入力端子との間に接続され、半導体基板に形成された入力抵抗と、
前記演算増幅器の出力端子と反転入力端子との間に接続された帰還抵抗と、
前記アナログ信号入力端子と前記演算増幅器の反転入力端子との間に前記入力抵抗と直列に接続されて介挿され所定のオン・オフ制御信号に応じてオン・オフ動作が制御される第１のスイッチと、
前記入力抵抗の一端側と前記第１のスイッチの一方の極側との接続点に、アナロググランドからの直流電圧を供給する直流電圧供給回路と、
前記直流電圧供給回路と前記接続点との間の経路中に介挿され所定のオン・オフ制御信号に応じて前記第１のスイッチにおけるオン・オフ動作とは逆位相の関係でオン・オフ動作が制御される第２のスイッチと、
を備え、
前記演算増幅器の非反転入力端子は、アナロググランドに接続され、
前記直流電圧供給回路は、前記接続点に前記第２のスイッチを介して接続された出力端子を有するボルテージフォロア回路を含んで構成されていることを特徴とする可変利得反転増幅回路を備えていることを特徴とする。
本発明の請求項１の可変利得反転増幅回路は：
アナログ信号入力端子とアナログ信号出力端子との間に演算増幅器を有し、前記アナログ入力端子に供給された入力信号を利得制御信号に応じた利得で増幅し前記アナログ信号出力端子から出力するように構成された可変利得反転増幅回路であって、
前記アナログ信号入力端子と前記演算増幅器の反転入力端子との間に接続され、半導体基板に形成された入力抵抗と、
前記演算増幅器の出力端子と反転入力端子との間に接続された帰還抵抗と、
前記アナログ信号入力端子と前記演算増幅器の反転入力端子との間に前記入力抵抗と直列に接続されて介挿され所定のオン・オフ制御信号に応じてオン・オフ動作が制御される第１のスイッチと、
前記入力抵抗の一端側と前記第１のスイッチの一方の極側との接続点に、アナロググランドからの直流電圧を供給する直流電圧供給回路と、
前記直流電圧供給回路と前記接続点との間の経路中に介挿され所定のオン・オフ制御信号に応じて前記第１のスイッチにおけるオン・オフ動作とは逆位相の関係でオン・オフ動作が制御される第２のスイッチと、
を備え、
前記演算増幅器の非反転入力端子は、アナロググランドに接続され、
前記直流電圧供給回路は、前記接続点に前記第２のスイッチを介して接続された出力端子を有するボルテージフォロア回路を含んで構成されていることを特徴とする可変利得反転増幅回路を備えていることを特徴とする。
上記請求項１の可変利得反転増幅回路では、第１のスイッチにおけるオン・オフ動作とは逆位相の関係でオン・オフ動作が制御される第２のスイッチによって、第１のスイッチがオフになった状態では前記入力抵抗の一端側と前記第１のスイッチの一方の極側との接続点が、アナロググランドからの所定の低インピーダンスの直流電圧源からの直流電圧に維持される。このため、半導体基板に形成された入力抵抗周りの寄生容量による等価的なスイッチトキャパシタ回路における移動電荷の影響が抑制される。従って、利得制御信号による利得の設定値に対する可変利得反転増幅回路の利得の線形性が維持され、利得が低い領域においても適切な利得制御を行うことが可能になる。
また、上記請求項１の可変利得反転増幅回路では、前記演算増幅器の非反転入力端子は、アナロググランドに接続され、前記直流電圧供給回路は、前記接続点に前記第２のスイッチを介して接続された出力端子を有するボルテージフォロア回路を含んで構成されている。このため、可変利得反転増幅回路では、ボルテージフォロア回路によって、前記入力抵抗の一端側と前記第１のスイッチの一方の極側との接続点が、より高い安定性をもって、所定の低インピーダンスの直流電圧源からの直流電圧に維持される。
また、上記請求項１の可変利得反転増幅回路では、前記演算増幅器の非反転入力端子は、アナロググランドに接続され、前記直流電圧供給回路は、前記接続点に前記第２のスイッチを介して接続された出力端子を有するボルテージフォロア回路を含んで構成されている。このため、可変利得反転増幅回路では、ボルテージフォロア回路によって、前記入力抵抗の一端側と前記第１のスイッチの一方の極側との接続点が、より高い安定性をもって、所定の低インピーダンスの直流電圧源からの直流電圧に維持される。
本発明の請求項２の可変利得反転増幅回路は：
上記請求項１の可変利得反転増幅回路において特に、前記利得制御信号に応じてパルス幅変調信号またはパルス密度変調信号である前記オン・オフ制御信号を生成するオン・オフ制御信号生成回路を更に備えていることを特徴とする。
上記請求項２の可変利得反転増幅回路では、上述のようなオン・オフ制御信号生成回路の出力であるオン・オフ制御信号によって第１のスイッチにおけるオン・オフ動作を制御することにより、可変利得反転増幅回路における適切な利得調整が行われ得る。
上記請求項１の可変利得反転増幅回路において特に、前記利得制御信号に応じてパルス幅変調信号またはパルス密度変調信号である前記オン・オフ制御信号を生成するオン・オフ制御信号生成回路を更に備えていることを特徴とする。
上記請求項２の可変利得反転増幅回路では、上述のようなオン・オフ制御信号生成回路の出力であるオン・オフ制御信号によって第１のスイッチにおけるオン・オフ動作を制御することにより、可変利得反転増幅回路における適切な利得調整が行われ得る。
本発明の請求項３の可変利得反転増幅回路は：
上記請求項１の可変利得反転増幅回路において特に、前記第１のスイッチおよび前記第２のスイッチの少なくとも何れかは、外部のシステムコントローラから供給されるオン・オフ制御信号に応じてオン・オフ動作が制御されることを特徴とする。
上記請求項３の可変利得反転増幅回路では、システムコントローラ配下の各回路や操作部等との動作の連係が適切にはかられた形で良好な利得調整が行われ得る。
上記請求項１の可変利得反転増幅回路において特に、前記第１のスイッチおよび前記第２のスイッチの少なくとも何れかは、外部のシステムコントローラから供給されるオン・オフ制御信号に応じてオン・オフ動作が制御されることを特徴とする。
上記請求項３の可変利得反転増幅回路では、システムコントローラ配下の各回路や操作部等との動作の連係が適切にはかられた形で良好な利得調整が行われ得る。
本発明の請求項４の可変利得反転増幅回路は：
上記請求項１の可変利得反転増幅回路において特に、前記帰還抵抗と並列に前記演算増幅器の出力を平滑する平滑コンデンサが接続されていることを特徴とする。
上記請求項４の可変利得反転増幅回路では、この平滑コンデンサによって、前記演算増幅器がローパスフィルタとしても機能し、その出力側に、利得調整され且つ平滑された適正な出力信号を得ることができる。
上記請求項１の可変利得反転増幅回路において特に、前記帰還抵抗と並列に前記演算増幅器の出力を平滑する平滑コンデンサが接続されていることを特徴とする。
上記請求項４の可変利得反転増幅回路では、この平滑コンデンサによって、前記演算増幅器がローパスフィルタとしても機能し、その出力側に、利得調整され且つ平滑された適正な出力信号を得ることができる。
本発明の請求項５の可変利得反転増幅回路は：
上記請求項１の可変利得反転増幅回路において特に、前記帰還抵抗と並列に平滑コンデンサを有さず、前記演算増幅器の出力端子と前記アナログ出力端子との間に平滑回路が設けられていることを特徴とする。
上記請求項５の可変利得反転増幅回路では、可変利得反転増幅回路のアナログ出力端子に、利得調整され且つ平滑された適正な出力信号を得ることができる。
上記請求項１の可変利得反転増幅回路において特に、前記帰還抵抗と並列に平滑コンデンサを有さず、前記演算増幅器の出力端子と前記アナログ出力端子との間に平滑回路が設けられていることを特徴とする。
上記請求項５の可変利得反転増幅回路では、可変利得反転増幅回路のアナログ出力端子に、利得調整され且つ平滑された適正な出力信号を得ることができる。
本発明によれば、入力抵抗周りの寄生容量による影響を抑制し、利得制御信号による利得の設定値に対する可変利得反転増幅回路の利得の線形性を維持して、利得が低い領域においても適切な利得制御を行うことが可能な可変利得反転増幅回路を提供することができる。
以下、本発明の実施の形態について図面を参照して説明する。
［第１実施形態］
図１は、本発明の可変利得反転増幅回路の第１実施形態の構成を示す回路図である。
この実施形態の可変利得反転増幅回路１００は、アナログ信号入力端子１１とアナログ信号出力端子１２との間に演算増幅器２０を有し、アナログ信号入力端子１１に供給されたアナログ入力信号Ｖｉｎを利得制御信号ＣＳ１に応じた利得で増幅しアナログ信号出力端子１２からアナログ出力信号Ｖｏｕｔとして出力するように構成されている。
［第１実施形態］
図１は、本発明の可変利得反転増幅回路の第１実施形態の構成を示す回路図である。
この実施形態の可変利得反転増幅回路１００は、アナログ信号入力端子１１とアナログ信号出力端子１２との間に演算増幅器２０を有し、アナログ信号入力端子１１に供給されたアナログ入力信号Ｖｉｎを利得制御信号ＣＳ１に応じた利得で増幅しアナログ信号出力端子１２からアナログ出力信号Ｖｏｕｔとして出力するように構成されている。
アナログ信号入力端子１１と演算増幅器２０の反転入力端子との間に入力抵抗１３が接続され、演算増幅器２０の出力端子と反転入力端子との間に帰還抵抗２１と平滑コンデンサ２２とが並列に接続されている。また、演算増幅器２０の非反転入力端子は所謂アナロググランド２３に接続される形で接地されている。
また、アナログ信号入力端子１１と演算増幅器２０の反転入力端子との間に入力抵抗１３と直列に第１のスイッチ３１が介挿されている。図１の構成例では、入力抵抗１３の一端側が第１のスイッチ３１の一方の極と接続され、入力抵抗１３の他端側が入力端子１１に接続されて、入力端子１１→入力抵抗１３→第１のスイッチ３１の順に直列接続されている。
この第１のスイッチ３１はオン・オフ制御信号ＣＳ２ａに応じてオン・オフの切り換え動作が制御される。
また、アナログ信号入力端子１１と演算増幅器２０の反転入力端子との間に入力抵抗１３と直列に第１のスイッチ３１が介挿されている。図１の構成例では、入力抵抗１３の一端側が第１のスイッチ３１の一方の極と接続され、入力抵抗１３の他端側が入力端子１１に接続されて、入力端子１１→入力抵抗１３→第１のスイッチ３１の順に直列接続されている。
この第１のスイッチ３１はオン・オフ制御信号ＣＳ２ａに応じてオン・オフの切り換え動作が制御される。
図１の可変利得反転増幅回路についても、入力抵抗１３（その一つの端部）と第１のスイッチ３１（その一つの極側）との接続点（導体部）をＡ点と称呼することにする。
この実施形態では、このＡ点に所定の低インピーダンスの直流電圧源からの直流電圧を供給する直流電圧供給回路３０が設けられている。
図１の直流電圧供給回路３０は、Ａ点を第２のスイッチ３２を介して所謂アナロググランド３３に接地する回路として構成され、第２のスイッチ３２とアナロググランド３３間に演算増幅器を含んで構成されたボルテージフォロア回路３４が介挿されている。
この実施形態では、このＡ点に所定の低インピーダンスの直流電圧源からの直流電圧を供給する直流電圧供給回路３０が設けられている。
図１の直流電圧供給回路３０は、Ａ点を第２のスイッチ３２を介して所謂アナロググランド３３に接地する回路として構成され、第２のスイッチ３２とアナロググランド３３間に演算増幅器を含んで構成されたボルテージフォロア回路３４が介挿されている。
第２のスイッチ３２は、オン・オフ制御信号ＣＳ２ｂに応じてオン・オフの切り換え動作が制御される。
上述のオン・オフ制御信号ＣＳ２ａとオン・オフ制御信号ＣＳ２ｂとは相互に位相が反転した関係にある形態のものであり、これにより、第２のスイッチ３２は第１のスイッチ３１におけるオン・オフ動作とは逆位相の関係でオン・オフ動作が制御される。
上述のオン・オフ制御信号ＣＳ２ａおよびＣＳ２ｂはオン・オフ制御信号生成回路４１から供給される。このオン・オフ制御信号生成回路４１は、利得制御信号ＣＳ１に応じてパルス幅変調信号またはパルス密度変調信号であるオン・オフ制御信号ＣＳ２ａおよびＣＳ２ｂを生成する。
上述のオン・オフ制御信号ＣＳ２ａとオン・オフ制御信号ＣＳ２ｂとは相互に位相が反転した関係にある形態のものであり、これにより、第２のスイッチ３２は第１のスイッチ３１におけるオン・オフ動作とは逆位相の関係でオン・オフ動作が制御される。
上述のオン・オフ制御信号ＣＳ２ａおよびＣＳ２ｂはオン・オフ制御信号生成回路４１から供給される。このオン・オフ制御信号生成回路４１は、利得制御信号ＣＳ１に応じてパルス幅変調信号またはパルス密度変調信号であるオン・オフ制御信号ＣＳ２ａおよびＣＳ２ｂを生成する。
利得制御信号ＣＳ１によって第１のスイッチ３１のオン・オフ動作におけるオン時間の比率が調節され、この比率に応じて本可変利得反転増幅回路１００の利得が可変調節される。
一方、第１のスイッチ３１のオン・オフ動作が行われ、第１のスイッチ３１がオフである期間には、第２のスイッチ３２はオン状態にあり、Ａ点の電圧はオン状態である第２のスイッチ３２を通して上述の低インピーダンスの直流電圧源からの直流電圧に維持される。
一方、第１のスイッチ３１のオン・オフ動作が行われ、第１のスイッチ３１がオフである期間には、第２のスイッチ３２はオン状態にあり、Ａ点の電圧はオン状態である第２のスイッチ３２を通して上述の低インピーダンスの直流電圧源からの直流電圧に維持される。
即ち、Ａ点の電圧は、入力抵抗１３の周りの寄生容量を含んで構成される仮想的なスイッチトキャパシタ回路での移動電荷の影響による変動が効果的に抑制され定常値であるアナロググランドのレベルを維持できるようになる。
Ａ点の電圧が定常値を維持できるようになる現象について更に説明する。図２は、図１の可変利得反転増幅回路１００における入力抵抗１３の両端間の電圧と寄生容量との関係をモデル化して表す図である。
Ａ点の電圧が定常値を維持できるようになる現象について更に説明する。図２は、図１の可変利得反転増幅回路１００における入力抵抗１３の両端間の電圧と寄生容量との関係をモデル化して表す図である。
図２において、入力抵抗１３は全体が略均質でありその抵抗値は一端側から他端側に向かって線形に増加するようなものであると仮定している。
図２の下段におけるＶgnd1の表記は演算増幅器２０におけるオフセット電圧、Ｖgnd2の表記はボルテージフォロア回路３４のオフセット電圧を表している。ここに表された特性のように、入力抵抗１３内の電圧は、一端側から他端側に向けて離れる距離に比例した値となるが、第１のスイッチ３１と第２のスイッチ３２との逆位相でのスイッチング動作に伴なって、厳密には、アナロググランドを基準に電圧Ｖgnd1と電圧Ｖgnd2との間で切り替るような電圧がＡ点に生起している。
ここで入力抵抗１３の全寄生容量をＣresとし、図２の抵抗の中点で電圧を平均化して考えると、入力アナログ信号Ｖinに対して移動する電荷ΔＱは変化しない。
図２の下段におけるＶgnd1の表記は演算増幅器２０におけるオフセット電圧、Ｖgnd2の表記はボルテージフォロア回路３４のオフセット電圧を表している。ここに表された特性のように、入力抵抗１３内の電圧は、一端側から他端側に向けて離れる距離に比例した値となるが、第１のスイッチ３１と第２のスイッチ３２との逆位相でのスイッチング動作に伴なって、厳密には、アナロググランドを基準に電圧Ｖgnd1と電圧Ｖgnd2との間で切り替るような電圧がＡ点に生起している。
ここで入力抵抗１３の全寄生容量をＣresとし、図２の抵抗の中点で電圧を平均化して考えると、入力アナログ信号Ｖinに対して移動する電荷ΔＱは変化しない。
上述の電圧Ｖgnd1と電圧Ｖgnd2との間で電圧が遷移する場合に移動する電荷ΔＱは次の式（３）のように表すことができる。
即ち、第１のスイッチ３１がオンになって電圧Ｖinが入力抵抗１３に印加されたときの全寄生容量の蓄積電荷をＱ１とし、第１のスイッチ３１がオフになって電圧Ｖinの印加が断たれたときの全寄生容量の蓄積電荷をＱ２とすると：
Ｑ１＝｛（Ｖin―Ｖgnd1）／２＋Ｖgnd1｝＊Ｃres
Ｑ２＝｛（Ｖin―Ｖgnd2）／２＋Ｖgnd2｝＊Ｃres
ΔＱ＝Ｑ１―Ｑ２＝（Ｖgnd1―Ｖgnd2）＊Ｃres／２………（３）
式（３）から、移動する電荷ΔＱは入力アナログ信号Ｖinとは相関がなく、上述のスイッチング毎に定量の電荷が移動することが判読される。
このことは、スイッチングに伴って一定の利得誤差を生じるが、利得の設定値と可変利得反転増幅回路の利得との線形性が維持されることを意味している。
即ち、第１のスイッチ３１がオンになって電圧Ｖinが入力抵抗１３に印加されたときの全寄生容量の蓄積電荷をＱ１とし、第１のスイッチ３１がオフになって電圧Ｖinの印加が断たれたときの全寄生容量の蓄積電荷をＱ２とすると：
Ｑ１＝｛（Ｖin―Ｖgnd1）／２＋Ｖgnd1｝＊Ｃres
Ｑ２＝｛（Ｖin―Ｖgnd2）／２＋Ｖgnd2｝＊Ｃres
ΔＱ＝Ｑ１―Ｑ２＝（Ｖgnd1―Ｖgnd2）＊Ｃres／２………（３）
式（３）から、移動する電荷ΔＱは入力アナログ信号Ｖinとは相関がなく、上述のスイッチング毎に定量の電荷が移動することが判読される。
このことは、スイッチングに伴って一定の利得誤差を生じるが、利得の設定値と可変利得反転増幅回路の利得との線形性が維持されることを意味している。
［第２実施形態］
図３は、本発明の第２実施形態としての可変利得反転増幅回路３００の構成を示す回路図である。図３において既述の図１との対応部は同一の参照符号を附して示し、それら各部の説明は省略するが、特に、この実施形態では、寄生容量の影響を勘案した回路を付加している。
即ち、この可変利得反転増幅回路３００では、特に、Ａ点と接地間にコンデンサ３５とコンデンサ３６との並列回路が設けられている。
図３は、本発明の第２実施形態としての可変利得反転増幅回路３００の構成を示す回路図である。図３において既述の図１との対応部は同一の参照符号を附して示し、それら各部の説明は省略するが、特に、この実施形態では、寄生容量の影響を勘案した回路を付加している。
即ち、この可変利得反転増幅回路３００では、特に、Ａ点と接地間にコンデンサ３５とコンデンサ３６との並列回路が設けられている。
コンデンサ３５の容量値は入力抵抗１３の寄生容量に等しく、また、コンデンサ３６の容量値は第２のスイッチの寄生容量に等しい。
上述のコンデンサ３５とコンデンサ３６との並列回路、第１のスイッチ３１、および、第２のスイッチ３２を含んで、寄生容量の影響をキャンセルする等価スイッチトキャパシタ回路３０が構成されている。
この等価スイッチトキャパシタ回路３０の抵抗値はＭΩオーダーになるため、ボルテージフォロア回路（その演算増幅器）３４のオフセットはアナログ信号出力端子１２までの伝達関数で十分に減衰させることができる。
上述のコンデンサ３５とコンデンサ３６との並列回路、第１のスイッチ３１、および、第２のスイッチ３２を含んで、寄生容量の影響をキャンセルする等価スイッチトキャパシタ回路３０が構成されている。
この等価スイッチトキャパシタ回路３０の抵抗値はＭΩオーダーになるため、ボルテージフォロア回路（その演算増幅器）３４のオフセットはアナログ信号出力端子１２までの伝達関数で十分に減衰させることができる。
［第３実施形態］
図４は、本発明の第３実施形態としての可変利得反転増幅回路４００の構成を示す回路図である。図４において既述の図１との対応部は同一の参照符号を附して示し、それら各部の説明は省略するが、特に、この実施形態では、Ａ点と接地間には第２のスイッチ３２以外にはボルテージフォロア回路等を設けず単に導体により接地電位の導体２３ａに接続されて接地され得るように構成されている。
これは、アナロググランドが０Ｖで外部から供給される場合のように、Ａ点に供給される直流電圧が低インピーダンスの電圧源から供給されるときには、Ａ点が単に導体により接地されるように構成することによって、回路の構成を簡素化することができる。
図４は、本発明の第３実施形態としての可変利得反転増幅回路４００の構成を示す回路図である。図４において既述の図１との対応部は同一の参照符号を附して示し、それら各部の説明は省略するが、特に、この実施形態では、Ａ点と接地間には第２のスイッチ３２以外にはボルテージフォロア回路等を設けず単に導体により接地電位の導体２３ａに接続されて接地され得るように構成されている。
これは、アナロググランドが０Ｖで外部から供給される場合のように、Ａ点に供給される直流電圧が低インピーダンスの電圧源から供給されるときには、Ａ点が単に導体により接地されるように構成することによって、回路の構成を簡素化することができる。
［第４実施形態］
図５は、本発明の第４実施形態としての可変利得反転増幅回路５００の構成を示す回路図である。図５において既述の図１との対応部は同一の参照符号を附して示し、それら各部の説明は省略するが、特に、この実施形態では、演算増幅器２０の帰還抵抗２１には並列に平滑コンデンサを設けず、且つ、この演算増幅器２０の出力が第２のスイッチ３２を介して直流電圧として接続導体によりＡ点に供給されるように構成されている。
図５は、本発明の第４実施形態としての可変利得反転増幅回路５００の構成を示す回路図である。図５において既述の図１との対応部は同一の参照符号を附して示し、それら各部の説明は省略するが、特に、この実施形態では、演算増幅器２０の帰還抵抗２１には並列に平滑コンデンサを設けず、且つ、この演算増幅器２０の出力が第２のスイッチ３２を介して直流電圧として接続導体によりＡ点に供給されるように構成されている。
演算増幅器２０に平滑コンデンサを設けないため、演算増幅器２０の平滑されない直流電圧が第２のスイッチ３２のオン・オフによる適切なタイミングでＡ点に供給される。
Ａ点への直流電圧の供給を上述のようにして行うため、図１の実施形態におけるボルテージフォロア回路は不要となる。
また、演算増幅器２０の帰還抵抗２１には並列に平滑コンデンサが設けられないため演算増幅器２０自体が平滑回路としても機能することはないが、演算増幅器２０の出力端子と本可変利得反転増幅回路５００のアナログ信号出力端子１２との間にローパスフィルタ等の平滑回路２４が介挿されている。
この平滑回路２４を経て、可変利得反転増幅回路５００のアナログ出力端子１２に、利得調整され且つ平滑された適正な出力信号を得ることができる。
Ａ点への直流電圧の供給を上述のようにして行うため、図１の実施形態におけるボルテージフォロア回路は不要となる。
また、演算増幅器２０の帰還抵抗２１には並列に平滑コンデンサが設けられないため演算増幅器２０自体が平滑回路としても機能することはないが、演算増幅器２０の出力端子と本可変利得反転増幅回路５００のアナログ信号出力端子１２との間にローパスフィルタ等の平滑回路２４が介挿されている。
この平滑回路２４を経て、可変利得反転増幅回路５００のアナログ出力端子１２に、利得調整され且つ平滑された適正な出力信号を得ることができる。
［実施形態の変形例］
以上、図１、図３、図４、および、図５を参照して説明した各実施形態では、シングルエンドの反転増幅器を適用して可変利得反転増幅回路が構成されているが、これに替えて差動増幅器を適用することも可能である。
一方、図１、図３、図４、および、図５を参照して説明した各実施形態では、可変利得反転増幅回路における第１のスイッチ３１および第２のスイッチ３２は、オン・オフ制御信号生成回路４１から供給されるオン・オフ制御信号ＣＳ２ａおよびＣＳ２ｂによってそのオン・オフ動作が制御されるように構成されている。
既述のオン・オフ制御信号生成回路４１は、利得制御信号ＣＳ１に応じてパルス幅変調信号またはパルス密度変調信号であるオン・オフ制御信号ＣＳ２ａおよびＣＳ２ｂを生成する。
以上、図１、図３、図４、および、図５を参照して説明した各実施形態では、シングルエンドの反転増幅器を適用して可変利得反転増幅回路が構成されているが、これに替えて差動増幅器を適用することも可能である。
一方、図１、図３、図４、および、図５を参照して説明した各実施形態では、可変利得反転増幅回路における第１のスイッチ３１および第２のスイッチ３２は、オン・オフ制御信号生成回路４１から供給されるオン・オフ制御信号ＣＳ２ａおよびＣＳ２ｂによってそのオン・オフ動作が制御されるように構成されている。
既述のオン・オフ制御信号生成回路４１は、利得制御信号ＣＳ１に応じてパルス幅変調信号またはパルス密度変調信号であるオン・オフ制御信号ＣＳ２ａおよびＣＳ２ｂを生成する。
しかしながら、第１のスイッチ３１および第２のスイッチ３２におけるオン・オフ動作の制御は、既述のようなオン・オフ制御信号生成回路４１から供給されるオン・オフ制御信号ＣＳ２ａおよびＣＳ２ｂによって行われることを必須とするものではない。
即ち、上述のようなオン・オフ制御信号生成回路４１に替えて、本発明の実施形態としての可変利得反転増幅回路を自己の可変利得増幅部に適用した自動利得制御回路の系全体を統括的に制御するシステムコントローラによってオン・オフ制御信号ＣＳ２ａおよびＣＳ２ｂが各対応する第１のスイッチ３１および第２のスイッチ３２に供給されるように構成することも可能である。
即ち、上述のようなオン・オフ制御信号生成回路４１に替えて、本発明の実施形態としての可変利得反転増幅回路を自己の可変利得増幅部に適用した自動利得制御回路の系全体を統括的に制御するシステムコントローラによってオン・オフ制御信号ＣＳ２ａおよびＣＳ２ｂが各対応する第１のスイッチ３１および第２のスイッチ３２に供給されるように構成することも可能である。
図６は、上述のようなシステムコントローラによってオン・オフ制御信号ＣＳ２ａおよびＣＳ２ｂが各対応する第１のスイッチ３１および第２のスイッチ３２に供給されるように構成した変形例について説明するための図である。
図６において、既述の図１との対応部は同一の参照符号を附してある。図６の変形例では図１におけるオン・オフ制御信号生成回路４１に替えて、本発明の実施形態としての可変利得反転増幅回路６００を自己の可変利得増幅部に適用した自動利得制御回路（不図示）の系全体を統括的に制御するシステムコントローラによってオン・オフ制御信号ＣＳ２ａおよびＣＳ２ｂを生成し、各対応する第１のスイッチ３１および第２のスイッチ３２に供給する。尚、図６では図１の実施形態に関する変形例を代表的に表しているが、その他、図３、図４、および、図５の各実施形態についても同様であることは言うまでもない。
図６において、既述の図１との対応部は同一の参照符号を附してある。図６の変形例では図１におけるオン・オフ制御信号生成回路４１に替えて、本発明の実施形態としての可変利得反転増幅回路６００を自己の可変利得増幅部に適用した自動利得制御回路（不図示）の系全体を統括的に制御するシステムコントローラによってオン・オフ制御信号ＣＳ２ａおよびＣＳ２ｂを生成し、各対応する第１のスイッチ３１および第２のスイッチ３２に供給する。尚、図６では図１の実施形態に関する変形例を代表的に表しているが、その他、図３、図４、および、図５の各実施形態についても同様であることは言うまでもない。
上述のような変形例では、システムコントローラ配下の各回路や操作部等との動作の連係が適切にはかられた形で良好な利得調整が行われ得る。
また、図１、図３、および、図４を参照して説明した各実施形態では、Ａ点に供給する直流電圧として接地電位（アナロググランド電圧）を供給するようにしているが、直流電圧としてはこれに限らず任意の直流電圧を適用することが可能である。
また、図１、図３、および、図４を参照して説明した各実施形態では、Ａ点に供給する直流電圧として接地電位（アナロググランド電圧）を供給するようにしているが、直流電圧としてはこれに限らず任意の直流電圧を適用することが可能である。
本発明の可変利得反転増幅回路は、例えば、自動利得制御回路における可変利得増幅部に適用することができる。
１１…アナログ信号入力端子
１２…アナログ信号出力端子
１３…入力抵抗
２０…演算増幅器
２１…帰還抵抗
２３…アナロググランド
３０…直流電圧供給回路
３１…第１のスイッチ
３２…第２のスイッチ
３３…アナロググランド
３４…ボルテージフォロア回路
３５，３６…コンデンサ
４１…オン・オフ制御信号生成回路
６０…システムコントローラ
７０，８０…可変利得反転増幅回路（従来例）
１００，３００，４００，５００，６００…可変利得反転増幅回路
１２…アナログ信号出力端子
１３…入力抵抗
２０…演算増幅器
２１…帰還抵抗
２３…アナロググランド
３０…直流電圧供給回路
３１…第１のスイッチ
３２…第２のスイッチ
３３…アナロググランド
３４…ボルテージフォロア回路
３５，３６…コンデンサ
４１…オン・オフ制御信号生成回路
６０…システムコントローラ
７０，８０…可変利得反転増幅回路（従来例）
１００，３００，４００，５００，６００…可変利得反転増幅回路
Claims (5)
Hide Dependent
translated from
Claims (5)
Hide Dependent
translated from
- アナログ信号入力端子とアナログ信号出力端子との間に演算増幅器を有し、前記アナログ入力端子に供給された入力信号を利得制御信号に応じた利得で増幅し前記アナログ信号出力端子から出力するように構成された可変利得反転増幅回路であって、
前記アナログ信号入力端子と前記演算増幅器の反転入力端子との間に接続され、半導体基板に形成された入力抵抗と、
前記演算増幅器の出力端子と反転入力端子との間に接続された帰還抵抗と、
前記アナログ信号入力端子と前記演算増幅器の反転入力端子との間に前記入力抵抗と直列に接続されて介挿され所定のオン・オフ制御信号に応じてオン・オフ動作が制御される第１のスイッチと、
前記入力抵抗の一端側と前記第１のスイッチの一方の極側との接続点に、アナロググランドからの直流電圧を供給する直流電圧供給回路と、
前記直流電圧供給回路と前記接続点との間の経路中に介挿され所定のオン・オフ制御信号に応じて前記第１のスイッチにおけるオン・オフ動作とは逆位相の関係でオン・オフ動作が制御される第２のスイッチと、
を備え、
前記演算増幅器の非反転入力端子は、アナロググランドに接続され、
前記直流電圧供給回路は、前記接続点に前記第２のスイッチを介して接続された出力端子を有するボルテージフォロア回路を含んで構成されていることを特徴とする可変利得反転増幅回路。 - 前記利得制御信号に応じてパルス幅変調信号またはパルス密度変調信号である前記オン・オフ制御信号を生成するオン・オフ制御信号生成回路を更に備えていることを特徴とする請求項１に記載の可変利得反転増幅回路。
- 前記第１のスイッチおよび前記第２のスイッチの少なくとも何れかは、外部のシステムコントローラから供給されるオン・オフ制御信号に応じてオン・オフ動作が制御されることを特徴とする請求項１に記載の可変利得反転増幅回路。
- 前記帰還抵抗と並列に前記演算増幅器の出力を平滑する平滑コンデンサが接続されていることを特徴とする請求項１に記載の可変利得反転増幅回路。
- 前記帰還抵抗と並列に平滑コンデンサを有さず、前記演算増幅器の出力端子と前記アナログ出力端子との間に平滑回路が設けられていることを特徴とする請求項１に記載の可変利得反転増幅回路。