JP4848111B2 - スイッチング装置 - Google Patents
スイッチング装置 Download PDFInfo
- Publication number
- JP4848111B2 JP4848111B2 JP2001304484A JP2001304484A JP4848111B2 JP 4848111 B2 JP4848111 B2 JP 4848111B2 JP 2001304484 A JP2001304484 A JP 2001304484A JP 2001304484 A JP2001304484 A JP 2001304484A JP 4848111 B2 JP4848111 B2 JP 4848111B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- turned
- capacitor
- switch
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、スナバ回路を有するＰＷＭ(パルス幅変調)方式のスイッチング装置に関するものである。
【０００２】
【従来の技術】
図６は、ＰＷＭ方式のスイッチング装置において、スナバ回路を有するものを示しており、ブリッジ回路の一部を構成するＭＯＳＦＥＴからなるスイッチＱ１１，Ｑ１２のうち、スイッチＱ１１に並列にコンデンサＣ１１とダイオードＤ１３の直列回路、スイッチＱ１２に並列にダイオードＤ１４とコンデンサＣ１２の直列回路がそれぞれ接続され、ダイオードＤ１３、ダイオードＤ１４およびコンデンサＣ１２の直列回路に並列に抵抗Ｒ１１が接続され、コンデンサＣ１１、ダイオードＤ１３およびダイオードＤ１４の直列回路に並列に抵抗Ｒ１２が接続されている。
【０００３】
この場合、スイッチＱ１１、スイッチＱ１２は、出力電圧に応じてＰＷＭ変調された波形によりオンオフされ、これにより所定の出力を発生するようになっている。また、これらスイッチＱ１１、Ｑ１２は、デットタイムの時間をおいて交互にオンオフされるようになっている。
【０００４】
この場合、コンデンサＣ１１、Ｃ１２には、常時入力電圧がチャージされており、スナバ効果を発揮するのは、これらコンデンサＣ１１、Ｃ１２に印加される電圧波形が入力電圧以上になったときである。
【０００５】
【発明が解決しようとする課題】
ところが、このようなスイッチング装置では、例えば、スイッチＱ１２のオフ時に、回路中の寄生インダクタンスなどによりスパイク電圧が発生すると、この時のエネルギーをコンデンサＣ１２にチャージし、その後、抵抗Ｒ１２を通して消費させるようになっており、この抵抗Ｒ１２での電力消費が電力変換の効率を著しく低下させるという問題があった。
【０００６】
また、コンデンサＣ１１、Ｃ１２には、常時入力電圧がチャージされることから、スイッチＱ１１、Ｑ１２は、ゼロ電圧スイッチングができない。このため、スイッチＱ１１、Ｑ１２のオフ時に回路中の寄生インダクタンスによりスイッチング電流の立ち下がりが遅れると、電圧波形とのクロスロスにより損失が発生し、これらの損失により電力変換の効率の低下を招くという問題もあった。
【０００７】
本発明は上記事情に鑑みてなされたもので、電力変換時の効率改善を図ることができるＰＷＭ方式のスイッチング装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
請求項１に記載の発明によれば、
第1および第２のＬＣスナバ回路を備える第１および第２のスイッチング素子の直列回路と、ＬＣスナバ回路を備えない第３および第４のスイッチング素子の直列回路が並列接続されてなるブリッジ回路を有し、前記第３および第４のスイッチング素子のいずれか一方がオンとなり、前記第４のスイッチング素子がオン状態で前記第１のスイッチング素子がパルス変調された波形でオンオフされ、前記第３のスイッチング素子がオン状態で前記第２のスイッチング素子がパルス変調された波形でオンオフされるスイッチング装置において、
前記第１のＬＣスナバ回路は、
前記第４のスイッチング素子と同期してオンオフされる第１の補助スイッチング素子と、
前記第４のスイッチング素子及び前記第１の補助スイッチング素子がオン状態で、前記第１のスイッチング素子のオフの際に発生する電圧によって前記第１の補助スイッチング素子を通してチャージされる第１のコンデンサと、および
前記第１のスイッチング素子がオンになると、前記第１のコンデンサのチャージエネルギーを共振電流として前記第１のスイッチング素子を介して放出する第１のインダクタと、
から構成され、
前記第２のＬＣスナバ回路は、
前記第３のスイッチング素子と同期してオンオフされる第２の補助スイッチング素子と、
前記第３のスイッチング素子及び前記第２の補助スイッチング素子がオン状態で、前記第２のスイッチング素子のオフの際に発生する電圧によって前記第２の補助スイッチング素子を通してチャージされる第２のコンデンサと、および
前記第２のスイッチング素子がオンになると、前記第２のコンデンサのチャージエネルギーを共振電流として前記第２のスイッチング素子を介して放出する第２のインダクタと、
から構成されることを特徴とするスイッチング装置が提供される。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態を図面に従い説明する。
【００１０】
図１は、本発明が適用されるブリッジ回路を使用したＰＷＭ方式のインバータ装置の概略構成を示している。
【００１１】
図において、Ｑ１、Ｑ２、Ｑ３、Ｑ４は、スイッチング素子としてのＭＯＳＦＥＴからなるスイッチで、スイッチＱ１とＱ２の直列回路に、スイッチＱ３とＱ４の直列回路が並列に接続され、ブリッジ回路が構成されている。ここで、スイッチＱ１、Ｑ２、Ｑ３、Ｑ４は、それぞれ内部寄生ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４を有するとともに、ゲート駆動回路Ｖｇ１、Ｖｇ２、Ｖｇ３、Ｖｇ４が各別に接続されている。
【００１２】
これらスイッチＱ１、Ｑ２、Ｑ３、Ｑ４のブリッジ回路には、直流入力電圧Ｅｉが印加され、また、スイッチＱ１とＱ２の接続点と、スイッチＱ３とＱ４の接続点との間には、インダクタＬ０とコンデンサＣ０からなるフィルタ回路が接続され、このフィルタ回路のコンデンサＣ０両端より交流出力電圧Ｅｏが発生するようになっている。
【００１３】
このようなスイッチＱ１、Ｑ２、Ｑ３、Ｑ４からなるブリッジ回路に対し以下のようなスナバ回路が構成される。
【００１４】
スイッチＱ１とＱ２の直列回路と並列にコンデンサＣｉ１、Ｃｉ２の直列回路が接続され、これらコンデンサＣｉ１とＣｉ２の接続点とスイッチＱ１とＱ２の接続点との間には、補助スイッチング素子としてのＭＯＳＦＥＴからなるスイッチＱ５、図示極性ダイオードＤ７、コンデンサＣｓ１の直列回路および補助スイッチング素子としてのＭＯＳＦＥＴからなるスイッチＱ６、図示極性ダイオードＤ８、コンデンサＣｓ２の直列回路がそれぞれ接続されている。さらに、ダイオードＤ７とコンデンサＣｓ１の接続点とスイッチＱ１とＱ３の接続点との間には、インダクタＬｓ１と図示極性ダイオードＤ９の直列回路、ダイオードＤ８とコンデンサＣｓ２の接続点とスイッチＱ２とＱ４の接続点との間には、インダクタＬｓ２と図示極性ダイオードＤ１０の直列回路がそれぞれ接続されている。ここで、スイッチＱ５、Ｑ６は、それぞれ内部寄生ダイオードＤ５、Ｄ６を有するとともに、ゲート駆動回路Ｖｇ５、Ｖｇ６が各別に接続されている。また、ダイオードＤ９、Ｄ１０は、スイッチＱ１、Ｑ２のオフ時にインダクタＬｓ１、Ｌｓ２側に電流を流さないためのものである。
【００１５】
次に、このように構成された実施の形態の動作を説明する。
【００１６】
この場合、図２（ａ）に示す出力電圧Ｅｏが“＋”の領域では、同図（ｂ）に示すようにスイッチＱ１は、同図(ｄ)に示すスイッチＱ４がオン状態のままで、出力電圧に応じてＰＷＭ変調された波形によりオンオフされ、また、出力電圧Ｅｏが“−”の領域では、同図（ｃ）に示すようにスイッチＱ２は、同図(ｅ)に示すスイッチＱ３がオン状態のままで、出力電圧に応じてＰＷＭ変調された波形によりオンオフされるようになり、インダクタＬ０とコンデンサＣ０からなるフィルタ回路を介して交流出力電圧Ｅｏが発生される。
【００１７】
この状態で、スイッチＱ４のオンオフ動作に同期して同図（ｆ）に示すようにスイッチＱ５がオンオフされ、また、スイッチＱ３のオンオフ動作に同期して同図（ｇ）に示すようにスイッチＱ６がオンオフされる。
【００１８】
いま、説明を簡単にするため、出力電圧Ｅｏが“−”領域でのスイッチＱ２の動作について説明すると、この領域では、スイッチＱ３がオン状態のままで、スイッチＱ２がＰＷＭ変調された波形によりオンオフを繰り返すが、いま、スイッチＱ２がオンからオフに切換わると、この瞬間、いままでスイッチＱ２に流れていた電流は、コンデンサＣｓ２側に移行し、ダイオードＤ８、スイッチＱ６を介して流れる。
【００１９】
この場合、図３（ａ）に示すようにスイッチＱ２のオンオフ波形に対して、スイッチＱ２の電圧波形および電流波形は、同図(ｂ)(ｃ)となり、スイッチＱ２がオフとなった瞬間のコンデンサＣｓ２の電流波形は、同図(ｄ)に示すようになる。ここで、スイッチＱ２のオフ時の時間軸を拡大した図４に示すように、スイッチＱ２がオフに切換わると、インダクタＬ０に流れている電流は、コンデンサＣｓ２に流れるようになり、コンデンサＣｓ２の電流波形は、同図(ｄ)に示すように立ち上がる。これにより、スイッチＱ２の電圧波形は、同図(ｂ)に示すようにコンデンサＣｓ２にエネルギーをチャージしている時間だけ遅れて立ち上がるようになり、同図(ｃ)に示す電流波形とのクロスロスを軽減することができる。
【００２０】
その後、スイッチＱ２がオンすると、ダイオードＤ８は逆バイアスになるので、コンデンサＣｓ２にチャージされたエネルギーは、インダクタＬｓ２とコンデンサＣｓ２による共振電流となってスイッチＱ２に流れ放出される。この場合、スイッチＱ２のオン時の時間軸を拡大した図５に示すように、スイッチＱ２がオンに切換わると、スイッチＱ２とコンデンサＣｓ２には、同図（ｃ）（ｄ）に示すように、インダクタＬｓ２とコンデンサＣｓ２の共振によるサイン波形の電流Ａ、Ｂが流れるようになる。
【００２１】
従って、このようにすれば、スイッチＱ２のオフ時、コンデンサＣｓ２にエネルギーをチャージしている時間だけ遅れて電圧波形を立ち上げるようにしたので、このときの電圧波形と電流波形のクロスオーバを軽減することができ、クロスオーバによる損失の低減により電力変換時の効率の著しい改善を図ることができる。
【００２２】
また、コンデンサＣｓ２に貯えられるエネルギーは、インダクタＬｓ２とコンデンサＣｓ２の共振電流としてスイッチＱ２を通して放出されるので、従来の抵抗で熱エネルギーとして消費させるものと比べ、エネルギーの無駄遣いが軽減され、さらなる電力変換時の効率改善を図ることができる。
【００２３】
なお、上述では、出力電圧Ｅｏの“−”領域において、スイッチＱ２がＰＷＭ変調された波形によりオンオフされる場合を説明したが、出力電圧Ｅｏの“＋”領域において、スイッチＱ１がＰＷＭ変調された波形によりオンオフされる場合も、コンデンサＣｓ１、インダクタＬｓ１、ダイオードＤ７の動作により同様な動作を実現することができる。
【００２４】
また、上述では、一貫してインバータ装置について述べたが、ＤＣ／ＤＣ装置であっても良い。
【００２５】
【発明の効果】
以上述べたように本発明によれば、電力変換の効率改善を図ることができるＰＷＭ方式のスイッチング装置を提供できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態のＰＷＭ方式のインバータ装置の概略構成を示す図。
【図２】一実施の形態の動作を説明するためのタイムチャート。
【図３】一実施の形態の各部の動作波形を示す図。
【図４】一実施の形態のスイッチのオフ時の時間軸を拡大した動作波形を示す図。
【図５】一実施の形態のスイッチのオン時の時間軸を拡大した動作波形を示す図。
【図６】従来のＰＷＭ方式のインバータ装置の概略構成を示す図。
【符号の説明】
Ｑ１〜Ｑ６…スイッチ
Ｄ１〜Ｄ６…内部寄生ダイオード
Ｖｇ１〜Ｖｇ６…ゲート駆動回路
Ｌ０…インダクタ
Ｃ０…コンデンサ
Ｃｉ１、Ｃｉ２…コンデンサ
Ｌｓ１、Ｌｓ２…インダクタ
【発明の属する技術分野】
本発明は、スナバ回路を有するＰＷＭ(パルス幅変調)方式のスイッチング装置に関するものである。
【０００２】
【従来の技術】
図６は、ＰＷＭ方式のスイッチング装置において、スナバ回路を有するものを示しており、ブリッジ回路の一部を構成するＭＯＳＦＥＴからなるスイッチＱ１１，Ｑ１２のうち、スイッチＱ１１に並列にコンデンサＣ１１とダイオードＤ１３の直列回路、スイッチＱ１２に並列にダイオードＤ１４とコンデンサＣ１２の直列回路がそれぞれ接続され、ダイオードＤ１３、ダイオードＤ１４およびコンデンサＣ１２の直列回路に並列に抵抗Ｒ１１が接続され、コンデンサＣ１１、ダイオードＤ１３およびダイオードＤ１４の直列回路に並列に抵抗Ｒ１２が接続されている。
【０００３】
この場合、スイッチＱ１１、スイッチＱ１２は、出力電圧に応じてＰＷＭ変調された波形によりオンオフされ、これにより所定の出力を発生するようになっている。また、これらスイッチＱ１１、Ｑ１２は、デットタイムの時間をおいて交互にオンオフされるようになっている。
【０００４】
この場合、コンデンサＣ１１、Ｃ１２には、常時入力電圧がチャージされており、スナバ効果を発揮するのは、これらコンデンサＣ１１、Ｃ１２に印加される電圧波形が入力電圧以上になったときである。
【０００５】
【発明が解決しようとする課題】
ところが、このようなスイッチング装置では、例えば、スイッチＱ１２のオフ時に、回路中の寄生インダクタンスなどによりスパイク電圧が発生すると、この時のエネルギーをコンデンサＣ１２にチャージし、その後、抵抗Ｒ１２を通して消費させるようになっており、この抵抗Ｒ１２での電力消費が電力変換の効率を著しく低下させるという問題があった。
【０００６】
また、コンデンサＣ１１、Ｃ１２には、常時入力電圧がチャージされることから、スイッチＱ１１、Ｑ１２は、ゼロ電圧スイッチングができない。このため、スイッチＱ１１、Ｑ１２のオフ時に回路中の寄生インダクタンスによりスイッチング電流の立ち下がりが遅れると、電圧波形とのクロスロスにより損失が発生し、これらの損失により電力変換の効率の低下を招くという問題もあった。
【０００７】
本発明は上記事情に鑑みてなされたもので、電力変換時の効率改善を図ることができるＰＷＭ方式のスイッチング装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
請求項１に記載の発明によれば、
第1および第２のＬＣスナバ回路を備える第１および第２のスイッチング素子の直列回路と、ＬＣスナバ回路を備えない第３および第４のスイッチング素子の直列回路が並列接続されてなるブリッジ回路を有し、前記第３および第４のスイッチング素子のいずれか一方がオンとなり、前記第４のスイッチング素子がオン状態で前記第１のスイッチング素子がパルス変調された波形でオンオフされ、前記第３のスイッチング素子がオン状態で前記第２のスイッチング素子がパルス変調された波形でオンオフされるスイッチング装置において、
前記第１のＬＣスナバ回路は、
前記第４のスイッチング素子と同期してオンオフされる第１の補助スイッチング素子と、
前記第４のスイッチング素子及び前記第１の補助スイッチング素子がオン状態で、前記第１のスイッチング素子のオフの際に発生する電圧によって前記第１の補助スイッチング素子を通してチャージされる第１のコンデンサと、および
前記第１のスイッチング素子がオンになると、前記第１のコンデンサのチャージエネルギーを共振電流として前記第１のスイッチング素子を介して放出する第１のインダクタと、
から構成され、
前記第２のＬＣスナバ回路は、
前記第３のスイッチング素子と同期してオンオフされる第２の補助スイッチング素子と、
前記第３のスイッチング素子及び前記第２の補助スイッチング素子がオン状態で、前記第２のスイッチング素子のオフの際に発生する電圧によって前記第２の補助スイッチング素子を通してチャージされる第２のコンデンサと、および
前記第２のスイッチング素子がオンになると、前記第２のコンデンサのチャージエネルギーを共振電流として前記第２のスイッチング素子を介して放出する第２のインダクタと、
から構成されることを特徴とするスイッチング装置が提供される。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態を図面に従い説明する。
【００１０】
図１は、本発明が適用されるブリッジ回路を使用したＰＷＭ方式のインバータ装置の概略構成を示している。
【００１１】
図において、Ｑ１、Ｑ２、Ｑ３、Ｑ４は、スイッチング素子としてのＭＯＳＦＥＴからなるスイッチで、スイッチＱ１とＱ２の直列回路に、スイッチＱ３とＱ４の直列回路が並列に接続され、ブリッジ回路が構成されている。ここで、スイッチＱ１、Ｑ２、Ｑ３、Ｑ４は、それぞれ内部寄生ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４を有するとともに、ゲート駆動回路Ｖｇ１、Ｖｇ２、Ｖｇ３、Ｖｇ４が各別に接続されている。
【００１２】
これらスイッチＱ１、Ｑ２、Ｑ３、Ｑ４のブリッジ回路には、直流入力電圧Ｅｉが印加され、また、スイッチＱ１とＱ２の接続点と、スイッチＱ３とＱ４の接続点との間には、インダクタＬ０とコンデンサＣ０からなるフィルタ回路が接続され、このフィルタ回路のコンデンサＣ０両端より交流出力電圧Ｅｏが発生するようになっている。
【００１３】
このようなスイッチＱ１、Ｑ２、Ｑ３、Ｑ４からなるブリッジ回路に対し以下のようなスナバ回路が構成される。
【００１４】
スイッチＱ１とＱ２の直列回路と並列にコンデンサＣｉ１、Ｃｉ２の直列回路が接続され、これらコンデンサＣｉ１とＣｉ２の接続点とスイッチＱ１とＱ２の接続点との間には、補助スイッチング素子としてのＭＯＳＦＥＴからなるスイッチＱ５、図示極性ダイオードＤ７、コンデンサＣｓ１の直列回路および補助スイッチング素子としてのＭＯＳＦＥＴからなるスイッチＱ６、図示極性ダイオードＤ８、コンデンサＣｓ２の直列回路がそれぞれ接続されている。さらに、ダイオードＤ７とコンデンサＣｓ１の接続点とスイッチＱ１とＱ３の接続点との間には、インダクタＬｓ１と図示極性ダイオードＤ９の直列回路、ダイオードＤ８とコンデンサＣｓ２の接続点とスイッチＱ２とＱ４の接続点との間には、インダクタＬｓ２と図示極性ダイオードＤ１０の直列回路がそれぞれ接続されている。ここで、スイッチＱ５、Ｑ６は、それぞれ内部寄生ダイオードＤ５、Ｄ６を有するとともに、ゲート駆動回路Ｖｇ５、Ｖｇ６が各別に接続されている。また、ダイオードＤ９、Ｄ１０は、スイッチＱ１、Ｑ２のオフ時にインダクタＬｓ１、Ｌｓ２側に電流を流さないためのものである。
【００１５】
次に、このように構成された実施の形態の動作を説明する。
【００１６】
この場合、図２（ａ）に示す出力電圧Ｅｏが“＋”の領域では、同図（ｂ）に示すようにスイッチＱ１は、同図(ｄ)に示すスイッチＱ４がオン状態のままで、出力電圧に応じてＰＷＭ変調された波形によりオンオフされ、また、出力電圧Ｅｏが“−”の領域では、同図（ｃ）に示すようにスイッチＱ２は、同図(ｅ)に示すスイッチＱ３がオン状態のままで、出力電圧に応じてＰＷＭ変調された波形によりオンオフされるようになり、インダクタＬ０とコンデンサＣ０からなるフィルタ回路を介して交流出力電圧Ｅｏが発生される。
【００１７】
この状態で、スイッチＱ４のオンオフ動作に同期して同図（ｆ）に示すようにスイッチＱ５がオンオフされ、また、スイッチＱ３のオンオフ動作に同期して同図（ｇ）に示すようにスイッチＱ６がオンオフされる。
【００１８】
いま、説明を簡単にするため、出力電圧Ｅｏが“−”領域でのスイッチＱ２の動作について説明すると、この領域では、スイッチＱ３がオン状態のままで、スイッチＱ２がＰＷＭ変調された波形によりオンオフを繰り返すが、いま、スイッチＱ２がオンからオフに切換わると、この瞬間、いままでスイッチＱ２に流れていた電流は、コンデンサＣｓ２側に移行し、ダイオードＤ８、スイッチＱ６を介して流れる。
【００１９】
この場合、図３（ａ）に示すようにスイッチＱ２のオンオフ波形に対して、スイッチＱ２の電圧波形および電流波形は、同図(ｂ)(ｃ)となり、スイッチＱ２がオフとなった瞬間のコンデンサＣｓ２の電流波形は、同図(ｄ)に示すようになる。ここで、スイッチＱ２のオフ時の時間軸を拡大した図４に示すように、スイッチＱ２がオフに切換わると、インダクタＬ０に流れている電流は、コンデンサＣｓ２に流れるようになり、コンデンサＣｓ２の電流波形は、同図(ｄ)に示すように立ち上がる。これにより、スイッチＱ２の電圧波形は、同図(ｂ)に示すようにコンデンサＣｓ２にエネルギーをチャージしている時間だけ遅れて立ち上がるようになり、同図(ｃ)に示す電流波形とのクロスロスを軽減することができる。
【００２０】
その後、スイッチＱ２がオンすると、ダイオードＤ８は逆バイアスになるので、コンデンサＣｓ２にチャージされたエネルギーは、インダクタＬｓ２とコンデンサＣｓ２による共振電流となってスイッチＱ２に流れ放出される。この場合、スイッチＱ２のオン時の時間軸を拡大した図５に示すように、スイッチＱ２がオンに切換わると、スイッチＱ２とコンデンサＣｓ２には、同図（ｃ）（ｄ）に示すように、インダクタＬｓ２とコンデンサＣｓ２の共振によるサイン波形の電流Ａ、Ｂが流れるようになる。
【００２１】
従って、このようにすれば、スイッチＱ２のオフ時、コンデンサＣｓ２にエネルギーをチャージしている時間だけ遅れて電圧波形を立ち上げるようにしたので、このときの電圧波形と電流波形のクロスオーバを軽減することができ、クロスオーバによる損失の低減により電力変換時の効率の著しい改善を図ることができる。
【００２２】
また、コンデンサＣｓ２に貯えられるエネルギーは、インダクタＬｓ２とコンデンサＣｓ２の共振電流としてスイッチＱ２を通して放出されるので、従来の抵抗で熱エネルギーとして消費させるものと比べ、エネルギーの無駄遣いが軽減され、さらなる電力変換時の効率改善を図ることができる。
【００２３】
なお、上述では、出力電圧Ｅｏの“−”領域において、スイッチＱ２がＰＷＭ変調された波形によりオンオフされる場合を説明したが、出力電圧Ｅｏの“＋”領域において、スイッチＱ１がＰＷＭ変調された波形によりオンオフされる場合も、コンデンサＣｓ１、インダクタＬｓ１、ダイオードＤ７の動作により同様な動作を実現することができる。
【００２４】
また、上述では、一貫してインバータ装置について述べたが、ＤＣ／ＤＣ装置であっても良い。
【００２５】
【発明の効果】
以上述べたように本発明によれば、電力変換の効率改善を図ることができるＰＷＭ方式のスイッチング装置を提供できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態のＰＷＭ方式のインバータ装置の概略構成を示す図。
【図２】一実施の形態の動作を説明するためのタイムチャート。
【図３】一実施の形態の各部の動作波形を示す図。
【図４】一実施の形態のスイッチのオフ時の時間軸を拡大した動作波形を示す図。
【図５】一実施の形態のスイッチのオン時の時間軸を拡大した動作波形を示す図。
【図６】従来のＰＷＭ方式のインバータ装置の概略構成を示す図。
【符号の説明】
Ｑ１〜Ｑ６…スイッチ
Ｄ１〜Ｄ６…内部寄生ダイオード
Ｖｇ１〜Ｖｇ６…ゲート駆動回路
Ｌ０…インダクタ
Ｃ０…コンデンサ
Ｃｉ１、Ｃｉ２…コンデンサ
Ｌｓ１、Ｌｓ２…インダクタ
Claims (1)
- 第1および第２のＬＣスナバ回路を備える第１および第２のスイッチング素子の直列回路と、ＬＣスナバ回路を備えない第３および第４のスイッチング素子の直列回路が並列接続されてなるブリッジ回路を有し、前記第３および第４のスイッチング素子のいずれか一方がオンとなり、前記第４のスイッチング素子がオン状態で前記第１のスイッチング素子がパルス変調された波形でオンオフされ、前記第３のスイッチング素子がオン状態で前記第２のスイッチング素子がパルス変調された波形でオンオフされるスイッチング装置において、
前記第１のＬＣスナバ回路は、
前記第４のスイッチング素子と同期してオンオフされる第１の補助スイッチング素子と、
前記第４のスイッチング素子及び前記第１の補助スイッチング素子がオン状態で、前記第１のスイッチング素子のオフの際に発生する電圧によって前記第１の補助スイッチング素子を通してチャージされる第１のコンデンサと、および
前記第１のスイッチング素子がオンになると、前記第１のコンデンサのチャージエネルギーを共振電流として前記第１のスイッチング素子を介して放出する第１のインダクタと、
から構成され、
前記第２のＬＣスナバ回路は、
前記第３のスイッチング素子と同期してオンオフされる第２の補助スイッチング素子と、
前記第３のスイッチング素子及び前記第２の補助スイッチング素子がオン状態で、前記第２のスイッチング素子のオフの際に発生する電圧によって前記第２の補助スイッチング素子を通してチャージされる第２のコンデンサと、および
前記第２のスイッチング素子がオンになると、前記第２のコンデンサのチャージエネルギーを共振電流として前記第２のスイッチング素子を介して放出する第２のインダクタと、
から構成されることを特徴とするスイッチング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001304484A JP4848111B2 (ja) | 2001-09-28 | 2001-09-28 | スイッチング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001304484A JP4848111B2 (ja) | 2001-09-28 | 2001-09-28 | スイッチング装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003111431A JP2003111431A (ja) | 2003-04-11 |
| JP4848111B2 true JP4848111B2 (ja) | 2011-12-28 |
Family
ID=19124400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001304484A Expired - Lifetime JP4848111B2 (ja) | 2001-09-28 | 2001-09-28 | スイッチング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4848111B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110048699B (zh) * | 2019-05-21 | 2023-04-11 | 哈尔滨工业大学 | 一种抑制GaN半桥模块桥臂串扰的栅极驱动电路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0496658A (ja) * | 1990-08-08 | 1992-03-30 | Yuasa Corp | インバータの制御方式 |
| JP2842137B2 (ja) * | 1993-03-05 | 1998-12-24 | サンケン電気株式会社 | ブリッジ型インバ−タ装置 |
| JP3748189B2 (ja) * | 1999-05-28 | 2006-02-22 | 三菱電機株式会社 | スナバ回路 |
| JP4323049B2 (ja) * | 2000-02-09 | 2009-09-02 | 三菱電機株式会社 | 電力変換装置 |
| JP4389386B2 (ja) * | 2000-12-28 | 2009-12-24 | 富士電機システムズ株式会社 | 電力変換装置 |
| JP2002218763A (ja) * | 2001-01-22 | 2002-08-02 | Fuji Electric Co Ltd | 電力変換装置 |
-
2001
- 2001-09-28 JP JP2001304484A patent/JP4848111B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003111431A (ja) | 2003-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4426115B2 (ja) | フローティングゲートを有する同期整流器のための一般的なセルフドライブ同期整流方式 | |
| JP4147414B2 (ja) | 電力変換装置および電力変換方法 | |
| US6853569B2 (en) | DC to DC converter | |
| US7663898B2 (en) | Switching power supply with direct conversion off AC power source | |
| CN104956578B (zh) | 谐振转换器的启动期间的涌入电流控制 | |
| US11223279B2 (en) | Resonant switched transformer converter | |
| US5946203A (en) | Switching network and method of reducing input current total harmonic distortion associated with a boost converter and a boost converter employing the switching network or method | |
| JP4848111B2 (ja) | スイッチング装置 | |
| Chan et al. | Switching characteristics and efficiency improvement with auxiliary resonant snubber based soft-switching inverters | |
| JPH10210757A (ja) | ゼロ電流ターンオン形ｐｗｍインバータ装置 | |
| US6038151A (en) | Switching network and method of reducing input current total harmonic distortion for a boost converter | |
| KR101595927B1 (ko) | Ｄｃ-ｄｃ컨버터 회로 | |
| JP3748189B2 (ja) | スナバ回路 | |
| Marx et al. | A novel zero-current-transition full-bridge DC-DC converter | |
| Jung et al. | Soft switching and optimal resonance conditions of APWM HB flyback converter for high efficiency under high output current | |
| JP3569192B2 (ja) | 半導体電力変換装置 | |
| Rocabert et al. | A regenerative active clamp circuit for dc/ac converters with high-frequency isolation in photovoltaic systems | |
| JP3535041B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JPH07264844A (ja) | 直流チョッパの並列接続時におけるロスレススナバ回路とその駆動方式 | |
| Villaca et al. | A soft switched direct frequency changer | |
| JP2988405B2 (ja) | スイッチング電源回路 | |
| CN215817930U (zh) | 一种基于碳化硅技术的轨道交通电源 | |
| JP4123508B2 (ja) | スイッチング電源装置 | |
| Morimoto et al. | Advanced high frequency transformer linked soft switching PWM DC-DC power converter with utility AC dual voltage modes for low voltage and large current applications | |
| JP5093950B2 (ja) | 回生型スナバ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080924 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111017 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4848111 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |