JP2003111431A - スイッチング装置 - Google Patents
スイッチング装置Info
- Publication number
- JP2003111431A JP2003111431A JP2001304484A JP2001304484A JP2003111431A JP 2003111431 A JP2003111431 A JP 2003111431A JP 2001304484 A JP2001304484 A JP 2001304484A JP 2001304484 A JP2001304484 A JP 2001304484A JP 2003111431 A JP2003111431 A JP 2003111431A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- capacitor
- switching element
- turned
- switches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 48
- 238000006243 chemical reaction Methods 0.000 abstract description 7
- 238000007599 discharging Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 208000006278 hypochromic anemia Diseases 0.000 description 1
- SUKJFIGYRHOWBL-UHFFFAOYSA-N sodium hypochlorite Chemical compound [Na+].Cl[O-] SUKJFIGYRHOWBL-UHFFFAOYSA-N 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Inverter Devices (AREA)
Abstract
チング装置を提供する。 【解決手段】 スイッチQ1とQ2の直列回路に、スイ
ッチQ3とQ4の直列回路が並列に接続されてなるブリ
ッジ回路を有し、スイッチQ1をスイッチQ4がオン状
態でオンオフし、スイッチQ2をスイッチQ3がオン状
態でオンオフするようなスイッチング装置であって、ス
イッチQ1(Q2)は、スイッチQ4(Q3)と同期し
てオンされるスイッチQ5(Q6)と、スイッチQ1
(Q2)のオフにより発生する電圧をスイッチQ5(Q
6)を通してチャージするコンデンサCs1(Cs2)
と、コンデンサCs1(Cs2)のチャージエネルギー
を、コンデンサCs1(Cs2)とによる共振電流とし
て放出するインダクタLs1(Ls2)とを具備してい
る。
Description
るPWM(パルス幅変調)方式のスイッチング装置に関す
るものである。 【0002】 【従来の技術】図6は、PWM方式のスイッチング装置
において、スナバ回路を有するものを示しており、ブリ
ッジ回路の一部を構成するMOSFETからなるスイッ
チQ11,Q12のうち、スイッチQ11に並列にコン
デンサC11とダイオードD13の直列回路、スイッチ
Q12に並列にダイオードD14とコンデンサC12の
直列回路がそれぞれ接続され、ダイオードD13、ダイ
オードD14およびコンデンサC12の直列回路に並列
に抵抗R11が接続され、コンデンサC11、ダイオー
ドD13およびダイオードD14の直列回路に並列に抵
抗R12が接続されている。 【0003】この場合、スイッチQ11、スイッチQ1
2は、出力電圧に応じてPWM変調された波形によりオ
ンオフされ、これにより所定の出力を発生するようにな
っている。また、これらスイッチQ11、Q12は、デ
ットタイムの時間をおいて交互にオンオフされるように
なっている。 【0004】この場合、コンデンサC11、C12に
は、常時入力電圧がチャージされており、スナバ効果を
発揮するのは、これらコンデンサC11、C12に印加
される電圧波形が入力電圧以上になったときである。 【0005】 【発明が解決しようとする課題】ところが、このような
スイッチング装置では、例えば、スイッチQ12のオフ
時に、回路中の寄生インダクタンスなどによりスパイク
電圧が発生すると、この時のエネルギーをコンデンサC
12にチャージし、その後、抵抗R12を通して消費さ
せるようになっており、この抵抗R12での電力消費が
電力変換の効率を著しく低下させるという問題があっ
た。 【0006】また、コンデンサC11、C12には、常
時入力電圧がチャージされることから、スイッチQ1
1、Q12は、ゼロ電圧スイッチングができない。この
ため、スイッチQ11、Q12のオフ時に回路中の寄生
インダクタンスによりスイッチング電流の立ち下がりが
遅れると、電圧波形とのクロスロスにより損失が発生
し、これらの損失により電力変換の効率の低下を招くと
いう問題もあった。 【0007】本発明は上記事情に鑑みてなされたもの
で、電力変換時の効率改善を図ることができるPWM方
式のスイッチング装置を提供することを目的とする。 【0008】 【課題を解決するための手段】請求項1記載の発明は、
第1および第2のスイッチング素子の直列回路と第3お
よび第4のスイッチング素子の直列回路が並列接続され
てなるブリッジ回路を有し、前記第4のスイッチング素
子がオン状態で前記第1のスイッチング素子をパルス変
調された波形でオンオフし、前記第3のスイッチング素
子がオン状態で前記第2のスイッチング素子をパルス変
調された波形でオンオフするようなスイッチング装置に
おいて、前記第1のスイッチング素子は、前記第4のス
イッチング素子と同期してオンされる第1の補助スイッ
チング素子と、前記第1のスイッチング素子のオフによ
り発生する電圧を前記第1の補助スイッチング素子を通
してチャージする第1のコンデンサと、前記第1のスイ
ッチング素子のオンにより前記第1のコンデンサのチャ
ージエネルギーを前記第1のコンデンサとともに共振電
流として放出する第1のインダクタとを具備し、前記第
2のスイッチング素子は、前記第3のスイッチング素子
と同期してオンされる第2の補助スイッチング素子と、
前記第2のスイッチング素子のオフにより発生する電圧
を前記第2の補助スイッチング素子を通してチャージす
る第2のコンデンサと、前記第2のスイッチング素子の
オンにより前記第2のコンデンサのチャージエネルギー
を前記第2のコンデンサととともに共振電流として放出
する第2のインダクタとを具備したことを特徴としてい
る。 【0009】 【発明の実施の形態】以下、本発明の実施の形態を図面
に従い説明する。 【0010】図1は、本発明が適用されるブリッジ回路
を使用したPWM方式のインバータ装置の概略構成を示
している。 【0011】図において、Q1、Q2、Q3、Q4は、
スイッチング素子としてのMOSFETからなるスイッ
チで、スイッチQ1とQ2の直列回路に、スイッチQ3
とQ4の直列回路が並列に接続され、ブリッジ回路が構
成されている。ここで、スイッチQ1、Q2、Q3、Q
4は、それぞれ内部寄生ダイオードD1、D2、D3、
D4を有するとともに、ゲート駆動回路Vg1、Vg
2、Vg3、Vg4が各別に接続されている。 【0012】これらスイッチQ1、Q2、Q3、Q4の
ブリッジ回路には、直流入力電圧Eiが印加され、ま
た、スイッチQ1とQ2の接続点と、スイッチQ3とQ
4の接続点との間には、インダクタL0とコンデンサC
0からなるフィルタ回路が接続され、このフィルタ回路
のコンデンサC0両端より交流出力電圧Eoが発生する
ようになっている。 【0013】このようなスイッチQ1、Q2、Q3、Q
4からなるブリッジ回路に対し以下のようなスナバ回路
が構成される。 【0014】スイッチQ1とQ2の直列回路と並列にコ
ンデンサCi1、Ci2の直列回路が接続され、これら
コンデンサCi1とCi2の接続点とスイッチQ1とQ
2の接続点との間には、補助スイッチング素子としての
MOSFETからなるスイッチQ5、図示極性ダイオー
ドD7、コンデンサCs1の直列回路および補助スイッ
チング素子としてのMOSFETからなるスイッチQ
6、図示極性ダイオードD8、コンデンサCs2の直列
回路がそれぞれ接続されている。さらに、ダイオードD
7とコンデンサCs1の接続点とスイッチQ1とQ3の
接続点との間には、インダクタLs1と図示極性ダイオ
ードD9の直列回路、ダイオードD8とコンデンサCs
2の接続点とスイッチQ2とQ4の接続点との間には、
インダクタLs2と図示極性ダイオードD10の直列回
路がそれぞれ接続されている。ここで、スイッチQ5、
Q6は、それぞれ内部寄生ダイオードD5、D6を有す
るとともに、ゲート駆動回路Vg5、Vg6が各別に接
続されている。また、ダイオードD9、D10は、スイ
ッチQ1、Q2のオフ時にインダクタLs1、Ls2側
に電流を流さないためのものである。 【0015】次に、このように構成された実施の形態の
動作を説明する。 【0016】この場合、図2(a)に示す出力電圧Eo
が“+”の領域では、同図(b)に示すようにスイッチ
Q1は、同図(d)に示すスイッチQ4がオン状態のまま
で、出力電圧に応じてPWM変調された波形によりオン
オフされ、また、出力電圧Eoが“−”の領域では、同
図(c)に示すようにスイッチQ2は、同図(e)に示す
スイッチQ3がオン状態のままで、出力電圧に応じてP
WM変調された波形によりオンオフされるようになり、
インダクタL0とコンデンサC0からなるフィルタ回路
を介して交流出力電圧Eoが発生される。 【0017】この状態で、スイッチQ4のオンオフ動作
に同期して同図(f)に示すようにスイッチQ5がオン
オフされ、また、スイッチQ3のオンオフ動作に同期し
て同図(g)に示すようにスイッチQ6がオンオフされ
る。 【0018】いま、説明を簡単にするため、出力電圧E
oが“−”領域でのスイッチQ2の動作について説明す
ると、この領域では、スイッチQ3がオン状態のまま
で、スイッチQ2がPWM変調された波形によりオンオ
フを繰り返すが、いま、スイッチQ2がオンからオフに
切換わると、この瞬間、いままでスイッチQ2に流れて
いた電流は、コンデンサCs2側に移行し、ダイオード
D8、スイッチQ6を介して流れる。 【0019】この場合、図3(a)に示すようにスイッ
チQ2のオンオフ波形に対して、スイッチQ2の電圧波
形および電流波形は、同図(b)(c)となり、スイッチQ
2がオフとなった瞬間のコンデンサCs2の電流波形
は、同図(d)に示すようになる。ここで、スイッチQ2
のオフ時の時間軸を拡大した図4に示すように、スイッ
チQ2がオフに切換わると、インダクタL0に流れてい
た電流は、コンデンサCs2に流れるようになり、コン
デンサCs2の電流波形は、同図(d)に示すように立ち
上がる。これにより、スイッチQ2の電圧波形は、同図
(b)に示すようにコンデンサCs2にエネルギーをチャ
ージしている時間だけ遅れて立ち上がるようになり、同
図(c)に示す電流波形とのクロロスを軽減することがで
きる。 【0020】その後、スイッチQ2がオンすると、ダイ
オードD8は逆バイアスになるので、コンデンサCs2
にチャージされたエネルギーは、インダクタLs2とコ
ンデンサCs2による共振電流となってスイッチQ2に
流れ放出される。この場合、スイッチQ2のオン時の時
間軸を拡大した図5に示すように、スイッチQ2がオン
に切換わると、スイッチQ2とコンデンサCs2には、
同図(c)(d)に示すように、インダクタLs2とコ
ンデンサCs2の共振によるサイン波形の電流A、Bが
流れるようになる。 【0021】従って、このようにすれば、スイッチQ2
のオフ時、コンデンサCs2にエネルギーをチャージし
ている時間だけ遅れて電圧波形を立ち上げるようにした
ので、このときの電圧波形と電流波形のクロスオーバを
軽減することができ、クロスオーバによる損失の低減に
より電力変換時の効率の著しい改善を図ることができ
る。 【0022】また、コンデンサCs2に貯えられるエネ
ルギーは、インダクタLs2とコンデンサCs2の共振
電流としてスイッチQ2を通して放出されるので、従来
の抵抗で熱エネルギーとして消費させるものと比べ、エ
ネルギーの無駄遣いが軽減され、さらなる電力変換時の
効率改善を図ることができる。 【0023】なお、上述では、出力電圧Eoの“−”領
域において、スイッチQ2がPWM変調された波形によ
りオンオフされる場合を説明したが、出力電圧Eoの
“+”領域において、スイッチQ1がPWM変調された
波形によりオンオフされる場合も、コンデンサCs1、
インダクタLs1、ダイオードD7の動作により同様な
動作を実現することができる。 【0024】また、上述では、一貫してインバータ装置
について述べたが、DC/DC装置であっても良い。 【0025】 【発明の効果】以上述べたように本発明によれば、電力
変換の効率改善を図ることができるPWM方式のスイッ
チング装置を提供できる。
タ装置の概略構成を示す図。 【図2】一実施の形態の動作を説明するためのタイムチ
ャート。 【図3】一実施の形態の各部の動作波形を示す図。 【図4】一実施の形態のスイッチのオフ時の時間軸を拡
大した動作波形を示す図。 【図5】一実施の形態のスイッチのオン時の時間軸を拡
大した動作波形を示す図。 【図6】従来のPWM方式のインバータ装置の概略構成
を示す図。 【符号の説明】 Q1〜Q6…スイッチ D1〜D6…内部寄生ダイオード Vg1〜Vg6…ゲート駆動回路 L0…インダクタ C0…コンデンサ Ci1、Ci2…コンデンサ Ls1、Ls2…インダクタ
Claims (1)
- 【特許請求の範囲】 【請求項1】 第1および第2のスイッチング素子の直
列回路と第3および第4のスイッチング素子の直列回路
が並列接続されてなるブリッジ回路を有し、前記第4の
スイッチング素子がオン状態で前記第1のスイッチング
素子をパルス変調された波形でオンオフし、前記第3の
スイッチング素子がオン状態で前記第2のスイッチング
素子をパルス変調された波形でオンオフするようなスイ
ッチング装置において、 前記第1のスイッチング素子は、 前記第4のスイッチング素子と同期してオンされる第1
の補助スイッチング素子と、前記第1のスイッチング素
子のオフにより発生する電圧を前記第1の補助スイッチ
ング素子を通してチャージする第1のコンデンサと、前
記第1のスイッチング素子のオンにより前記第1のコン
デンサのチャージエネルギーを前記第1のコンデンサと
ともに共振電流として放出する第1のインダクタとを具
備し、 前記第2のスイッチング素子は、 前記第3のスイッチング素子と同期してオンされる第2
の補助スイッチング素子と、前記第2のスイッチング素
子のオフにより発生する電圧を前記第2の補助スイッチ
ング素子を通してチャージする第2のコンデンサと、前
記第2のスイッチング素子のオンにより前記第2のコン
デンサのチャージエネルギーを前記第2のコンデンサと
とともに共振電流として放出する第2のインダクタとを
具備したことを特徴とするスイッチング装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001304484A JP4848111B2 (ja) | 2001-09-28 | 2001-09-28 | スイッチング装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001304484A JP4848111B2 (ja) | 2001-09-28 | 2001-09-28 | スイッチング装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003111431A true JP2003111431A (ja) | 2003-04-11 |
JP4848111B2 JP4848111B2 (ja) | 2011-12-28 |
Family
ID=19124400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001304484A Expired - Lifetime JP4848111B2 (ja) | 2001-09-28 | 2001-09-28 | スイッチング装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4848111B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110048699A (zh) * | 2019-05-21 | 2019-07-23 | 哈尔滨工业大学 | 一种抑制GaN半桥模块桥臂串扰的栅极驱动电路 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0496658A (ja) * | 1990-08-08 | 1992-03-30 | Yuasa Corp | インバータの制御方式 |
JPH06261557A (ja) * | 1993-03-05 | 1994-09-16 | Sanken Electric Co Ltd | ブリッジ型インバ−タ装置 |
JP2001054279A (ja) * | 1999-05-28 | 2001-02-23 | Mitsubishi Electric Corp | スナバ回路 |
JP2001224172A (ja) * | 2000-02-09 | 2001-08-17 | Mitsubishi Electric Corp | 電力変換装置 |
JP2002199736A (ja) * | 2000-12-28 | 2002-07-12 | Fuji Electric Co Ltd | 電力変換装置 |
JP2002218763A (ja) * | 2001-01-22 | 2002-08-02 | Fuji Electric Co Ltd | 電力変換装置 |
-
2001
- 2001-09-28 JP JP2001304484A patent/JP4848111B2/ja not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0496658A (ja) * | 1990-08-08 | 1992-03-30 | Yuasa Corp | インバータの制御方式 |
JPH06261557A (ja) * | 1993-03-05 | 1994-09-16 | Sanken Electric Co Ltd | ブリッジ型インバ−タ装置 |
JP2001054279A (ja) * | 1999-05-28 | 2001-02-23 | Mitsubishi Electric Corp | スナバ回路 |
JP2001224172A (ja) * | 2000-02-09 | 2001-08-17 | Mitsubishi Electric Corp | 電力変換装置 |
JP2002199736A (ja) * | 2000-12-28 | 2002-07-12 | Fuji Electric Co Ltd | 電力変換装置 |
JP2002218763A (ja) * | 2001-01-22 | 2002-08-02 | Fuji Electric Co Ltd | 電力変換装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110048699A (zh) * | 2019-05-21 | 2019-07-23 | 哈尔滨工业大学 | 一种抑制GaN半桥模块桥臂串扰的栅极驱动电路 |
CN110048699B (zh) * | 2019-05-21 | 2023-04-11 | 哈尔滨工业大学 | 一种抑制GaN半桥模块桥臂串扰的栅极驱动电路 |
Also Published As
Publication number | Publication date |
---|---|
JP4848111B2 (ja) | 2011-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4426115B2 (ja) | フローティングゲートを有する同期整流器のための一般的なセルフドライブ同期整流方式 | |
US8711593B2 (en) | Generalized AC-DC synchronous rectification techniques for single- and multi-phase systems | |
US6853569B2 (en) | DC to DC converter | |
US7957161B2 (en) | Power converters | |
US11223279B2 (en) | Resonant switched transformer converter | |
US20080037290A1 (en) | Ac-dc converter and method for driving for ac-dc converter | |
TWI271918B (en) | Soft-switching DC/DC converter having relatively less components | |
JP2002238257A (ja) | 共振型dc−dcコンバータの制御方法 | |
Pal et al. | A zero-current-switched PWM full bridge DC-DC converter | |
Barbi et al. | DC/DC converter for high input voltage: four switches with peak voltage of V/sub in//2, capacitive turn-off snubbing and zero-voltage turn-on | |
JP2001224172A (ja) | 電力変換装置 | |
Jeong | High efficiency asymmetrical half-bridge flyback converter using a new voltage-driven synchronous rectifier | |
JP2003134817A (ja) | 電源装置 | |
US6038151A (en) | Switching network and method of reducing input current total harmonic distortion for a boost converter | |
JP2003111431A (ja) | スイッチング装置 | |
Morimoto et al. | Next generation high efficiency high power dc-dc converter incorporating active switch and snubbing capacitor assisted full-bridge soft-switching pwm inverter with high frequency transformer for large current output | |
Marx et al. | A novel zero-current-transition full-bridge DC-DC converter | |
Jung et al. | Soft switching and optimal resonance conditions of APWM HB flyback converter for high efficiency under high output current | |
JP5500438B2 (ja) | 負荷駆動装置 | |
JP4123508B2 (ja) | スイッチング電源装置 | |
JP2966603B2 (ja) | Dc−dcコンバ−タ | |
JPH0947024A (ja) | 降圧形高力率コンバータ | |
JPH07264844A (ja) | 直流チョッパの並列接続時におけるロスレススナバ回路とその駆動方式 | |
Sun et al. | ZVZCS three-level DC-DC converter using passive clamping circuit | |
JP4305935B2 (ja) | スイッチング電源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110428 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111017 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4848111 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |