JP4845170B2 - 超シャロー金属酸化物表面チャネルｍｏｓトランジスタ - Google Patents

超シャロー金属酸化物表面チャネルｍｏｓトランジスタ Download PDF

Info

Publication number
JP4845170B2
JP4845170B2 JP2004370271A JP2004370271A JP4845170B2 JP 4845170 B2 JP4845170 B2 JP 4845170B2 JP 2004370271 A JP2004370271 A JP 2004370271A JP 2004370271 A JP2004370271 A JP 2004370271A JP 4845170 B2 JP4845170 B2 JP 4845170B2
Authority
JP
Japan
Prior art keywords
transistor
channel
surface channel
depositing
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004370271A
Other languages
English (en)
Other versions
JP2005210096A (ja
Inventor
リー ティンカイ
テン スー シェン
ディー． ウルリッヒ ブルース
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2005210096A publication Critical patent/JP2005210096A/ja
Application granted granted Critical
Publication of JP4845170B2 publication Critical patent/JP4845170B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66651—Lateral single gate silicon transistors with a single crystalline channel formed on the silicon substrate after insulating device isolation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、概して、集積回路（ＩＣ）製造、より具体的には、シャロー金属酸化物表面チャネルを有するＭＯＳトランジスタおよびその製造方法に関する。
従来技術によるＣＭＯＳトランジスタは、しばしば、高い仕事関数を有するゲート金属を用いて製造される。高い仕事関数は、高い閾値電圧に対応する。例えば、Ｐ＋ポリシリコンおよびＮ＋ポリシリコン（ポリＳｉ）が、それぞれ、ｎＭＯＳトランジスタおよびｐＭＯＳトランジスタのゲート電極として用いられる。これらのポリゲートトランジスタは、単純、かつ、より低コストの製造プロセスを用いて製造することができ、最終的な製品は信頼できるものである。仕事関数が高いポリＳｉゲート電極は、高い表面ドーピング密度の結果として形成される。しかし、高い表面ドーピング密度は、電子および正孔移動度を低減させ、切り替え時間などのトランジスタ性能パラメータを低下させる。
ゲート電極はまた、ポリＳｉと比較して比較的高い仕事関数を有する金属から形成されてもよい。しかし、金属ゲートトランジスタでは、ｐＭＯＳトランジスタに用いられた金属とは異なる金属をｎＭＯＳトランジスタに用いることが必要である。この２種の金属ゲート電極によるアプローチは、プロセスをより複雑にし、コストを増大させる。
高性能、かつ、高い仕事関数を有するＣＭＯＳトランジスタを製造することができれば有用である。
上記のトランジスタを、高ドープポリＳｉ、または２種の金属ゲート電極材料を用いることなしに製造することができれば有用である。
本発明のトランジスタデバイス構造は、半導性金属酸化物（つまり、金属酸化物半導体）を導電性チャネルとして用いる。この構造は、ギャップの中程の仕事関数を有する、１種類の金属が、ｎ−チャネルトランジスタとｐ−チャネルトランジスタとの両方に用いられることを可能にする。１種類のゲート電極材料を両方のタイプのトランジスタに 用いることによって、製造プロセスは大幅に簡略化される。
したがって、超シャロー表面チャネルＭＯＳトランジスタを製造する方法が提供される。この方法は、ＣＭＯＳソースおよびドレイン領域と、間に挟まれたウェル領域とを形成する工程と、該ウェル領域の上の表面上に表面チャネルを堆積する工程と、該表面チャネルの上に高ｋ誘電体を形成する工程と、該高ｋ誘電体の上にゲート電極を形成する工程とを包含する。代表的な表面チャネルは、金属酸化物であり、酸化インジウム（Ｉｎ２Ｏ３）、ＺｎＯ、ＲｕＯ、ＩＴＯ、またはＬａＸ−１ＳｒＸＣｏＯ３のいずれかであり得る。
いくつかの局面において、この方法は、前記表面チャネルの上にプレースホルダー材料を堆積する工程と、酸化物を等角的に堆積する工程と、該表面チャネルの上にゲート領域を形成するように該プレースホルダー材料をエッチングする工程とをさらに包含する。ある局面において、高ｋ誘電体は、該プレースホルダー材料の堆積の前に堆積され、プレースホルダーは高ｋ誘電体の高さまでエッチングされる。あるいは、高ｋ誘電体は、前記ゲート領域を形成するように前記プレースホルダー材料をエッチングする工程後に堆積され、高ｋ誘電体の上にゲート電極が堆積される。
上記の方法および超シャロー表面チャネルＭＯＳトランジスタのさらなる細部は以下に説明される。
本発明の超シャロー表面チャネルＭＯＳトランジスタを製造する方法は、ｐ−チャネルトランジスタとｎ−チャネルトランジスタとを有する超シャロー表面チャネルＣＭＯＳトランジスタを製造する方法であって、ＣＭＯＳソースおよびドレイン領域と、間に挟まれた、表面を有するウェル領域とを形成する工程と、該ウェル領域の上の該表面上に表面チャネルを堆積する工程と、該表面チャネルの上に高ｋ誘電体を形成する工程と、該高ｋ誘電体の上に、該ｐ−チャネルトランジスタとｎ−チャネルトランジスタとの両方で１種類の金属を用いてゲート電極を形成する工程とを包含し、前記ウェル領域の上の前記表面上に表面チャネルを堆積する工程は、金属酸化物表面チャネル材料として、酸化インジウム（Ｉｎ ２ Ｏ ３ ）、ＺｎＯ、ＲｕＯ、ＩＴＯ、Ｌａ Ｘ−１ Ｓｒ Ｘ ＣｏＯ ３ からなる群から選択される金属酸化物材料を堆積する堆積する工程を含み、それにより上記目的が達成される。
この方法は、前記表面チャネルの上にプレースホルダー材料を堆積する工程と、酸化物を等角的に堆積する工程と、該表面チャネルの上にゲート領域を形成するように該プレースホルダー材料をエッチングする工程とをさらに包含し得、前記高ｋ誘電体の上にゲート電極を形成する工程は、該ゲート領域において該ゲート電極を形成する工程を含み得る。
この方法は、前記プレースホルダーの堆積後に、前記ソースおよびドレイン領域を低ドープドレイン（ＬＤＤ）処理する工程をさらに包含し得、前記表面チャネルの上に高ｋ誘電性絶縁体を形成する工程は、該プレースホルダー材料の堆積の前に、該高ｋ誘電体を堆積する工程を含み得、該方法は、該表面チャネル、高ｋ誘電性絶縁体、およびゲート領域に隣接して側壁絶縁体を形成する工程と、重いイオン注入を行い、該ソースおよびドレイン領域を活性化する工程とをさらに包含し得る。
この方法は、前記表面チャネルの堆積の前に、前記ソースおよびドレイン領域を低ドープドレイン（ＬＤＤ）処理する工程と、重いイオン注入を行い、該ソースおよびドレイン領域を活性化する工程とをさらに包含し得、前記表面チャネルの上に高ｋ誘電性絶縁体を形成する工程は、前記ゲート領域を形成するように前記プレースホルダーをエッチングする工程後に高ｋ誘電体を堆積する工程を含み得る。
前記ウェル領域の上の前記表面上に前記金属酸化物表面チャネル材料を堆積する工程は、１０〜２０ナノメートル（ｎｍ）の間の厚さまで前記金属酸化物材料を堆積する工程を含み得る。
前記ウェル領域の上の前記表面上に前記金属酸化物表面チャネル材料を堆積する工程は、０．１〜１０００オーム・ｃｍの間の抵抗率を有する前記金属酸化物材料を堆積する工程を含み得る。
前記表面チャネルの上に高ｋ誘電性絶縁体を形成する工程は、ＨｆＯ２、ＨｆＡｌＯＸ、ＺｒＯ２、およびＡｌ３Ｏ４ からなる群から選択される高ｋ誘電性材料を堆積する工程を含み得る。
前記表面チャネルの上に高ｋ誘電性絶縁体を形成する工程は、１〜５ｎｍの間の厚さまで高ｋ誘電体を堆積する工程を含み得る。
前記表面チャネルの上にプレースホルダー材料を堆積する工程は、第１の厚さまで、プレースホルダー材料表面を有するプレースホルダー材料を形成する工程を含み得、酸化物を等角的に堆積する工程は、該第１の厚さの１．２〜１．５倍の間の第２の厚さまで酸化物を堆積する工程を含み得、この方法は、該プレースホルダー材料表面の高さまで該酸化物の化学機械的研磨（ＣＭＰ）を行う工程をさらに包含し得る。
前記表面チャネル、高ｋ誘電性絶縁体、およびゲート領域に隣接して側壁絶縁体を形成する工程は、Ｓｉ３Ｎ４およびＡｌ２Ｏ３ からなる群から選択される材料から側壁を形成する工程を含み得る。
本発明の超シャロー表面チャネルＭＯＳトランジスタは、ｐ−チャネルトランジスタとｎ−チャネルトランジスタとを有する超シャロー表面チャネルＭＯＳトランジスタであって、該ｐ−チャネルトランジスタ及び該ｎ−チャネルトランジスタはそれぞれ、ソース領域と、ドレイン領域と、該ソースと該ドレインとの間に挟まれた、表面を有するウェル領域と、該ウェル領域の上の表面チャネルと、該表面チャネルの上の高ｋ誘電性絶縁体と、該高ｋ誘電性層の上のゲート電極とを含み、該ゲート電極には、該ｐ−チャネルトランジスタとｎ−チャネルトランジスタとの両方で１種類の金属を用いており、前記表面チャネルは、酸化インジウム（Ｉｎ ２ Ｏ ３ ）、ＺｎＯ、ＲｕＯ、ＩＴＯ、Ｌａ Ｘ−１ Ｓｒ Ｘ ＣｏＯ ３ からなる群から選択される材料で構成されている。
このトランジスタは、一時的なゲート領域を形成する、前記表面チャネルの上のプレースホルダーをさらに含み得、前記ゲート電極は、該ゲート領域において形成され得る。
前記プレースホルダーは、前記高ｋ誘電性絶縁体の上に直接、一時的に形成され得、このトランジスタは、前記表面チャネル、高ｋ誘電性絶縁体、およびゲート領域に隣接して側壁絶縁体をさらに含み得る。
前記プレースホルダーは、前記表面チャネルの上に直接、一時的に形成され得る。
前記表面チャネルは、１０〜２０ナノメートル（ｎｍ）の間の厚さを有し得る。
前記表面チャネルは、０．１〜１０００オーム・ｃｍの間の抵抗率を有し得る。
前記高ｋ誘電性絶縁体は、ＨｆＯ２、ＨｆＡｌＯＸ、ＺｒＯ２、およびＡｌ３Ｏ４ からなる群から選択される材料であり得る。
前記高ｋ誘電性絶縁体は、１〜５ｎｍの間の厚さを有し得る。
前記側壁絶縁体は、Ｓｉ３Ｎ４およびＡｌ２Ｏ３ からなる群から選択される材料であり得る。
図１は、本発明の超シャロー表面チャネルＭＯＳトランジスタの部分断面図である。トランジスタ１００は、ソース領域１０２およびドレイン領域１０４を含む。ウェル領域１０６がソース１０２とドレイン１０４との間に挟まれており、表面１０８を有する。ウェル領域１０６の上に表面チャネル１１０がある。表面チャネル１１０の上に高ｋ誘電性絶縁体１１２がある。高ｋ誘電性絶縁体層１１２の上にゲート電極１１４がある。代表的な表面チャネル１１０は、金属酸化物材料である。例えば、金属酸化物表面チャネル１１０は、酸化インジウム（Ｉｎ２Ｏ３）、ＺｎＯ、ＲｕＯ、ＩＴＯ、またはＬａＸ−１ＳｒＸＣｏＯ３などの材料であり得る。しかし、具体的には記載しないが、他の金属酸化物が用いられてもよい。
図２は、図１のトランジスタ１００の製造におけるある工程を示す部分断面図である。この局面において、トランジスタ１００は、表面チャネル１１０の上に、プレースホルダー２００をさらに含む。より詳細には、プレースホルダー２００は、高ｋ誘電性絶縁体１１２の上に直接、一時的に形成される。代表的なプレースホルダー２００は、ＳｉまたはポリＳｉである。しかし、他の材料が用いられてもよい。ＬＤＤプロセスは、プレースホルダー２００の堆積後に行われ得る。
図３は、図２のトランジスタ１００に、プレースホルダー２００のエッチングを行った後の部分断面図である。エッチングプロセスによって一時的なゲート領域３００が形成され、ゲート領域３００においてゲート電極が形成される。図２および図３の両方を参照すると、プレースホルダーが、エッチングされる前、一時的に、高ｋ誘電性絶縁体１１２の上にあることが分かる。トランジスタ１００は、表面チャネル１１０、高ｋ誘電性絶縁体１１２、およびゲート領域３００に隣接して側壁絶縁体３０２をさらに含む。側壁３０２は、Ｓｉ３Ｎ４またはＡｌ２Ｏ３などの材料であり得る。側壁３０２が正しい位置にある状態で、重いソースおよびドレインの注入が行われ得る。
図４は、図１のトランジスタの別の局面の部分断面図である。本発明のこの局面においては、重いソースおよびドレインの注入は表面チャネル１１０の堆積の前に行われるので、側壁絶縁体がない。
図５は、図４のトランジスタ１００の製造におけるある工程を示す部分断面図である。この局面において、トランジスタ１００は、表面チャネル１１０の上にプレースホルダー２００を含む。すなわち、プレースホルダー２００は、表面チャネル１１０の上に直接、一時的に形成される。図２に示す局面においては、プレースホルダー２００は、一時的に、高ｋ誘電性絶縁体１１２の上にある。
図６は、図５のトランジスタ１００に、プレースホルダー２００のエッチングを行った後の部分断面図である。エッチングプロセスによって、一時的なゲート領域３００が形成される。高ｋ誘電性絶縁体１１２は、表面チャネル１１０の上、ゲート領域３００において形成される。その後、ゲート電極が、ゲート領域３００において、高ｋ誘電性絶縁体１１２の上に形成される（図４参照）。
図１または図４を参照すると、金属酸化物表面チャネル１１０は、１０〜２０ナノメートル（ｎｍ）の間の厚さ１５０を有する。厚さ１５０は、チャネル長、デバイスサイズ、または金属酸化物の抵抗率などの要素に依存することに留意されたい。ある局面において、金属酸化物表面チャネル１１０は、０．１〜１０００オーム・ｃｍの間の抵抗率を有する。抵抗率は所望されるトランジスタ動作特性に依存する。高ｋ誘電性絶縁体１１２は、ＨｆＯ２、ＨｆＡｌＯＸ、ＺｒＯ２、またはＡｌ３Ｏ４などの材料であり得る。高ｋ誘電性絶縁体１１２は、１〜５ｎｍの間の厚さ１５２を有し得る。厚さ１５２は、トランジスタ１００のチャネル長に依存することに留意されたい。
（機能的説明）
図１に戻ると、本発明のトランジスタデバイスのゲートスタックは、金属ゲート、高ｋ誘電性ゲート絶縁体、および半導性金属酸化物を含む。ウェルは、Ｐ−型シリコンまたはＮ−型シリコンのいずれであってもよい。ウェル、ソース、およびドレインは、従来のプロセスを用いて形成され得る。本発明のデバイスと従来のＭＯＳトランジスタとの間の違いの１つとして、本発明は、非常に薄い半導体金属酸化物を導電性チャネルとして用いることがある。
上述したように、本発明のデバイスは、多くの従来のプロセスを用いて製造され得る。デバイスの絶縁およびＰ−（またはＮ−）ウェルは、任意の従来技術によるプロセスを用いて形成され得る。しかし、ウェルドーピング密度は、ショートチャネル効果を避けるために、従来のプロセスよりもずっと高くなり得る。さらなる製造プロセスは、以下の通りである。
１．厚さが１０〜２０ｎｍのドープされていない半導性金属酸化物を堆積する。
２．高ｋゲート誘電性絶縁体の薄い層を堆積する。材料は、任意の高ｋ誘電体、例えば、ＨｆＯ２、ＨｆＡｌＯＸ、ＺｒＯ２、Ａｌ３Ｏ４などであり得る。厚さは、デバイスのチャネル長に依存して、１〜５ｎｍであり得る。
３．Ｓｉ３Ｎ４以外のポリシリコンなどの材料の層を堆積し、犠牲ゲートプレースホルダーを形成するようにパターニングする。この材料の厚さは、本質的には、金属ゲート材料と同じである。パターニングの間、犠牲ゲートプレースホルダー、高ｋ誘電体もエッチングされるが、半導性金属酸化物はエッチングされない。
４．ＬＤＤイオン注入を行い、その後、側壁絶縁体形成を行う。側壁絶縁体は、Ｓｉ３Ｎ４であり得る。側壁エッチングの間、半導性金属酸化物も（部分的に）エッチングされる。その後、重いイオン注入および活性化を行い、デバイスのソース／ドレイン領域を完全に形成する。
５．工程３において堆積された材料の厚さの約１．２〜１．５倍の厚さを有する酸化物を堆積する。酸化物のＣＭＰを行い、犠牲ゲートプレースホルダーで停止する。
６．犠牲ゲートプレースホルダーを選択的にエッチングする。
７．金属を堆積し、金属のＣＭＰを行って、ゲート電極を形成する。
８．デバイスパッシベーションのためにさらなる酸化物を堆積する。
９．酸化物をエッチングするためにフォトレジストプロセスを用いてコンタクトホールを形成する。
１０．金属を堆積し、パターニングして、金属中間相互接続を形成する。
上記の工程は、本質的には、図１〜３に示すデバイスに関連する。本発明のデバイスはまた、各種の他のプロセス、例えば、ソースおよびドレインが半導性金属酸化物チャネルの堆積の前に形成される、自動位置合わせでないプロセスを用いて製造され得る。その後、高ｋゲート誘電体が、ゲートプレースホルダーの除去後に堆積される。本発明のこの局面は図４〜６に示される。
図７は、超シャロー表面チャネルＭＯＳトランジスタを製造する本発明の方法を示すフローチャートである。この方法は、明瞭化のため、一連の数字が付けられた工程として表されているが、明確に記載されない限り、この数字から順序が推測されてはならない。これらの工程のうちのいくつかは、飛ばされてもよいし、並列して行われてもよいし、厳密な順序を守る必要なしに行われてもよいことが理解される必要がある。この方法は、工程７００において開始される。
工程７０２において、表面と、間に挟まれた、表面を有するウェル領域とを有するＣＭＯＳソースおよびドレイン領域が形成される。工程７０４において、ウェル領域の上の表面上に、表面チャネルが堆積される。工程７０６において、表面チャネルの上に高ｋ誘電体が形成される。工程７０８において、表面チャネルの上にプレースホルダー材料が堆積される。工程７１０において、酸化物が等角的に堆積される。工程７１２において、表面チャネルの上にゲート領域を形成するようにプレースホルダー材料がエッチングされる。工程７１４において、高ｋ誘電体の上にゲート電極が形成される。すなわち、工程７１４は、ゲート領域においてゲート電極を形成する工程である。
この方法のある局面において、プレースホルダー材料の堆積（工程７０８）の後、工程７０９において、ソースおよびドレイン領域が低ドープドレイン（ＬＤＤ）処理される。その後、表面チャネルの上に高ｋ誘電性絶縁体を形成する工程（工程７０６）は、プレースホルダー材料の堆積の前に高ｋ誘電体を堆積する工程を含む。工程７１６において、表面チャネル、高ｋ誘電性絶縁体、およびゲート領域に隣接して側壁絶縁体が形成される。工程７１８において、重いイオンが注入され、ソースおよびドレイン領域が活性化される。
いくつかの局面において、表面チャネル、高ｋ誘電性絶縁体、およびゲート領域に隣接して側壁絶縁体を形成する工程（工程７１６）は、Ｓｉ３Ｎ４またはＡｌ２Ｏ３などの材料から側壁を形成する工程を含む。しかし、他の絶縁体材料が当該技術分野において公知である。
図８は、図７の方法の別の局面を示すフローチャートである。この方法は、工程８００において開始される。工程８０２において、ＣＭＯＳソースおよびドレイン領域と、その間に挟まれた、表面を有するウェル領域とが形成される。工程８０４において、ウェル領域の上の表面上に表面チャネルが堆積される。工程８０６において、表面チャネルの上にプレースホルダー材料が堆積される。工程８０８において、酸化物が等角的に堆積される。工程８１０において、表面チャネルの上にゲート領域を形成するようにプレースホルダー材料がエッチングされる。工程８１２において、表面チャネルの上に高ｋ誘電体が形成される。工程８１４において、高ｋ誘電体の上にゲート電極が形成される。すなわち、工程８１４は、ゲート領域においてゲート電極を形成する工程である。
この局面において、表面チャネルの堆積の前に、工程８０３ａにおいて、ソースおよびドレイン領域が低ドープドレイン（ＬＤＤ）処理される。工程８０３ｂにおいて、重いイオン注入が行われ、ソースおよびドレイン領域が活性化される。図７の方法とは異なり、表面チャネルの上に高ｋ誘電性絶縁体を形成する工程（工程８１２）は、ゲート領域を形成するようにプレースホルダー材料をエッチングする工程（工程８１０）の後に続く。
図７または図８のいずれかを参照すると、工程７０４（８０４）においてウェル領域の上の表面上に表面チャネルを堆積する工程は、金属酸化物チャネル材料を堆積する工程を含む。金属酸化物は、酸化インジウム（Ｉｎ２Ｏ３）、ＺｎＯ、ＲｕＯ、ＩＴＯ、ＬａＸ−１ＳｒＸＣｏＯ３を含む群から選択される材料であり得る。他の局面において、工程７０４（８０４）は、１０〜２０ナノメートル（ｎｍ）の間の厚さまで金属酸化物を堆積する工程を含む。異なる局面において、工程７０４（８０４）において、０．１〜１０００オーム・ｃｍの間の抵抗率を有する金属酸化物が堆積される。表面チャネルの上に高ｋ誘電性絶縁体を形成する工程（工程７０６（８１２））は、ＨｆＯ２、ＨｆＡｌＯＸ、ＺｒＯ２、およびＡｌ３Ｏ４を含む群から選択される高ｋ誘電性材料を堆積する工程を含む。いくつかの局面において、表面チャネルの上に高ｋ誘電性絶縁体を形成する工程は、高ｋ誘電体を１〜５ｎｍの間の厚さまで堆積する工程を含む。
ある局面において、表面チャネルの上にプレースホルダー材料を堆積する工程（工程７０８（８０６）は、第１の厚さまで、プレースホルダー表面を有するプレースホルダー材料を形成する工程を含む。工程７１０（８０８）において酸化物を等方的に堆積する工程は、第１の厚さの１．２〜１．５倍の第２の厚さまで酸化物を堆積する工程を含む。この方法は、プレースホルダー材料表面の高さまで酸化物の化学機械的研磨（ＣＭＰ）を行う工程７１３（８１３）をさらに含む。工程７１３および８１３は図示されない。
シャロー表面チャネルＭＯＳトランジスタおよび対応する製造プロセスが提示されてきた。特定の材料が本発明を説明するための例として用いられた。しかし、上記の説明は、可能なタイプの材料を全て列挙することが目的ではない。同様に、上記の厚さおよび電気的な仕様は、所望されるトランジスタ動作特性に応じて変更され得る。当業者であれば、本発明の他の変形例および実施形態に想到する。
図１は、本発明の超シャロー表面チャネルＭＯＳトランジスタの部分断面図である。 図２は、図１のトランジスタの製造におけるある工程を示す部分断面図である。 図３は、図２のトランジスタに、プレースホルダーのエッチングを行った後の部分断面図である。 図４は、図１のトランジスタの別の局面の部分断面図である。 図５は、図４のトランジスタの製造におけるある工程を示す部分断面図である。 図６は、図５のトランジスタに、プレースホルダーのエッチングを行った後の部分断面図である。 図７は、超シャロー表面チャネルＭＯＳトランジスタを製造する本発明の方法を示すフローチャートである。 図８は、図７の方法の別の局面を示すフローチャートである。
符号の説明
１００ トランジスタ
１０２ ソース領域
１０４ ドレイン領域
１０６ ウェル領域
１１０ 表面チャネル
１１２ 高ｋ誘電性絶縁体
１１４ ゲート電極

Claims (19)

  1. ｐ−チャネルトランジスタとｎ−チャネルトランジスタとを有する超シャロー表面チャネルＣＭＯＳトランジスタを製造する方法であって、
    ＣＭＯＳソースおよびドレイン領域と、間に挟まれた、表面を有するウェル領域とを形成する工程と、
    該ウェル領域の上の該表面上に表面チャネルを堆積する工程と、
    該表面チャネルの上に高ｋ誘電体を形成する工程と、
    該高ｋ誘電体の上に、該ｐ−チャネルトランジスタとｎ−チャネルトランジスタとの両方で１種類の金属を用いてゲート電極を形成する工程と
    を包含し、
    前記ウェル領域の上の前記表面上に表面チャネルを堆積する工程は、金属酸化物表面チャネル材料として、酸化インジウム（Ｉｎ ２ Ｏ ３ ）、ＺｎＯ、ＲｕＯ、ＩＴＯ、Ｌａ Ｘ−１ Ｓｒ Ｘ ＣｏＯ ３ からなる群から選択される金属酸化物材料を堆積する堆積する工程を含む、方法。
  2. 前記表面チャネルの上にプレースホルダー材料を堆積する工程と、
    酸化物を等角的に堆積する工程と、
    該表面チャネルの上にゲート領域を形成するように該プレースホルダー材料をエッチングする工程と
    をさらに包含する方法であって、
    前記高ｋ誘電体の上にゲート電極を形成する工程は、該ゲート領域において該ゲート電極を形成する工程を含む、請求項１に記載の方法。
  3. 前記プレースホルダーの堆積後に、前記ソースおよびドレイン領域を低ドープドレイン（ＬＤＤ）処理する工程をさらに包含する方法であって、
    前記表面チャネルの上に高ｋ誘電性絶縁体を形成する工程は、該プレースホルダー材料の堆積の前に、該高ｋ誘電体を堆積する工程を含み、
    該方法は、
    該表面チャネル、高ｋ誘電性絶縁体、およびゲート領域に隣接して側壁絶縁体を形成する工程と、
    重いイオン注入を行い、該ソースおよびドレイン領域を活性化する工程と
    をさらに包含する、請求項２に記載の方法。
  4. 前記表面チャネルの堆積の前に、前記ソースおよびドレイン領域を低ドープドレイン（ＬＤＤ）処理する工程と、
    重いイオン注入を行い、該ソースおよびドレイン領域を活性化する工程と
    をさらに包含する方法であって、
    前記表面チャネルの上に高ｋ誘電性絶縁体を形成する工程は、前記ゲート領域を形成するように前記プレースホルダーをエッチングする工程後に高ｋ誘電体を堆積する工程を含む、請求項２に記載の方法。
  5. 前記ウェル領域の上の前記表面上に前記金属酸化物表面チャネル材料を堆積する工程は、１０〜２０ナノメートル（ｎｍ）の間の厚さまで前記金属酸化物材料を堆積する工程を含む、請求項１に記載の方法。
  6. 前記ウェル領域の上の前記表面上に前記金属酸化物表面チャネル材料を堆積する工程は、０．１〜１０００オーム・ｃｍの間の抵抗率を有する前記金属酸化物材料を堆積する工程を含む、請求項１に記載の方法。
  7. 前記表面チャネルの上に高ｋ誘電性絶縁体を形成する工程は、ＨｆＯ２、ＨｆＡｌＯＸ、ＺｒＯ２、およびＡｌ３Ｏ４ からなる群から選択される高ｋ誘電性材料を堆積する工程を含む、請求項１に記載の方法。
  8. 前記表面チャネルの上に高ｋ誘電性絶縁体を形成する工程は、１〜５ｎｍの間の厚さまで高ｋ誘電体を堆積する工程を含む、請求項１に記載の方法。
  9. 前記表面チャネルの上にプレースホルダー材料を堆積する工程は、第１の厚さまで、プレースホルダー材料表面を有するプレースホルダー材料を形成する工程を含み、
    酸化物を等角的に堆積する工程は、該第１の厚さの１．２〜１．５倍の間の第２の厚さまで酸化物を堆積する工程を含む方法であって、
    該プレースホルダー材料表面の高さまで該酸化物の化学機械的研磨（ＣＭＰ）を行う工程をさらに包含する、請求項２に記載の方法。
  10. 前記表面チャネル、高ｋ誘電性絶縁体、およびゲート領域に隣接して側壁絶縁体を形成する工程は、Ｓｉ３Ｎ４およびＡｌ２Ｏ３ からなる群から選択される材料から側壁を形成する工程を含む、請求項３に記載の方法。
  11. ｐ−チャネルトランジスタとｎ−チャネルトランジスタとを有する超シャロー表面チャネルＭＯＳトランジスタであって、
    該ｐ−チャネルトランジスタ及び該ｎ−チャネルトランジスタはそれぞれ、
    ソース領域と、
    ドレイン領域と、
    該ソースと該ドレインとの間に挟まれた、表面を有するウェル領域と、
    該ウェル領域の上の表面チャネルと、
    該表面チャネルの上の高ｋ誘電性絶縁体と、
    該高ｋ誘電性層の上のゲート電極と
    を含み、
    該ゲート電極には、該ｐ−チャネルトランジスタとｎ−チャネルトランジスタとの両方で１種類の金属を用いており、
    前記表面チャネルは、酸化インジウム（Ｉｎ ２ Ｏ ３ ）、ＺｎＯ、ＲｕＯ、ＩＴＯ、Ｌａ Ｘ−１ Ｓｒ Ｘ ＣｏＯ ３ からなる群から選択される材料で構成されている、トランジスタ。
  12. 一時的なゲート領域を形成する、前記表面チャネルの上のプレースホルダーをさらに含むトランジスタであって、
    前記ゲート電極は、該ゲート領域において形成される、請求項１１に記載のトランジスタ。
  13. 前記プレースホルダーは、前記高ｋ誘電性絶縁体の上に直接、一時的に形成されるトランジスタであって、
    前記表面チャネル、高ｋ誘電性絶縁体、およびゲート領域に隣接して側壁絶縁体をさらに含む、請求項１２に記載のトランジスタ。
  14. 前記プレースホルダーは、前記表面チャネルの上に直接、一時的に形成される、請求項１２に記載のトランジスタ。
  15. 前記表面チャネルは、１０〜２０ナノメートル（ｎｍ）の間の厚さを有する、請求項１１に記載のトランジスタ。
  16. 前記表面チャネルは、０．１〜１０００オーム・ｃｍの間の抵抗率を有する、請求項１１に記載のトランジスタ。
  17. 前記高ｋ誘電性絶縁体は、ＨｆＯ２、ＨｆＡｌＯＸ、ＺｒＯ２、およびＡｌ３Ｏ４ からなる群から選択される材料である、請求項１１に記載のトランジスタ。
  18. 前記高ｋ誘電性絶縁体は、１〜５ｎｍの間の厚さを有する、請求項１１に記載のトランジスタ。
  19. 前記側壁絶縁体は、Ｓｉ３Ｎ４およびＡｌ２Ｏ３ からなる群から選択される材料である、請求項１３に記載のトランジスタ。
JP2004370271A 2004-01-21 2004-12-21 超シャロー金属酸化物表面チャネルｍｏｓトランジスタ Expired - Fee Related JP4845170B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/761,704 2004-01-21
US10/761,704 US7256465B2 (en) 2004-01-21 2004-01-21 Ultra-shallow metal oxide surface channel MOS transistor

Publications (2)

Publication Number Publication Date
JP2005210096A JP2005210096A (ja) 2005-08-04
JP4845170B2 true JP4845170B2 (ja) 2011-12-28

Family

ID=34750231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004370271A Expired - Fee Related JP4845170B2 (ja) 2004-01-21 2004-12-21 超シャロー金属酸化物表面チャネルｍｏｓトランジスタ

Country Status (2)

Country Link
US (1) US7256465B2 (ja)
JP (1) JP4845170B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101078509B1 (ko) * 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63122177A (ja) * 1986-11-11 1988-05-26 Nippon Telegr & Teleph Corp <Ntt> 半導体装置とその製造方法
EP0926739A1 (en) * 1997-12-24 1999-06-30 Texas Instruments Incorporated A structure of and method for forming a mis field effect transistor
WO2001093338A1 (en) * 2000-05-26 2001-12-06 Amberwave Systems Corporation Buried channel strained silicon fet using an ion implanted doped layer
US6900094B2 (en) * 2001-06-14 2005-05-31 Amberwave Systems Corporation Method of selective removal of SiGe alloys
JP4920836B2 (ja) * 2001-07-30 2012-04-18 シャープ株式会社 半導体素子
US6656852B2 (en) * 2001-12-06 2003-12-02 Texas Instruments Incorporated Method for the selective removal of high-k dielectrics
US6794234B2 (en) * 2002-01-30 2004-09-21 The Regents Of The University Of California Dual work function CMOS gate technology based on metal interdiffusion
KR100410574B1 (ko) * 2002-05-18 2003-12-18 주식회사 하이닉스반도체 데카보렌 도핑에 의한 초박형 에피채널을 갖는반도체소자의 제조 방법
US6621114B1 (en) * 2002-05-20 2003-09-16 Advanced Micro Devices, Inc. MOS transistors with high-k dielectric gate insulator for reducing remote scattering
US6982474B2 (en) * 2002-06-25 2006-01-03 Amberwave Systems Corporation Reacted conductive gate electrodes
ITMI20022634A1 (it) * 2002-12-13 2004-06-14 St Microelectronics Srl Dispositivo elettronico integrato e metodo
US7250930B2 (en) * 2003-02-07 2007-07-31 Hewlett-Packard Development Company, L.P. Transparent active-matrix display

Also Published As

Publication number Publication date
US20050156254A1 (en) 2005-07-21
JP2005210096A (ja) 2005-08-04
US7256465B2 (en) 2007-08-14

Similar Documents

Publication Publication Date Title
US6696333B1 (en) Method of making integrated circuit with MOSFETs having bi-layer metal gate electrodes
JP4728323B2 (ja) 調整可能なゲート電極の仕事関数を備えたデュアルメタルのｃｍｏｓトランジスタおよびその製造方法
US8735232B2 (en) Methods for forming semiconductor devices
US20110018072A1 (en) Metal gate transistor and method for fabricating the same
JP5544367B2 (ja) トランジスタにおいて進歩したシリサイド形成と組み合わされる凹型のドレイン及びソース区域
US8679923B2 (en) Method for forming metal gate
US8716103B2 (en) Semiconductor device and method of fabricating same
US7919379B2 (en) Dielectric spacer removal
US9679963B2 (en) Semiconductor structure and a method for processing a carrier
TWI777971B (zh) 雙極性電晶體及其製作方法
US7528451B2 (en) CMOS gate conductor having cross-diffusion barrier
US7179714B2 (en) Method of fabricating MOS transistor having fully silicided gate
KR20100138973A (ko) 높이가 감소된 금속 게이트 스택을 포함하는 반도체 디바이스 및 상기 반도체 디바이스를 제조하는 방법
US7348233B1 (en) Methods for fabricating a CMOS device including silicide contacts
US20080093666A1 (en) Semiconductor Device and Manufacturing Method Thereof
JP2007511907A (ja) 完全に量子井戸が空乏化した低出力のマルチチャネルｃｍｏｓｆｅｔ
JP2006013270A (ja) 半導体装置およびその製造方法
JP4845170B2 (ja) 超シャロー金属酸化物表面チャネルｍｏｓトランジスタ
US20090221118A1 (en) High Voltage Semiconductor Devices
US7439596B2 (en) Transistors for semiconductor device and methods of fabricating the same
JP2004235345A (ja) 半導体装置及びその製造方法
KR100549001B1 (ko) 완전한 실리사이드 게이트를 갖는 모스 트랜지스터 제조방법
TWI782941B (zh) 製作ｐ型場效電晶體的方法
KR100501542B1 (ko) 반도체 소자의 트랜지스터 제조 방법
US20180090389A1 (en) Integrated circuit comprising mos transistors and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111007

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111007

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

LAPS Cancellation because of no payment of annual fees