JP4841277B2 - 監視装置及び監視システム - Google Patents

Description

本発明は、監視装置及び監視システムに関し、特にフレーム変換装置等に実装した書換式デバイス、例えばFPGA(Field Programmable Gate Array)、LSI(Large Scale Integration)又はメモリ等に関わる障害を検出する監視装置及び監視システムに関するものである。

図18に示すフレーム交換システムは、Ethernet(登録商標)網1と、EthernetフレームのSONET(Synchronous Optical Network)/SDH(Synchronous Digital Hierarchy)フレームへの変換処理又はSONET/SDHフレームのEthernetフレームへの変換処理を行うフレーム変換装置2_1〜2_n(以下、符号2で総称することがある。)と、Ethernetフレーム又はSONET/SDHフレーム内の宛先情報に従ってフレームを交換する交換機3と、SONET/SDHを用いる電話網4とで構成されている。

また、フレーム変換装置2_1〜2_nは、それぞれ、入出力処理部20_1〜20_n(以下、符号20で総称することがある。)と、イングレス部30_1〜30_n(以下、符号30で総称することがある。)と、バックボードインタフェース部40_1〜40_n(以下、符号40で総称することがある。)と、イーグレス部50_1〜50_n(以下、符号50で総称することがある。)とを備えている。

このフレーム交換システムでは、例えば図示のように、Ethernet網1からフレーム変換装置2_n宛のデータDTがフレーム変換装置2_1に入力された時、フレーム変換装置2_1は、内部の入出力処理部20_1、イングレス部30_1、バックボードインタフェース部40_1を順に経由してデータDTをSONET/SDHフレームFRに変換し、交換機3に送出する。

SONET/SDHフレームFRを受けた交換機3は、SONET/SDHフレームFR内の宛先情報から宛先がフレーム変換装置2_nであることを認識し、このSONET/SDHフレームFRをフレーム変換装置2_nに送出する。

SONET/SDHフレームFRを受けたフレーム変換装置2_nは、内部のバックボードインタフェース部40_n、イーグレス部50_n、入出力処理部20_nを順に経由してSONET/SDHフレームFRをデータDTに変換し、このデータDTをEthernet網1内の例えばユーザ端末(図示せず)に送出する。

近年、上記の入出力処理部20、イングレス部30、バックボードインタフェース部40、及びイーグレス部50のような複数の機能ブロックを有するフレーム変換装置2等の開発においては、各機能ブロックに、それぞれプログラムの論理を書き換えることで機能を修正することが可能なFPGA等を用いる開発手順が広く採用されている。

このFPGAに関わる障害の監視技術としては、下記の従来例が知られている。

従来例：図19
図19に示す監視装置10は、図18に示したフレーム変換装置2の構成の一部である入出力処理部20、イングレス部30、及びバックボードインタフェース部40を抜き出し強調して示したものであり、各機能ブロックには、それぞれ対応するFPGA100〜300を用いて構成されている。なお、図を簡略化するため、イーグレス部50に対応するFPGA400については記載を省略しているが、信号の流れが逆になるだけで、下記の説明は同様に適用される。

また、FPGA100-FPGA200間及びFPGA200-FPGA300間は、それぞれ32チャネルで構成される伝送路L1及びL2で接続されている。

ここで、FPGA100は、例えば入力されたデータD1のフォーマットが正しいか否か、すなわち例えば、データD1がEthernetフレームであれば、そのフォーマットがEthernetフレームの規格を満たしているか否かを確認する処理部110と、この処理部110の出力データD2を伝送する伝送路L1が正しく結線されているか否かを確認するためのパリティビットを処理部110の出力データD2から生成して、伝送路L1と並列に別途設けたシリアル伝送路L1_EXTに送出するパリティビット生成部1000_1とを備えている。

また、FPGA200は、例えば、FPGA100から伝送路L1を介して受けたデータD2の流量を監視(この結果は図示せず。)すると共にデータD2を、速度変換用のメモリMEMに書き込む処理部210と、例えば、データD2内の宛先情報に付された優先度に従ってデータD2をメモリMEMから読み出す処理部220と、上記のパリティビット生成部1000_1から伝送路L1_EXTを介して受信したパリティビットの可否を確認するパリティビットチェック部1100_1と、処理部220の出力データD3を伝送する伝送路L2の結線を確認するためのパリティビットを処理部220の出力データD3から生成して、伝送路L2と並列に別途設けたシリアル伝送路L2_EXTに送出するパリティビット生成部1000_2とを備えている。

また、FPGA300は、例えば、FPGA200から伝送路L2を介して受けたデータD3を、SONET/SDHフレームに変換する処理部310と、上記のパリティビット生成部1000_2から伝送路L2_EXTを介して受信したパリティビットの可否を確認するパリティビットチェック部1100_2とを備えている。

このように、伝送路L1及びL2に対して、それぞれパリティビット生成部1000_1及び1000_2、及びパリティビットチェック部1100_1及び1100_2を個別に設けることにより、伝送路L1及びL2の結線障害を、それぞれ独立して検出することを可能にしている。

なお、この監視装置10においては、パリティビットチェック部1100_1又は1100_2でパリティビットの誤りを検出した場合には、同図に点線で示すようにエラー通知ERRを、例えば管理部(図示せず)等に通知することにより、保守者が障害の発生している伝送路L1又はL2の復旧作業を行えるようにしている。

また、図示を省略したFPGA400とFPGA100又は300との間の伝送路についても、上記と同様に、個別にパリティビット生成部及びパリティビットチェック部を設けることで、その結線障害を検出することが可能である(例えば、特許文献1参照。)。

なお、参考例として、同一の機能ブロック群を二重化し、それらを共通バスで互いに接続した二重化装置において、障害が発生した際に、一方の装置の機能ブロック群から他方の機能ブロック群をアクセスして診断を行い障害箇所を検出する監視技術もある(例えば、特許文献2参照。)。
特開2004-151061号公報 特開平03-037734号公報

上記の特許文献1では、FPGA間の伝送路毎にパリティビット生成部及びパリティビットチェック部を設けてそのチェックを行うことで、伝送路自体に結線障害が発生していることを検出することは可能であるが、伝送路のどのチャネルに障害が発生しているかを検出することができないという課題があった。

また、FPGA、LSI及びメモリ等のデバイスは、例えば、大気中の中性子等の影響により内部の処理部のプログラムの論理が書き換わってしまう障害や、ノイズ等によるビット化けの影響により内部の処理部が誤動作してしまう障害が発生する場合があるが、上記の特許文献1では、このようなデバイス内部の処理部に関する障害箇所を検出することはできない。

従って、本発明は、FPGA、LSI及びメモリ等のデバイス内部の処理部又は該処理部につながっている伝送路における障害箇所を検出することが可能な監視装置及び監視システムを提供することを目的とする。

[1]上記の目的を達成するため、本発明の一態様に係る監視装置は、入力データのアイドル期間に所定パターンの監視データを挿入して伝送路に送出する第１手段と、該伝送路からの監視データを、該伝送路中に配置された１つ以上の処理部を選択して処理させるか又は全処理部を迂回させる第２手段と、該選択された処理部から該伝送路を介して出力された該監視データが該所定パターンを維持しているか否かを、予め記憶した該所定パターンと比較することにより判定し、該所定パターンを維持していないと判定した時、該第２手段を制御して該処理部に対する選択切替を順次行うことにより該処理部に関する障害箇所を検出する第３手段とを備える。

前記本発明の一態様に係る監視装置を、図1に示す原理を用いて説明する(但し、これに限定されるものではない。)。

ここで、図1に示す監視装置10は、図19の従来例と同様に、FPGA100と、処理部210及び220を備えたFPGA200と、FPGA300と、メモリMEMとを含んでおり、FPGA100-FPGA200間及びFPGA200-FPGA300間は、それぞれ例えば32チャネルで構成される伝送路L1及びL2で接続されている。なお、FPGA100内の処理部110及びFPGA300内の処理部310については図示を省略している。

監視データ挿入部500(上記の第１手段に対応)では、同図(1)に示す入力データDT1及びDT2のアイドル期間T_IDLEに、同図(2)に示すように所定パターンの監視データDT_MNTを挿入して伝送路L1に送出する。ここで、同図(3)は、この監視データDT_MNTを、伝送路L1を構成する各チャネルCH0〜CH31(以下、符号CHで総称することがある。)単位で示したものである。

また、セレクタ700_2(上記の第２手段に対応)(以下、符号700で総称することがある。)には、下記の処理ルート(a)〜(d)を選択できるよう切替ポイントP3〜P6がそれぞれ設けられている。

(a) FPGA200の通常処理ルート(処理部210→メモリMEM→処理部220を経由する処理ルート(切替ポイントP3に対応))。

(b)最後尾の処理部220を迂回させる処理ルート(切替ポイントP4に対応)。

(c)処理部220及びメモリMEMを迂回させる処理ルート(切替ポイントP5に対応)。

(d)処理部210及び220、並びにメモリMEMの全てを迂回させる処理ルート(切替ポイントP6に対応)。

通常時、すなわち、セレクタ700_2により切替ポイントP3が選択されている場合、伝送路L1からの監視データDT_MNTは、伝送路L1及びL2中に配置された処理部210、メモリMEM、及び処理部220の全てに与えられる。

そして、伝送路L2を介して監視データDT_MNTを受けた監視データチェック部600(上記の第３手段に対応)では、この監視データDT_MNTのパターンと予め記憶しておいた所定パターンとを比較し、この結果、該所定パターンを維持していると判定した時には、処理部210、メモリMEM、及び処理部220のいずれにも障害が発生していないことを認識し、同図(4)に示すように監視データDT_MNTを削除して、データDT1及びDT2を後段に送出する。

一方、監視データチェック部600が、監視データDT_MNTが所定パターンを維持していないと判定した時には、監視データチェック部600は、処理部210、メモリMEM、及び処理部220のいずれかに障害が発生していることを認識して、セレクタ700_2に対して選択切替指示IND_Sを与えて制御し、処理部210、メモリMEM、及び処理部220に対する選択切替、すなわち、切替ポイントP4→P5→P6(上記の処理ルート(b)→(c)→(d))の選択を順次行う。

例えば、切替ポイントP5から切替ポイントP6への選択切替後に監視データDT_MNTのパターンが正常に戻ったことが判った場合、監視データチェック部600は、処理部210を障害箇所として検出する。

このように、本発明の一態様による監視装置においては、FPGA、LSI及びメモリ等のデバイス内部の処理部に関する障害箇所を検出することが可能である。また、1つの監視装置に対して1組の監視データ挿入部及び監視データチェック部をそれぞれ装置の先頭及び末尾に設置すれば良いため、図19に示した従来例のようなFPGA間の伝送路毎のパリティビット生成部及びパリティビットチェック部が不要となり装置内の回路を簡素化することも可能となる。

[2]本発明ではさらに、上記[1]において、該処理部の出力側で該伝送路を構成するチャネル間の切替を行う第４手段をさらに備え、該第３手段が、該処理部に関する障害箇所を検出できなかった時、さらに、該第４手段を制御して該処理部の入力側伝送路又は出力側伝送路のどのチャネルに障害が発生したかを検出する手段を含む。

すなわち、上記[1]に示したセレクタ700_2に対する制御により処理部210、メモリMEM、及び処理部220のいずれの障害箇所も検出できなかった時、監視データチェック部600は、さらに、図1に示すスイッチ部710(上記の第４手段に対応)に対してチャネル切替指示IND_Cを与えて制御し、伝送路L2のチャネル切替を行う。

例えば、監視データチェック部600が、同図(3)に示したチャネルCH31に対応する監視データDT_MNT[31]が所定パターンを維持していないと判定した時、監視データチェック部600は、伝送路L1又はL2のいずれかのチャネルCH31に障害が発生していることを認識する。但し、これだけでは伝送路L1又はL2のいずれの伝送路中の障害かは不明なので、監視データチェック部600は、さらにスイッチ部710を制御して、その出力側である伝送路L2のチャネルCH31を、例えばスイッチ部710の入力側である伝送路L1のチャネルCH30に切り替える。

このチャネル切替により監視データDT_MNT[31]のパターンが正常に戻ったことが判った場合、監視データチェック部600は、伝送路L1のチャネルCH31を障害箇所として検出する。一方、監視データDT_MNT[31]のパターンが正常に戻らなかった場合、監視データチェック部600は、伝送路L2のチャネルCH31を障害箇所として検出する。

このように、FPGA、LSI及びメモリ等のデバイス間の伝送路のチャネルに関する障害箇所を検出することが可能である。

[3]また、上記[1]において、該監視データを、該処理部の入力側伝送路又は出力側伝送路中にそれぞれ配置された１つ以上の第２又は第３の処理部に選択的に与えて処理させる第４手段をさらに備え、該第３手段が、該第４手段を制御して該第２又は第３の処理部に対する選択切替を順次行うことにより該第２又は第３の処理部に関する障害箇所を検出するようにしても良い。

すなわち、入力側伝送路としての伝送路L1又は出力側伝送路としての伝送路L2中に、図19に示したようなFPGA100内の処理部110又はFPGA300内の処理部310がそれぞれ配置される場合であっても、図1に示したセレクタ700_2と同様に、監視データDT_MNTを処理部110又は処理部310に選択的に与えて処理させるセレクタ(上記の第４手段に対応)をさらに備えるように監視装置10を構成し、監視データチェック部600が、上記[1]と同様に、該セレクタに対して選択切替指示IND_Sを与えて制御し、処理部110又は処理部310に対する選択切替を順次行うことで、処理部110又は処理部310を障害箇所として検出することが可能である。

[4]また、上記[1]において、該第３手段は、該監視データが該処理部で無効データとして扱われないようにするため、該監視データのパターン切替指示を該第１手段に与える手段を備えるようにしても良い。

すなわち、例えば、図1に示した処理部210が、Ethernetフレームの規格に準拠したフォーマット以外のデータを無効データとして扱い廃棄してしまうような場合には、処理部210には斯かるデータは与えてはならないので、監視データチェック部600は、監視データDT_MNTを処理部210に与える場合のみ、同図に点線で示すように、監視データDT_MNTのパターンを、無効データとして扱われないパターンに切り替えるための監視データパターン切替指示IND_Dを監視データ挿入部500に与えるようにすることができる。

このように、FPGA、LSI及びメモリ等のデバイス内部の処理部の動作に依存せず、その処理部に関する障害箇所を検出することが可能である。

[5]また、上記[1]において、該第３手段は、該監視データが該所定パターンを維持していないことを所定回数以上判定した時のみ、該第２手段に対する制御を行うことようにしても良い。

すなわち、FPGA内の処理部に関する障害が、ノイズ等の影響によりその瞬間だけ発生したような場合には、保守者による復旧作業を行うことなく障害が復旧する可能性がある。

この場合、監視データチェック部600が、監視データDT_MNTが所定パターンを維持していないことを所定回数以上判定した時、すなわち障害が定常的に発生していると判定した時のみ、上記[1]に示したようなセレクタ700_2に対する制御を行って障害箇所を検出するようにすることができる。

これにより、上記のような瞬間的な障害発生時には運用を継続することが可能となり、監視装置の稼働率を不必要に低下させてしまうことを防止できる。

[6]また、上記[1]において、該第３手段が、該監視データが該所定パターンを維持していないことを所定回数以上判定した時のみ、該第２手段を制御して該処理部に関する障害箇所を検出し、該障害箇所が検出された処理部の再コンフィグを行う手段を備えるようにしても良い。

すなわち、監視データチェック部600が、上記[5]と同様に障害が定常的に発生していると判定した時のみ、上記[1]に示したようなセレクタ700_2に対する制御を行ってFPGA内の処理部に関する障害箇所を検出し、該障害箇所が検出された処理部の再コンフィグを行うようにすることができる。

これにより、監視装置は、自律的に障害を復旧させることが可能であり、運用を継続することができる。

[7]また、上記[1]において、該入力データがイーサネットフレームであり、該イーサネットフレームをバッファに格納する第４手段と、該バッファから所定個数以上のイーサネットフレームをまとめて読み出し、該読み出したイーサネットフレーム間のインターフレームギャップの総和により該アイドル期間を生成する第５手段とをさらに備えるようにしても良い。

すなわち、入力データDTがイーサネットフレームの場合、第４手段では、このイーサネットフレームをバッファに格納する。

各イーサネットフレーム間にはそれぞれIFG(Inter Frame Gap)があるため、例えば、監視装置10に該イーサネットフレームが例えば最大伝送レートで入力され、監視データDT_MNTを挿入するためのアイドル期間T_IDLEが存在しないような場合であっても、第５手段では、該バッファから所定個数以上のイーサネットフレームをまとめて読み出し、該読み出したイーサネットフレームのIFGの総和によりアイドル期間T_IDLEを生成することができる。

[8]また、上記[1]において、該入力データをバッファに格納する第４手段と、該バッファに該入力データのクロックレートより高いクロックレートを与えて、該入力データを該バッファから読み出し、両クロックレートの差により該アイドル期間を生成する第５手段とをさらに備えるようにしても良い。

すなわち、上記[7]と同様に、監視装置10にデータDTが例えば最大伝送レートで入力され、監視データDT_MNTを挿入するためのアイドル期間T_IDLEが存在しないような場合であっても、第４手段が、データDTをバッファに格納し、第５手段が、該バッファにデータDTのクロックレートより高いクロックレートを与えて、データDTを該バッファから読み出すことにより、両クロックレートの差をアイドル期間T_IDLEとすることができる。

[9]また、上記の目的を達成するための本発明の一態様に係る監視システムは、上記[1]〜[8]のいずれか一つに記載の監視装置10を、現用系及び予備系としてそれぞれ複数備えた監視システムであって、各監視装置の監視データチェック部600が、それぞれ該監視データDT_MNTが所定パターンを維持していないと判定した時、外部にエラーを通知する手段を備えたことを特徴とする。

すなわち、現用系としての或る監視装置の監視データチェック部600が、FPGA、LSI及びメモリ等のデバイス間の伝送路のチャネル又はデバイス内部の処理部に関する障害箇所を検出した時、さらに、外部、例えば図18に示したような交換機3にエラーを通知する。

この場合、エラーを通知された交換機3は、障害の発生している監視装置を予備系としての監視装置に切り替えることにより、監視システム全体の稼働率を低下させずに運用を継続させることが可能である。

本発明によれば、FPGA、LSI及びメモリ等のデバイス間の伝送路のチャネル及びデバイス内部の処理部に関する障害箇所を共に検出することができ、以てその障害に対する復旧作業を迅速且つ効率的に行うことができる。

さらに、障害箇所の検出に用いる監視データのパターン切替を行えるようにしたので、デバイス内部の処理部の動作に依存せずに障害箇所を検出することができる。

また、監視装置又は監視システムにデータが最大伝送レートで入力されるような場合であっても、入力データ間に監視データを挿入するためのアイドル期間を生成するようにしたので、監視装置又は監視システムの運用を行う環境の伝送レートに依存せずに障害箇所を検出することができる。

図1に原理的に示した本発明に係る監視装置の実施例[1]〜[3]及び監視システムの実施例[4]を、それぞれ、図2〜17を参照して以下に説明する。

実施例[1]：図2〜14
[1]-1構成例：図2
図2に示す監視装置10は、図1と同様に、監視データ挿入部500を備えたFPGA100と、処理部210、処理部220、セレクタ700_2、及びスイッチ部710を備えたFPGA200と、監視データチェック部600を備えたFPGA300と、メモリMEMとを含んでおり、FPGA100-FPGA200間及びFPGA200-FPGA300間は、それぞれ例えば32チャネルで構成される伝送路L1及びL2で接続されている。

さらに、FPGA100及びFPGA300は、図1に示した構成に加えて、それぞれ図19に示したような処理部110及び処理部310と、これらの処理部110及び処理部310に監視データDT_MNTをそれぞれ選択的に与えて処理させるためのセレクタ700_1及び700_3とを備えている。また、セレクタ700_1の切替ポイントP8には、図2(3)に示すように監視データDT_MNTを、伝送路L1の各チャネルCH0〜CH31に対応する監視データDT_MNT[0]〜DT_MNT[31]にパラレル変換するS/P変換部800が接続され、セレクタ700_3の切替ポイントP2には、伝送路L2を介して受信する監視データDT_MNT[0]〜DT_MNT[31]を、監視データDT_MNTにシリアル変換するP/S変換部900が接続されている。

なお、本実施例においては、図を簡略化するため、イーグレス部50に対応するFPGA400については記載を省略しているが、信号の流れが逆になるだけで、下記の説明は同様に適用される。これは、後述する実施例[2]〜[4]においても同様である。

[1]-2動作例：図2〜14
次に、本実施例の動作について説明するが、まずその全体の動作を、図2〜図5を参照して説明する。そして、セレクタ700_1〜700_3の切替ポイントP1〜P8に対する計5通りの選択切替((1)：切替ポイントP1→P2、(2)：P3→P4、(3)：P4→P5、(4)：P5→P6、(5)：P7→P8)及びスイッチ部710による伝送路L2のチャネルCH切替(6)にそれぞれ対応する監視処理例(1)〜(6)について、それぞれ図6〜12を参照して説明する。

全体の動作：図2〜5
図3は、図2の監視装置10の全体動作を示したフローチャート図である。

今、この監視装置10のセレクタ700_1〜700_3では、監視データDT_MNTを全ての処理部(処理部110、処理部210及び220、メモリMEM、及び処理部310)に与えて処理させるため、それぞれ切替ポイントP7、P3、及びP1が選択されているものとする。

この状態において、図2(1)に示すようにデータDT1及びDT2が監視装置10に入力されると(ステップS1)、監視データ挿入部500は、データD1-データD2間に監視データDT_MNTを挿入するためのアイドル期間T_IDLEが存在するか否かを判定する(ステップS2)。アイドル期間T_IDLEが存在すると判定した場合、監視データ挿入部500は、同図(2)に示すようにアイドル期間T_IDLE中に所定パターンの監視データDT_MNTを挿入してFPGA100内の処理部110に与える(ステップS3)。

ここで、入力されたデータDTが、例えば図4(1)(a)に示すようなヘッダ、ペイロード、及び4バイトのFCS(Frame Check Sequence)で構成されるEthernetフレーム(64バイト〜9600バイト)である場合、データDTは、同図(1)(b)に示すように、監視装置10内をFCSが削除された状態で転送される。

このため、監視データDT_MNTは、例えば同図(2)に示すように、データDTのフォーマットに対応し、且つ監視データDT_MNTであることを後述する監視データチェック部600が識別できるように、監視データ用ヘッダ(例えば4バイト)及び監視データ用ペイロード(例えば56バイト)の計60バイトで構成する。

例えば、上記のEthernetフレームのフォーマットに対応し、且つ監視データチェック部600が識別可能な監視データDT_MNTのパターンとは、図5(1)に示すような監視データパターンPTN1(以下、符号PTNで総称することがある。)である。この監視データパターンPTN1では、監視データ用ヘッダとして4バイト全てを“1”に設定(HEX表示で“FF/FF/FF/FF”)し、監視データ用ペイロードとして1バイト単位で“1”ずつインクリメントしたデータを計56バイト分設定(HEX表示で“01/02/03/……/53/54/55/56”)する。以下、後述する監視データチェック部600による監視データのパターン切替が行われる迄、監視データDT_MNTは、この監視データパターンPTN1である。監視データパターンPTN2については後述する。

なお、監視データチェック部600による監視データパターンPTNの切替は、必ずしも行う必要はなく、監視データDT_MNTを、無効データとして処理してしまう処理部が存在する場合のみ、監視データパターンPTNを切り替えて無効データにならないようにすれば良い。

そして、監視データDT_MNTを受けた処理部110は、例えば図19に示した処理部110と同様の処理を行った後、この監視データDT_MNTをセレクタ700_1の切替ポイントP7を介して伝送路L1に送出する(ステップS4)。

伝送路L1を介して監視データDT_MNTを受けたFPGA200内の処理部210は、例えば図19に示した処理部210と同様の処理を行った後、この監視データDT_MNTをメモリMEMに書き込む。処理部220は、メモリMEMから監視データDT_MNTを読み出し、セレクタ700_2の切替ポイントP3を介して伝送路L2に送出する(ステップS5)。

伝送路L2を介して監視データDT_MNTを受けたFPGA300内の処理部310は、例えば図19に示した処理部310と同様の処理を行った後、この監視データDT_MNTをセレクタ700_3の切替ポイントP1を介して監視データチェック部600に与える(ステップS6)。

監視データDT_MNTを受けた監視データチェック部600は、これが監視データDT_MNTか否か、すなわち、図4(2)に示したようなフォーマットで構成されているか否かを判定し(ステップS7)、監視データDT_MNTでないと判定した時、通常のデータDTと見なして後段に送出する(ステップS8)。

また、上記のステップS7において、監視データDT_MNTであると判定した時、監視データチェック部600は、さらに、この監視データDT_MNTのパターンPTN1と予め内部に記憶しておいた監視データパターンPTN1とを比較する(ステップS9)。この結果、監視データDT_MNTが監視データパターンPTN1を維持していると判定した時、監視データチェック部600は、監視データDT_MNTを削除する(ステップS10)。これは、後段に監視データDT_MNTを送出させないためである。

一方、上記のステップS9において、監視データDT_MNTが監視データパターンPTN1を維持していないと判定した時には、監視データチェック部600は、さらに、各処理部に対する選択切替が可能か否か、すなわち、全ての処理部に対する選択切替が終了したか否かを判定する(ステップS11)。監視データチェック部600は、選択切替が可能と判定した時、セレクタ700_1〜700_3に対して選択切替指示IND_Sを与え、切替ポイントP1〜P8に対する選択切替を順次行う(ステップS12)。

この例では、監視データチェック部600は、障害の発生している処理部を検出する迄(監視データパターンPTN1が正常と判定される迄)、以下に示すステップS12_1〜ステップS12_5の順(自分から近い方から順)に切替を実行する。なお、スイッチ部710のチャネル切替は、これらの切替を実行しても障害箇所が検出できなかった時に行う。

ステップS12_1:セレクタ700_3における切替ポイントP1→P2の切替。

ステップS12_2:セレクタ700_2における切替ポイントP3→P4の切替。

ステップS12_3:セレクタ700_2における切替ポイントP4→P5の切替。

ステップS12_4:セレクタ700_2における切替ポイントP5→P6の切替。

ステップS12_5:セレクタ700_1における切替ポイントP7→P8の切替。

そして、上記のステップS11において、各処理部に対する選択切替が可能でないと判定した時、監視データチェック部600は、監視データDT_MNTを、図5(2)に示す監視データパターンPTN2に切り替えるよう監視データパターン切替指示IND_Dを監視データ挿入部500に与える(ステップS13)。監視データパターン切替指示IND_Dを受けた監視データ挿入部500は、挿入する監視データDT_MNTのパターンを監視データパターンPTN2に切り替える。

ここで、監視データパターンPTN2は、上述した監視データパターンPTN1とは異なり、伝送路L1及びL2の各チャネルCH0〜CH31に対応する監視データDT_MNT[0]〜DT_MNT[31]に、それぞれ、例えば“1010/1010/0101/0101”を設定(HEX表示で“AA55”)したものである。

そして、監視データチェック部600は、スイッチ部710に対してチャネル切替指示IND_Cを与え、伝送路L2のチャネルCH切替を行う(ステップS14)。

次に、上述した各切替ポイントP1〜P8での切替及び伝送路L2のチャネルCH切替を行った時の監視処理例(1)〜(6)について説明する。

監視処理例(1)(切替ポイントP1→P2)：図6
図6は、図2に示した監視装置10のセレクタ700_3を、切替ポイントP1から切替ポイントP2へ切替する場合の監視処理を強調して示したものである。

図3を用いて説明した通り、監視データDT_MNTを受けた監視データチェック部600が、監視データパターンPTN1が維持されていないと判定した時、監視データチェック部600は、セレクタ700_3に対して選択切替指示IND_Sを与え、処理部310に監視データDT_MNTを与えないように切替ポイントP1から切替ポイントP2への切替を行う。

今、例えば、処理部310に障害×が発生しているとすると、上記の切替後、監視データチェック部600は、監視データパターンPTN1が正常に戻ったことを認識するため、処理部310を障害箇所として検出する。

監視処理例(2)(切替ポイントP3→P4)：図7
図7は、図2に示した監視装置10のセレクタ700_2を、切替ポイントP3から切替ポイントP4へ切替する場合の監視処理を強調して示したものである。

上記の監視処理例(1)により障害箇所を検出できなかった場合、監視データチェック部600は、さらに、セレクタ700_2に対して選択切替指示IND_Sを与え、処理部220にも監視データDT_MNTを与えないように切替ポイントP3から切替ポイントP4への切替を行う。

今、例えば、処理部220に障害×が発生しているとすると、上記の切替後、監視データチェック部600は、監視データパターンPTN1が正常に戻ったことを認識するため、処理部220を障害箇所として検出する。

監視処理例(3)(切替ポイントP4→P5)：図8
図8は、図2に示した監視装置10のセレクタ700_2を、切替ポイントP4から切替ポイントP5へ切替する場合の監視処理を強調して示したものである。

上記の監視処理例(1)及び(2)により障害箇所を検出できなかった場合、監視データチェック部600は、さらに、セレクタ700_2に対して選択切替指示IND_Sを与え、処理部の一つであるメモリMEMにも監視データDT_MNTを与えないように切替ポイントP4から切替ポイントP5への切替を行う。

今、例えば、メモリMEMに障害×が発生しているとすると、上記の切替後、監視データチェック部600は、監視データパターンPTN1が正常に戻ったことを認識するため、メモリMEMを障害箇所として検出する。

監視処理例(4)(切替ポイントP5→P6)：図9
図9は、図2に示した監視装置10のセレクタ700_2を、切替ポイントP5から切替ポイントP6へ切替する場合の監視処理を強調して示したものである。

上記の監視処理例(1)〜(3)により障害箇所を検出できなかった場合、監視データチェック部600は、さらに、セレクタ700_2に対して選択切替指示IND_Sを与え、処理部210にも監視データDT_MNTを与えないように切替ポイントP5から切替ポイントP6への切替を行う。

今、例えば、処理部210に障害×が発生しているとすると、上記の切替後、監視データチェック部600は、監視データパターンPTN1が正常に戻ったことを認識するため、処理部210を障害箇所として検出する。

監視処理例(5)(切替ポイントP7→P8)：図10
図10は、図2に示した監視装置10のセレクタ700_1を、切替ポイントP7から切替ポイントP8へ切替する場合の監視処理を強調して示したものである。

上記の監視処理例(1)〜(4)により障害箇所を検出できなかった場合、監視データチェック部600は、さらに、セレクタ700_1に対して選択切替指示IND_Sを与え、処理部110にも監視データDT_MNTを与えないように切替ポイントP7から切替ポイントP8への切替を行う。

今、例えば、処理部110に障害×が発生しているとすると、上記の切替後、監視データチェック部600は、監視データパターンPTN1が正常に戻ったことを認識するため、処理部110を障害箇所として検出する。

監視処理例(6)(チャネル切替)：図11,12
図11は、図2に示した監視装置10のスイッチ部710により伝送路L2のチャネル切替を行う場合の監視処理を強調して示したものである。

上記の監視処理例(1)〜(5)により障害箇所を検出できなかった場合、監視データチェック部600は、障害がFPGA100〜300内ではなく伝送路L1又はL2のいずれかに発生していると認識する。そして、監視データチェック部600は、監視データDT_MNTを監視データパターンPTN2に切り替えるよう監視データパターン切替指示IND_Dを監視データ挿入部500に与え、そして、スイッチ部710に対してチャネル切替指示IND_Cを与え、伝送路L2のチャネルCH切替を行う。

今、例えば、図12(1)に示すように伝送路L2のチャネルCH31に障害×が発生しているとする。この場合、監視データチェック部600は、同図(1)に示すようにチャネルCH31に対応する監視データDT_MNT[31]のみが監視データパターンPTN2を維持していないこと、すなわち、“AA55”のパターンでなく、例えば“0000”のパターンであることを認識する。

そして、監視データチェック部600は、伝送路L1のチャネルCH31及び伝送路L2のチャネルCH31のいずれに障害が発生しているかを検出するため、スイッチ部710を制御することにより、伝送路L2のチャネルCH31を、伝送路L1のチャネルCH31ではない他のチャネル(図示の例ではチャネルCH0)に切り替える。この例では、伝送路L2の各チャネルCH0〜CH31を、それぞれ、図示のように伝送路L1のチャネルCH0〜CH31と1チャネルずつシフトして接続させている。

この結果、監視データチェック部600は、上記のチャネル切替を行っても尚、監視データDT_MNT[31]のパターンが変化せず“0000”のままであること、すなわち、伝送路L2のチャネルCH31において監視データDT_MNT[31]のパターン異常が発生していること、を認識するため、伝送路L2のチャネルCH31を障害箇所として検出する。

また、同図(2)に示すように、伝送路L2ではなく伝送路L1のチャネルCH31に障害が発生している場合、監視データチェック部600は、同図(1)の例と同様にスイッチ部710のチャネル切替を行うことにより、監視データDT_MNT[31]のパターンが“AA55”に変化して正常に戻ったとすると、伝送路L1のチャネルCH31において監視データDT_MNT[31]のパターン異常が発生していることを認識できるため、伝送路L1のチャネルCH31を障害箇所として検出する。

なお、図3に示したステップS9では、監視データチェック部600が、1回でも監視データパターンPTNを維持していないと判定した時、即座にセレクタ700_1〜700_3及びスイッチ部710に対する制御を行うようにしたが、以下に説明する監視データチェック処理(1)及び(2)のように制御を行うこともできる。これらの監視データチェック処理(1)及び(2)は、後述する実施例[2]〜[4]についても同様に適用される。

監視データチェック処理(1)：図13
図13に示すように、監視データチェック部600は、監視データDT_MNTを受ける度(ステップS21)毎に、この監視データDT_MNTのパターンPTNと予め内部に記憶しておいた監視データパターンPTNとを比較する(ステップS22)。この結果、監視データパターンPTNを維持していないと判定した時には、監視データチェック部600は、障害が発生している可能性、すなわち、上述したような瞬間的な障害又は定常的な障害の発生を認識してそのエラー回数をカウントする(ステップS23)。

そして、上記のステップS23でカウントしたエラー回数が、閾値回数Thに到達した時(ステップS24)、監視データチェック部600は、障害が定常的に発生していると判断して、上述したようにセレクタ700_1〜700_3及びスイッチ部710を制御し、選択切替処理及びチャネル切替処理を行う(ステップS25)。

監視データチェック処理(2)：図14
図14に示すステップS24において、上記の監視データチェック処理(1)と同様にして障害が定常的に発生していると判断した時、監視データチェック部600は、上記の監視データチェック処理(1)とは異なり、セレクタ700_1〜700_3を制御し、選択切替処理を行うことにより障害の発生している処理部を検出する(ステップS26)。

そして、監視データチェック部600は、上記のステップS26で障害を検出した処理部の再コンフィグを行う(ステップS27)。

実施例[2]：図15
図15に示す監視装置10は、上記の実施例[1]で示した構成に加えて、FPGA100内にEthernetフレームとしてのデータDTを格納するためのバッファBUF1と、このバッファBUF1から所定個数以上のデータDTをまとめて読み出し、読み出したデータDTと監視データ挿入部500から与えられる監視データDT_MNTとを多重化する多重部800とを備えている。

同図(1)に示すように、Ethernetフレームであり、データ間に12バイトのIFGを有するデータDT1〜DT9が例えば最大伝送レートでFPGA100に入力されると、このデータDT1〜DT9はバッファBUF1に格納される。

そして、多重部800は、同図(2)に示すような監視データ挿入部500から与えられる例えば64バイトの監視データDT_MNTを後段の処理部及び伝送路に送出できるようにするため、同図(3)に示すように、バッファBUF1から例えば7個のデータDT1〜DT7をまとめて読出し、これらのデータDT1〜DT7間の6個のIFGの総和として計72バイト分のアイドル期間T_IDLEを生成すると共に、このアイドル期間T_IDLE中に監視データDT_MNTを挿入して多重化する。

これにより、Ethernetフレームが最大伝送レートで入力される場合であっても、監視データDT_MNTを速度変換した上で、FPGA100〜300内の処理部110、処理部210及び220、及び処理部310、並びにFPGA100-FPGA200間の伝送路L1及びFPGA200-FPGA300間の伝送路L2にそれぞれ与えることができ、監視データDT_MNTを受けた監視データチェック部600は、上記の実施例[1]と同様の監視処理を行うことができる。

実施例[3]：図16
図16に示す監視装置10は、上記の実施例[2]で示した構成に加えて、バッファBUF1にデータDTのクロックレートより高いクロックレートを与える発振器OSC1と、この監視装置10の出力側でデータDTの元のクロックレートを与える発振器OSC2とを備えている。また、FPGA300は、発振器OSC2及び監視データチェック部600に接続されるBUF2を備えている。

同図(1)に示すように、例えば、100MHzのクロックレートで隙間なく(最大伝送レート)データDT1及びDT2がFPGA100に入力されると、このデータDT1及びDT2はバッファBUF1に格納される。ここで、データDT1及びDT2は、上記の実施例[2]で示したようなEthernetフレームではなく、データDT1-データDT2間にはIFGを有していないものとする。

バッファBUF1には、発振器OSC1による例えば110MHzのクロックレートが与えられるため、多重部800は、同図(3)に示すように、このクロックレート変更により生成される10Mbps(110Mbps−100Mbps)の余剰帯域をアイドル期間T_IDLEとして、データDT1及びDT2と監視データDT_MNTとを多重化する。

これにより、Ethernetフレームではなく、その間にIFG等を有さないようなデータが最大伝送レートで入力される場合であっても、監視データDT_MNTを速度変換した上で、FPGA100〜300内の処理部110、処理部210及び220、及び処理部310、並びにFPGA100-FPGA200間の伝送路L1及びFPGA200-FPGA300間の伝送路L2にそれぞれ与えることができ、監視データDT_MNTを受けた監視データチェック部600は、上記の実施例[1]及び[2]と同様の監視処理を行うことができる。

また、監視データチェック部600において、監視データDT_MNTでないと判定された通常のデータDT1及びDT2は、一旦バッファBUF2に格納される。そして、バッファBUF2には、発振器OSC2によるクロックレート100MHzが与えられるため、バッファBUF2から読み出されたデータDT1及びDT2は、元のクロックレート100MHzで後段に送出されることになる。

これにより、アイドル期間T_IDLEとして生成した余剰帯域は削除されるため、後段の装置、例えば交換機等の制御には何ら影響を及ぼさない。

実施例[4]：図17
図17に示す監視システムは、現用系としての監視装置10_1W〜10_nWと、予備系としての監視装置10_1P〜10_nPとを備えており、各監視装置10_1W〜10_nW及び10_1P〜10_nPには共通して、例えば交換機3が接続されている。

また、各監視装置10_1W〜10_nW及び10_1P〜10_nPは、上記の実施例[1]〜[3]と同様に、それぞれ、監視データ挿入部500_1W〜500_nW及び500_1P〜500_nPを備えた入出力処理部としてのFPGA100_1W〜100_nW及び100_1P〜100_nPと、イングレス部としてのFPGA200_1W〜200_nW及び200_1P〜200_nPと、監視データチェック部600_1W〜600_nW及び600_1P〜600_nPを備えたバックボードインタフェース部としてのFPGA300_1W〜300_nW及び300_1P〜300_nPと、イーグレス部としてのFPGA400_1W〜400_nW及び400_1P〜400_nPとを備えている。なお、図を簡略化するため、各監視装置10_1W〜10_nW及び10_1P〜10_nP内のセレクタ700及びスイッチ部710等については記載を省略している。

例えば、現用系としての監視装置10_1WのFPGA内部又はFPGA間の伝送路に障害×が発生した場合、監視データチェック部600_1Wは、上記の実施例[1]〜[3]と同様にして、この障害箇所を検出する。この時、監視データチェック部600_1Wは、上記の実施例[1]〜[3]とは異なり、障害が発生していることを示すエラー通知ERRを交換機3に通知する。

エラー通知ERRを受けた交換機3内の切替部3_1は、セレクタ3_2に対して監視装置10_1Wを、予備系の監視装置10_1Pに切り替えるよう現用/予備切替指示IND_WPを与える。現用/予備切替指示IND_WPを受けたセレクタ3_2は、監視装置10_1Pから出力されるデータDT1が他の監視装置10_2W〜10_nW及び10_2P〜10_nPに与えられるよう選択切替を行う。

なお、上記実施例によって本発明は限定されるものではなく、特許請求の範囲の記載に基づき、当業者によって種々の変更が可能なことは明らかである。

（付記１）
入力データのアイドル期間に所定パターンの監視データを挿入して伝送路に送出する第１手段と、
該伝送路からの監視データを、該伝送路中に配置された１つ以上の処理部を選択して処理させるか又は全処理部を迂回させる第２手段と、
該選択された処理部から該伝送路を介して出力された該監視データが該所定パターンを維持しているか否かを、予め記憶した該所定パターンと比較することにより判定し、該所定パターンを維持していないと判定した時、該第２手段を制御して該処理部に対する選択切替を順次行うことにより該処理部に関する障害箇所を検出する第３手段と、
を備えたことを特徴とする監視装置。
（付記２）付記１において、
該処理部の出力側で該伝送路を構成するチャネル間の切替を行う第４手段をさらに備え、
該第３手段が、該処理部に関する障害箇所を検出できなかった時、さらに、該第４手段を制御して該処理部の入力側伝送路又は出力側伝送路のどのチャネルに障害が発生したかを検出する手段を含むことを特徴とした監視装置。
（付記３）付記１において、
該監視データを、該入力側伝送路又は該出力側伝送路中にそれぞれ配置された１つ以上の第２又は第３の処理部に選択的に与えて処理させる第４手段をさらに備え、該第３手段が、該第４手段を制御して該第２又は第３の処理部に対する選択切替を順次行うことにより該第２又は第３の処理部に関する障害箇所を検出することを特徴とした監視装置。
（付記４）付記１において、
該第３手段は、該監視データが該処理部で無効データとして扱われないようにするため、該監視データのパターン切替指示を該第１手段に与える手段を備えたことを特徴とした監視装置。
（付記５）付記１において、
該第３手段は、該監視データが該所定パターンを維持していないことを所定回数以上判定した時のみ、該第２手段に対する制御を行うことを特徴とした監視装置。
（付記６）付記１において、
該第３手段が、該監視データが該所定パターンを維持していないことを所定回数以上判定した時のみ、該第２手段を制御して該処理部に関する障害箇所を検出し、該障害箇所が検出された処理部の再コンフィグを行う手段を備えたことを特徴とした監視装置。
（付記７）付記１において、
該入力データがイーサネットフレームであり、
該イーサネットフレームをバッファに格納する第４手段と、該バッファから所定個数以上のイーサネットフレームをまとめて読み出し、該読み出したイーサネットフレーム間のインターフレームギャップの総和により該アイドル期間を生成する第５手段と、をさらに備えたことを特徴とした監視装置。
（付記８）付記１において、
該入力データをバッファに格納する第４手段と、該バッファに該入力データのクロックレートより高いクロックレートを与えて、該入力データを該バッファから読み出し、両クロックレートの差により該アイドル期間を生成する第５手段と、をさらに備えたことを特徴とした監視装置。
（付記９）付記１〜８のいずれか一つに記載の監視装置を、現用系及び予備系としてそれぞれ複数備えた監視システムであって、
各監視装置の該第３手段が、それぞれ該監視データが該所定パターンを維持していないと判定した時、外部にエラーを通知する手段を備えたことを特徴とする監視システム。

本発明に係る監視装置の原理を示したブロック図である。 本発明に係る監視装置の実施例[1]を示したブロック図である。 本発明に係る監視装置の全体動作を示したフローチャート図である。 本発明に係る監視装置に用いるデータ及び監視データの実施例を示した図である。 本発明に係る監視装置に用いる監視データのパターン例を示したブロック図である。 本発明に係る監視装置の実施例[1]の監視処理例(1)を示したブロック図である。 本発明に係る監視装置の実施例[1]の監視処理例(2)を示したブロック図である。 本発明に係る監視装置の実施例[1]の監視処理例(3)を示したブロック図である。 本発明に係る監視装置の実施例[1]の監視処理例(4)を示したブロック図である。 本発明に係る監視装置の実施例[1]の監視処理例(5)を示したブロック図である。 本発明に係る監視装置の実施例[1]の監視処理例(6)を示したブロック図である。 本発明に係る監視装置のチャネル切替処理例を示したブロック図である。 本発明に係る監視装置の監視データチェック処理例(1)を示したフローチャート図である。 本発明に係る監視装置の監視データチェック処理例(2)を示したフローチャート図である。 本発明に係る監視装置の実施例[2]を示したブロック図である。 本発明に係る監視装置の実施例[3]を示したブロック図である。 本発明に係る監視システムの実施例[4]を示したブロック図である。 本発明及び従来例が適用されるフレーム交換システムの構成例を示したブロック図である。 監視装置の従来例を示したブロック図である。

符号の説明

1 Ethernet網
2, 2_1〜2_n フレーム変換装置
3 交換機
3_1 切替部
3_2 セレクタ
4 電話網
10, 10_1W〜10_nW, 10_1P〜10_nP 監視装置
20, 20_1〜20_n 入出力処理部
30, 30_1〜30_n イングレス部
40, 40_1〜40_n バックボードインタフェース部
50, 50_1〜50_n イーグレス部
100〜400, 100_1W〜400_nW, 100_1P〜400_nP FPGA
110, 210, 220, 310 処理部
500, 500_1W〜500_nW, 500_1P〜500_nP 監視データ挿入部
600, 600_1W〜600_nW, 600_1P〜600_nP 監視データチェック部
700, 700_1〜700_3 セレクタ
710 スイッチ部
800 多重部
1000_1〜1000_2 パリティビット生成部
1100_1〜1100_2 パリティビットチェック部
DT, DT1〜DTn, D1〜D3 データ
T_IDLE アイドル期間
DT_MNT 監視データ
PTN, PTN1〜PTN2 監視データパターン
FR SONET/SDHフレーム
L1, L1_EXT, L2, L2_EXT 伝送路
MEM メモリ
ERR エラー通知
P1〜P8 切替ポイント
CH, CH0〜CH31 チャネル
IND_S 選択切替指示
IND_C チャネル切替指示
IND_D 監視データパターン切替指示
IND_WP 現用/予備切替指示
BUF1〜BUF2 バッファ
Th 閾値回数
図中、同一符号は同一又は相当部分を示す。

Claims (4)

1. 入力データのアイドル期間に所定パターンの監視データを挿入して伝送路に送出する第１手段と、
   該伝送路からの監視データを、該伝送路中に配置された１つ以上の処理部を選択して処理させるか又は全処理部を迂回させる第２手段と、
   該選択された処理部から該伝送路を介して出力された該監視データが該所定パターンを維持しているか否かを、予め記憶した該所定パターンと比較することにより判定し、該所定パターンを維持していないと判定した時、該第２手段を制御して該処理部に対する選択切替を順次行うことにより該処理部に関する障害箇所を検出する第３手段と、
   該処理部の出力側で該伝送路を構成するチャネル間の切替を行う第４手段と、
   を備え、
   該第３手段が、該処理部に関する障害箇所を検出できなかった時、さらに、該第４手段を制御して該処理部の入力側伝送路又は出力側伝送路のどのチャネルに障害が発生したかを検出する手段を含むことを特徴とした監視装置。
2. 請求項１において、
   該監視データを、該処理部の入力側伝送路又は出力側伝送路中にそれぞれ配置された１つ以上の第２又は第３の処理部に選択的に与えて処理させる第４手段をさらに備え、該第３手段が、該第４手段を制御して該第２又は第３の処理部に対する選択切替を順次行うことにより該第２又は第３の処理部に関する障害箇所を検出することを特徴とした監視装置。
3. 請求項１において、
   該入力データがイーサネットフレームであり、
   該イーサネットフレームをバッファに格納する第４手段と、該バッファから所定個数以上のイーサネットフレームをまとめて読み出し、該読み出したイーサネットフレーム間のインターフレームギャップの総和により該アイドル期間を生成する第５手段と、をさらに備えたことを特徴とした監視装置。
4. 請求項１〜３のいずれか一つに記載の監視装置を、現用系及び予備系としてそれぞれ複数備えた監視システムであって、
   各監視装置の該第３手段が、それぞれ該監視データが該所定パターンを維持していないと判定した時、外部にエラーを通知する手段を備えたことを特徴とする監視システム。

Images