JP4840964B2 - フラックスゲート素子および電流センサ - Google Patents

Description

本発明は、磁気コアに囲繞される被測定導体から電流などの電気信号を検出する際に好適に用いることができるフラックスゲート素子および電流センサに関する技術である。

通常、電流センサは、被測定導体に流れる電流により磁気コア内に発生する磁束を磁気検出素子を介して検出して電圧値もしくは電流値として測定できるように形成されている。

図１７は、下記特許文献１に示されている分割型の電流センサと被測定導体との関係を示す説明図である。
特許第３５２２８４０号公報

同図によれば、電流センサ１は、一側コア部２と帰還巻線４を有する他側コア部３とを備え、該他側コア部３の側に設けられた凹陥部５内に磁気検出素子６を配置して形成されている。

この場合、被測定導体Ｌは、開閉自在に配設されている一側コア部２側を開けることで活線状態のもとで導入することができる。また、電流センサ１側には、導入された被測定導体Ｌを流れる電流により磁束が発生し、該磁束は磁気検出素子６により検出される。

しかも、その際の検出信号は、増幅回路７とバッファアンプ８とを経た後に帰還巻線４に接続され、被測定導体Ｌにより発生する磁束を打ち消すように帰還巻線４を流れ、その平衡時における電流をシャント抵抗Ｒを介して電圧値として出力することができるようになっている。

このため、図１７の電流センサ１による場合には、入力電流に比例した出力信号を得ることができるほか、ゼロフラックス動作により直線性に優れた特性を得ることもできる。

しかし、図１７の電流センサ１による場合には、磁気検出素子６の位置のバランスが必ずしもよいとはいえず、増幅器動作域の周波数での被測定導体Ｌの位置の影響が大きくなるという不都合があった。また、被測定導体Ｌが磁気検出素子６に近いとプラス誤差が、遠いとマイナス誤差が発生する不安定さもあった。

さらに、磁気検出素子６は、他側コア部３のギャップ位置に配置されているため、過電流により他側コア部３側が帯磁してしまった場合にその漏れ磁束を検出してしまい、被測定導体Ｌに電流が流れていないときにもオフセット信号を出力してしまい、それだけ直流の直線性が悪化してしまう不具合もあった。

本発明は、従来技術の上記課題に鑑み、磁気コア内の被測定導体の位置の如何にかかわらず安定した特性が得られるばかりでなく、帯磁しても出力にオフセット信号が現れないようにする上で有効なフラックスゲート素子および電流センサを提供することに目的がある。

本発明は、上記目的を達成すべくなされたものであり、そのうちの第１の発明（フラックスゲート素子）は、短辺部と長辺部とを矩形囲枠状に連続させてなる複数個の磁性薄片体と、その長さ方向に一定間隔をおいて配置される前記各磁性薄片体の全体を覆った際にその周縁部に余白がはみ出るように残置される面サイズの矩形形状を呈してそれぞれの両面を一体に覆う一対の絶縁内層体と、これら絶縁内層体の各外表面に対面合致させて各別に覆設される一側基板体と他側基板体とで構成される励磁ユニットと、前記一側基板体と前記他側基板体との各外表面に対面合致させて各別に覆設される一対の絶縁外層体とを少なくとも備えて前記磁性薄片体部位の別での折曲を可能に一体的に形成され、前記磁性薄片体のそれぞれと各別に対面する位置にある一側基板体と他側基板体とのそれぞれの前記外表面には、磁性薄片体の一方の前記長辺部と他方の前記長辺部との別に各個独立にそれぞれの長さ方向に交差させ、かつ、隣接相互間を非導通として配列させた多数条のパターン層を双方でジグザグ状となる配置関係で設け、対応関係にある前記絶縁内層体を覆うべく対向配置させた際の一側基板体の前記パターン層と他側基板体の前記パターン層とは、前記長辺部からはみ出る部位にある対面部位相互をめっきスルーホールを介して各別に導通させることで、一方の前記長辺部には１本の巻線と同等な一側励磁部を、他方の前記長辺部には１本の巻線と同等な他側励磁部をそれぞれ各別に形成するとともに、前記各一側励磁部相互を直列に、前記各他側励磁部相互を直列に各別に接続させることで、一方の前記長辺部には長い磁路長を確保できる１本の巻線と同等な一側励磁部を、他方の前記長辺部には長い磁路長を確保できる１本の巻線と同等な他側励磁部をそれぞれ各別に形成して前記励磁ユニットとしたことを最も主要な特徴とする。

また、第２の発明（電流センサ）は、分割された一側大径コア片部と他側大径コア片部とを相互に対向配置させてなる大径磁気コア体と、該大径磁気コア体側と同心状に分割配置された一側小径コア片部と他側小径コア片部とを前記大径磁気コア体の内側に寄り添うように相互を対向配置させてなる小径磁気コア体と、これら大径磁気コア体と小径磁気コア体との間の各分割周方向に沿わせ、かつ、ギャップを介して各別に配置されるフラックスゲート素子とで構成され、該フラックスゲート素子は、短辺部と長辺部とを矩形囲枠状に連続させてなる磁性薄片体と、該磁性薄片体より大きな面サイズの矩形形状を呈して前記磁性薄片体の両面に各別に覆設される一対の絶縁内層体と、これら絶縁内層体の各外表面に対面合致させて各別に覆設される一側基板体と他側基板体とで構成される励磁ユニットと、前記一側基板体と前記他側基板体との各外表面に対面合致させて各別に覆設される一対の絶縁外層体とを少なくとも備えてその長さ方向への撓曲を可能に一体的に形成するとともに、一側基板体と他側基板体とのそれぞれの前記外表面には、磁性薄片体の一方の前記長辺部と他方の前記長辺部との別に各個独立にそれぞれの長さ方向に交差させ、かつ、隣接相互間を非導通として配列させた多数条のパターン層を双方でジグザグ状となる配置関係で設け、前記励磁ユニットは、対応関係にある前記絶縁内層体を覆うべく対向配置させた際の一側基板体の前記パターン層と他側基板体の前記パターン層とを前記長辺部からはみ出る部位にある対面部位相互をめっきスルーホールを介して各別に導通させることで、一方の前記長辺部には１本の巻線と同等な一側励磁部を、他方の前記長辺部には１本の巻線と同等な他側励磁部をそれぞれ形成してなり、前記一側大径コア片部と前記一側小径コア片部とを含む外周から前記他側大径コア片部と前記他側小径コア片部とを含む外周へと巻回された電気信号検出のための巻線を具備させたことを最も主要な特徴とする。

第２の発明において大径磁気コア体と小径磁気コア体との間の各分割周方向に各別に介在配置される前記フラックスゲート素子には、前記各磁性薄片体部位が相互に重なり合うように折曲させて配置した請求項１に記載のフラックスゲート素子を用いることもできる。また、前記フラックスゲート素子は、前記大径磁気コア体と前記小径磁気コア体との対向面における少なくともいずれか一方の側の面に形成された凹陥部内に配置して各分割周方向に各別に介在配置させておくこともできる。

さらに、第３の発明（電流センサ）は、略環状を呈する大径磁気コア体と、該大径磁気コア体と同心状に配置される小径磁気コア体と、これら大径磁気コア体と小径磁気コア体との間に周回配置されるフラックスゲート素子とで構成され、該フラックスゲート素子は、短辺部と長辺部とを矩形囲枠状に連続させてなる磁性薄片体と、該磁性薄片体より大きな面サイズの矩形形状を呈して前記磁性薄片体の両面に各別に覆設される一対の絶縁内層体と、これら絶縁内層体の各外表面に対面合致させて各別に覆設される一側基板体と他側基板体とで構成される励磁ユニットと、前記一側基板体と前記他側基板体との各外表面に対面合致させて各別に覆設される一対の絶縁外層体とを少なくとも備えてその長さ方向への撓曲を可能に一体的に形成するとともに、一側基板体と他側基板体とのそれぞれの前記外表面には、磁性薄片体の一方の前記長辺部と他方の前記長辺部との別に各個独立にそれぞれの長さ方向に交差させ、かつ、隣接相互間を非導通として配列させた多数条のパターン層を双方でジグザグ状となる配置関係で設け、前記励磁ユニットは、対応関係にある前記絶縁内層体を覆うべく対向配置させた際の一側基板体の前記パターン層と他側基板体の前記パターン層とを前記長辺部からはみ出る部位にある対面部位相互をめっきスルーホールを介して各別に導通させることで、一方の前記長辺部には１本の巻線と同等な一側励磁部を、他方の前記長辺部には１本の巻線と同等な他側励磁部をそれぞれ形成してなり、前記一側大径コア片部と前記一側小径コア片部とを含む外周から前記他側大径コア片部と前記他側小径コア片部とを含む外周へと巻回された電気信号検出のための巻線を具備させたことを最も主要な特徴とする。

第３の発明において前記大径磁気コア体と前記小径磁気コア体との間に介在配置される前記フラックスゲート素子は、２周以上の連続周回が自在な長さを有するフラックスゲート素子を用いることもできる。また、前記フラックスゲート素子は、前記大径磁気コア体と前記小径磁気コア体との対向面における少なくともいずれか一方の側の面に形成された凹陥部内に収容させて周回配置するものであってもよい。

本発明のうち、第１の発明によれば、フラックスゲート素子の全体を小さな面サイズのもとでその厚さを薄くして形成することができるので、電流センサを構成する大径磁気コア体と小径磁気コア体との間にギャップを小さくして配置することができる。このため、これを組み込むことにより簡単な構造のもとで外部磁界の影響を受けずらい電流センサを得ることができる。

また、励磁ユニットは、複数個の磁性薄片体部位の別に各別に形成することができるので、各磁性薄片体部位が相互に重なり合うように折曲することで磁路長を長く確保することができ、その結果、磁界検出感度をより上げることができる。

一方、第２の発明によれば、各フラックスゲート素子の内側に一側小径コア片部または他側小径コア片部が配置されているので、過大磁界やギャップなどの感度変化に対しての悪影響を大幅に低減することができる。また、大径磁気コア体と小径磁気コア体とが過電流により帯磁したとしても、電流センサ自体はその測定時に閉止されており帯磁した磁束が漏れないようすることができるので、出力にオフセット信号が現れることはない。さらに、外部磁界との関係では、各フラックスゲート素子の外側に一側大径コア片部または他側大径コア片部が配置されているので、これらにより好ましいシールド効果を得ることができる。さらにまた、一側大径コア片部および他側大径コア片部は、ゼロフラックス動作の負帰還動作に入るため、高周波大電流の発熱を抑えたり、周波数特性の悪化を改善することができる。しかも、電流センサには、薄いフラックスゲート素子が用いられているので、ギャップをそれだけ小さくして外部磁界の影響を受けずらくすることができる。

第２の発明において励磁ユニットを複数個の磁性薄片体部位の別に各別に形成して相互に重なり合うように折曲させてその磁路長を実質的に長くしたフラックスゲート素子を大径磁気コア体と小径磁気コア体との間の各分割周方向に各別に介在配置するならば、それだけ磁界検出感度の優れた電流センサを得ることができる。

しかも、前記フラックスゲート素子を凹陥部内に配置して各分割周方向に各別に介在配置させた場合には、大径磁気コア体と小径磁気コア体との間にギャップをなくして外部磁界の影響をより受けずらくすることができる。

また、第３の発明によれば、周回させたフラックスゲート素子の内側に小径磁気コア体が配置されているので、過大磁界やギャップなどの感度変化に対しての悪影響を大幅に低減することができる。また、大径磁気コア体と小径磁気コア体とが過電流になって帯磁したとしても、電流センサ自体は常に完全閉止されて帯磁した磁束が漏れることはないので、出力にオフセット信号が現れることはない。さらに、外部磁界との関係では、フラックスゲート素子の外側に大径磁気コア体が配置されているので、好ましいシールド効果を得ることができる。さらにまた、大径磁気コア体は、ゼロフラックス動作の負帰還動作に入るため、高周波大電流の発熱を抑えたり、周波数特性の悪化を改善することができる。しかも、電流センサには、薄いフラックスゲート素子が用いられているので、ギャップをそれだけ小さくして外部磁界の影響を受けずらくすることができる。

第３の発明においては、フラックスゲート素子を大径磁気コア体と小径磁気コア体との間に２周以上の連続周回を自在にして介在配置させることにより、磁路長を長く確保することができるので、それだけ磁界検出感度の優れた電流センサを得ることができる。

しかも、フラックスゲート素子を凹陥部内に配置した場合には、大径磁気コア体と小径磁気コア体との間にギャップをなくして外部磁界の影響を受けずらくすることができる。

図１は、本発明に係る電流センサに組み込まれるフラックスゲート素子の構造例を示す分解斜視図であり、図２は、上記フラックスゲート素子を構成している励磁ユニットの一例を示すものであり、そのうちの（ａ）は一側基板体をその外表面（図では上面）側からみた説明図を、（ｂ）は他側基板体をその外表面（図では下面）側からみた説明図をそれぞれ示す。また、図３は、励磁ユニットが備える一側励磁部と他側励磁部とを等価構造的に模式化して示す斜視図である。

これらの図によれば、フラックスゲート素子１１は、矩形囲枠状に連続させてなる磁性薄片体１２と、該磁性薄片体１２の両面に各別に覆設される一対の絶縁内層体１６，１６と、これら絶縁内層体１６の各外表面１６ａに各別に覆設される一側基板体２５と他側基板体２８とで構成される励磁ユニット２２と、一側基板体２５の外表面２５ａと他側基板体２８の外表面２８ａとに各別に覆設される一対の絶縁外層体３６，３６とを少なくとも備えて、フレキシブル基板のような可撓性を有して長さ方向への撓曲を可能に一体的に形成されている。

このうち、磁性薄片体１２は、パーマロイやアモルファスを含む強磁性材料を用いて例えば厚さが２０μｍ程度で、幅が１０ｍｍの適宜長さの短辺部１２ａと、該短辺部１２ａの長さよりも長い長辺部１２ｂとを矩形囲枠状に連続させることで一体形成されている。

絶縁合成樹脂層などからなる絶縁内層体１６は、磁性薄片体１２よりも大きな面サイズ（図１中の破線による囲繞領域が磁性薄片体１２の位置する部位）のもとで該磁性薄片体１２の両面に各別に覆設される。具体的には、磁性薄片体１２の外周縁側からの突出部１７を有して磁性薄片体１２の面サイズよりもやや大きな略相似形を呈する面サイズのもとで全面的に覆うことができる適宜の厚さの矩形形状を呈して形成されている。

励磁ユニット２２を構成している一側基板体２５と他側基板体２８とのそれぞれは、絶縁内層体１６と略対面合致する面サイズが付与されて形成されている。

このうち、図１では上方に位置している絶縁内層体１６の外表面１６ａ側に配置される一側基板体２５は、磁性薄片体１２の一方の長辺部１４と他方の長辺部１４との別に、各個独立にそれぞれの長さ方向と略直交するように交差させ、かつ、図２（ａ）に示すように隣接相互間を非導通として配列させた多数本の線状のパターン層２６を備えている。この場合、各パターン層２６は、長辺部１４の幅に対しその両方向にてはみ出る長さを有して一側基板体２５の外表面２５ａ側に形成されている。

また、図１では下方に位置している絶縁内層体１６の外表面１６ａ側に配置される他側基板体２８は、磁性薄片体１２の一方の長辺部１４と他方の長辺部１４との別に、各個独立にそれぞれの長さ方向に斜行して交差させ、かつ、図２（ｂ）に示すように隣接相互間を非導通として配列させた多数本の線状のパターン層２９を備えている。この場合、各パターン層２９は、長辺部１４の幅に対しその両方向にてはみ出る長さを有して他側基板体２８の外表面２８ａ側に形成されている。

このため、磁性薄片体１２を間に挟んで対面合致させた一対の絶縁内層体１６，１６に対し、一側基板体２５と他側基板体２８とをそれぞれの外表面１６ａ側に略対面合致させて覆設した際には、各パターン層２６と各パターン層２９とを、その一端側相互と他端側相互とが対向する位置関係でジグザグ状に対面配置することができることになる。

したがって、一側基板体２５側の各パターン層２６と他側基板体２８側の各パターン層２９とは、長辺部１４を除く部位に位置することになる一端側相互と他端側相互とに絶縁内層体１６をも含めた貫通孔を設け、これらの各貫通孔にめっき処理を施してめっきスルーホール３２を形成することで、図３に模式的に示されているように一方の長辺部１４には１本の巻線を巻回したと同等の一側励磁部２３が、他方の長辺部１４にも１本の巻線を巻回したと同等の他側励磁部２４が形成され、これら一側励磁部２３と他側励磁部２４とで励磁ユニット２２が形成されることになる。図２（ａ）中の符号３３は、接続用パターン層を、３４は、各接続用パターン層３３と各別に接続されるランド層をそれぞれ示す。

一方、絶縁合成樹脂層などからなる絶縁外層体３６は、一側基板体２５の外表面２５ａと他側基板体２８の外表面２８ａとに各別に覆設される。すなわち、絶縁外層体３６は、一側基板体２５と他側基板体２８とのそれぞれに各別に対面合致する面サイズと適宜の厚さとが付与されでそれぞれに覆設されている。

このような構造を備えて形成されるフラックスゲート素子１１は、これが配設される後述する磁気センサ４１または５１との関係で、例えば図６に示すように形成したり、図１１に示すようにして形成することもできる。

すなわち、第１の発明である図６に示すフラックスゲート素子１１は、図１に示す短辺部１３と長辺部１４と同様に矩形囲枠状に連続させてなる複数個、図６の例では３個の磁性薄片体１２と、その長さ方向に一定間隔をおいて配置される各磁性薄片体１２に対しその全体をやや上回る程度で覆うに足りる面サイズの矩形形状を呈してそれぞれの両面を一体に覆う一対の絶縁内層体１６，１６と、これら絶縁内層体１６の各外表面に対面合致させて各別に覆設できる長さの図１に示すと同様な一側基板体２５と他側基板体２８とで構成される３個の励磁ユニット２２と、図１に示す一側基板体２５と他側基板体２８との各外表面２５ａ，２８ａと同様にして対面合致させて各別に覆設できる長さの図１に示すと同様な一対の絶縁外層体３６，３６とを備えて各磁性薄片体１２部位の別での折曲を可能に一体的に形成されている。しかも、磁性薄片体１２のそれぞれと各別に対面する位置にある一側基板体２５と他側基板体２８とのそれぞれの外表面２５ａ，２８ａには、図２に示すような磁性薄片体１２の一方の長辺部１４と他方の長辺部１４との別に各個独立にそれぞれの長さ方向に交差させ、かつ、隣接相互間を非導通として配列させた多数条のパターン層２６，２９を双方でジグザグ状となる配置関係で設けられている。そして、対応関係にある絶縁内層体１６を覆うべく対向配置させた際の一側基板体２５のパターン層２６と他側基板体２８のパターン層２９とは、長辺部１４からはみ出る部位にある対面部位相互をめっきスルーホール３２を介して各別に導通させることで、一方の長辺部１４には１本の巻線と同等な一側励磁部２３が、他方の長辺部１４には１本の巻線と同等な他側励磁部２４がそれぞれ各別に形成されている。また、各一側励磁部２３，２３相互は一方の接続用パターン層３３を介して直列に、各他側励磁部２４，２４相互は他方の接続用パターン層３３を介して直列に各別に接続させることで、一方の長辺部１４には磁路長を長く確保できる１本の巻線と同等な一側励磁部２３を、他方の前記長辺部にも磁路長を長く確保できる１本の巻線と同等な他側励磁部２４をそれぞれ各別に形成して励磁ユニット２２が形成されている。このため、フラックスゲート素子１１は、励磁ユニット２２を図７に示すように３層に重ね合わせた状態となるように折曲して使用することができることになる。なお、図６中の符号３４は、各接続用パターン層３３と各別に接続されているランド層を示す。

また、図１に示すフラックスゲート素子の変形例である図１１に示すフラックスゲート素子１１は、１周分に満たない程度から１周分程度、あるいは図１２に示すように１周分以上を連続周回させることができる長さが付与されて形成されており、必要によっては３周分以上を連続周回させることができる長さを付与して形成することもできる。

図４は、図１に示すフラックスゲート素子１１を組み込んで形成される第２の発明に係る電流センサの構造例を示す分解斜視図であり、図５は、その組立て後の状態を示した説明図である。

すなわち、分割型の電流センサ４１は、大径磁気コア体４２と、該大径磁気コア体４２の内側に配置される小径磁気コア体４６と、これら大径磁気コア体４２と小径磁気コア体４６との間に介在配置されるフラックスゲート素子１１とを少なくとも備えて構成されている。

このうち、大径磁気コア体４２は、半円状に２分割された一側大径コア片部４３と他側大径コア片部４４とを略円環状を呈するように対向配置することで構成されている。

小径磁気コア体４６は、大径磁気コア体４２側と同心状となって２分割された一側小径コア片部４７と他側小径コア片部４８とを大径磁気コア体４２の内側に寄り添うように対向配置することで構成されている。なお、導体位置による感度変化に対しての悪影響を大幅に低減する観点からは、一側小径コア片部４７および他側小径コア片部４８を厚くして形成しておくのが好ましい。

この場合、フラックスゲート素子１１は、大径磁気コア体４２と小径磁気コア体４６との間の各分割周方向、つまり一側大径コア片部４３と一側小径コア片部４７との間と、他側大径コア片部４４と他側小径コア片部４８との間とのそれぞれに各別に介在配置されている。

また、大径磁気コア体４２とフラックスゲート素子１１と小径磁気コア体４６とをこのようにして配置した後は、少なくとも各フラックスゲート素子１１が位置している外周に例えば１本のエナメル銅線を巻回してなる巻線として引き出された帰還巻線６６を介して電気信号の検出を自在とすることで電流センサ４１を構成している。

この場合における電気信号の検出は、図８（ａ），（ｂ），（ｃ）に示す方法により行われる。このうち、図８（ａ）に示す方法によれば、図５からも明らかなように、活線状態にある被測定導体（図示せず）により一方のフラックスゲート素子１１と他方のフラックスゲート素子１１とのそれぞれが励磁され、これらを同期検波した後、加算回路、増幅回路およびバッファアンプ６５を経て帰還巻線６６に流し、その平衡時における電流をシャント抵抗Ｒを介して電圧値として出力させることで得られるようになっている。また、図８（ｂ）に示す方法によれば、活線状態にある被測定導体（図示せず）により一方のフラックスゲート素子１１と他方のフラックスゲート素子１１とのそれぞれが励磁され、これらを加算回路を経て同期検波した後、増幅回路およびバッファアンプ６５を経て帰還巻線６６に流し、その平衡時における電流をシャント抵抗Ｒを介して電圧値として出力させることで得られるようになっている。さらに、図８（ｃ）に示す方法によれば、一方のフラックスゲート素子１１と他方のフラックスゲート素子１１とを直列に接続して検出し、これを２ｆＨｚのバンドパスフィルタを介在させてノイズ成分となるｆＨｚ成分を除去した上で同期検波した後、ローパスフィルタを通して最終ノイズを除去し、増幅回路およびバッファアンプ６５を経て帰還巻線６６に流し、その平衡時における電流をシャント抵抗Ｒを介して電圧値として出力させることで得られるようになっている。

図９は、第２の発明に係る電流センサの他例についての大径磁気コア体４２とフラックスゲート素子１１と小径磁気コア体４６との配置関係を示す説明図である。

この他例においては、大径磁気コア体４２と小径磁気コア体４６との構成は上記一例と同じであるものの、例えば図６に示すフラックスゲート素子１１を図７に示すように折曲して各励磁ユニット２２を重ね合わせた状態で配置されることになる。

一方、図１０は、図１に示すフラックスゲート素子１１を組み込んで形成される第３の発明に係る電流センサの構造例を示す分解斜視図であり、図１１は、その組立て後の状態を示した説明図である。

すなわち、貫通型の電流センサ５１は、略円環状を呈する大径磁気コア体５１と、該大径磁気コア体５１と同心状に配置される小径磁気コア体５３と、これら大径磁気コア体５１と小径磁気コア体５３との間に１周にて周回配置されるフラックスゲート素子１１とを少なくとも備えて構成されている。

また、大径磁気コア体５２とフラックスゲート素子１１と小径磁気コア体５３とをこのようにして配置した後は、その外周に例えば１本のエナメル銅線を巻回してなる巻線として引き出された帰還巻線６７を介して電気信号の検出を自在とすることで電流センサ５１を構成している。

この場合における電気信号の検出は、活線状態とした被測定導体（図示せず）によりフラックスゲート素子１１が励磁され、これを同期検波した後に増幅回路およびバッファアンプ６５を経て帰還巻線６７に流し、その平衡時における電流をシャント抵抗Ｒを介して電圧値として出力することで得られるようになっている。

図１４は、第３の発明に係る電流センサの他例についての大径磁気コア体５２とフラックスゲート素子１１と小径磁気コア体５３との配置関係を示す説明図である。

この他例においては、大径磁気コア体５２と小径磁気コア体５３との構成は上記一例と同じであるものの、例えば図１２に示す長さのフラックスゲート素子１１を図１３に示すように２周分を連続周回させた上で、大径磁気コア体５２と小径磁気コア体５３との間に介在配置させてある。なお、この場合におけるフラックスゲート素子１１は、３周分以上を連続周回させて配置させておくこともできる。

図１５は、第２発明および第３発明においての大径磁気コア体４２または５２と、小径磁気コア体４６または５３との間に介在配置されるフラックスゲート素子１１の配置構造を模式的に示す拡大断面図である。

この場合、図５に示す分割型の電流センサ４１にあっては、フラックスゲート素子１１を、図５に示す電流センサ４１における一側大径コア片部４３と一側小径コア片部４７との間、および他側大径コア片部４４と他側小径コア片部４８との間のそれぞれに介在配置する。このようにフラックスゲート素子１１を介在配置させた後は、図５に示す電流センサ４１における一側大径コア片部４３と一側小径コア片部４７との一側面および他側大径コア片部４４と他側小径コア片部４８とにおける一側面を、板状の磁性材５５で例えば図１５（ａ）に示すように片面シールドとして覆ったり、一側大径コア片部４３と一側小径コア片部４７との両側面および他側大径コア片部４４と他側小径コア片部４８とにおける両側面を、図１５（ｂ）に示すように両面シールドとして覆うのが好ましい。

また、フラックスゲート素子１１は、一側大径コア片部４３と一側小径コア片部４７との対向面の双方に、および他側大径コア片部４４と他側小径コア片部４８との対向面の双方にそれぞれ設けられている凹陥部６１，６２を介して図１６（ａ）に示すように介在配置させることができる。さらに、フラックスゲート素子１１は、いずれか一方の側の面にのみ、例えば他側小径コア片部４８の側にのみ設けられている凹陥部６３を介して図１６（ｂ）に示すように介在配置させることもできる。

このような配置パターンは、図１１に示す貫通型の電流センサ５１においても同様に行うことができる。すなわち、フラックスゲート素子１１は、大径磁気コア体５２と小径磁気コア体５３との間に介在配置させた上で、これら大径磁気コア体５２と小径磁気コア体５３との一側面を板状の磁性材５５で例えば図１５（ａ）に示すように片面シールドとして覆ったり、図１５（ｂ）に示すように両面シールドとして覆うのが好ましい。また、フラックスゲート素子１１は、大径磁気コア体５２と小径磁気コア体５３との対向面の双方に設けられている凹陥部６１，６２を介して図１６（ａ）に示すように介在配置させることができる。さらに、フラックスゲート素子１１は、いずれか一方の側の面にのみ、例えば小径磁気コア体５３の側にのみ設けられている凹陥部６３を介して図１６（ｂ）に示すように介在配置させることもできる。

次に、上記構成からなる本発明において電流センサに組み込まれる図１〜図３に示すフラックスゲート素子の作用・効果について、まず説明すれば、フラックスゲート素子１１の全体は、磁性薄片体１２と、該磁性薄片体１２の両面に各別に覆設される一対の絶縁内層体１６，１６と、これら絶縁内層体１６の各外表面１６ａに各別に覆設される一側基板体２５と他側基板体２８とで構成される励磁ユニット２２と、一側基板体２５の外表面２５ａと他側基板体１６の外表面２８ａとに各別に覆設される一対の絶縁外層体３６，３６とを少なくとも備え、コンパクトで非常に薄い薄片状となって一体的に形成されている。

このため、フラックスゲート素子１１は、例えば図１５（ａ）に示すように介在配置させる場合であっても、電流センサ４１または５１を構成する大径磁気コア体４２または５２と小径磁気コア体４６または５３との間にギャップｔを小さくして配置することができることになる。このため、フラックスゲート素子１１は、これを組み込むことにより簡単な構造のもとで外部磁界の影響を受けずらい電流センサ４１または５１を得ることが可能となる。

また、第１の発明であるフラックスゲート素子１１は、励磁ユニット２２を図６に示すように一定間隔を介在させた複数の磁性薄片体１２部位（図示例では３カ所）に各別に形成することができる。このため、第１の発明であるフラックスゲート素子１１によれば、図７に示すように折曲して重ね合わせて上で、図９に示すように大径磁気コア体４２と小径磁気コア体４６との間に各別に配置することにより、磁路長を長く確保することができる。したがって、これを組み込んだ電流センサ４１の磁界検出感度を上げることができる。

さらに、図１に示すフラックスゲート素子１１は、図１２に示すようにその長さを所望する長さとなるように長くして形成することもでき、このように長く形成する場合には、図１３に示すように例えば２周分を連続周回させることができるので、大径磁気コア体５２と小径磁気コア体５３との間に図１４に示すようにして介在配置させてその全体磁路長を長く確保することができる。したがって、これを組み込んだ電流センサ５１の磁界検出感度を上げることができる。

一方、図１に示すフラックスゲート素子１１を組み込んでなる第２の発明に係る電流センサの作用・効果を図４および図５に示す例に基づいて説明すれば、開閉可能な電流センサ４１は、大径磁気コア体４２と、該大径磁気コア体４２の内側に配置される小径磁気コア体４６と、これら大径磁気コア体４２と小径磁気コア体４６との間に介在配置されるフラックスゲート素子１１とを含んで構成されている。

この場合、大径磁気コア体４２は、２分割された一側大径コア片部４３と他側大径コア片部４４とを対向配置し、小径磁気コア体４６は、同様に２分割された一側小径コア片部４７と他側小径コア片部４８とを大径磁気コア体４２の内側に寄り添うように対向配置されている。

しかも、フラックスゲート素子１１は、一側大径コア片部４３と一側小径コア片部４７との間と、他側大径コア片部４４と他側小径コア片部４８との間とに各別に介在配置されている。

このように、電流センサ４１は、各フラックスゲート素子１１の内側に一側小径コア片部４７または他側小径コア片部４８を配置して形成されているので、これら一側小径コア片部４７および他側小径コア片部４８により過大磁界やギャップなどの感度変化に対しての悪影響を大幅に低減することができる。

また、帯磁の問題については、大径磁気コア体４２と小径磁気コア体４６とが過電流により帯磁したとしても、電流センサ４１自体はその測定時に閉止されており帯磁した磁束が漏れないようすることができるので、出力にオフセット信号が現れることはない。

さらに、外部磁界に対しては、各フラックスゲート素子１１の外側に一側大径コア片部４３または他側大径コア片部４４が配置されているので、これら一側大径コア片部４３および他側大径コア片部４４により好ましいシールド効果を得ることができる。

さらにまた、一側大径コア片部４３および他側大径コア片部４４は、ゼロフラックス動作の負帰還動作に入るため、高周波大電流の発熱を抑えたり、周波数特性の悪化を改善することができる。

しかも、電流センサ４１は、フレキシブル基板のようにその厚さが極めて薄く形成されているフラックスゲート素子１１を大径磁気コア体４２側と小径磁気コア体４６側との間に図１５（ａ）に示すように介在配置させてあるので、大径磁気コア体４２側と小径磁気コア体４６側との間のギャップｔをそれだけ小さくすることができる。

また、図６に示すように３カ所に励磁ユニット２２を備え、これを図７に示すように折曲して重ね合わせた上で、図９に示すように大径磁気コア体４２と小径磁気コア体４６との間にフラックスゲート素子１１として各別に配置して電流センサ４１を形成している場合には、それだけ磁路長を長く確保して磁界検出感度を上げることができる。

図１に示すフラックスゲート素子１１を組み込んでなる第３発明に係る電流センサの作用・効果を図１０および図１１に示す例に基づいて説明すれば、貫通型の電流センサ５１は、円環状の大径磁気コア体５２と、該大径磁気コア体４２の内側に配置される円環状の小径磁気コア体５３と、これら大径磁気コア体５２と小径磁気コア体５３との間に介在配置されるフラックスゲート素子１１とを含んで構成されている。

この場合、フラックスゲート素子１１は、大径磁気コア体５２と小径磁気コア体５３との間に、その周方向に向けて１周させることで介在配置されている。

このように、電流センサ５１は、１周させたフラックスゲート素子１１の内側に小径磁気コア体５３を配置して形成されているので、過大磁界やギャップなどの感度変化に対しての悪影響を大幅に低減することができる。

また、帯磁の問題については、大径磁気コア体５２と小径磁気コア体５３とが過電流にになって帯磁したとしても、電流センサ５１自体は常に完全閉止されて帯磁した磁束が漏れることはないので、出力にオフセット信号が現れることはない。

さらに、外部磁界に対しては、フラックスゲート素子１１の外側に大径磁気コア体５２が配置されているので、該大径磁気コア体５２により好ましいシールド効果を得ることができる。

さらにまた、大径磁気コア体５２は、ゼロフラックス動作の負帰還動作に入るため、高周波大電流の発熱を抑えたり、周波数特性の悪化を改善することができる。

しかも、電流センサ５１は、その厚さが極めて薄く形成されているフラックスゲート素子１１を大径磁気コア体５２と小径磁気コア体５３との間に介在配置させてあるので、大径磁気コア体５２と小径磁気コア体５３との間のギャップｔを図１５（ａ）に示すように小さくすることができる。

また、図１２に示すように十分に長く形成されたフラックスゲート素子１１を図１３に示すように２周となるように周回させた上で、図１４に示すように大径磁気コア体５２と小径磁気コア体５３との間に配置して電流センサ５１を形成している場合には、それだけ磁路長を長く確保して磁界検出感度を上げることができる。

さらに、第２の発明に係る磁気センサ４１および第３の発明に係る磁気センサ５１おいて、図１６（ａ）に示す凹陥部６１，６２や図１６（ｂ）に示す凹陥部６３が形成されている場合には、ギャップをより小さくしてフラックスゲート素子１１を介在配置させることができるので、外部磁界の影響をより受けずらい構造を付与して磁気センサ４１または５１を形成することができる。

なお、図１および図６に示すフラックスゲート素子１１は、印刷回路基板製造技術により形成されるものである。その一例をサブトラクティブ法による場合につき説明すれば、絶縁基板に銅箔を貼り、必要部位に耐エッチング性インクをスクリーン印刷法で塗布した後、導体パターン部分のみを露光して現像を行い、露光した部分にのみ耐エッチング性被膜を残した上でエッチングを行い、最後にエッチングレジストを剥離・除去して導体パターン（本発明ではパターン層２５，２９、接続パターン層３３およびランド層３４）を露出させることで行われる。

また、めっきスルーホール３２は、対向位置にある個々のパターン層２５，２９相互を貫通させた通孔を設け、該通孔に例えば無電解銅めっき処理を施すなどして形成することができる。

本発明に係る電流センサに組み込まれるフラックスゲート素子の構造例を示す分解斜視図。 図１においてフラックスゲート素子を構成している励磁ユニットの一例を示すものであり、そのうちの（ａ）は一側基板体をその外表面側からみた説明図を、（ｂ）は他側基板体をその外表面側からみた説明図をそれぞれ示す。 励磁ユニットが備える一側励磁部と他側励磁部とを等価構造的に模式化して示す斜視図。 図１のフラックスゲート素子を組み込んで形成される第２の発明に係る電流センサの構造例を示す分解斜視図。 図４の電流センサの組立て後の状態を示す説明図。 第１の発明に係るフラックスゲート素子の構成例を示す説明図。 図６に示すフラックスゲート素子を折曲した状態で示す説明図。 図５に示す電流センサを用いた電気信号の検出手法を（ａ）〜（ｃ）として場合分けして示す説明図。 第１の発明に係るフラックスゲート素子を組み込んだ電流センサを示す説明図。 図１のフラックスゲート素子を組み込んで形成される第３の発明に係る電流センサの構造例を示す分解斜視図。 図１０の電流センサの組立て後の状態を示す説明図。 図１に示すフラックスゲート素子の変形例を示す説明図。 図１２に示すフラックスゲート素子を２周回させた状態で示す説明図。 図１２に示すフラックスゲート素子を２周回させて組み込んだ電流センサを示す説明図。 第２発明および第３発明においての大径磁気コア体と小径磁気コア体との間に介在配置されるフラックスゲート素子の配置例を（ａ），（ｂ）として場合分けして示す要部拡大断面図。 第２発明および第３発明においての大径磁気コア体と小径磁気コア体との間に介在配置されるフラックスゲート素子の配置他例を（ａ），（ｂ）としてパターン別に示す要部拡大断面図。 特許文献１に示されている分割型の電流センサと被測定導体との関係を示す説明図。

１１ フラックスゲート素子
１２ 磁性薄片体
１２ａ 外周縁
１２ｂ 内周縁
１３ 短辺部
１４ 長辺部
１６ 絶縁内層体
１６ａ 外表面
１７ 突出部
２２ 励磁ユニット
２３ 一側励磁部
２４ 他側励磁部
２５ 一側基板体
２５ａ 外表面
２６ パターン層
２８ 他側基板体
２９ パターン層
３２ めっきスルーホール
３３ 接続用パターン層
３４ ランド層
３６ 絶縁外層体
４１ 電流センサ
４２ 大径磁気コア体
４３ 一側大径コア片部
４４ 他側大径コア片部
４６ 小径磁気コア体
４７ 一側小径コア片部
４８ 他側小径コア片部
５１ 電流センサ
５２ 大径磁気コア体
５３ 小径磁気コア体
５５ 磁性材
６１，６２，６３ 凹陥部
６５ バッファアンプ
６６ 帰還巻線
ｔ ギャップ
Ｒ シャント抵抗

Claims (7)

1. 短辺部と長辺部とを矩形囲枠状に連続させてなる複数個の磁性薄片体と、その長さ方向に一定間隔をおいて配置される前記各磁性薄片体の全体を覆った際にその周縁部に余白がはみ出るように残置される面サイズの矩形形状を呈してそれぞれの両面を一体に覆う一対の絶縁内層体と、これら絶縁内層体の各外表面に対面合致させて各別に覆設される一側基板体と他側基板体とで構成される励磁ユニットと、前記一側基板体と前記他側基板体との各外表面に対面合致させて各別に覆設される一対の絶縁外層体とを少なくとも備えて前記磁性薄片体部位の別での折曲を可能に一体的に形成され、
   前記磁性薄片体のそれぞれと各別に対面する位置にある一側基板体と他側基板体とのそれぞれの前記外表面には、磁性薄片体の一方の前記長辺部と他方の前記長辺部との別に各個独立にそれぞれの長さ方向に交差させ、かつ、隣接相互間を非導通として配列させた多数条のパターン層を双方でジグザグ状となる配置関係で設け、
   対応関係にある前記絶縁内層体を覆うべく対向配置させた際の一側基板体の前記パターン層と他側基板体の前記パターン層とは、前記長辺部からはみ出る部位にある対面部位相互をめっきスルーホールを介して各別に導通させることで、一方の前記長辺部には１本の巻線と同等な一側励磁部を、他方の前記長辺部には１本の巻線と同等な他側励磁部をそれぞれ各別に形成するとともに、前記各一側励磁部相互を直列に、前記各他側励磁部相互を直列に各別に接続させることで、一方の前記長辺部には長い磁路長を確保できる１本の巻線と同等な一側励磁部を、他方の前記長辺部には長い磁路長を確保できる１本の巻線と同等な他側励磁部をそれぞれ各別に形成して前記励磁ユニットとしたことを特徴とするフラックスゲート素子。
2. 分割された一側大径コア片部と他側大径コア片部とを相互に対向配置させてなる大径磁気コア体と、該大径磁気コア体側と同心状に分割配置された一側小径コア片部と他側小径コア片部とを前記大径磁気コア体の内側に寄り添うように相互を対向配置させてなる小径磁気コア体と、これら大径磁気コア体と小径磁気コア体との間の各分割周方向に沿わせ、かつ、ギャップを介して各別に配置されるフラックスゲート素子とで構成され、
   該フラックスゲート素子は、短辺部と長辺部とを矩形囲枠状に連続させてなる磁性薄片体と、該磁性薄片体より大きな面サイズの矩形形状を呈して前記磁性薄片体の両面に各別に覆設される一対の絶縁内層体と、これら絶縁内層体の各外表面に対面合致させて各別に覆設される一側基板体と他側基板体とで構成される励磁ユニットと、前記一側基板体と前記他側基板体との各外表面に対面合致させて各別に覆設される一対の絶縁外層体とを少なくとも備えてその長さ方向への撓曲を可能に一体的に形成するとともに、一側基板体と他側基板体とのそれぞれの前記外表面には、磁性薄片体の一方の前記長辺部と他方の前記長辺部との別に各個独立にそれぞれの長さ方向に交差させ、かつ、隣接相互間を非導通として配列させた多数条のパターン層を双方でジグザグ状となる配置関係で設け、
   前記励磁ユニットは、対応関係にある前記絶縁内層体を覆うべく対向配置させた際の一側基板体の前記パターン層と他側基板体の前記パターン層とを前記長辺部からはみ出る部位にある対面部位相互をめっきスルーホールを介して各別に導通させることで、一方の前記長辺部には１本の巻線と同等な一側励磁部を、他方の前記長辺部には１本の巻線と同等な他側励磁部をそれぞれ形成してなり、
   前記一側大径コア片部と前記一側小径コア片部とを含む外周から前記他側大径コア片部と前記他側小径コア片部とを含む外周へと巻回された電気信号検出のための巻線を具備させたことを特徴とする電流センサ。
3. 大径磁気コア体と小径磁気コア体との間の各分割周方向に各別に介在配置される前記フラックスゲート素子は、前記各磁性薄片体部位が相互に重なり合うように折曲させて配置した請求項１に記載のフラックスゲート素子である請求項２に記載の電流センサ。
4. 前記フラックスゲート素子は、前記大径磁気コア体と前記小径磁気コア体との対向面における少なくともいずれか一方の側の面に形成された凹陥部内に配置して各分割周方向に各別に介在配置させた請求項２または３に記載の電流センサ。
5. 略環状を呈する大径磁気コア体と、該大径磁気コア体と同心状に配置される小径磁気コア体と、これら大径磁気コア体と小径磁気コア体との間に周回配置されるフラックスゲート素子とで構成され、
   該フラックスゲート素子は、短辺部と長辺部とを矩形囲枠状に連続させてなる磁性薄片体と、該磁性薄片体より大きな面サイズの矩形形状を呈して前記磁性薄片体の両面に各別に覆設される一対の絶縁内層体と、これら絶縁内層体の各外表面に対面合致させて各別に覆設される一側基板体と他側基板体とで構成される励磁ユニットと、前記一側基板体と前記他側基板体との各外表面に対面合致させて各別に覆設される一対の絶縁外層体とを少なくとも備えてその長さ方向への撓曲を可能に一体的に形成するとともに、一側基板体と他側基板体とのそれぞれの前記外表面には、磁性薄片体の一方の前記長辺部と他方の前記長辺部との別に各個独立にそれぞれの長さ方向に交差させ、かつ、隣接相互間を非導通として配列させた多数条のパターン層を双方でジグザグ状となる配置関係で設け、
   前記励磁ユニットは、対応関係にある前記絶縁内層体を覆うべく対向配置させた際の一側基板体の前記パターン層と他側基板体の前記パターン層とを前記長辺部からはみ出る部位にある対面部位相互をめっきスルーホールを介して各別に導通させることで、一方の前記長辺部には１本の巻線と同等な一側励磁部を、他方の前記長辺部には１本の巻線と同等な他側励磁部をそれぞれ形成してなり、
   前記一側大径コア片部と前記一側小径コア片部とを含む外周から前記他側大径コア片部と前記他側小径コア片部とを含む外周へと巻回された電気信号検出のための巻線を具備させたことを特徴とする電流センサ。
6. 前記大径磁気コア体と前記小径磁気コア体との間に介在配置される前記フラックスゲート素子は、２周以上の連続周回が自在な長さを有する請求項５に記載の電流センサ。
7. 前記フラックスゲート素子は、前記大径磁気コア体と前記小径磁気コア体との対向面における少なくともいずれか一方の側の面に形成された凹陥部内に収容させて周回配置した請求項５または６に記載の電流センサ。

Images