JP4621543B2 - フラックスゲートセンサ素子およびこれを用いた貫通型電流センサ - Google Patents

Description

本発明は、電流センサに関するものであり、さらに詳しくは、貫通型電流センサ（非接触電流センサ）を形成する際に好適に用いることができるフラックスゲートセンサ素子および該フラックスゲートセンサ素子を用いた貫通型電流センサに関する技術である。

図１０は、特許文献１に地磁気検出用の磁気センサとして開示されているフラックスゲートセンサの分解斜視図であり、該フラックスゲートセンサは、印刷回路基板製造技術を利用して製造されている。
特開２００３−２７０３１０号公報

同図によれば、フラックスゲートセンサ１は、薄板状の磁性体２と、励磁巻線層５が形成されて磁性体２の下面側に積層される第１積層体３および磁性体２の上面側に積層される第２積層体４と、検出巻線層７が形成されて第１積層体３の下面および第２積層体４の上面に積層される一対の第３積層体６，６とで形成されている。

この場合、多数の平行な直線状に配列された上下の励磁巻線層５は、第１積層体３と第２積層体４とに形成されたバイアホール９を介して導通されることで、ジグザグ状に連結された１本の励磁巻線パターンを形成して磁性体２を囲繞する状態となっている。

また、多数の平行な直線状に配列された上下の検出巻線層７は、第１積層体３と第２積層体４と第３積層体６とを貫通するスルーホール８を介して導通されることで、ジグザグ状に連結された１本の検出巻線パターンを形成して磁性体２および検出巻線層５を囲繞する状態となっている。

このため、フラックスゲートセンサ１は、印刷回路基板製造技術により励磁巻線パターンや検出巻線パターンを形成することができるので、小型で安価なものを大量に製造することができる。

一方、図１１は、従来からある貫通型電流センサの一例を示すものであり、略円環状を呈してその一部にギャップ部１０３を介在させて非連続に形成されたメインコア１０２と、該メインコア１０２のギャップ部１０３を介して配置されたホール素子などからなる磁気検出素子１０４と、メインコア１０２に巻いた帰還巻線１０５とを少なくとも備えている。

そして、メインコア１０２の外側には、磁性材料からなる磁気シールド１０６を配置した上で、磁気検出素子駆動回路１０７と帰還電流を流す電気回路１０８とを組み合わせることにより、負帰還型ＡＣ／ＤＣ電流センサ１０１として構成されている。

このため、図１１に示す電流センサ１０１によれば、被測定導体Ｌからの入力電流に比例した電圧出力が得られるほか、その負帰還構造により高直線性の電流検出ができ、さらには、磁気シールド１０６により外部磁界の影響を遮ることができることになる。

ところで、図１０に示すフラックスゲートセンサ１は、第１積層体３と第２積層体４との間に直に磁性材２を挟み込む構造が採用されているので、例えば第１積層体３と第２積層体４とが撓んだ際などに生成される応力の影響を直接に受けてしまう。その結果、例えばパーマロイのような応力に弱い材料を用いて磁性材２が形成されている場合には、センサ感度が大幅に低下してしまうといった不都合があった。

一方、図１１に示す電流センサ１０１による場合には、磁気検出素子１０４が非対称構造のもとで配置されているので、被測定導体Ｌの位置により感度が変化してしまうほか、大電流によりメインコア１０２が帯磁してしまうと、その残留磁束がギャップ部１０３から漏れ、これを磁気検出素子１０４が検出してオフセット信号として出力してしまうことから、検査の都度、メインコア１０２を消磁しておく必要があった。

また、磁気シールド１０６は、磁性材料を用いて形成されているので、帰還巻線１０５があるメインコア１０２で検出されるはずの磁束の一部が磁気シールド１０６側にながれてしまい、その検出感度が低下するなどの影響があるほか、被測定導体Ｌに対しインダクタンスとして働くことで、該被測定導体Ｌに挿入インピーダンスを与えることで電流が流れづらくなったり、高周波大電流で発熱して焼損するおそれがあるなどの不具合があった。

本発明は、従来技術の上記課題に鑑み、その目的の一つには、貫通型電流センサに組み込まれる磁性材を例えばパーマロイのような応力に弱い材料で形成しても、応力の影響を受けにくくする構造を付与することでセンサ感度の低下を確実に阻止することができるフラックスゲートセンサ素子を提供することにある。

また、本発明の他の目的の一つには、上記フラックスゲートセンサ素子を組み込むことで、被測定導体の導入位置の影響や外部磁界の影響を少なくし、かつ、オフセット信号の出力をなくし、被測定導体に対し影響を与えたり、高周波大電流で発熱するおそれを少なくした貫通型電流センサを提供することにある。

本発明は、上記目的を達成すべくなされたものであり、そのうちの第１の発明（フラックスゲートセンサ素子）は、断面略凹字形を呈する絶縁基材からなる環状ケース体の環状溝部内に磁性体からなるリングコアを収容し、前記環状溝部側を絶縁基材からなる環状蓋体で覆って一体化させてなるリングコアユニットと、断面略コ字形を呈してその環状凹陥部内に前記リングコアユニットが収容される絶縁基材からなる環状大径ケース体と、該環状大径ケース体にあって前記環状凹陥部が位置している一方の外側面と該外側面と対向する他方の外側面とに各別に対面配置される一側基板体と他側基板体とからなる励磁ユニットとで構成され、前記環状ケース体と略同心円状となる位置関係のもとで配置される前記環状蓋体は、断面略凸字状を呈する突出部を備え、前記環状溝部内に収容された前記リングコアに対し前記突出部が非接触若しくは軽接触のもとで前記環状ケース体側と対面合致するようにして施蓋され、前記一側基板体と前記他側基板体とのそれぞれの外側表面には、その周方向と交差する方向に相互が非接触となるように各別に配列された多数条のパターン層からなる導体パターン列を形成するとともに、前記一側基板体の前記導体パターン列を一方の前記外側面側に、前記他側基板体の前記導体パターン列を他方の前記外側面側にそれぞれ露出させた位置関係のもとで、前記一側基板体と前記他側基板体との間に前記環状大径ケース体を介在させてその全体がサンドイッチ状に積層固着され、一側基板体側の前記各パターン層と他側基板体側の前記各パターン層とは、前記環状大径ケース体の周縁部および前記一側基板体と前記他側基板体との対応部位を貫通させて各別に形成されためっきスルーホールを介して交互に順次導通させることで、１本の線状に連続させたことを最も主要な特徴とする。

また、第２の発明（貫通型電流センサ）は、第１の発明に係るフラックスゲートセンサ素子と、それぞれが環状を呈して対面合致を自在に二分割された一側コア部と他側コア部とにおけるそれぞれの対向面への前記フラックスゲートセンサ素子の各別の収納と、これらのフラックスゲートセンサ素子が備えるリード線の外部への引き出しとを可能に形成された溝部を具備させてなるメインコアと、該メインコアの外表面に巻回された帰還巻線とを少なくとも含むことを最も主要な特徴とする。

この場合、前記一側コア部と前記他側コア部とは、非平坦に形成された対向面相互を介して密に対面合致させることもできる。また、前記溝部内には、前記フラックスゲートセンサ素子を絶縁層を介在させた複数枚重ねにして収納するのが好ましい。さらに、前記メインコアに巻回された前記帰還巻線は、その外側を静電シールドしておくのが望ましい。

本発明のうち、第１の発明によれば、環状ケース体の環状溝部内にリングコアを収容した上で施蓋することができるので、リングコアを外部から確実に保護して特性劣化の発生を阻止することができる。この際、環状蓋体は、リングコアに対し非接触若しくは軽接触のもとで施蓋されているので、リングコアに応力がかかる可能性をより低くすることで特性劣化の発生をより効果的に阻止することができる。

しかも、第１の発明によれば、フラックスゲートセンサ素子は、特性を劣化させないように収容したリングコアを備えるリングコアユニットと、該リングコアユニット側の一方の面と他方の面とに各別に対面配置される一側基板体と他側基板体とからなる励磁ユニットとを少なくとも備えているいるので、特性劣化のない性能の優れたものを、小型、かつ、廉価に提供することができる。

一方、第２の発明によれば、磁気検出手段であるフラックスゲートセンサ素子を全周対称構造のもとで配置することができるので、被測定導体の位置の影響や外部磁界の影響を極く小さなものとすることができる。しかも、メインコアにはギャップがないので、帯磁しても漏れ磁束がないので、オフセット信号として出力させることをなくすことができる。また、メインコアは、フラックスゲートセンサ素子に対し磁気シールドとして機能させるものではあっても、帰還巻線の内側に位置しているので、被測定導体側への影響をなくすことができる。なお、帰還巻線の外側を静電シールドしてある場合には、メインコア側の感度への影響や被測定導体への影響をなくすことができるほか、高周波電流による発熱を発生させずらくすることもできる。

図１は、第１の発明に用いられるリングコアユニットの一例についての組立工程を（ａ）〜（ｃ）として、このようにして組み立てられたリングコアユニットを用いた第１の発明であるフラックスゲートセンサ素子の形成工程を（ｄ），（ｅ）としてそれぞれ示す説明図である。また、図２は、図１に示す説明図を具体的な製造工程との対応のもとで（ａ）〜（ｄ）として示す説明図である。

これらの図によれば、一例としてのリングコアユニット１１は、磁性体により円環状に形成されたリングコア１２と、該リングコア１２を収容する環状ケース体１３と、該環状ケース体１３に覆設される環状蓋体１６とで構成されている。

このうち、適宜の内径と外径とを有するリングコア１２は、パーマロイやアルモファスを含む強磁性体が用いられ、例えば０．１ｍｍ程度の厚さが付与されて図１（ａ）および図２（ａ）に示すようにして形成されている。

ガラス布基材エポキシ樹脂やプリプレグなどの絶縁基材を用いて形成される環状ケース体１３は、リングコア１２のコア幅よりもやや広幅で、その厚さよりも深くなるように形成された環状溝部１４をその一側面に有しており、該環状溝部１４内に余裕をもってリングコア１２を収容すべく、図１（ａ）および図２（ａ）に示すように断面略凹字形を呈して形成されている。

同様にガラス布基材エポキシ樹脂やプリプレグなどの絶縁基材を用いて形成される環状蓋体１６は、断面略凸字状を呈してその突出部１７を環状溝部１４内にリングコア１２とは非接触状態のもとで位置させて環状ケース体１３側と対面合致する配置関係のもとで施蓋させるべく図１（ｂ）および図２（ａ）に示すようにして形成されている。なお、突出部１７は、その施蓋時にリングコア１２に対し応力がかからない程度に接触する軽接触の状態が得られる程度の高さ寸法を付与して形成することもできる。

このような構造を備えるリングコア１２と環状ケース体１３と環状蓋体１６とは、環状ケース体１３の環状溝部１４内にリングコア１２を収容するとともに、図１（ｂ）に示すように時間を経過しても固まらないタイプの軟質材、例えば固まらないタイプのシリコーン材２９をその全周にわたり、もしくは部分的に介在させた上で、環状蓋体１６を図１（ｃ）および図２（ｂ）に示す配置関係のもとで一体化することでリングコアユニット１１として形成される。

また、一例としてのフラックスゲートセンサ素子（第１の発明）３１は、図１（ｃ）に示すリングコアユニット１１が用いられ、該リングコアユニット１１は、ガラス布基材エポキシ樹脂やプリプレグなどの絶縁基材を用いて形成される環状大径ケース体１８の環状凹陥部１９内に図１（ｄ）に示すようにして収容される。なお、環状大径ケース体１８は、図２（ａ）に破線で示す内外周を切断して切り出すことにより形成することができる。

このようにしてリングコアユニット１１を収容した環状大径ケース体１８に対しては、その環状凹陥部１９が位置している一方の外側面と該外側面と対向する他方の外側面とに各別に位置させて対面合致する一側基板体３３と他側基板体３７とからなる励磁ユニット３２が配設される。

すなわち、一側基板体３３は、その外側表面に周方向と交差する方向に相互が非接触となるように各別に配列された多数条のパターン層３５からなる導体パターン列３４を、他側基板体３７は、その外側表面に同様にその周方向と交差する方向に相互が非接触となるように各別に配列された多数条のパターン層３９からなる導体パターン列３８をそれぞれ備えている。

そして、一方の導体パターン列３４がその外側表面側にて、他方の導体パターン列３８がその外側表面側にてそれぞれ露出する位置関係で配置される一側基板体３３と他側基板体３７とは、リングコアユニット１１入りの環状大径ケース体１８を両者間に介在させてその全体がサンドイッチ状に積層固着されている。この場合、取り扱いの難しいリングコアユニット１１は、予め環状大径ケース体１８内に収容してあるので、励磁ユニット３２を形成する際の作業性をより高めることができる。

しかも、一側基板体３３の外側表面側の各パターン層３５と他側基板体３７の外側表面側の各パターン層３９とは、環状大径ケース体１８の周縁部１８ａおよび一側基板体３３と他側基板体３７との対応部位を貫通させて各別に形成された各めっきスルーホール４１を介して交互に順次導通させることで、図１（ｅ）に示すように１本の線状に連続された励磁ユニット３２を備えるフラックスゲートセンサ素子２１として図２（ｄ）に示すように形成されることになる。なお、図２（ｄ）に示す符号４２は、始端側に位置するパターン層３８が備えるめっきスルーホール４１と終端側に位置するパターン層３８が備えるめっきスルーホール４１とに各別に接続されているリード線を示す。

図３は、リングコアユニットの参考例についての組立工程を（ａ），（ｂ）として、このようにして組み立てられたリングコアユニットを用いた第２の発明であるフラックスゲートセンサ素子の構造を（ｃ）としてそれぞれ示す説明図である。また、図４は、図３に示す説明図を具体的な製造工程との対応のもとで（ａ）〜（ｃ）として示す説明図である。

これらの図によれば、参考例としてのリングコアユニット１１は、磁性体により円環状に形成されたリングコア１２と、該リングコア１２を収容する環状ケース体２３と、該環状ケース体２３に覆設される環状蓋体２６とで構成されている。

このうち、リングコア１２は、図１に示すものと同様にパーマロイやアルモファスを含む強磁性体が用いられ、例えば０．１ｍｍ程度の厚さが付与されて図３（ａ）および図４（ａ）に示すようにして形成されている。

図１に示す環状ケース体１３と同様な絶縁基材または異なる適宜の絶縁基材を用いて形成される環状ケース体２３は、リングコア１２のコア幅よりもやや広幅で、その厚さよりも深くなるように形成された環状溝部２４と、該環状溝部２４との間に段差を介在させてより浅く形成された環状大径溝部２５とをその一側面に有して形成されている。このため、リングコア１２は、図３（ｂ）に示すように余裕をもって環状溝部２４内に収容することができることになる。

図１に示す環状蓋体１６と同様な絶縁基材を用いて形成される環状蓋体２６は、環状大径溝部２５と略対面合致し、かつ、その深さと略一致する厚さが付与されて形成されている。

このような構造を備えるリングコア１２と環状ケース体２３と環状蓋体２６とは、環状ケース体２３の環状溝部２４内にリングコア１２を収容するとともに、図３（ｂ）に示すように時間を経過しても固まらないタイプの軟質材、例えば固まらないタイプのシリコーン材２９をその全周にわたり、もしくは部分的に介在させた上で、環状蓋体２６を環状大径溝部２５内に配置して一体化することで、リングコアユニット１１として一体的に形成されることになる。なお、環状ケース体２３は、図４（ａ）に破線で示す内外周を切断して切り出すことにより形成することができる。

また、参考例としてのフラックスゲートセンサ素子３１は、図３（ｃ）に示すリングコアユニット１１が用いられ、該リングコアユニット１１に対しては、その一方の面と他方の面とに各別に位置させて対面合致する一側基板体３３と他側基板体３７とからなる励磁ユニット３２が配設される。

すなわち、一側基板体３３は、その一側面に周方向と交差する方向に相互が非接触となるように各別に配列された多数条のパターン層３５からなる導体パターン列３４を、他側基板体３７は、その一側面に同様にその周方向と交差する方向に相互が非接触となるように各別に配列された多数条のパターン層３９からなる導体パターン列３８をそれぞれ備えている。

そして、一方の導体パターン列３４が表面側にて、他方の導体パターン列３８が裏面側にてそれぞれ表出する位置関係で配置される一側基板体３３と他側基板体３７とは、リングコアユニット１１を両者間に介在させてその全体がサンドイッチ状に積層固着されている。

しかも、表面側の各パターン層３５と裏面側の各パターン層３８とは、環状ケース体２３の周縁部２３ａおよび一側基板体３３と他側基板体３７との対応部位を貫通させて各別に形成された各めっきスルーホール４１を介して交互に順次導通させることで、図３（ｃ）に示すように１本の線状に連続された励磁ユニット３２を備えるフラックスゲートセンサ素子２１として図４（ｃ）に示すように形成されることになる。なお、図４（ｃ）に示す符号４２は、始端側に位置するパターン層３８が備えるめっきスルーホール４１と終端側に位置するパターン層３８が備えるめっきスルーホール４１とに各別に接続されているリード線を示す。

一方、図５は、第２の発明に係る貫通型電流センサの一例を分解して示す斜視図であり、図６は、図５に示す例の組立て後の断面構造を拡大して示す要部説明図であり、図７は、均等に巻回した帰還巻線を備える図６の例におけるＡ−Ａ線矢視方向部位を拡大して示す断面図である。

これらの図によれば、貫通型電流センサ５１は、第１の発明に係るフラックスゲートセンサ素子３１と、該フラックスゲートセンサ素子３１を絶縁シートや薄板状の塩化ビニルなどからなる絶縁層を介在させたり、絶縁フィルムを貼着した状態で二枚重ねにするとともに、二枚重ねの両表出面側にも同様に絶縁層をそれぞれ介在させたり、絶縁フィルムを貼着した上で収納する溝部５３を有するメインコア５２と、該メインコア５２の外表面５４に巻回された帰還巻線８２とを少なくとも備えて形成されている。

このうち、フェライトやパーマロイなどの強磁性材を用いて形成されるメインコア５２は、それぞれが円環状を呈し、かつ、それぞれの対向面６４，７４を介して相互の対面合致を自在に二分割された一側コア部６３と他側コア部７３とで構成されている。

また、一側コア部６３の対向面６４における中央部位には、一方のフラックスゲートセンサ素子３１が収納される一側溝状部６５がその周方向に、他側コア部７３の対向面７４における中央部位には、他方のフラックスゲートセンサ素子３１が収納される他側溝状部７５がその周方向にそれぞれ形成されており、これら一側溝状部６５と他側溝状部７５とを対面合致させることで溝部５３が確保されることになる。なお、溝部５３は、フラックスゲートセンサ素子３１が備えるリード線４２を外部に引き出すために設けられた導出溝６７，７７と連通している。

さらに、一側コア部６３の一側溝状部６５と隣接する内周寄りの対向面６４には、その外周寄りよりも面高が高い一側凸部６６が、他側コア部７３の対向面７４における外周寄りには、他側溝状部７５と隣接する内周寄りよりもその面高が高い他側凸部７６がそれぞれ環状に形成されている。このため、一側コア部６３と他側コア部７３とは、これらを対面合致させた際に溝部５３方向へと向かう階段状の段差部５５が周方向での対向面６４，７４相互に形成されることになる。

また、二枚重ねとなってメインコア５２の溝部５３内に収納される各フラックスゲートセンサ素子３１については、図６に示す例によれば、図１に示すリングコアユニット１１を用いて形成されたものを、その他側基板体３７側を相互に向き合わせた位置関係のもとで配置されており、この例の場合には反対向きに励磁した２つのコアの差分信号として得ることができることになる。なお、図３に示す参考例としてのフラックスゲートセンサ素子３１を用いる場合も同様にして配置することができる。また、２枚のフラックスゲートセンサ素子３１は、その励磁磁束方向が相殺される関係のもとで配置してあれば、同じ方向を向かせて配置することもできる。

さらに、フラックスゲートセンサ素子３１を溝部５３内に収納したメインコア５２の外表面５４に巻回される帰還巻線８２は、例えば図７に示すように巻線層８３を形成している線材に被覆されている絶縁層８４を介在させた４層巻きにするなど、その全周にわたり周波数特性を考慮した適宜の巻数で均等に巻回することで形成されている。

しかも、メインコア５２の外表面５４に巻回された帰還巻線８２は、その外側に銅箔テープなどの導体テープ９２を巻き付けることで静電シールドされている。

次に、第１の発明に用いられるリングコアユニットの作用・効果を図１に示す例に基づいて説明すれば、リングコア１２は、図１（ａ）に示すように環状ケース体１３の環状溝部１４内に収容される。このとき、リングコア１２は、環状溝部１４内にその幅方向と高さ方向とのいずれに対しても余裕をもった状態のもとで収容されることになる。

このようにしてリングコア１２を環状ケース体１３の環状溝部１４内に収容した後は、図１（ｂ）に示すように時間を経過しても固まらないタイプの軟質材、例えば固まらないタイプのシリコーン材２９を介在させた上で、環状蓋体１６をその突出部１７が環状溝部１４内に位置する配置関係のもとで施蓋することで一体化され、図１（ｃ）に示すようにリングコアユニット１１が形成される。

この場合、環状蓋体１６は、その突出部１７が環状ケース体１４の環状溝部１４内に収容されているリングコア１２に対し応力のかからない非接触となった状態のもとで施蓋されることになるので、リングコア１２のセンサ特性が劣化することはない。なお、突出部１７は、既に述べたようにその接触面側に時間を経過しても固まらないタイプの軟質材、例えば固まらないタイプのシリコーン材などからなる弾力層を設けて応力がかかりずらくしてある限り、その施蓋時にリングコア１２と接触させておくこともできる。

リングコア１２をこのようにして収容して形成されるリングユニット１１は、環状大径ケース体１８の環状凹陥部１９内に収容され、しかる後、環状大径ケース体１８にあって環状凹陥部１９が位置している一方の外側面と該外側面と対向する他方の外側面とに各別に一側基板体３３と他側基板体３７とを対面配置することで、励磁ユニット３２を備える第１の発明としてのフラックスゲートセンサ素子３１が形成されることになる。

しかも、フラックスゲートセンサ素子３１が備える励磁ユニット３２は、一側基板体３３がその外側面に備える多数条のパターン層３５と、他側基板体３７がその外側面に同様に備える多数条のパターン層３９とを、めっきスルーホール４１を介して交互に順次導通させて１本の線状に連続させることにより形成されている。

すなわち、図１（ｅ）および図２（ｄ）として示す一例としてのフラックスゲートセンサ素子３１は、特性を劣化させないように収容したリングコア１２を備えるリングコアユニット１１と、該リングコアユニット１１側の一側表面と他側表面とに各別に対面配置される一側基板体３３と他側基板体３７とからなる励磁ユニット３２とを備えて形成されているので、特性劣化のない性能の優れたものとして、小型、かつ、廉価に製造して提供することができることになる。

一方、図３に示すリングコアユニットの参考例についての作用効果を説明するならば、リングコア１２は、図３（ａ）に示すように環状ケース体２３の環状溝部２４内に収容される。このとき、リングコア１２は、環状溝部２４内にその幅方向と高さ方向とのいずれに対しても余裕をもった状態のもとで収容されることになる。

このようにしてリングコア１２を環状ケース体２３の環状溝部２４内に収容した後は、図３（ｂ）に示すように時間を経過しても固まらないタイプの軟質材、例えば固まらないタイプのシリコーン材２９を介在させた上で、環状蓋体２６を環状溝部２４を覆うようにして環状大径溝部２５内に位置させて施蓋することで、リングコアユニット１１として一体的に形成されることになる。

この場合、環状蓋体２６は、環状ケース体２３の環状溝部２４内に収容されているリングコア１２に対し応力のかからない非接触となった状態のもとで施蓋されることになるので、リングコア１２のセンサ特性が劣化することはない。

このようにして形成されるリングユニット１１に対しては、環状ケース体２３の一方の面（環状蓋体２６が施蓋されている側）と他方の面とに各別に一側基板体３３と他側基板体３７とを対面配置することで、励磁ユニット３２を備える他例としてのフラックスゲートセンサ素子３１が図３（ｃ）および図４（ｃ）として示すように形成されることになる。

このため、図３（ｃ）および図４（ｃ）に示す参考例としてのフラックスゲートセンサ素子３１は、図１（ｅ）および（ｄ）に示す第１の発明としてのフラックスゲートセンサ素子３１と同様に、特性を劣化させないように収容したリングコア１２を備えるリングコアユニット１１と、該リングコアユニット１１側の一方の面と他方の面とに各別に対面配置される一側基板体３３と他側基板体３７とからなる励磁ユニット３２とを具備させて形成することができるので、特性劣化のない性能の優れたものとして、小型、かつ、廉価に製造して提供することができることになる。

特に、参考例としてのフラックスゲートセンサ素子３１は、図１に示す環状大径ケース体１８を用いずに形成されているので、部材点数を少なくすると同時に、その薄形化も実現することができる。

なお、本発明において一側基板体３３と他側基板体３７とで形成される励磁ユニット３２は、周知の印刷回路基板製造技術により形成されるものである。その一例をサブトラクティブ法による場合につき説明すれば、絶縁基板に銅箔を貼り、必要部位に耐エッチング性インクをスクリーン印刷法で塗布した後、導体パターン部分のみを露光して現像を行い、露光した部分にのみ耐エッチング性被膜を残した上でエッチングを行い、最後にエッチングレジストを剥離・除去して導体パターン（本発明ではパターン層３５，３９からなる導体パターン列３４，３８）を露出させることで行われる。

また、めっきスルーホール４１は、対向位置にある個々のパターン層３５，３９相互を貫通させた通孔を設け、該通孔に例えば無電解銅めっき処理を施すなどして形成することができる。

一方、第２の発明（貫通型電流センサ）の作用・効果を図８を参酌しながら図５ないし図７に基づいて説明すれば、貫通型電流センサ５１は、円環状のメインコア５２の溝部５３内にフラックスゲートセンサ素子３１を収納した上で、メインコア５２の外表面５４の全周にわたり帰還巻線８２が均等に巻回されている。

すなわち、貫通型電流センサ５１が備える磁気検出手段としてメインコア５２内に収納されているフラックスゲートセンサ素子３１と、メインコア５２に均等に巻回されている帰還巻線８２とは、全周対称構造のもとで配置されているので、図１０に示すような被測定導体Ｌの位置の影響や，外部磁界の影響を極く小さなものとすることができる。

しかも、メインコア５２には、ギャップ部がないので、帯磁しても漏れ磁束がないので、オフセット信号としての出力をなくすことができる。

また、メインコア５２は、フラックスゲートセンサ素子３１に対し磁気シールドとして機能させるものではあっても、帰還巻線８２の内側に位置しているので、図１０に示されているような被測定導体Ｌ側への影響をなくすことができる。また、高周波電流による発熱を発生させづらくすることもできる。

さらに、帰還巻線８２の外側を静電シールドしてある場合には、図１０に示すような被測定導体Ｌからの容量結合による高周波ノイズの影響を低減する効果がある。

このような特徴を備えた貫通型電流センサ５１は、図８に示す電気回路のもとでフラックスゲートセンサ素子３１を励磁し、帰還回路を有する回路基板に配線するなどして適宜のケース内に収容した上で、図１０に示されているような被測定導体Ｌを流れる電流を電圧に変換して出力することができることになる。

なお、第２の発明に係る貫通型電流センサ５１には、所望により静電シールドを施さないで形成したものも含まれる。また、メインコア５２は、フラックスゲートセンサ素子３１と略相似形を呈する環状を呈するものであれば、円環状以外の適宜の環状を呈するものであってもよい。さらに、一側コア部６３の対向面６４と他側コア部７３の対向面７４とは、それぞれに鏡面加工を施して密に対面合致させることができるようにしておくこともできる。さらにまた、一側コア部６３の対向面６４と他側コア部７３の対向面７４とは、図６に示す段差部５５を形成するもの以外の非平坦、例えば斜面や凹凸面を介して対面合致させるようにしてもよい。また、メインコア５２内には、フラックスゲートセンサ素子３１を２枚以上の複数数を収納することもできる。例えばフラックスゲートセンサ素子３１を４枚重ねにする場合には、図９に示すように結線することにより、その検出感度を増加させることができる。さらに、メインコア５２の溝部５３は、一側コア部６３の対向面６４の一側溝状部６５と他側コア部７３の対向面７４の他側溝状部７５とのいずれか一方の側のみで形成することができるほか、これら一側溝状部６５と他側溝状部７５との溝深さを均等に形成したり、非均等の深さで形成することもできる。

、第１の発明に用いられるリングコアユニットの一例についての組立て工程を（ａ）〜（ｃ）として、このようにして組み立てられたリングコアユニットを用いた第１の発明であるフラックスゲートセンサ素子の形成工程を（ｄ），（ｅ）としてそれぞれ示す説明図。 図１に示す説明図を具体的な製造工程との対応のもとで（ａ）〜（ｄ）として示す説明図。 リングコアユニットの参考例についての組立工程を（ａ），（ｂ）として、このようにして組み立てられたリングコア収納ユニットを用いた参考例としてのフラックスゲートセンサ素子の構造を（ｃ）としてそれぞれ示す説明図。 図３に示す説明図を具体的な製造工程との対応のもとで（ａ）〜（ｃ）として示す説明図。 第２の発明に係る貫通型電流センサの一例を分解して示す斜視図。 図５に示す例の組立て後の断面構造を拡大して示す要部説明図。 均等に巻回した帰還巻線を備える図６の例におけるＡ−Ａ線矢視方向部位を拡大して示す断面図。 第２の発明に係る貫通型電流センサの回路構成例を説明図。 第２の発明の他例についての結線関係を示す説明図。 特許文献１に地磁気検出用の磁気センサとして開示されているフラックスゲートセンサの分解斜視図。 従来からある貫通型電流センサの一例を示す説明図。

１１ リングコアユニット
１２ リングコア
１３ 環状ケース体
１４ 環状溝部
１６ 環状蓋体
１７ 突出部
１８ 環状大径ケース体
１８ａ 周縁部
１９ 環状凹陥部
２３ 環状ケース体
２３ａ 周縁部
２４ 環状溝部
２５ 環状大径溝部
２６ 環状蓋体
２９ シリコーン材
３１ フラックスゲートセンサ素子
３２ 励磁ユニット
３３ 一側基板体
３４ 導体パターン列
３５ パターン層
３７ 他側基板体
３８ 導体パターン列
３９ パターン層
４１ めっきスルーホール
４２ リード線
５１ 貫通型電流センサ
５２ メインコア
５３ 溝部
５４ 外表面
５５ 段差部
６３ 一側コア部
６４ 対向面
６５ 一側溝状部
６６ 一側凸部
６７ 導出溝
７３ 他側コア部
７４ 対向面
７５ 他側溝状部
７６ 他側凸部
７７ 導出溝
８２ 帰還巻線
８３ 巻線層
８４ 絶縁層
９２ 導体テープ

Claims (5)

1. 断面略凹字形を呈する絶縁基材からなる環状ケース体の環状溝部内に磁性体からなるリングコアを収容し、前記環状溝部側を絶縁基材からなる環状蓋体で覆って一体化させてなるリングコアユニットと、断面略コ字形を呈してその環状凹陥部内に前記リングコアユニットが収容される絶縁基材からなる環状大径ケース体と、該環状大径ケース体にあって前記環状凹陥部が位置している一方の外側面と該外側面と対向する他方の外側面とに各別に対面配置される一側基板体と他側基板体とからなる励磁ユニットとで構成され、
   前記環状ケース体と略同心円状となる位置関係のもとで配置される前記環状蓋体は、断面略凸字状を呈する突出部を備え、前記環状溝部内に収容された前記リングコアに対し前記突出部が非接触若しくは軽接触のもとで前記環状ケース体側と対面合致するようにして施蓋され、
   前記一側基板体と前記他側基板体とのそれぞれの外側表面には、その周方向と交差する方向に相互が非接触となるように各別に配列された多数条のパターン層からなる導体パターン列を形成するとともに、
   前記一側基板体の前記導体パターン列を一方の前記外側面側に、前記他側基板体の前記導体パターン列を他方の前記外側面側にそれぞれ露出させた位置関係のもとで、前記一側基板体と前記他側基板体との間に前記環状大径ケース体を介在させてその全体がサンドイッチ状に積層固着され、
   一側基板体側の前記各パターン層と他側基板体側の前記各パターン層とは、前記環状大径ケース体の周縁部および前記一側基板体と前記他側基板体との対応部位を貫通させて各別に形成されためっきスルーホールを介して交互に順次導通させることで、１本の線状に連続させたことを特徴とするフラックスゲートセンサ素子。
2. 請求項１に記載のフラックスゲートセンサ素子と、
   それぞれが環状を呈して対面合致を自在に二分割された一側コア部と他側コア部とにおけるそれぞれの対向面への前記フラックスゲートセンサ素子の各別の収納と、これらのフラックスゲートセンサ素子が備えるリード線の外部への引き出しとを可能に形成された溝部を具備させてなるメインコアと、
   該メインコアの外表面に巻回された帰還巻線とを少なくとも含むことを特徴とする貫通型電流センサ。
3. 前記一側コア部と前記他側コア部とは、非平坦に形成された対向面相互を介して密に対面合致させた請求項２に記載の貫通型電流センサ。
4. 前記溝部内には、前記フラックスゲートセンサ素子を絶縁層を介在させた複数枚重ねにして収納した請求項２または３に記載の貫通型電流センサ。
5. 前記メインコアに巻回された前記帰還巻線は、その外側が静電シールドされている請求項２ないし４のいずれかに記載の貫通型電流センサ。

Images