JP4835753B2 - 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ - Google Patents

有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ Download PDF

Info

Publication number
JP4835753B2
JP4835753B2 JP2009523583A JP2009523583A JP4835753B2 JP 4835753 B2 JP4835753 B2 JP 4835753B2 JP 2009523583 A JP2009523583 A JP 2009523583A JP 2009523583 A JP2009523583 A JP 2009523583A JP 4835753 B2 JP4835753 B2 JP 4835753B2
Authority
JP
Japan
Prior art keywords
organic semiconductor
thin film
film transistor
organic
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009523583A
Other languages
English (en)
Other versions
JPWO2009011204A1 (ja
Inventor
真和 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP2009523583A priority Critical patent/JP4835753B2/ja
Publication of JPWO2009011204A1 publication Critical patent/JPWO2009011204A1/ja
Application granted granted Critical
Publication of JP4835753B2 publication Critical patent/JP4835753B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40Thermal treatment, e.g. annealing in the presence of a solvent vapour

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、有機薄膜トランジスタの製造方法に関する。
近年、従来のシリコンを材料とした薄膜トランジスタ(以下TFTと記す)素子のデメリットを補う技術として、有機半導体材料を用いた有機TFT素子の研究開発が盛んに進められている(特許文献1、非特許文献1等参照)。
有機TFT素子は低温プロセスで製造可能であるため、軽く、割れにくい樹脂基板を用いることができ、さらに、樹脂フィルムを支持体として用いたフレキシブルなディスプレイが実現できると言われている(非特許文献2等参照)。また、大気圧下で、印刷や塗布などのウェットプロセスで製造できる有機半導体材料を用いることで、生産性に優れ、非常に低コストのディスプレイが実現できる。
しかしながら、比較的移動度の高い低分子型の有機半導体材料は溶媒に溶解しにくいため、真空蒸着法などを用いて有機半導体材料を蒸着して成膜していた。また、真空蒸着法では真空下で製造を行うため設備や工程の管理が難しかった。
一方、インクジェット法やスピンコート法などの溶液印刷プロセスの適した溶解性に優れる高分子系有機半導体材料は移動度が低く、長期間の信頼性にも問題がある。
このような問題を改善するため、高移動度の低分子有機半導体材料であるペンタセンの可溶性前駆体薄膜を塗布法により形成し、熱処理を加えることによりペンタセンに変換して半導体層を形成した有機TFTが報告されている(非特許文献3等参照)。
また、テトラベンゾポルフィリン系半導体材料の可溶性前駆体を塗布法により形成し、加熱して結晶性のポルフィリン系半導体に変換して半導体層を形成した有機TFTが報告されている(特許文献2等参照)。
特開平10−190001号公報 特開2003−304014号公報 Advanced Material誌 2002年 第2号 99頁(レビュー) SID’01 Digest 57頁 Journal of Americal Chemical Society 2002年 第124号 8812頁
しかしながら、非特許文献3、特許文献2に開示されている方法は何れも逆ディースアルダー反応を用いた変換であり、170℃以上の高温で処理する必要があるため有機材料から成る他の構成要素を劣化させるおそれがあった。
本発明は、上記課題に鑑みてなされたものであって、簡単な工程で特性の優れた有機薄膜トランジスタを製造する有機薄膜トランジスタの製造方法を提供することを課題とする。
1.
支持体上にゲート電極、ゲート絶縁層、有機半導体層、ソース電極及びドレイン電極を有する有機薄膜トランジスタの製造方法において、
低分子有機半導体前駆体材料を溶解した溶液を塗布し、有機半導体前駆体層を形成する工程と、
プラズマ状態の放電ガスに前記有機半導体前駆体層を晒すことにより前記有機半導体前駆体を低分子有機半導体に変換し、有機半導体層を形成する工程と、
を有し、
前記放電ガスは、含有するO 及びH の濃度が100ppm以下のN ガスであることを特徴とする有機薄膜トランジスタの製造方法。
2.
前記有機半導体層を形成する工程は、
ジェット方式のプラズマ放電処理装置を用いて、該プラズマ放電処理装置から吹き出すプラズマ状態の放電ガスに前記有機半導体前駆体層を晒すことを特徴とする1に記載の有機薄膜トランジスタの製造方法。
3.
前記有機半導体層を形成する工程は、
大気圧または大気圧近傍の圧力の下で行うことを特徴とする1または2に記載の有機薄膜トランジスタの製造方法。
4.
前記有機半導体層を形成する工程における前記圧力は、20kPa〜110kPaであることを特徴とする3に記載の有機薄膜トランジスタの製造方法。
5.
前記有機半導体前駆体は、ポルフィリン系またはポリアセン系であることを特徴とする1乃至4の何れか1項に記載の有機薄膜トランジスタの製造方法。
6.
前記有機半導体層を形成する工程の後、
ジェット方式のプラズマ放電処理装置から吹き出す放電ガス、無機層原料ガス、反応ガスを混合したプラズマ状態のガスに前記有機半導体層を晒すことにより前記有機半導体層の上に無機層を形成する工程を有することを特徴とする1乃至5の何れか1項に記載の有機薄膜トランジスタの製造方法。
7.
前記無機層を形成する工程は、
大気圧または大気圧近傍の圧力の下で行うことを特徴とする6に記載の有機薄膜トランジスタの製造方法。
8.
前記無機層を形成する工程における前記圧力は、20kPa〜110kPaであることを特徴とする7に記載の有機薄膜トランジスタの製造方法。
9.
1乃至8の何れか1項に記載の有機薄膜トランジスタの製造方法を用いて製造したことを特徴とする有機薄膜トランジスタ。
本発明によれば、プラズマジェット法を用いて吹き出したプラズマ状態の放電ガスに有機半導体前駆体層を晒すことにより有機半導体層に変換するので、簡単な工程で特性の優れた有機薄膜トランジスタを製造する有機薄膜トランジスタの製造方法を提供できる。
本発明に係わるトップゲート型有機薄膜トランジスタの製造工程の一例を説明する説明図である。 本発明に有用なジェット方式のプラズマ放電処理装置の一例を示した概略図である。 工程S2と工程S3を連続して行う製造方法を説明するための模式図である。 本発明に係わるボトムゲート型TFTの製造方法の一例を説明する説明図である。
符号の説明
1 支持体
2 有機半導体層
3 ソース電極
4 ドレイン電極
5 無機層
7 ゲート電極
8 ゲート絶縁層
11 第1電極
12 第2電極
13 放電空間
20 有機半導体前駆体層
50 対向電極
以下、実施形態により本発明を詳しく説明するが、本発明はこれに限定されるものではない。
図1は本発明に係わるトップゲート型TFTの製造方法の一例を説明する説明図、図2は本発明に係わるジェット方式のプラズマ放電処理装置の一例を説明する説明図である。
本発明に係るトップゲート型有機TFTの製造方法の一例として、次の工程S1〜S4を説明する。
S1・・・・・有機半導体前駆体層を形成する工程
S2・・・・・有機半導体層を形成する工程
S3・・・・・無機層を形成する工程
S4・・・・・ゲート電極を形成する工程
最初に図1を用いて、支持体1上にソース電極3とドレイン電極4を設け、さらに有機半導体層2、無機層5を形成してゲート電極7を設けたトップゲート型のTFTを形成する場合の製造方法について順を追って説明する。
図1(1)〜図1(5)は、支持体1上に形成されたTFTのチャネル部の断面図である。
導電性薄膜が形成された支持体1上に感光性レジストを塗布後、ソース電極3とドレイン電極4のパターンを有するフォトマスクを介して露光、現像して、各電極パターンのレジスト層を形成する。
本発明において、支持体1は特に材料を限定されない。例えばガラスやフレキシブルな樹脂製シートを用いることができる。導電性薄膜は、例えば、蒸着やスパッタリング、CVD法等の方法を用いて、支持体1上に導電性薄膜としてAl、Cr、Ta、Mo、Agなどの低抵抗金属材料やこれら金属の積層構造、また、金属薄膜の耐熱性向上、支持体1への密着性向上、欠陥防止のために他の材料のドーピングしたものを用いることができる。また、ITO、IZO、SnO、ZnOなどの透明電極を用いることもできる。
次に、支持体1のエッチングを行った後、ソース電極3とドレイン電極4上のレジスト層を除去し、図1(1)のように、ソース電極3とドレイン電極4を形成する。なお、ここまでの工程は、図1には図示していない。また、ここまで説明した工程は一例であり、本発明はこれらの工程に限定されるものではない。
S1・・・・・有機半導体前駆体層20を形成する工程
支持体1上に形成されたソース電極3及びドレイン電極4の間に、既知の塗布方法、例えばインクジェット法にて有機半導体前駆体材料をパターン塗布する。
塗布法や印刷法を用いて成膜するためには、有機半導体前駆体が溶媒に溶ける必要がある。可溶性の有機半導体前駆体としては、例えば、テトラベンゾポルフィリン前駆体、ペンタセン前駆体、ポリアセン前駆体などを用いることができる。なかでも、高移動度が得られ長期保存安定性に優れるポルフィリン系のテトラベンゾポルフィリン前駆体、ポリアセン系のペンタセン前駆体を用いることが望ましい。
テトラベンゾポルフィリン前駆体の構造式と変換後のテトラベンゾポルフィリンの構造式を下記に示す。
テトラベンゾポルフィリン前駆体
テトラベンゾポルフィリン
ペンタセン前駆体の構造式と変換後のペンタセンの構造式を下記に示す。
ペンタセン前駆体
ペンタセン
有機半導体前駆体の溶媒は、前駆体に合わせて、トルエン、シクロヘキサン、m−ジクロロベンゼン、テトラリン、クロロホルム、メトキシベンゼン、安息香酸エチルなどの有機溶媒を適宜に用いればよい。
S2・・・・・有機半導体層2を形成する工程
本工程では、例えばジェット方式のプラズマ放電処理装置10から吹き出すプラズマ状態の放電ガスに有機半導体前駆体層20を晒すことにより有機半導体前駆体を有機半導体に変換して有機半導体層2を形成する。なお、本工程はプラズマジェット法に限定されるものではなくダイレクトプラズマ法などを用いることもできるが、プラズマジェット法を用いると有機絶縁膜や電極へのダメージが少なく簡単な工程で有機半導体に変換することができる。
以下にこのジェット方式のプラズマ放電処理装置10について説明する。
図2は、本発明に有用なジェット方式のプラズマ放電処理装置の一例を示した概略図である。
ジェット方式のプラズマ放電処理装置10は、二つの電源を有する電界印加手段の他に、図2では図示してないが、ガス供給手段、電極温度調節手段を有している。
プラズマ放電処理装置10は、第1電極11と第2電極12から構成される対向電極50を有している。図中のLは第1電極11と第2電極12の電極高、xは電極間隔である。
放電空間13に、第1電極11からは第1電源21からの周波数ω1、電界強度V1、電流I1の第1の高周波電界が印加され、また、第2電極12からは第2電源22からの周波数ω2、電界強度V2、電流I2の第2の高周波電界が印加される。第1電源21は、第2電源22より高い高周波電界強度(V1>V2)を印加することができる。また、第1電源21の第1の周波数ω1は、第2電源22の第2の周波数ω2より低い周波数を印加することができる。
第1電極11と第1電源21との間には、第1フィルター23が設置されており、第1電源21から第1電極11への電流を通過しやすくし、第2電源22からの電流をアースして、第2電源22から第1電源21への電流が通過しにくくなるように設計されている。
また、第2電極12と第2電源22との間には、第2フィルター24が設置されており、第2電源22から第2電極への電流を通過しやすくし、第1電源21からの電流をアースして、第1電源21から第2電源への電流を通過しにくくするように設計されている。
第1電極11と第2電極12との放電空間13に、ガス供給手段からガスGを導入し、第1電極11と第2電極12の間に高周波電界を印加して放電を発生させる。すると、ガスGはプラズマ状態になり対向電極50の下側(紙面下側)にジェット状に吹き出して、対向電極50下面と基材Fとで作る処理空間をプラズマ状態のガスG°で満たす。
図2には高周波電界強度(印加電界強度)と放電開始電界強度の測定に使用する測定器を示している。25及び26は高周波電圧プローブであり、27及び28はオシロスコープである。オシロスコープ27、28を用いて第1電源21、第2電源22の高周波電界強度を調整する。
本工程は、図2に示すジェット方式のプラズマ放電処理装置10を用いて大気圧または大気圧近傍の圧力の下で行う。大気圧または大気圧近傍の圧力とは20kPa〜110kPaの圧力下であり、好ましくは93kPa〜104kPa程度である。
図1(2)は、プラズマ放電処理装置10の対向電極50から吹き出すプラズマ状態の放電ガスG1°に有機半導体前駆体層20を晒し、有機半導体層2に変換した状態を示している。放電ガスG1°は、含有するO2及びH2の濃度が100ppm以下のN2ガスである。
S3・・・・・無機層5を形成する工程
図1(3)に示すように、ジェット方式のプラズマ放電処理装置10を用いて大気圧または大気圧近傍の圧力の下で無機層5を形成する。大気圧または大気圧近傍の圧力とは20kPa〜110kPaの圧力下であり、好ましくは93kPa〜104kPa程度である。
図1(3)は、プラズマ放電処理装置10の対向電極50から吹き出す放電ガス、無機層原料ガス、反応ガスを混合したプラズマ状態のガスG2°に有機半導体層2を晒し、有機半導体層2の上に無機層5を形成している状態を示している。
本実施形態では、無機層5にゲート絶縁層の機能を持たせるため絶縁性薄膜であるSiO2膜を成膜する例を説明する。SiO2膜の材料となる無機層原料ガスとして例えばTEOS(テトラエトキシシラン)を用い、TEOSを放電ガスと同種類のガスでバブリングをして気化させたガスを原料ガスG2として用いる。放電ガスは本実施形態ではアルゴンを用いる。また、反応ガスは例えばO2を用いる。
なお、原料ガス、放電ガス、反応ガスはこれらに限定されるものではなく、形成する薄膜の種類と条件に応じて選定する。
放電ガスは、例えば、アルゴン、ヘリウム、ネオン、キセノン等の希ガスを用いることができるが、特に、生産コストを低減させる点からはアルゴンを用いることが好ましい。また、上記の希ガスに代えて、例えば、酸素、窒素、二酸化炭素、水素等を利用することもできるが、コスト及び環境面の点からは窒素を使用することが好ましい。
無機層5を形成するために使用する原料ガスは、例えば、有機金属化合物、ハロゲン金属化合物、金属水素化合物等を用いることができる。取り扱いの点からは、爆発の危険性の少ない有機金属化合物を用いることが好ましく、特に、分子内に少なくとも一つ以上の酸素を有する有機金属化合物が好ましい。
絶縁層を形成するのに使用する原料ガスの有機金属化合物としては、例えば、テトラエチルシラン、テトラメチルシラン、テトラエトキシシラン(TEOS)、テトラメトキシシラン(TMOS)、トリメトキシシラン(TMS)、トリメチルシラン(4MS)、ヘキサメチルジシロキサン(HMDSO)等を用いることができる。
S4・・・・・ゲート電極を形成する工程
ゲート電極7を例えば付加的パターニング法を用いて形成する。付加的パターニング法が適用できる材料としては、Ag(銀)、Au(金)、Cu(銅)、Pt(白金)のナノ粒子をバインダー中に分散させた溶液材料などを用いることができる。図1(4)は、無機層5の上にゲート電極7が形成された状態である。
トップゲート型TFTの製造工程の説明は以上である。
次に工程S2と工程S3を連続して行う製造方法について説明する。
図3は工程S2と工程S3を連続して行う製造方法を説明するための模式図である。ベルト70はローラ61によりローラ60から矢印の方向に一定の速度で巻き取られ、ベルト70の上に載置された支持体1が搬送されている。
支持体1aは工程S1までの工程を終え、その上にマトリクス状に複数のソース電極3、ドレイン電極4、有機半導体前駆体20が形成された状態を模式的に示している。図中の50aは工程S2の有機半導体層2を形成する工程で用いるプラズマ放電処理装置10の対向電極であり、プラズマ状態の放電ガスG1°を吹き出している。
支持体1bは対向電極50aから吹き出すプラズマ状態の放電ガスG1°によって有機半導体前駆体20が有機半導体層2に変換された状態を模式的に示している。50bは工程S3の無機層5を形成する工程で用いるプラズマ放電処理装置10の対向電極であり、プラズマ状態の原料ガスG2°を吹き出している。
支持体1cは対向電極50bから吹き出すプラズマ状態の原料ガスG2°によって無機層5がその全面に形成された状態を模式的に示している。
このようにジェット方式のプラズマ放電処理装置10を用いることにより、工程S2の有機半導体層を形成する工程と工程S3の無機層を形成する工程を大気圧または大気圧の近傍下で連続して行うことができるので、簡単な設備と工程で有機TFTを製造することができる。また、ジェット方式のプラズマ放電処理装置10により支持体1の必要な面だけプラズマガスを吹き付けるので、有機半導体層2や樹脂製の支持体1など他の有機物質に対するダメージが少ない。
なお、図3で説明した有機TFTの製造方法はトップゲート型TFTに限定されるものではなくボトムゲート型TFTにも適用できる。
次に、本発明に係わるボトムゲート型TFTの製造方法について説明する。
図4は本発明に係わるボトムゲート型TFTの製造方法の一例を説明する説明図である。
以下に説明する図4に示すボトムゲート型TFTの製造工程は、図2で説明した各工程の説明とほとんど同じであり、共通する部分は同符号を付し説明を省略する。
図4(1)〜図4(3)は、支持体1上に形成されたTFTのチャネル部の断面図である。
導電性薄膜が形成された支持体1上に感光性レジストを塗布後、ゲート電極7のパターンを有するフォトマスクを介して露光、現像して、各電極パターンのレジスト層を形成する。次に蒸着やプラズマ法などによりゲート電極7を覆うようにゲート絶縁層8を形成し、インクジェット法などによりゲート絶縁膜8上にソース電極3及びドレイン電極4を形成する。
なお、ここまでの工程は、図4には図示していない。また、ここまで説明した工程は一例であり、本発明はこれらの工程に限定されるものではない。
本発明に係るボトムゲート型有機TFTの製造方法の一例として、次の工程S1〜S3を説明する。
S1・・・・・有機半導体前駆体層を形成する工程
支持体1上に形成されたソース電極3及びドレイン電極4の間に、既知の塗布方法、例えばインクジェット法にて有機半導体前駆体材料をパターン塗布し、図4(1)のように有機半導体前駆体層20を形成する。
S2・・・・・有機半導体層を形成する工程
図4(2)のように、プラズマ放電処理装置10の対向電極50から吹き出すプラズマ状態の放電ガスG1°に有機半導体前駆体層20を晒し、有機半導体層2に変換する。放電ガスG1°は、含有するO2及びH2の濃度が100ppm以下のN2ガスである。
S3・・・・・無機層を形成する工程
図4(3)に示すように、ジェット方式のプラズマ放電処理装置10を用いて大気圧または大気圧近傍の圧力の下で無機層5を形成する。大気圧または大気圧近傍の圧力とは20kPa〜110kPaの圧力下であり、好ましくは93kPa〜104kPa程度である。
ボトムゲート型TFTの製造工程の説明は以上である。
以下、本発明の効果を確認するために行った実施例について説明するが、本発明はこれらに限定されるものではない。
[実施例1]
本実施例では、支持体1にはAl膜を表面に130nm形成した住友ベークライト製ポリエーテルスルホン(PES)基板を用いた。本実施例は、支持体1上に10×10の計100のトップゲート型TFTを形成した実施例である。
〔TFTの作製〕
支持体1に、通常のフォトリソグラフ工程にてパターニング処理を行いソース電極3、ドレイン電極4及びソースバスラインを形成した。
以降の工程は、図1で説明したS1〜S4の工程で作製したので、各工程の番号を付して順に説明し、共通する点は説明を省略する。
S1・・・・・有機半導体前駆体層を形成する工程
S2・・・・・有機半導体層を形成する工程
S3・・・・・無機層を形成する工程
S4・・・・・ゲート電極を形成する工程
S1・・・・・有機半導体前駆体層を形成する工程
支持体1上に形成されたソース電極3及びドレイン電極4間のチャネルを覆うように、ペンタセン前駆体のクロロホルム溶液をピエゾ方式のインクジェット法を用いて吐出し、窒素ガス中50℃の雰囲気で3分乾燥し、有機半導体前駆体層20を形成した。
S2・・・・・有機半導体層を形成する工程
図3に示すように対向電極50aの下面と有機半導体前駆体層20との間隔が1.0mmになるように配置する。本実施例で用いた対向電極50aの電極高Lは13mm、電極間隔xは0.5mmである。第1電源21、第2電源22から第1電極11と第2電極12の間に周波数100kHzにて30W/cm2の出力で高周波電界を与え放電させる。
第1電極11と第2電極12の間の放電空間13に、ガス供給手段から含有するO2及びH2の濃度が100ppm以下になるように調整されたN2ガスを20slmで導入する。すると、対向電極50aの支持体1側に向けて、ジェット状にプラズマ状態のN2ガスを吹き出す。
90℃に加熱した支持体1を50mm/分の搬送速度で対向電極50aの下を搬送すると、ペンタセン前駆体からなる有機半導体前駆体層20はプラズマ状態のN2ガスで満たされた処理空間に晒されてペンタセンに変換し有機半導体層2を形成する。
S3・・・・・無機層を形成する工程
図3に示すように対向電極50bの下面と有機半導体前駆体層20との間隔が1.0mmになるように配置する。本実施例で用いた対向電極50bの電極高Lは13mm、電極間隔xは0.5mmである。第1電源21、第2電源22から第1電極11と第2電極12の間に周波数100kHzにて30W/cm2の出力で高周波電界を与え放電させる。
SiO2膜の原料ガスはTEOS(テトラエトキシシラン)を放電ガスと同種類のガスでバブリングをして気化させたガスを用いた。放電ガスはアルゴン、反応ガスはO2を用いた。第1電極11と第2電極12の間の放電空間13に、ガス供給手段から原料ガスは5(L/min.)、放電ガスは20(L/min.)、反応ガスは0.1(L/min.)のガス流量で導入する。すると、対向電極50aの支持体1側にジェット状にプラズマ状態の混合ガスを吹き出す。
90℃に加熱した支持体1を50mm/分の搬送速度で対向電極50bの下を搬送すると、ペンタセン前駆体からなる有機半導体前駆体層20はプラズマ状態の混合ガスで満たされた処理空間に晒されてSiO2膜からなる無機層5を形成する。
S4・・・・・ゲート電極を形成する工程
Ag(銀)のナノ粒子をバインダー中に分散させた溶液材料を、インクジェット法を用いて吐出し、ゲート電極7を形成する。
本実施例では、工程S4の後、絶縁性薄膜を形成し、塗布型ITOで画素電極を形成してTFT素子を完成させる。
[比較例1]
比較例1も、支持体1にはAl膜を表面に130nm形成した住友ベークライト製ポリエーテルスルホン(PES)基板を用い、支持体1上に10×10の計100のトップゲート型TFTを形成した。
実施例1との工程の違いは、有機半導体層を形成する工程と無機層を形成する工程であり、異なる点だけ詳しく説明する。
有機半導体層を形成する工程
実施例1と同じ工程S1で有機半導体前駆体層を形成した支持体1を、オーブンで170℃に加熱し、ペンタセン前駆体をペンタセンに変換する。
無機層を形成する工程
ポリイミド系の材料を用いて無機層5をスピンコート法で形成し、無機層5に含まれる溶媒成分を、所定の温度で支持体1を加熱することにより乾燥させる。
以降のゲート電極を形成する工程等は実施例1と同じ条件で行いTFT素子を完成させる。
〔実験結果〕
実験結果を表1に示す。本実験では支持体1上のTFT素子100個のうち、24個のTFT素子をランダムに選び、それぞれについて性能を評価し平均値を算出した。評価項目は、移動度とON/OFF電流比(TFTがON時のソースードレイン間の電流値/TFTがOFF時のソースードレイン間の電流値)である。
実験結果より、実施例1で作製したTFT素子の移動度とON/OFF電流比は、比較例1で作製したTFT素子より優れていることが確認できた。比較例1で作製したTFT素子の性能が劣っているのは、有機半導体を形成する工程において、有機半導体へ変換するために170℃の加熱処理を行うことによって有機材料からなる他の構成要素が劣化したものと考えられる。
[実施例2]
実施例2は有機半導体前駆体にテトラベンゾポルフィリン前駆体を用いた実施例である。その他は実施例1と同様の工程条件で製造したので、異なる点を主に説明する。
実施例2も、支持体1にはAl膜を表面に130nm形成した住友ベークライト製ポリエーテルスルホン(PES)基板を用い、支持体1上に10×10の計100のトップゲート型TFTを形成した。
S1・・・・・有機半導体前駆体層を形成する工程
支持体1上に形成されたソース電極3及びドレイン電極4間のチャネルを覆うように、テトラベンゾポルフィリン前駆体のクロロホルム溶液をピエゾ方式のインクジェット法を用いて吐出し、窒素ガス中25℃の雰囲気で10分乾燥し、有機半導体前駆体層20を形成した。
S2・・・・・有機半導体層を形成する工程
図3に示すように対向電極50aの下面と有機半導体前駆体層20との間隔が1.0mmになるように配置する。本実施例で用いた対向電極50aの電極高Lは13mm、電極間隔xは0.5mmである。第1電源21、第2電源22から第1電極11と第2電極12の間に周波数100kHzにて50W/cm2の出力で高周波電界を与え放電させる。
第1電極11と第2電極12の間の放電空間13に、ガス供給手段から含有するO2及びH2の濃度が100ppm以下になるように調整されたN2ガスを20slmで導入する。すると、対向電極50aの支持体1側にジェット状にプラズマ状態のN2ガスを吹き出す。
120℃に加熱した支持体1を50mm/分の搬送速度で対向電極50aの下を搬送すると、テトラベンゾポルフィリン前駆体からなる有機半導体前駆体層20はプラズマ状態のN2ガスで満たされた処理空間に晒されてテトラベンゾポルフィリンに変換し有機半導体層2を形成する。
S3・・・・・無機層を形成する工程
実施例1と同じ条件でSiO2膜からなる無機層5を形成する。
S4・・・・・ゲート電極を形成する工程
実施例1と同じ条件でゲート電極7を形成する。
工程S4の後、絶縁性薄膜を形成し、塗布型ITOで画素電極を形成してTFT素子を完成させる。
[比較例2]
比較例2も、支持体1にはAl膜を表面に130nm形成した住友ベークライト製ポリエーテルスルホン(PES)基板を用い、支持体1上に10×10の計100のトップゲート型TFTを形成した。
実施例2との工程の違いは、有機半導体層を形成する工程と無機層を形成する工程であり、異なる点だけ詳しく説明する。
有機半導体層を形成する工程
実施例1と同じ工程S1で有機半導体前駆体層を形成した支持体1を、オーブンで170℃に加熱し、テトラベンゾポルフィリン前駆体をテトラベンゾポルフィリンに変換する。
無機層を形成する工程
ポリイミド系の材料を用いて無機層5をスピンコート法で形成し、無機層5に含まれる溶媒成分を、所定の温度で支持体1を加熱することにより乾燥させる。
以降のゲート電極を形成する工程等は実施例2と同じ条件で行いTFT素子を完成させる。
〔実験結果〕
実験結果を表2に示す。本実験では支持体1上のTFT素子100個のうち、24個のTFT素子をランダムに選び、それぞれについて性能を評価し平均値を算出した。評価項目は、移動度とON/OFF電流比(TFTがON時のソースードレイン間の電流値/TFTがOFF時のソースードレイン間の電流値)である。
実験結果より、実施例2で作製したTFT素子の移動度とON/OFF電流比は、比較例2で作製したTFT素子より優れていることが確認できた。比較例2で作製したTFT素子の性能が劣っているのは、有機半導体を形成する工程において、有機半導体へ変換するために170℃の加熱処理を行うことによって有機材料からなる他の構成要素が劣化したものと考えられる。
このように、本発明の実施例1、及び2では、プラズマジェットに晒すことにより有機半導体前駆体を有機半導体に変換するので、有機材料から成る構成要素を劣化させない。また、無機層もプラズマジェット法により形成するので、有機半導体層を劣化させることなく、特性の優れたTFT素子を製造できる。
以上このように、本発明によれば、簡単な工程で特性の優れた有機薄膜トランジスタを製造する有機薄膜トランジスタの製造方法を提供できる。

Claims (9)

  1. 支持体上にゲート電極、ゲート絶縁層、有機半導体層、ソース電極及びドレイン電極を有する有機薄膜トランジスタの製造方法において、
    低分子有機半導体前駆体材料を溶解した溶液を塗布し、有機半導体前駆体層を形成する工程と、
    プラズマ状態の放電ガスに前記有機半導体前駆体層を晒すことにより前記有機半導体前駆体を低分子有機半導体に変換し、有機半導体層を形成する工程と、
    を有し、
    前記放電ガスは、含有するO 及びH の濃度が100ppm以下のN ガスであることを特徴とする有機薄膜トランジスタの製造方法。
  2. 前記有機半導体層を形成する工程は、
    ジェット方式のプラズマ放電処理装置を用いて、該プラズマ放電処理装置から吹き出すプラズマ状態の放電ガスに前記有機半導体前駆体層を晒すことを特徴とする請求の範囲第1項に記載の有機薄膜トランジスタの製造方法。
  3. 前記有機半導体層を形成する工程は、
    大気圧または大気圧近傍の圧力の下で行うことを特徴とする請求の範囲第1項または第2項に記載の有機薄膜トランジスタの製造方法。
  4. 前記有機半導体層を形成する工程における前記圧力は、20kPa〜110kPaであることを特徴とする請求の範囲第3項に記載の有機薄膜トランジスタの製造方法。
  5. 前記有機半導体前駆体は、ポルフィリン系またはポリアセン系であることを特徴とする請求の範囲第1項乃至第4項の何れか1項に記載の有機薄膜トランジスタの製造方法。
  6. 前記有機半導体層を形成する工程の後、
    ジェット方式のプラズマ放電処理装置から吹き出す放電ガス、無機層原料ガス、反応ガスを混合したプラズマ状態のガスに前記有機半導体層を晒すことにより前記有機半導体層の上に無機層を形成する工程を有することを特徴とする請求の範囲第1項乃至第5項の何れか1項に記載の有機薄膜トランジスタの製造方法。
  7. 前記無機層を形成する工程は、
    大気圧または大気圧近傍の圧力の下で行うことを特徴とする請求の範囲第6項に記載の有機薄膜トランジスタの製造方法。
  8. 前記無機層を形成する工程における前記圧力は、20kPa〜110kPaであることを特徴とする請求の範囲第7項に記載の有機薄膜トランジスタの製造方法。
  9. 請求の範囲第1項乃至第8項の何れか1項に記載の有機薄膜トランジスタの製造方法を用いて製造したことを特徴とする有機薄膜トランジスタ。
JP2009523583A 2007-07-18 2008-06-23 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ Expired - Fee Related JP4835753B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009523583A JP4835753B2 (ja) 2007-07-18 2008-06-23 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007186787 2007-07-18
JP2007186787 2007-07-18
JP2009523583A JP4835753B2 (ja) 2007-07-18 2008-06-23 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ
PCT/JP2008/061404 WO2009011204A1 (ja) 2007-07-18 2008-06-23 有機薄膜トランジスタの製造方法、及び有機薄膜トランジスタ

Publications (2)

Publication Number Publication Date
JPWO2009011204A1 JPWO2009011204A1 (ja) 2010-09-16
JP4835753B2 true JP4835753B2 (ja) 2011-12-14

Family

ID=40259544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009523583A Expired - Fee Related JP4835753B2 (ja) 2007-07-18 2008-06-23 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ

Country Status (3)

Country Link
US (1) US7829375B2 (ja)
JP (1) JP4835753B2 (ja)
WO (1) WO2009011204A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7829375B2 (en) 2007-07-18 2010-11-09 Konica Minolta Holdings, Inc. Method for manufacturing organic thin film transistor and organic thin film transistor
JP2012151465A (ja) * 2010-12-27 2012-08-09 Sumitomo Chemical Co Ltd 有機トランジスタの製造方法
US10068834B2 (en) * 2013-03-04 2018-09-04 Cree, Inc. Floating bond pad for power semiconductor devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003179234A (ja) * 2001-09-05 2003-06-27 Konica Corp 有機半導体素子およびその製造方法
WO2004075279A1 (ja) * 2003-02-18 2004-09-02 Konica Minolta Holdings, Inc. 有機薄膜トランジスタ素子及びその製造方法
JP2004266157A (ja) * 2003-03-03 2004-09-24 Canon Inc 有機電界効果型トランジスタ及びその製造方法
JP2007173472A (ja) * 2005-12-21 2007-07-05 Canon Inc 有機半導体層の形成方法及びそれを用いた有機半導体素子の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107117A (en) 1996-12-20 2000-08-22 Lucent Technologies Inc. Method of making an organic thin film transistor
EP1291932A3 (en) * 2001-09-05 2006-10-18 Konica Corporation Organic thin-film semiconductor element and manufacturing method for the same
JP2003304014A (ja) 2002-04-08 2003-10-24 Mitsubishi Chemicals Corp 有機電子デバイス及びその作製方法
US7462514B2 (en) * 2004-03-03 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television
JP5335228B2 (ja) * 2006-12-27 2013-11-06 キヤノン株式会社 新規化合物および有機半導体素子の製造方法
US7829375B2 (en) 2007-07-18 2010-11-09 Konica Minolta Holdings, Inc. Method for manufacturing organic thin film transistor and organic thin film transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003179234A (ja) * 2001-09-05 2003-06-27 Konica Corp 有機半導体素子およびその製造方法
WO2004075279A1 (ja) * 2003-02-18 2004-09-02 Konica Minolta Holdings, Inc. 有機薄膜トランジスタ素子及びその製造方法
JP2004266157A (ja) * 2003-03-03 2004-09-24 Canon Inc 有機電界効果型トランジスタ及びその製造方法
JP2007173472A (ja) * 2005-12-21 2007-07-05 Canon Inc 有機半導体層の形成方法及びそれを用いた有機半導体素子の製造方法

Also Published As

Publication number Publication date
US20100184252A1 (en) 2010-07-22
US7829375B2 (en) 2010-11-09
JPWO2009011204A1 (ja) 2010-09-16
WO2009011204A1 (ja) 2009-01-22

Similar Documents

Publication Publication Date Title
US11706969B2 (en) Method for patterning a coating on a surface and device including a patterned coating
Gu et al. Solution‐Processable High‐Purity Semiconducting SWCNTs for Large‐Area Fabrication of High‐Performance Thin‐Film Transistors
US7670870B2 (en) Method of manufacturing organic thin film transistor and organic thin film transistor
US7052980B2 (en) Transistor manufacturing method, electrooptical apparatus and electronic apparatus
TW486824B (en) Method of manufacturing thin-film transistor
JP4042327B2 (ja) 薄膜トランジスタの製造方法
TWI652165B (zh) Manufacturing method of supporting substrate with resin layer, method for producing glass laminate, and method for manufacturing electronic device
US7645630B2 (en) Manufacturing method for thin-film transistor
US7785948B2 (en) Semiconductor element and process for producing the same
Wang et al. High performance thin film transistors based on regioregular poly (3-dodecylthiophene)-sorted large diameter semiconducting single-walled carbon nanotubes
JP2004006700A (ja) 表面処理方法、表面処理基板、膜パターンの形成方法、電気光学装置の製造方法、電気光学装置、及び電子機器
TWI523076B (zh) 微晶半導體膜的形成方法及半導體裝置的製造方法
CN102243992A (zh) 微晶半导体膜的制造方法及半导体装置的制造方法
WO2013021560A1 (ja) フレキシブルデバイスの製造方法
KR20110073289A (ko) 박막 트랜지스터
KR20160114201A (ko) 박막 트랜지스터용 하이브리드 유전 재료
JP4835753B2 (ja) 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ
KR20110096489A (ko) 박막 트랜지스터 및 그 제작 방법
JP2012119691A (ja) 薄膜トランジスタの製造方法
JP2009246342A (ja) 電界効果型トランジスタ及びその製造方法並びに画像表示装置
JP2010010411A (ja) 薄膜デバイス装置の製造方法
TW560074B (en) Thin film transistor and display apparatus with the same
TWI627148B (zh) 玻璃積層體之製造方法及電子裝置之製造方法
JP4443944B2 (ja) トランジスタとその製造方法
KR20140027391A (ko) 재료의 배향 결정화 방법

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110912

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees