JP4833164B2

JP4833164B2 - ストレージサブシステム及び電源システム

Info

Publication number: JP4833164B2
Application number: JP2007192479A
Authority: JP
Inventors: 正寛曽根
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2007-07-24
Filing date: 2007-07-24
Publication date: 2011-12-07
Anticipated expiration: 2027-07-24
Also published as: US20110258473A1; US20090031149A1; US8205109B2; US8006132B2; JP2009031872A

Description

本発明は、記憶装置内に収容される記憶媒体へ電力を供給する電源システムおよびこの電源システムを冗長化したストレージサブシステムに関する。

近年、情報化社会の発展に伴い、記憶装置としての磁気ディスク装置を含むディスクサブシステム（あるいはストレージサブシステム）は、年々高容量化、搭載ディスク数の増加が進む一方、ディスクサブシステムを構成する装置に対しては、小型化、低価格化に加え、特に電力の安定した供給、あるいはデータの確実な保護に関し、一層の高信頼化が求められている。このため、係る装置には、例えば以下のような構成が望まれている。

（１）データをより確実にハードディスクに記憶させるために、ディスクサブシステムに収容されるハードディスクの搭載数を増加させるとともに、同一のマザーボードおよび電源に接続されるハードディスク数も増加させる。
（２）電源障害発生時にもディスクサブシステムを構成する装置が正常に動作するように、装置に電力を供給する電源および電源ケーブルを２重化または冗長構成として接続する。
（３）無停止保守を実現するために、装置稼働中に電源が障害に至った場合、その障害を検出し、報告するような様々な検出報告回路を装置内部に持つ構成とする。

また、電源への信頼性を高めるシステム部を備えた磁気ディスク装置として、従来、ハードディスク制御論理部と、ディスクユニット部から構成されるディスクサブシステムも提案されている。係るディスクサブシステムは、電源境界（バックボード）ごとに実装された２台以上の電源を用いてハードディスクに電力を供給するように構成されている。実装されたそれぞれの電源は、１つの電源が故障し、出力を停止しても装置の動作に影響しないよう、全てのハードディスクを駆動するのに十分な出力容量を有している。また、それぞれの電源は電源設備などの電源障害時でも動作可能なように、独立した２つの電源設備を接続できるように構成されている。

さらに、それぞれの電源は、電源内部の故障により出力電圧が停止した場合、電源異常検出部へ電源の異常を報告する。またハードディスクへ供給する電源電圧は電源異常検出部により、その電圧がチェックされ、ハードディスクの動作可能電圧以下に低下した場合、電源異常検出部がその異常を検出し、ハードディスク制御論理部へ電源の異常を報告する。

また、装置に実装された２台以上の電源により、電源からバックボードに個別に電力を供給するように構成され、ハードディスクは個別に電源を持ち、電源はバックボード上で２系統以上から入力され、１つの出力でハードディスクへ給電する電源給電方式を取るディスクサブシステムが提案されている（特許文献１参照）。

特開２００５−１７３９４１号公報

しかし、従来技術においては、バックボードごとに同一出力電源電圧が設定された電源を２台搭載し、冗長構成としているが、互いの出力をバックボード上でオア接続しているため、バックボードまたはハードディスク内部でショートが発生した場合、電源が２台とも障害となり、システムダウンとなる。

またディスクサブシステム内において、ハードディスクと電源とが１対１で接続され、１つのユニットとして構成されているため、電源あるいはハードディスクのいずれかが障害となると、両方交換する必要があり、部品に無駄が生じることがある。しかも、ハードディスクと電源とが１対１で接続され、１つのユニットとして構成されているため、電源に対して冗長電源を実装していないので、ユニット内の電源に障害があったときには動作が不可能になる。

この場合、通常電源の他に冗長化された電源を設け、冗長化された電源からハードディスクに電力を供給する方式を採用することも可能であるが、冗長化された電源からハードディスクに単に電力を供給したのでは、電源配線が多くなり、いわゆるバックボード配線が多くなって構成の簡素化が疎外されることになる。

本発明は、従来の課題に鑑みてなされたものであり、その目的は、各記憶装置に電力を供給する直流電源の他に、いずれかの記憶装置に電力を供給するための冗長電源を設ける際に、冗長電源の出力を各記憶装置に導くための補助電源配線を少なくすることにある。

前記課題を解決するために、本発明は、上位計算機と通信ネットワークを介して接続されるストレージサブシステムにおいて、前記上位計算機からのデータを記憶する複数の記憶装置と、前記各記憶装置に対応して配置されて、前記各記憶装置に主電源配線を介してそれぞれ直流電力を供給する複数の直流電源と、前記複数の記憶装置のうちいずれかの記憶装置を負荷として、当該負荷に対する直流電力を発生する冗長直流電源と、前記冗長直流電源の出力を前記各記憶装置に導く補助電源配線と、を備え、前記補助電源配線は、その一部に各電源装置共通の配線を含んで構成されてなることを特徴とする。

係る構成によれば、補助電源配線が集約されるため、補助電源配線を少なくすることができる。また、電源装置を２ｎ台とし、冗長電源装置を１台とした構成で冗長度を確保することができる。

前記ストレージサブシステムを構成するに際しては、以下の要素を付加することができる。前記各直流電源と前記冗長直流電源は、負荷の異常を検出したときに当該負荷に対する電力の供給を停止する異常検出回路を備えてなる。前記補助電源配線は、前記各直流電源共通のコモン電源配線と、前記コモン電源配線から分岐して、前記各直流電源を介して、当該各直流電源の負荷とは異なる他の記憶装置に接続された複数の分岐電源配線と、前記冗長直流電源と前記コモン電源配線とを結ぶ冗長電源配線とを備えてなる。前記補助電源配線には、負荷となる記憶装置から前記冗長直流電源への電流の流入を阻止する逆流阻止ダイオードが前記各記憶装置に対応して挿入されてなる。前記各記憶装置と前記各電源装置は、多段に分かれてバックボードに実装され、前記バックボードのうち前記各記憶装置間または前記各電源装置間に対応した部位には通気孔が形成されてなる。前記各電源装置をバックボード上下に分けて配置し、前記冗長電源装置と前記各記憶装置とを結ぶ前記補助電源配線を前記バックボードの縁に沿って配線してなる。

係る構成によれば、各電源装置から各記憶装置に直流電力を供給するときよりも、冗長電源装置から各記憶装置のいずれかに直流電力を供給するときの方が、各記憶装置における電圧が低くなり、電源装置と冗長電源装置との間で、電力の授受に伴う多重反転が生じるのを防止することができる。さらに、補助電源配線として、冗長電源配線と各分岐電源配線が、各電源装置共通のコモン電源配線に集約されているため、バックボードの層数を削減できるとともに、バックボード配線を少なくすることができる。バックボードには、通気孔が記憶装置や電源装置などの近傍に形成されているので、温度マージンを高くすることができる。

また、他の発明は、複数の記憶装置を負荷として、前記各記憶装置に電力を供給する電源システムにおいて、前記各記憶装置に対応して配置されて、前記各記憶装置に主電源配線を介してそれぞれ直流電力を供給する複数の直流電源と、前記複数の記憶装置のうちいずれかの記憶装置を負荷として、当該負荷に対する直流電力を発生する冗長直流電源と、前記冗長直流電源の出力を前記各記憶装置に導く補助電源配線と、を備え、前記補助電源配線は、その一部に各電源装置共通の配線を含んで構成されてなることを特徴とする。

係る構成によれば、補助電源配線が集約されるため、補助電源配線を少なくすることができる。また、電源装置を２ｎ台とし、冗長電源装置を１台とした構成で冗長度を確保することができる。また、電源システムにおいても、ストレージサブシステムにおける電源構成を採用することができる。

本発明によれば、補助電源配線を少なくすることができる。

以下、図面に基づいて本発明の実施形態について説明する。図1は、本発明の第１の実施形態に係る記憶装置のブロック構成図である。図1において、本実施形態に係るディスクサブシステムまたはストレージサブシステムは、ディスクシステムまたはストレージシステムの一要素として、ディスクユニット（ＨＤＤユニット）１０、１２、１４、１６と、各ディスクユニットに対応して配置されて、各ディスクユニット１０〜１６にそれぞれ直流電力を供給する電源装置（直流電源）１８、２０、２２、２４と、複数のディスクユニット１０〜１６のうちいずれかのディスクユニットを負荷として、当該負荷に対する直流電力を発生する冗長電源装置（冗長直流電源）２６を備えて構成されており、電源装置１８〜２４と冗長電源装置２６は、それぞれＡＣ／ＤＣ電源２８、３０に接続され、ＡＣ／ＤＣ電源２８、３０は、それぞれＡＣ電源（図示せず）に接続されている。

各ディスクユニット１０〜１６は、記憶装置として、記憶媒体である磁気ディスクや、読み書きヘッドおよび動力伝達機構などの機械部品、これらを動かすモータなどの電気機械部品および電気機械部品用のドライバ回路やデータ処理用のロジック回路やマイクロプロセッサなどの電気回路部品を備え、単一のケーシング内に収納されている。これらディスクユニット１０〜１６には、ホストコンピュータ（上位計算機）からのデータが格納されるようになっている。各ディスクユニット１０〜１６を、ディスクサブシステムあるいはストレージシステムの一要素として構成するに際して、各ディスクユニット１０〜１６は、ディスクアダプタ（ＤＫＡ）、コモンパスを介してチャネルアダプタ（ＣＨＡ）に接続され、チャネルアダプタ（ＣＨＡ）が通信ネットワークを介してホストコンピュータ（上位計算機）に接続されるようになっている。

電源装置１８〜２４および冗長電源装置２６は、同一の回路構成であって、電源システムの一要素として、ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、過電流検出回路３２、ＤＣ・ＤＣコンバータ３４Ａまたは３４Ｂを備えて構成されている。ダイオードＤ１は、アノード側がＡＣ／ＤＣ電源２８に接続され、カソード側がＤＣ・ＤＣコンバータ３４Ａまたは３４Ｂに接続され、ダイオードＤ３は、アノード側がＡＣ／ＤＣ電源３０に接続され、カソード側がダイオードＤ２を介してＤＣ・ＤＣコンバータ３４Ａまたは３４Ｂに接続されている。

ＤＣ・ＤＣコンバータ３４Ａまたは３４Ｂは、ＡＣ／ＤＣ電源２８またはＡＣ／ＤＣ電源３０からの直流電圧を５Ｖの直流電圧に変換し、変換した直流電圧をダイオードＤ４、過電流検出回路３２を介して各ディスクユニット１０〜１６に供給するようになっている。過電流検出回路３２は、ＤＣ・ＤＣコンバータ３４Ａまたは３４Ｂから各ディスクユニット１０〜１６に過電流が流れたときに、負荷の異常として、負荷に対する電力の供給を停止する異常検出回路として構成されている。

この際、各電源装置１８〜２４と各ディスクユニット１０〜１６は、主電源配線３６、３８、４０、４２を介して接続されており、各電源装置１８〜２４から各ディスクユニット１０〜１６に直流電力が供給される。さらに、本実施形態においては、冗長電源装置２６からの直流電力を各ディスクユニット１０〜１６に供給するために、冗長電源装置２６の出力を各ディスクユニット１０〜１６に導く補助電源配線として、各電源装置共通のコモン電源配線４４と、コモン電源配線４４から分岐して、各電源装置１８、２０、２２、２４を介して、各電源装置の負荷とは異なる他のディスクユニットに接続された分岐電源配線４６、４８、５０、５２と、冗長電源装置２６とコモン電源配線４４とを結ぶ冗長電源配線５４がバックボード（図示せず）を介して配線されている。そして各分岐電源配線４６〜５２には、各ディスクユニット１０〜１６から冗長電源装置２６への電流の流入を阻止する逆流阻止ダイオードとしてのダイオードＤ５が挿入されている。

このように、冗長電源装置２６は、冗長電源配線５４とコモン電源配線４４および分岐電源配線４６〜５２を介して各ディスクユニット１０〜１６に直流電力を供給することができる。このため、電源装置１８と２０、電源装置２２と２４を２ｎ台とし、冗長電源装置２６を１台とした方式で冗長度を確保することができる。さらに、補助電源配線として、冗長電源配線５４と各分岐電源配線４６〜５２が、各電源装置共通のコモン電源配線４４に集約されているため、バックボードの層数を削減できるとともに、ディスクユニット用バックボード配線を少なくすることができる。

また、各電源装置１８〜２４のＤＣ・ＤＣコンバータ３４Ａと各ディスクユニット１０〜１６との間の電力供給経路（主電源配線）には、単一のダイオードＤ４が挿入されているのに対して、冗長電源装置２６のＤＣ・ＤＣコンバータ３４Ｂと各ディスクユニット１０〜１６との間の電力供給経路（主電源配線と補助電源配線）には、２個のダイオードＤ４、Ｄ５が接続されている。

すなわち、冗長系に、ダイオード２段の重み付けを行うことで、１スペア化を実現できる。このため、各電源装置１８〜２４から各ディスクユニット１０〜１６に直流電力を供給するときよりも、冗長電源装置２６からディスクユニット１０〜１６のうちいずれかに直流電力を供給するときの方が、各ディスクユニット１０〜１６における電圧が低くなり、電源装置１８〜２４と冗長電源装置２６との間で、電力の授受に伴う多重反転が生じるのを防止することができる。

また、図２に示すように、例えば、ディスクユニット１６で短絡（ショート）故障が生じた場合、電源装置２４および冗長電源装置２６の過電流検出回路３２によって過電流が検出されると、この検出結果に従って、電源装置２４および冗長電源装置２６のＤＣ・ＤＣコンバータ３４Ａまたは３４Ｂの動作が停止され、電源装置２４および冗長電源装置２６からディスクユニット１６に対する直流電力の供給が停止される。

すなわち、１台のディスクユニット１６の短絡故障時に、電源装置２４と冗長電源装置２６の各ＤＣ・ＤＣコンバータ３４Ａまたは３４Ｂがその動作を停止することで、ディスクユニット１６のショート時に、電源装置２４と冗長電源装置２６のＤＣ・ＤＣコンバータ３４Ａまたは３４Ｂを保護することができるとともに、他の正常が電源装置に悪影響を与えるのを防止できる。この場合、ＤＣ・ＤＣコンバータ３４Ａまたは３４Ｂの動作を停止した状態でディスクユニット１６の交換を行うことができる。

次に、電源装置１８〜２４と、冗長電源装置２６と、ディスクユニット１０〜１６をバックボードに実装するに際しては、図３（ａ）、（ｂ）および図４（ａ）、（ｂ）に示すように、ディスクユニットインタフェース（ＨＤＤＩ／Ｆ）基板６０、６２を中間にして、電源装置１８〜２４のＤＣ・ＤＣコンバータ３４Ａをバックボード７０上部側と下部側にそれぞれ配置し、ＤＣ／ＤＣコンバータ３４Ａとディスクユニットインタフェース基板６０との間にディスクユニット１０またはディスクユニット１４を配置し、ディスクユニットインタフェース基板６２とＤＣ・ＤＣコンバータ３４Ａとの間にディスクユニット１２またはディスクユニット１６を配置する。冗長電源装置２６のＤＣ・ＤＣコンバータ３４Ｂは、バックボード７０上部側に配置されたＤＣ・ＤＣコンバータ３４Ａに隣接して配置する。

各ＤＣ・ＤＣコンバータ３４Ａは、コネクタ６４を介してバックボード７０上部側または下部側に装着され、ディスクユニット１０、１２、１４、１６は、それぞれコネクタ６６を介してバックボード７０の中程に装着される。ディスクユニットインタフェース基板６０、６２は、それぞれコネクタ６８を介してバックボード７０の略中間に装着される。各バックボード７０には、各コネクタ６４、６６、６８間に対応して通気孔７２が形成されており、各ＤＣ・ＤＣコンバータ３４Ａや各ディスクユニット１０〜１６からの熱が通気孔７２を介して外部に排出されるようになっている。

この際、ＤＣ／ＤＣコンバータ３４Ａを、１台を単位としてディスクユニット１０〜１６を実装し給電するようにしたため、自然冷却レベルでＤＣ・ＤＣコンバータ３４Ａや各ディスクユニット１０〜１６を冷却することができる。また、通気孔７２がＤＣ・ＤＣコンバータ３４Ａや各ディスクユニット１０〜１６などの近傍に形成されているので、温度マージンを高くすることができる。さらに、各ＤＣ・ＤＣコンバータ３４Ａが互いに離れて配置されているので、各ＤＣ・ＤＣコンバータ３４Ａの放射ノイズをカバーで積極的に軽減できる。

また、図５（ａ）、（ｂ）に示すように、１２８台のディスクユニットをケース７３に収納するに際して、ＤＣ／ＤＣコンバータ３４Ａを含む電源装置１８〜２４を３２台ずつ設けるとともに、ＤＣ・ＤＣコンバータ３４Ｂを含む冗長電源装置２６を４台設け、１３２台の電源装置１８〜２４から１２８台のディスクユニットに対して直流電力を供給する構成を採用することもできる。

この際、１２８台のディスクユニットに対してＤＣ・ＤＣコンバータを完全２重化して接続すると、ＤＣ・ＤＣコンバータとして２５６台必要となる。また１２８台のディスクユニットに対して、ＤＣ・ＤＣコンバータを１スペア化で接続すると、ＤＣ・ＤＣコンバータは１８台必要となる。この場合、前者と等価にするには、１８×８＝１４４台となる。１２８台のディスクユニットに対してＤＣ・ＤＣコンバータを１４４台〜２６５台設ける構成では、故障率が高くなる。これに対して、本発明に係る電源装置１８〜２４と冗長電源２６を含む直流電源として１３２台を用いれば、故障率を低くすることができる。

ＤＣ・ＤＣコンバータ３４Ａを実装するに際しては、図６に示すように、ディスクユニット（ＨＤＤ）キャニスタアッセンブリ７４の上部にＤＣ・ＤＣコンバータ３４Ａを等間隔で実装することで、遮蔽物に遮られることなく、ＤＣ・ＤＣコンバータ３４Ａを配置することができる。この場合、ＤＣ・ＤＣコンバータ３４Ａに、異常時または交換時に点灯する赤色の発光ダイオード（ＬＥＤ）７６と、正常時に点灯する緑色の発光ダイオード（ＬＥＤ）７８が配置することで、発光ダイオード７６、７８の点灯をより確実に確認することができる。

この際、ＤＣ・ＤＣコンバータ３４Ａは、図７に示すように、装置側板金８０でバックボード７０に接続するか、あるいは装置側板金８２でバックボード７０に接続することができる。この場合、コネクタ６４は多ピンでないため、ＤＣ・ＤＣコンバータ３４Ａをバックボード７０に接続するときに、いずれかの選択が可能であり、挿抜力が小さく挿抜が容易となる。

次に、他の実施形態を図８（ａ）、（ｂ）にしたがって説明する。バックボード７０にＤＣ・ＤＣコンバータ３４Ａ、３４Ｂ等を実装するに際しては、図８（ａ）に示すように、バックボード７０の中間部の領域にディスクユニットインタフェース基板６０、６２を配置し、ディスクユニットインタフェース基板６０、６２の上下にディスクユニット１０〜１６をそれぞれ配置し、各ディスクユニット１０〜１６に対応して、バックボード７０上下の縁に沿って電源装置１８〜２４のＤＣ・ＤＣコンバータ３４Ａを配置し、冗長電源装置２６のＤＣ・ＤＣコンバータ３４Ｂをバックボード７０の隅に配置し、冗長電源装置２６のＤＣ・ＤＣコンバータ３４Ｂから電源装置１８〜２４のＤＣ・ＤＣコンバータ３４Ａを介して各ディスクユニット１０〜１６に直流電力を供給することができる。この際、２本のコモン電源配線４４をバックボード７０上下の縁に沿って配線し、各コモン電源配線４４に冗長電源配線５４と分岐電源配線４６〜５２を接続する。

本実施形態によれば、バックボード７０の中間部の領域にディスクユニットインタフェース基板６０、６２を配置し、バックボード７０上下の縁に沿って電源装置１８〜２４のＤＣ・ＤＣコンバータ３４Ａを配置し、冗長電源装置２６のＤＣ・ＤＣコンバータ３４Ｂをバックボード７０の隅に配置し、２本のコモン電源配線４４をバックボード７０上下の縁に沿って配線し、各コモン電源配線４４に冗長電源配線５４と分岐電源配線４６〜５２を接続したので、ＤＣ・ＤＣコンバータ３４Ａを実装するエリアに電源配線を集約することができる。

また、ディスクユニットインタフェース基板６０、６２に接続される信号配線が信号配線エリア８６に集約され、コモン電源配線４４、冗長電源配線５４、分岐電源配線４６〜５２を含む補助電源配線や電源配線３６〜４２がディスクユニットインタフェース基板６０、６２を横切らないため、信号線にノイズが重畳するのを防止することができる。

さらに、図８（ｂ）に示すように、バックボード７０のうちＤＣ・ＤＣ電源配線層８８の両側にファイバ信号層９０、９２を形成することができるので、層数を低減することもできる。

本発明の一実施形態を示す記憶装置のブロック構成図である。本発明に係る記憶装置に短絡故障が生じたときの作用を説明するためのブロック図である。（ａ）は、ディスクユニットボックスの正面図、（ｂ）は、ディスクユニットボックスの斜視図である。（ａ）は、ディスクユニットボックスの横断面図、（ｂ）は、ディスクユニットボックスの斜視図である。（ａ）は、ケースに収納されたディスクユニットボックスの横断面図、（ｂ）は、ケースに収納されたディスクユニットボックスの斜視図である。ＤＣ・ＤＣコンバータの配置を説明するための斜視図である。ＤＣ・ＤＣコンバータの固定方法を説明するための斜視図である。（ａ）記憶装置が搭載されたバックボードの断面図、（ｂ）は、バックボードの要部断面図である。

符号の説明

１０、１２、１４、１６ディスクユニット、１８、２０、２２、２４電源装置、２６冗長電源装置、２８、３０ＡＣ／ＤＣ電源、３２過電流検出回路、３４Ａ、３４ＢＤＣ・ＤＣコンバータ、３６、３８、４０、４２電源配線、４４コモン電源配線、４６、４８、５０、５２分岐電源配線、５４冗長電源配線

Claims

上位計算機と通信ネットワークを介して接続されるストレージサブシステムにおいて、
前記上位計算機からのデータを記憶する複数の記憶装置と、
前記各記憶装置に対応して配置されて、前記各記憶装置に主電源配線を介してそれぞれ直流電力を供給する複数の直流電源と、
前記複数の記憶装置のうちいずれかの記憶装置を負荷として、当該負荷に対する直流電力を発生する冗長直流電源と、
前記冗長直流電源の出力を前記各記憶装置に導く補助電源配線と、を備え、
前記補助電源配線は、前記各直流電源共通のコモン電源配線と、前記コモン電源配線から分岐して、前記各直流電源を介して、当該各直流電源の負荷とは異なる他の記憶装置に接続された複数の分岐電源配線と、前記冗長直流電源と前記コモン電源配線とを結ぶ冗長電源配線とを備えてなる、
ことを特徴とするストレージサブシステム。
前記各直流電源と前記冗長直流電源は、負荷の異常を検出したときに当該負荷に対する電力の供給を停止する異常検出回路を備えてなる、ことを特徴とする請求項１に記載のストレージサブシステム。
前記補助電源配線には、負荷となる記憶装置から前記冗長直流電源への電流の流入を阻止する逆流阻止ダイオードが前記各記憶装置に対応して挿入されてなる、ことを特徴とする請求項１に記載のストレージサブシステム。
前記各記憶装置と前記各電源装置は、多段に分かれてバックボードに実装され、前記バックボードのうち前記各記憶装置間または前記各電源装置間に対応した部位には通気孔が形成されてなる、ことを特徴とする請求項１に記載のストレージサブシステム。
前記各電源装置をバックボード上下に分けて配置し、前記冗長電源装置と前記各記憶装置とを結ぶ前記補助電源配線を前記バックボードの縁に沿って配線してなる、ことを特徴とする請求項１に記載のストレージサブシステム。
複数の記憶装置を負荷として、前記各記憶装置に電力を供給する電源システムにおいて、
前記各記憶装置に対応して配置されて、前記各記憶装置に主電源配線を介してそれぞれ直流電力を供給する複数の直流電源と、
前記複数の記憶装置のうちいずれかの記憶装置を負荷として、当該負荷に対する直流電力を発生する冗長直流電源と、
前記冗長直流電源の出力を前記各記憶装置に導く補助電源配線と、を備え、
前記補助電源配線は、前記各直流電源共通のコモン電源配線と、前記コモン電源配線から分岐して、前記各直流電源を介して、当該各直流電源の負荷とは異なる他の記憶装置に接続された複数の分岐電源配線と、前記冗長直流電源と前記コモン電源配線とを結ぶ冗長電源配線とを備えてなる、
ことを特徴とする電源システム。
前記各直流電源と前記冗長直流電源は、負荷の異常を検出したときに当該負荷に対する電力の供給を停止する異常検出回路を備えてなる、ことを特徴とする請求項６に記載の電源システム。
前記補助電源配線には、負荷となる記憶装置から前記冗長直流電源への電流の流入を阻止する逆流阻止ダイオードが前記各記憶装置に対応して挿入されてなる、ことを特徴とする請求項６に記載の電源システム。
前記各記憶装置と前記各電源装置は、多段に分かれてバックボードに実装され、前記バックボードのうち前記各記憶装置間または前記各電源装置間に対応した部位には通気孔が形成されてなる、ことを特徴とする請求項６に記載の電源システム。
前記各電源装置をバックボード上下に分けて配置し、前記冗長電源装置と前記各記憶装置とを結ぶ前記補助電源配線を前記バックボードの縁に沿って配線してなる、ことを特徴とする請求項６に記載の電源システム。