JP4830256B2 - ディスプレイ装置、ディスプレイ装置の駆動回路及びディスプレイ装置の駆動方法 - Google Patents
ディスプレイ装置、ディスプレイ装置の駆動回路及びディスプレイ装置の駆動方法 Download PDFInfo
- Publication number
- JP4830256B2 JP4830256B2 JP2003428890A JP2003428890A JP4830256B2 JP 4830256 B2 JP4830256 B2 JP 4830256B2 JP 2003428890 A JP2003428890 A JP 2003428890A JP 2003428890 A JP2003428890 A JP 2003428890A JP 4830256 B2 JP4830256 B2 JP 4830256B2
- Authority
- JP
- Japan
- Prior art keywords
- source
- transistor
- voltage
- signal
- signal level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 18
- 239000003990 capacitor Substances 0.000 claims description 118
- 239000011159 matrix material Substances 0.000 claims description 12
- 238000005401 electroluminescence Methods 0.000 description 60
- 238000010586 diagram Methods 0.000 description 22
- 230000003746 surface roughness Effects 0.000 description 15
- 230000006866 deterioration Effects 0.000 description 14
- 230000008859 change Effects 0.000 description 11
- 230000008878 coupling Effects 0.000 description 8
- 238000010168 coupling process Methods 0.000 description 8
- 238000005859 coupling reaction Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 6
- 101000631760 Homo sapiens Sodium channel protein type 1 subunit alpha Proteins 0.000 description 4
- 102100028910 Sodium channel protein type 1 subunit alpha Human genes 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 101150096622 Smr2 gene Proteins 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
- G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
図1は、図16との対比により本発明の実施例1に係るディスプレイ装置を示す接続図である。このディスプレイ装置51において、画素部52は、電流駆動による画素53がマトリックス状に配置され、これらの画素53に対して、走査線SCN、SCN1がライン単位で水平方向に設けられる。またこれらの走査線SCN、SCN1と直交するように信号線SIGが各列毎に垂直方向に設けられる。このようにして形成されてなる画素部52に対して、ディスプレイ装置51は、垂直駆動回路54により走査線SCN、SCN1を駆動して順次ライン単位で画素53に設けられた画素回路の動作を制御すると共に、この画素回路の制御に対応するように水平駆動回路55により信号線SIGを駆動して各画素53の階調を設定するようになされている。
以上の構成において、このディスプレイ装置51は(図2)、垂直駆動回路54による走査線SCN、SCN1の駆動により順次ライン単位で水平駆動回路55により駆動される信号線SIGの信号レベルが各画素53に設定される。ディスプレイ装置51は、この各画素53に設定した信号レベルにより各画素53が発光して所望の画像が表示される。
以上の構成によれば、ソースフォロワ回路構成のトランジスタにより発光素子を電流駆動する場合に、信号線の信号レベルによりゲートソース間に設けた信号レベル保持用のコンデンサの端子電圧を設定して、この信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により発光素子を駆動するようにして、このトランジスタのソース側端を基準電圧に接続してこの基準電圧により階調を低下させるように信号レベル保持用のコンデンサに設定される端子間電圧をオフセットさせることにより、ソースフォロワ回路構成によるトランジスタにより発光素子を駆動する構成において、簡易な構成により面ザラ、黒浮き、コントラストの劣化を防止することができる。
Claims (5)
- 電流駆動による画素をマトリックス状に配置してなる画素部と、前記画素部を駆動する駆動回路とを有するディスプレイ装置において、
前記画素は、
発光素子と、
ゲートソース間に信号レベル保持用のコンデンサを保持し、前記信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により前記発光素子を駆動するソースフォロワ回路によるトランジスタと、
前記トランジスタのゲートを信号線に接続する信号線用のスイッチ回路と、
前記トランジスタのソースをソース側の基準電圧に接続するソース側のスイッチ回路とを有し、
前記駆動回路は、
前記ソース側のスイッチ回路をオン状態に設定して、前記トランジスタのソース電位を前記ソース側の基準電圧に設定した状態で、前記信号線用のスイッチ回路の駆動により、前記信号線の信号レベルにより前記信号レベル保持用のコンデンサの端子電圧を設定することにより、前記発光素子の駆動に供する前記トランジスタのゲートソース間電圧を設定し、
前記ソース側の基準電圧が、前記信号線の信号レベルにより設定される前記信号レベル保持用のコンデンサの端子間電圧を、階調が低下する側にオフセットさせる電圧であり、
前記駆動回路は、
黒レベル以外の階調において、前記黒レベルの階調に対応する各階調の信号レベルを、前記ソース側の基準電圧の分、階調を増大させる側にオフセットさせて前記信号線の駆動信号を生成する
ことを特徴とするディスプレイ装置。 - 前記トランジスタ、前記各スイッチ回路がnチャンネルMOS型のトランジスタにより形成された
ことを特徴とする請求項1に記載のディスプレイ装置。 - 前記画素は、
前記トランジスタへの電源の供給を停止する電源用のスイッチ回路を有し、
前記駆動回路は、
少なくとも、前記信号線の信号レベルにより前記信号レベル保持用のコンデンサの端子電圧を設定する期間の間、前記電源用スイッチ回路の駆動により前記トランジスタへの電源の供給を停止する
ことを特徴とする請求項1に記載のディスプレイ装置。 - 電流駆動による画素をマトリックス状に配置してなるディスプレイ装置の駆動回路において、
前記画素は、
発光素子と、
ゲートソース間に信号レベル保持用のコンデンサを保持し、前記信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により前記発光素子を駆動するソースフォロワ回路によるトランジスタと、
一定の期間、前記トランジスタのゲートを信号線に接続し、前記信号レベル保持用のコンデンサの端子電圧を前記信号線の信号レベルにより設定する信号線用のスイッチ回路と、
少なくとも前記信号線用のスイッチ回路により前記トランジスタのゲートを前記信号線に接続している期間の間、前記トランジスタのソースをソース側の基準電圧に接続するソース側のスイッチ回路とを有し、
前記ソース側の基準電圧が、前記信号線の信号レベルにより設定される前記信号レベル保持用のコンデンサの端子間電圧を、階調が低下する側にオフセットさせる電圧であり、
前記ディスプレイ装置の駆動回路は、
黒レベル以外の階調において、前記黒レベルの階調に対応する各階調の信号レベルを、前記ソース側の基準電圧の分、階調を増大させる側にオフセットさせて前記信号線の駆動信号を生成する
ことを特徴とするディスプレイ装置の駆動回路。 - 電流駆動による画素をマトリックス状に配置してなる画素部と、前記画素部を駆動する駆動回路とを有するディスプレイ装置の駆動方法において、
前記画素は、
発光素子と、
ゲートソース間に信号レベル保持用のコンデンサを保持し、前記信号レベル保持用のコンデンサの端子間電圧によるゲートソース間電圧により前記発光素子を駆動するソースフォロワ回路によるトランジスタと、
前記トランジスタのゲートを信号線に接続する信号線用のスイッチ回路と、
前記トランジスタのソースをソース側の基準電圧に接続するソース側のスイッチ回路とを有し、
前記ディスプレイ装置の駆動方法は、
前記ソース側のスイッチ回路をオン状態に設定して、前記トランジスタのソース電位を前記ソース側の基準電圧に設定した状態で、前記信号線用のスイッチ回路の駆動により、前記信号線の信号レベルにより前記信号レベル保持用のコンデンサの端子電圧を設定することにより、前記発光素子の駆動に供する前記トランジスタのゲートソース間電圧を設定し、
前記ソース側の基準電圧が、前記信号線の信号レベルにより設定される前記信号レベル保持用のコンデンサの端子間電圧を、階調が低下する側にオフセットさせる電圧であり、
前記駆動方法は、
黒レベル以外の階調において、前記黒レベルの階調に対応する各階調の信号レベルを、前記ソース側の基準電圧の分、階調を増大させる側にオフセットさせて前記信号線の駆動信号を生成する
ことを特徴とするディスプレイ装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003428890A JP4830256B2 (ja) | 2003-12-25 | 2003-12-25 | ディスプレイ装置、ディスプレイ装置の駆動回路及びディスプレイ装置の駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003428890A JP4830256B2 (ja) | 2003-12-25 | 2003-12-25 | ディスプレイ装置、ディスプレイ装置の駆動回路及びディスプレイ装置の駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005189388A JP2005189388A (ja) | 2005-07-14 |
JP4830256B2 true JP4830256B2 (ja) | 2011-12-07 |
Family
ID=34787714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003428890A Expired - Fee Related JP4830256B2 (ja) | 2003-12-25 | 2003-12-25 | ディスプレイ装置、ディスプレイ装置の駆動回路及びディスプレイ装置の駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4830256B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4240059B2 (ja) * | 2006-05-22 | 2009-03-18 | ソニー株式会社 | 表示装置及びその駆動方法 |
KR100757737B1 (ko) | 2006-08-21 | 2007-09-11 | 삼성전자주식회사 | 흑 신장 장치 및 방법 |
JP2008191296A (ja) * | 2007-02-02 | 2008-08-21 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
JP4544355B2 (ja) * | 2008-08-04 | 2010-09-15 | ソニー株式会社 | 画素回路及びその駆動方法と表示装置及びその駆動方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4052865B2 (ja) * | 2001-09-28 | 2008-02-27 | 三洋電機株式会社 | 半導体装置及び表示装置 |
JP4485119B2 (ja) * | 2001-11-13 | 2010-06-16 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP2003228324A (ja) * | 2002-01-31 | 2003-08-15 | Sanyo Electric Co Ltd | 表示装置 |
WO2004097782A1 (en) * | 2003-05-02 | 2004-11-11 | Koninklijke Philips Electronics N.V. | Active matrix oled display device with threshold voltage drift compensation |
JP3772889B2 (ja) * | 2003-05-19 | 2006-05-10 | セイコーエプソン株式会社 | 電気光学装置およびその駆動装置 |
JP4062179B2 (ja) * | 2003-06-04 | 2008-03-19 | ソニー株式会社 | 画素回路、表示装置、および画素回路の駆動方法 |
-
2003
- 2003-12-25 JP JP2003428890A patent/JP4830256B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005189388A (ja) | 2005-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4501429B2 (ja) | 画素回路及び表示装置 | |
US9041627B2 (en) | Display apparatus and method of driving same | |
JP5014338B2 (ja) | 電流駆動型表示装置 | |
JP4300491B2 (ja) | ディスプレイ装置 | |
US8648777B2 (en) | Display apparatus, method of driving display apparatus, and electronic apparatus | |
KR20170001895A (ko) | 화소, 화소의 구동방법 및 화소를 포함하는 유기발광 표시장치 | |
JP2008233129A (ja) | 画素回路および表示装置とその駆動方法 | |
JP2006133542A (ja) | 画素回路及び表示装置 | |
JP4826598B2 (ja) | 画像表示装置及び画像表示装置の駆動方法 | |
JP2005189643A (ja) | ディスプレイ装置及びディスプレイ装置の駆動方法 | |
JP2006227238A (ja) | 表示装置、表示方法 | |
JP2004361518A (ja) | 画素回路、表示装置、および画素回路の駆動方法 | |
JP4552108B2 (ja) | 画素回路及び表示装置とこれらの駆動方法 | |
JP4281019B2 (ja) | ディスプレイ装置 | |
KR20170015750A (ko) | 화소 및 이를 포함하는 유기발광 표시장치 | |
US20100085345A1 (en) | Display apparatus and display driving method | |
JP2005189387A (ja) | ディスプレイ装置及びディスプレイ装置の駆動方法 | |
JP4830256B2 (ja) | ディスプレイ装置、ディスプレイ装置の駆動回路及びディスプレイ装置の駆動方法 | |
JP4561096B2 (ja) | ディスプレイ装置 | |
JP2005172917A (ja) | ディスプレイ装置及びディスプレイ装置の駆動方法 | |
JP2007256881A (ja) | ディスプレイ装置 | |
JP4281018B2 (ja) | ディスプレイ装置 | |
JP4747528B2 (ja) | 画素回路及び表示装置 | |
US10997912B2 (en) | Method of driving display panel, driving circuit, and display unit | |
JP4810790B2 (ja) | ディスプレイ装置及びディスプレイ装置の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060731 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090331 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100323 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110823 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110905 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |