KR20170001895A - 화소, 화소의 구동방법 및 화소를 포함하는 유기발광 표시장치 - Google Patents

화소, 화소의 구동방법 및 화소를 포함하는 유기발광 표시장치 Download PDF

Info

Publication number
KR20170001895A
KR20170001895A KR1020150091376A KR20150091376A KR20170001895A KR 20170001895 A KR20170001895 A KR 20170001895A KR 1020150091376 A KR1020150091376 A KR 1020150091376A KR 20150091376 A KR20150091376 A KR 20150091376A KR 20170001895 A KR20170001895 A KR 20170001895A
Authority
KR
South Korea
Prior art keywords
transistor
node
power supply
period
initialization
Prior art date
Application number
KR1020150091376A
Other languages
English (en)
Other versions
KR102387392B1 (ko
Inventor
이재훈
황영인
공지혜
김진우
류도형
박용성
송재우
신병혁
정해구
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150091376A priority Critical patent/KR102387392B1/ko
Priority to US15/184,901 priority patent/US10083655B2/en
Priority to CN201610474401.XA priority patent/CN106297666B/zh
Priority to CN202410111144.8A priority patent/CN117727275A/zh
Publication of KR20170001895A publication Critical patent/KR20170001895A/ko
Application granted granted Critical
Publication of KR102387392B1 publication Critical patent/KR102387392B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H01L27/3248—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 데이터선과 제1 노드 사이에 연결되는 제1 트랜지스터; 제1 전원과 제2 노드 사이에 연결되며, 상기 제1 노드에 연결된 게이트 전극을 포함하는 제2 트랜지스터; 상기 제1 노드와 기준 전원 사이에 연결되는 제3 트랜지스터; 상기 제2 노드와 초기화 전원 사이에 연결되는 제4 트랜지스터; 상기 제1 노드와 상기 제2 노드 사이에 연결되는 커패시터; 및 상기 제2 노드와 제2 전원 사이에 연결되는 유기 발광 다이오드를 포함하는 화소, 화소의 구동방법 및 화소를 포함하는 유기발광 표시장치에 관한 것이다.

Description

화소, 화소의 구동방법 및 화소를 포함하는 유기발광 표시장치{PIXEL, DRIVING METHOD OF THE PIXEL AND ORGANIC LIGHT EMITTNG DISPLAY DEVICE INCLUDING THE PIXEL}
본 발명의 실시예들은 화소, 상기 화소의 구동방법 및 상기 화소를 포함하는 유기발광 표시장치에 관한 것이다.
유기발광 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드를 이용하여 영상을 표시하는 것으로, 이는 빠른 응답속도를 가짐과 동시에 선명한 영상을 표시할 수 있다는 장점이 있다.
일반적으로, 유기발광 표시장치는 구동 트랜지스터와 유기 발광 다이오드를 포함하는 다수의 화소들을 구비하며, 각 화소는 구동 트랜지스터를 이용하여 유기 발광 다이오드로 공급되는 전류량을 제어함으로써 해당 계조를 표현할 수 있다.
본 발명의 실시예는, 화질 개선 및 대면적 화면 표시에 유리한 화소, 화소의 구동방법 및 화소를 포함하는 유기발광 표시장치를 제공하기 위한 것이다.
본 발명의 실시예에 의한 화소는, 데이터선과 제1 노드 사이에 연결되는 제1 트랜지스터, 제1 전원과 제2 노드 사이에 연결되며, 상기 제1 노드에 연결된 게이트 전극을 포함하는 제2 트랜지스터, 상기 제1 노드와 기준 전원 사이에 연결되는 제3 트랜지스터, 상기 제2 노드와 초기화 전원 사이에 연결되는 제4 트랜지스터, 상기 제1 노드와 상기 제2 노드 사이에 연결되는 커패시터 및 상기 제2 노드와 제2 전원 사이에 연결되는 유기 발광 다이오드를 포함할 수 있다.
또한, 상기 제1 트랜지스터는, 상기 데이터선에 연결되는 제1 전극, 상기 제1 노드에 연결되는 제2 전극 및 제2 제어선에 연결되는 게이트 전극을 포함하고, 상기 제2 트랜지스터는, 상기 제1 전원에 연결되는 제1 전극 및 상기 제2 노드에 연결되는 제2 전극을 더 포함하고, 상기 제3 트랜지스터는, 상기 제1 노드에 연결되는 제1 전극, 상기 기준 전원에 연결되는 제2 전극 및 제1 제어선에 연결되는 게이트 전극을 포함하고, 상기 제4 트랜지스터는, 상기 제2 노드에 연결되는 제1 전극, 상기 초기화 전원에 연결되는 제2 전극 및 제3 제어선에 연결되는 게이트 전극을 포함할 수 있다.
또한, 상기 제1 내지 제4 트랜지스터 각각은, n 채널형 트랜지스터일 수 있다.
또한, 상기 제3 트랜지스터는, 제1 기간 및 제2 기간 동안 온 상태를 유지하고, 상기 제4 트랜지스터는, 상기 제1 기간 동안 온 상태를 유지할 수 있다.
또한, 상기 제1 트랜지스터는, 제3 기간 동안 온 상태를 유지하고, 상기 제4 트랜지스터는, 제4 기간 동안 온 상태를 유지할 수 있다.
또한, 상기 초기화 전원은, 상기 제2 전원과 동일한 전압 레벨을 가질 수 있다.
또한, 상기 기준 전원은, 상기 제2 전원과 동일한 전압 레벨을 가질 수 있다.
또한, 상기 제1 내지 제4 트랜지스터의 각 활성층은, 산화물 반도체를 포함할 수 있다.
본 발명의 실시예에 의한 화소의 구동방법은, 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터, 제4 트랜지스터, 커패시터 및 유기 발광 다이오드를 포함하는 화소의 구동방법에 있어서, 상기 제3 트랜지스터를 턴-온 시켜 상기 제2 트랜지스터의 게이트 전극에 기준 전압을 공급하고, 상기 제4 트랜지스터를 턴-온 시켜 상기 제2 트랜지스터의 소스 전극에 초기화 전압을 공급하는 제1 초기화 단계, 상기 제3 트랜지스터의 온 상태를 유지하고, 상기 커패시터에 상기 제2 트랜지스터의 문턱 전압을 저장하는 문턱 전압 보상 단계, 상기 제1 트랜지스터를 턴-온 시켜 상기 제2 트랜지스터의 게이트 전극에 데이터 전압을 공급하는 데이터 기입 단계, 상기 제4 트랜지스터를 턴-온 시켜 상기 제2 트랜지스터의 소스 전극에 상기 초기화 전압을 공급하는 제2 초기화 단계 및 상기 제2 트랜지스터로부터 상기 커패시터에 저장된 전압에 대응하는 구동 전류를 상기 유기 발광 다이오드로 공급하는 발광 단계를 포함할 수 있다.
또한, 상기 제1 트랜지스터는, 상기 제1 초기화 단계, 상기 문턱 전압 보상 단계, 상기 제2 초기화 단계 및 상기 발광 단계에서 오프 상태를 유지할 수 있다.
또한, 상기 제3 트랜지스터는, 상기 데이터 기입 단계, 상기 제2 초기화 단계 및 상기 발광 단계에서 오프 상태를 유지할 수 있다.
또한, 상기 제4 트랜지스터는, 상기 문턱 전압 보상 단계, 상기 데이터 기입 단계 및 상기 발광 단계에서 오프 상태를 유지할 수 있다.
본 발명의 실시예에 의한 유기발광 표시장치는, n+1(n은 2 이상의 자연수)개의 주사선들, m(m은 2 이상의 자연수)개의 데이터선들 및 n개의 제어선들과 연결되는 다수의 화소들, 상기 주사선들로 주사 신호를 공급하는 주사 구동부, 상기 데이터선들로 데이터 신호를 공급하는 데이터 구동부 및 상기 제어선들로 제어 신호를 공급하는 제어 구동부를 포함하고, 제i(i는 n 이하의 자연수) 주사선, 제i+1 주사선, 제i 제어선 및 제j(j는 m 이하의 자연수) 데이터선과 연결되는 화소는, 상기 제j 데이터선과 제1 노드 사이에 연결되며, 상기 제i 주사선에 공급되는 주사 신호에 대응하여 턴-온되는 제1 트랜지스터, 제1 전원과 제2 노드 사이에 연결되며, 상기 제1 노드에 연결된 게이트 전극을 포함하는 제2 트랜지스터, 상기 제1 노드와 기준 전원 사이에 연결되며, 상기 제i 제어선에 공급되는 제어 신호에 대응하여 턴-온되는 제3 트랜지스터, 상기 제2 노드와 초기화 전원 사이에 연결되며, 상기 제i+1 주사선에 공급되는 주사 신호에 대응하여 턴-온되는 제4 트랜지스터, 상기 제1 노드와 상기 제2 노드 사이에 연결되는 커패시터 및 상기 제2 노드와 제2 전원 사이에 연결되는 유기 발광 다이오드를 포함할 수 있다.
상기 제1 트랜지스터는, 상기 제j 데이터선에 연결되는 제1 전극, 상기 제1 노드에 연결되는 제2 전극 및 상기 제i 주사선에 연결되는 게이트 전극을 포함하고, 상기 제2 트랜지스터는, 상기 제1 전원에 연결되는 제1 전극 및 상기 제2 노드에 연결되는 제2 전극을 더 포함하고, 상기 제3 트랜지스터는, 상기 제1 노드에 연결되는 제1 전극, 상기 기준 전원에 연결되는 제2 전극 및 상기 제i 제어선에 연결되는 게이트 전극을 포함하고, 상기 제4 트랜지스터는, 상기 제2 노드에 연결되는 제1 전극, 상기 초기화 전원에 연결되는 제2 전극 및 상기 제i+1 주사선에 연결되는 게이트 전극을 포함할 수 있다.
또한, 상기 제1 내지 제4 트랜지스터 각각은, n 채널형 트랜지스터일 수 있다.
또한, 상기 제i 주사선은, 제1 기간 및 제4 기간 동안 주사 신호를 공급받고, 상기 제i+1 주사선은, 제2 기간 및 제5 기간 동안 주사 신호를 공급받고, 상기 제i 제어선은, 상기 제2 기간 및 제3 기간 동안 제어 신호를 공급받을 수 있다.
또한, 상기 유기 발광 다이오드는, 제6 기간 동안 발광할 수 있다.
또한, 상기 초기화 전원은, 상기 제2 전원과 동일한 전압 레벨을 가질 수 있다.
또한, 상기 기준 전원은, 상기 제2 전원과 동일한 전압 레벨을 가질 수 있다.
또한, 상기 제1 내지 제4 트랜지스터의 각 활성층은, 산화물 반도체를 포함할 수 있다.
본 발명의 실시예에 따르면, 유기 발광 다이오드로 공급되는 구동 전류가 구동 트랜지스터의 문턱 전압과 무관하게 결정되므로, 구동 트랜지스터들의 문턱 전압 편차로 인한 휘도 불균일 현상을 제거할 수 있는 화소, 화소의 구동방법 및 화소를 포함하는 유기발광 표시장치를 제공할 수 있다.
또한, 본 발명의 실시예에 따르면, 대면적 화면 표시에 유리한 화소, 화소의 구동방법 및 화소를 포함하는 유기발광 표시장치를 제공할 수 있다.
도 1은 본 발명의 실시예에 의한 화소를 나타낸 도면이다.
도 2는 본 발명의 실시예에 의한 화소의 구동방법을 나타낸 파형도이다.
도 3은 본 발명의 다른 실시예에 의한 화소를 나타낸 도면이다.
도 4는 본 발명의 또 다른 실시예에 의한 화소를 나타낸 도면이다.
도 5는 본 발명의 실시예에 의한 유기발광 표시장치를 나타낸 도면이다.
도 6은 본 발명의 실시예에 의한 주사 구동부와 제어 구동부의 동작을 설명하기 위한 파형도이다.
도 7은 도 5에 도시된 화소의 일 실시예를 나타낸 도면이다.
도 8은 도 7에 도시된 화소의 구동방법을 나타낸 파형도이다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 이하의 설명에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 도면에서 본 발명과 관계없는 부분은 본 발명의 설명을 명확하게 하기 위하여 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
이하, 본 발명의 실시예들과 관련된 도면들을 참고하여, 본 발명의 실시예에 의한 화소, 화소의 구동방법 및 화소를 포함하는 유기발광 표시장치에 대해 설명하도록 한다.
도 1은 본 발명의 실시예에 의한 화소를 나타낸 도면이다.
도 1을 참조하면, 본 발명의 실시예에 의한 화소(PXL1)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 커패시터(Cst) 및 유기 발광 다이오드(Organic Light Emitting Diode, OLED)를 포함할 수 있다.
제1 트랜지스터(T1)는 데이터선(DL)과 제1 노드(N1) 사이에 연결될 수 있다.
예를 들어, 제1 트랜지스터(T1)의 제1 전극은 데이터선(DL)에 연결되고, 제1 트랜지스터(T1)의 제2 전극은 제1 노드(N1)에 연결되며, 제1 트랜지스터(T1)의 게이트 전극은 제2 제어선(CL2)에 연결될 수 있다.
이에 따라, 제1 트랜지스터(T1)는 제2 제어선(CL2)에 공급되는 제어 신호에 대응하여 턴-온될 수 있다.
제1 트랜지스터(T1)가 턴-온되는 경우, 데이터선(DL)의 데이터 신호는 제1 노드(N1)로 전달될 수 있다.
제2 트랜지스터(T2)는 제1 전원(ELVDD)과 제2 노드(N2) 사이에 연결될 수 있다.
예를 들어, 제2 트랜지스터(T2)의 제1 전극은 제1 전원(ELVDD)에 연결되고, 제2 트랜지스터(T2)의 제2 전극은 제2 노드(N2)에 연결되며, 제2 트랜지스터(T2)의 게이트 전극은 제1 노드(N1)에 연결될 수 있다.
제2 트랜지스터(T2)는 유기 발광 다이오드(OLED)로 구동 전류를 공급하는 구동 트랜지스터의 역할을 수행할 수 있다.
예를 들어, 제2 트랜지스터(T2)는 커패시터(Cst)에 저장된 전압에 대응하는 구동 전류를 유기 발광 다이오드(OLED)로 공급할 수 있다.
제3 트랜지스터(T3)는 제1 노드(N1)와 기준 전원(REF) 사이에 연결될 수 있다.
예를 들어, 제3 트랜지스터(T3)의 제1 전극은 제1 노드(N1)에 연결되고, 제3 트랜지스터(T3)의 제2 전극은 기준 전원(REF)에 연결되며, 제3 트랜지스터(T3)의 게이트 전극은 제1 제어선(CL1)에 연결될 수 있다.
이에 따라, 제3 트랜지스터(T3)는 제1 제어선(CL1)에 공급되는 제어 신호에 대응하여 턴-온될 수 있다.
제3 트랜지스터(T3)가 턴-온되는 경우, 기준 전원(REF)의 전압이 제1 노드(N1)에 전달될 수 있다.
제4 트랜지스터(T4)는 제2 노드(N2)와 초기화 전원(INT) 사이에 연결될 수 있다.
예를 들어, 제4 트랜지스터(T4)의 제1 전극은 제2 노드(N2)에 연결되고, 제4 트랜지스터(T4)의 제2 전극은 초기화 전원(INT)에 연결되며, 제4 트랜지스터(T4)의 게이트 전극은 제3 제어선(CL3)에 연결될 수 있다.
이에 따라, 제4 트랜지스터(T4)는 제3 제어선(CL3)에 공급되는 제어 신호에 대응하여 턴-온될 수 있다.
제4 트랜지스터(T4)가 턴-온되는 경우, 초기화 전원(INT)의 전압이 제2 노드(N2)에 전달될 수 있다.
여기서, 각 트랜지스터(T1, T2, T3, T4)의 제1 전극은 소스 전극 또는 드레인 전극으로 설정되고, 제2 전극은 제1 전극과 다른 전극으로 설정될 수 있다.
예를 들어, 제1 전극이 드레인 전극으로 설정되면, 제2 전극은 소스 전극으로 설정될 수 있다.
화소(PXL1)에 포함된 트랜지스터들(T1, T2, T3, T4)는 모두 동일한 채널형을 가질 수 있다.
예를 들어, 제1 내지 제4 트랜지스터(T1, T2, T3, T4) 각각은 n 채널형으로 설정될 수 있다.
이에 따라, 제1 내지 제4 트랜지스터들(T1, T2, T3, T4)은 다결정 실리콘 박막 트랜지스터(poly-Si TFT: polycrystalline-Silicon Thin Film Transistor) 뿐만 아니라, 비정질 실리콘 박막 트랜지스터(a-Si TFT: amorphous Silicon Thin Film Transistor)와 산화물 박막 트랜지스터(oxide TFT: oxide Thin Film Transistor)로도 구현될 수 있다.
n 채널형 트랜지스터는 제어 신호의 레벨 상태가 로우 레벨이면 턴-오프될 수 있고, 제어 신호의 레벨 상태가 하이 레벨이면 턴-온될 수 있으며, 또한 p 채널형 트랜지스터에 비하여 동작 속도가 빨라 대면적의 표시장치를 제조하는데 유리하다.
즉, 전자는 정공에 비하여 이동도가 높은데, n 채널형 트랜지스터는 전자를 캐리어(carrier)로 이용하기 때문에, 정공을 캐리어로 이용하는 p 채널형 트랜지스터에 비하여 제어 신호에 대한 응답 속도가 빠르다.
한편, 각 트랜지스터(T1, T2, T3, T4)가 산화물 박막 트랜지스터로 구현된 경우, 상기 각 트랜지스터(T1, T2, T3, T4)의 활성층(active layer)은 산화물 반도체(oxide semiconductor)를 포함할 수 있다.
산화물 반도체는 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al), 탄탈륨(Ta), 게르마늄(Ge), 아연(Zn), 갈륨(Ga), 주석(Sn) 및 인듐(In) 중 적어도 하나를 포함하는 산화물일 수 있다.
예를 들어, 산화물 반도체는 인듐-갈륨-아연 산화물(In-Ga-Zn-O), 인듐-아연 산화물(In-Zn-O), 아연-주석 산화물(Zn-Sn-O) 인듐-갈륨 산화물 (In-Ga-O), 인듐-주석 산화물(In-Sn-O), 인듐-지르코늄 산화물(In-Zr-O), 인듐-지르코늄-아연 산화물(In-Zr-Zn-O), 인듐-지르코늄-주석 산화물(In-Zr-Sn-O), 인듐-지르코늄-갈륨 산화물(In-Zr-Ga-O), 인듐-알루미늄 산화물(In-Al-O), 인듐-아연-알루미늄 산화물(In-Zn-Al-O), 인듐-주석-알루미늄 산화물(In-Sn-Al-O), 인듐-알루미늄-갈륨 산화물(In-Al-Ga-O), 인듐-탄탈륨 산화물(In-Ta-O), 인듐-탄탈륨-아연 산화물(In-Ta-Zn-O), 인듐-탄탈륨-주석 산화물(In-Ta-Sn-O), 인듐-탄탈륨-갈륨 산화물(In-Ta-Ga-O), 인듐-게르마늄 산화물(In-Ge-O), 인듐-게르마늄-아연 산화물(In-Ge-Zn-O), 인듐-게르마늄-주석 산화물(In-Ge-Sn-O), 인듐-게르마늄-갈륨 산화물(In-Ge-Ga-O), 티타늄-인듐-아연 산화물(Ti-In-Zn-O), 및 하프늄-인듐-아연 산화물(Hf-In-Zn-O) 중 적어도 어느 하나를 포함할 수 있다.
상술한 산화물 반도체의 종류는 예시적인 것에 불과하며, 그 외 다른 산화물 반도체가 사용될 수 있다.
커패시터(Cst)는 제1 노드(N1)와 제2 노드(N2) 사이에 연결될 수 있다.
예를 들어, 커패시터(Cst)의 제1 전극은 제1 노드(N1)와 연결되고, 커패시터(Cst)의 제2 전극은 제2 노드(N2)에 연결될 수 있다.
유기 발광 다이오드(OLED)는 제2 노드(N2)와 제2 전원(ELVSS) 사이에 연결될 수 있다.
예를 들어, 유기 발광 다이오드(OLED)의 애노드 전극은 제2 노드(N2)에 연결되고, 유기 발광 다이오드(OLED)의 캐소드 전극은 제2 전원(ELVSS)에 연결될 수 있다.
유기 발광 다이오드(OLED)는 제2 트랜지스터(T2)로부터 구동 전류를 공급받고, 상기 구동 전류에 대응하는 휘도로 발광할 수 있다.
또한, 점선으로 도시된 바와 같이, 유기 발광 다이오드(OLED)에는 기생 커패시터(Cp)가 존재할 수 있다.
제1 노드(N1)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3) 및 커패시터(Cst)가 공통적으로 접속되는 노드이다.
예를 들어, 제1 트랜지스터(T1)의 제2 전극, 제2 트랜지스터(T2)의 게이트 전극, 제3 트랜지스터(T3)의 제1 전극 및 커패시터(Cst)의 제1 전극은 제1 노드(N1)에 공통적으로 연결될 수 있다.
제2 노드(N2)는 제2 트랜지스터(T2), 제4 트랜지스터(T4), 커패시터(Cst) 및 유기 발광 다이오드(OLED)가 공통적으로 접속되는 노드이다.
예를 들어, 제2 트랜지스터(T2)의 제2 전극, 제4 트랜지스터(T4)의 제1 전극, 커패시터(Cst)의 제2 전극 및 유기 발광 다이오드(OLED)의 애노드 전극은 제2 노드(N2)에 공통적으로 연결될 수 있다.
제1 전원(ELVDD)은 고전위 전원이고, 제2 전원(ELVSS)은 저전위 전원일 수 있다.
예를 들어, 제1 전원(ELVDD)은 양전압으로 설정되고, 제2 전원(ELVSS)은 음전압 또는 그라운드 전압으로 설정될 수 있다.
또한, 기준 전원(REF)과 초기화 전원(INT)은 각각 제2 전원(ELVSS)과 상이하거나 동일한 전압 레벨을 가질 수 있다.
도 2는 본 발명의 실시예에 의한 화소의 구동방법을 나타낸 파형도이다.
도 1 및 도 2를 참조하여, 단위 기간(Pu) 동안의 화소(PXL1)의 구동 동작을 설명하도록 한다.
도 2를 참조하면, 본 발명의 실시예에 의한 화소(PXL1)의 구동방법은 제1 초기화 단계, 문턱 전압 보상 단계, 데이터 기입 단계, 제2 초기화 단계 및 발광 단계를 포함할 수 있다.
제1 초기화 단계는 제1 기간(P1) 동안 수행될 수 있다. 제1 초기화 단계에서는 제3 트랜지스터(T3)를 턴-온 시켜 제1 노드(N1)에 기준 전원(REF)의 전압(이하, 기준 전압)을 공급하고, 제4 트랜지스터(T4)를 턴-온시켜 제2 노드(N2)에 초기화 전원(INT)의 전압(이하, 초기화 전압)을 공급할 수 있다.
따라서, 제1 초기화 단계에서는 제2 트랜지스터(T2)의 게이트 전극으로 기준 전압이 공급되고, 제2 트랜지스터(T2)의 제2 전극(예를 들어, 소스 전극)으로 초기화 전압이 공급될 수 있다.
이를 위하여, 제1 기간(P1) 동안에는 제1 제어선(CL1)과 제3 제어선(CL3)으로 제어 신호(예를 들어, 하이 레벨의 신호)가 공급될 수 있다.
이에 따라, 제1 기간(P1) 동안에는 제3 트랜지스터(T3)와 제4 트랜지스터(T4)가 온(On) 상태를 유지하고, 제1 트랜지스터(T1)가 오프(Off) 상태를 유지할 수 있다.
제1 기간(P1) 동안에는 유기 발광 다이오드(OLED)가 비발광 상태로 유지되어야 하므로, 초기화 전압은 유기 발광 다이오드(OLED)를 비발광 상태로 설정할 수 있는 전압 레벨을 가질 수 있다.
예를 들어, 초기화 전압은 제2 전원(ELVSS)의 전압에 유기 발광 다이오드(OLED)의 문턱 전압을 더한 값 이하의 전압 레벨을 가질 수 있다. 일례로, 초기화 전압은 제2 전원(ELVSS)과 동일한 전압 레벨을 가지거나, 제2 전원(ELVSS)보다 낮은 전압 레벨을 가질 수 있다.
상술한 초기화 동작을 통하여, 화소(PXL1)는 이전 단위 기간의 영향을 받지 않도록 초기화 될 수 있다.
문턱 전압 보상 단계는 제2 기간(P2) 동안 수행될 수 있다. 문턱 전압 보상 단계에서는 제3 트랜지스터(T3)의 온 상태를 유지하여, 커패시터(Cst)에 제2 트랜지스터(T2)의 문턱 전압을 저장할 수 있다.
이를 위하여, 제2 기간(P2) 동안에는 제1 제어선(CL1)으로 제어 신호가 공급될 수 있다.
이에 따라, 제2 기간(P2) 동안에는 제3 트랜지스터(T3)가 온 상태를 유지하고, 제1 트랜지스터(T1)와 제4 트랜지스터(T4)가 오프 상태를 유지할 수 있다.
제2 기간(P2) 동안 제1 노드(N1)의 전압은 기준 전압으로 유지되며, 제2 기간(P2) 동안 제2 노드(N2)의 전압은 초기화 전압으로부터, 기준 전압에서 제2 트랜지스터(T2)의 문턱 전압을 차감한 값으로 변화하게 된다.
즉, 소스 팔로워 동작(source-follower operation)을 통하여, 제2 노드(N2)의 전압은 하기 수식 (1)에 따른 값으로 변경된다.
Figure pat00001
--- (1)
(VN2는 제2 노드(N2)의 전압, Vref는 기준 전압, Vth는 제2 트랜지스터(T2)의 문턱 전압)
커패시터(Cst)는 제1 노드(N1)의 전압과 제2 노드(N2)의 전압의 차에 해당하는 전압을 저장하므로, 상기 커패시터(Cst)는 제2 트랜지스터(T2)의 문턱 전압을 저장할 수 있다.
문턱 전압 보상 단계 동안 유기 발광 다이오드(OLED)를 비발광 상태로 유지하기 위하여, 제2 노드(N2)의 전압은 유기 발광 다이오드(OLED)를 비발광 상태로 유지시킬 수 있는 전압 레벨로 설정될 수 있다.
문턱 전압 보상 단계의 진행 시간은 제1 제어선(CL1)으로 공급되는 제어 신호에 의해 결정된다.
따라서, 제1 제어선(CL1)으로 공급되는 제어 신호의 폭을 조절함으로써 문턱 전압 보상 단계의 진행 시간을 조절할 수 있으며, 이에 따라 본 발명의 실시예에 의한 화소(PXL1)은 짧은 문턱 전압 보상 시간이 요구되는 대면적의 표시장치에도 적용이 가능하다.
데이터 기입 단계는 제3 기간(P3) 동안 수행될 수 있다. 데이터 기입 단계에서는 제1 트랜지스터(T1)를 턴-온 시켜 제1 노드(N1)에 데이터 신호를 공급할 수 있다.
따라서, 데이터 기입 단계에서는 데이터선(DL)으로부터 전달된 데이터 신호가 제2 트랜지스터(T2)의 게이트 전극으로 공급될 수 있다.
이를 위하여, 제3 기간(P3) 동안에는 제2 제어선(CL2)으로 제어 신호(예를 들어, 하이 레벨의 신호)가 공급될 수 있다.
이에 따라, 제3 기간(P3) 동안에는 제1 트랜지스터(T1)가 온 상태를 유지하고, 제3 트랜지스터(T3)와 제4 트랜지스터(T4)가 오프 상태를 유지할 수 있다.
제3 기간(P3) 동안 제1 노드(N1)의 전압은 데이터 신호의 전압(이하, 데이터 전압)으로 유지되며, 제3 기간(P3) 동안 제2 노드(N2)의 전압은 하기 수식 (2)에 따른 값으로 변경된다.
Figure pat00002
--- (2)
(VN2는 제2 노드(N2)의 전압, Vref는 기준 전압, Vth는 제2 트랜지스터(T2)의 문턱 전압, Cst1은 커패시터(Cst)의 용량, Cp1은 기생 커패시터(Cp)의 용량, Vdata는 데이터 전압)
커패시터(Cst)는 제1 노드(N1)의 전압과 제2 노드(N2)의 전압의 차에 해당하는 전압을 저장하므로, 상기 커패시터(Cst)는 하기 수식 (3), (4) 에 따른 전압을 저장할 수 있다.
Figure pat00003
--- (3)
Figure pat00004
--(4)
(Vgs는 커패시터(Cst)에 저장된 전압, VN1은 제1 노드(N1)의 전압, VN2는 제2 노드(N2)의 전압, Vref는 기준 전압, Vth는 제2 트랜지스터(T2)의 문턱 전압, Cst1은 커패시터(Cst)의 용량, Cp1은 기생 커패시터(Cp)의 용량, Vdata는 데이터 전압)
본 발명의 실시예에 의한 화소(PXL1)가 다수 존재하는 경우, 상기 화소들(PXL1)에 포함된 각각의 제2 트랜지스터들(T2)은 공정 상 상이한 문턱 전압을 가지게 된다.
따라서, 실제 각 화소(PXL1)의 제2 노드(N2)의 전압은 상이하게 설정되며, 이에 따라 각 화소(PXL1)의 발광 시간에는 편차가 발생하게 된다.
그러므로, 본 발명의 실시예에 의한 화소(PXL1)의 구동방법에서는 하기와 같은 제2 초기화 단계를 진행하여, 각 화소(PXL1)의 제2 노드(N2)의 전압을 동일하게 초기화함으로써, 제2 트랜지스터들(T2)의 문턱 전압 편차로 인하여 발생되는 발광 시간 편차를 제거할 수 있다.
제2 초기화 단계는 제4 기간(P4) 동안 수행될 수 있다. 제2 초기화 단계에서는 제4 트랜지스터(T4)를 턴-온 시켜, 제2 노드(N2)로 초기화 전압을 다시 공급할 수 있다.
따라서, 제2 초기화 단계에서는 제2 트랜지스터(T2)의 제2 전극으로 초기화 전압이 공급될 수 있다.
이를 위하여, 제4 기간(P4) 동안에는 제3 제어선(CL3)으로 제어 신호가 다시 공급될 수 있다.
이에 따라, 제4 기간(P4) 동안에는 제4 트랜지스터(T4)가 온 상태를 유지하고, 제1 트랜지스터(T1)와 제3 트랜지스터(T3)가 오프 상태를 유지할 수 있다.
초기화 전압은 유기 발광 다이오드(OLED)를 비발광 상태로 유지시킬 수 있는 전압 레벨로 설정되므로, 제4 기간(P4) 동안 유기 발광 다이오드(OLED)는 비발광 상태를 유지할 수 있다.
또한, 제2 트랜지스터들(T2)로부터 전달되는 구동 전류는 제4 트랜지스터(T4)를 통해 초기화 전원(INT)으로 흐를 수 있다.
초기화 전압이 제2 노드(N2)에 공급되는 경우, 커패시터(Cst)의 커플링 동작을 통해 제1 노드(N1)의 전압도 함께 변화되므로, 데이터 기입 단계에서 커패시터(Cst)에 저장된 전압은 그대로 유지될 수 있다.
발광 단계는 제5 기간(P5) 동안 수행될 수 있다. 발광 단계에서는 제2 트랜지스터(T2)로부터 커패시터(Cst)에 저장된 전압에 대응하는 구동 전류를 유기 발광 다이오드(OLED)로 공급할 수 있다.
이를 위하여, 제5 기간(P5) 동안에는 각 제어선(CL1, CL2, CL3)으로 제어 신호가 공급되지 않는다.
이에 따라, 제5 기간(P5) 동안에는 제1 트랜지스터(T1), 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)가 오프 상태를 유지할 수 있다.
제5 기간(P5) 동안 제2 트랜지스터(T2)는 하기 수식 (5), (6)에 따른 구동 전류를 유기 발광 다이오드(OLED)로 공급할 수 있다.
Figure pat00005
--- (5)
Figure pat00006
--- (6)
(Io는 제2 트랜지스터(T2)로부터 출력되는 구동 전류, k는 상수, Vgs는 커패시터(Cst)에 저장된 전압, Vth는 제2 트랜지스터(T2)의 문턱 전압, Cst1은 커패시터(Cst)의 용량, Cp1은 기생 커패시터(Cp)의 용량, Vdata는 데이터 전압, Vref는 기준 전압)
따라서, 유기 발광 다이오드(OLED)는 제5 기간(P5) 동안 구동 전류(Io)에 대응하는 휘도로 발광할 수 있다.
이 때, 제2 트랜지스터(T2)로부터 출력되는 구동 전류는 문턱 전압(Vth)과 무관하게 결정되므로, 각 화소에 포함된 구동 트랜지스터(T2)의 문턱 전압 편차로 인한 휘도 불균일 현상을 제거할 수 있다.
도 3은 본 발명의 다른 실시예에 의한 화소를 나타낸 도면이다. 여기서는 상술한 실시예와 중복되는 내용을 생략하고, 상술한 실시예와 차이가 있는 부분을 중심으로 설명하도록 한다.
본 발명의 다른 실시예에 있어서, 초기화 전원(INT)은 제2 전원(ELVSS)과 동일한 전압 레벨을 가질 수 있다.
즉, 초기화 전원(INT)은 제2 전원(ELVSS)과 동일한 전원으로 구현될 수 있다.
따라서, 본 발명의 다른 실시예에 의한 화소(PXL2)에서는, 제4 트랜지스터(T4)가 제2 노드(N2)와 제2 전원(ELVSS) 사이에 연결될 수 있다.
예를 들어, 제4 트랜지스터(T4)의 제1 전극은 제2 노드(N2)에 연결되고, 제4 트랜지스터(T4)의 제2 전극은 제2 전원(ELVSS)에 연결되며, 제4 트랜지스터(T4)의 게이트 전극은 제3 제어선(CL3)에 연결될 수 있다.
본 실시예에 의한 화소(PXL2)의 경우, 도 1에 도시된 화소(PXL1)에 비해 보다 적은 수의 전원을 이용하므로, 제조 편의와 제조 비용의 절감을 도모할 수 있다.
도 4는 본 발명의 또 다른 실시예에 의한 화소를 나타낸 도면이다. 여기서는 상술한 실시예와 중복되는 내용을 생략하고, 상술한 실시예와 차이가 있는 부분을 중심으로 설명하도록 한다.
본 발명의 또 다른 실시예에 있어서, 기준 전원(REF)은 제2 전원(ELVSS)과 동일한 전압 레벨을 가질 수 있다.
즉, 기준 전원(REF)은 제2 전원(ELVSS)과 동일한 전원으로 구현될 수 있다.
따라서, 본 발명의 또 다른 실시예에 의한 화소(PXL3)에서는, 제3 트랜지스터(T3)가 제1 노드(N1)와 제2 전원(ELVSS) 사이에 연결될 수 있다.
예를 들어, 제3 트랜지스터(T3)의 제1 전극은 제1 노드(N1)에 연결되고, 제3 트랜지스터(T3)의 제2 전극은 제2 전원(ELVSS)에 연결되며, 제3 트랜지스터(T3)의 게이트 전극은 제1 제어선(CL1)에 연결될 수 있다.
본 실시예에 의한 화소(PXL3)의 경우, 구동 트랜지스터(T2)의 문턱전압이 네거티브 시프트(Negative Shift)되는 특정 조건에서 구동이 가능하며, 도 1에 도시된 화소(PXL1)에 비해 보다 적은 수의 전원을 이용하므로, 제조 편의와 제조 비용의 절감을 도모할 수 있다.
한편, 별도로 도시하지는 않았으나, 전원의 수를 최소화하기 위하여 제2 전원(ELVSS), 초기화 전원(INT) 및 기준 전원(REF)은 동일한 전압 레벨을 가질 수 있다.
즉, 제2 전원(ELVSS), 초기화 전원(INT) 및 기준 전원(REF)은 동일한 전원으로 구현될 수 있다.
이 경우, 제3 트랜지스터(T3)는 제1 노드(N1)와 제2 전원(ELVSS) 사이에 연결되고, 제4 트랜지스터(T4)는 제2 노드(N2)와 제2 전원(ELVSS) 사이에 연결될 수 있다.
도 5는 본 발명의 실시예에 의한 유기발광 표시장치를 나타낸 도면이고, 도 6은 본 발명의 실시예에 의한 주사 구동부와 제어 구동부의 동작을 설명하기 위한 파형도이다.
도 5를 참조하면, 본 발명의 실시예에 의한 유기발광 표시장치(1)는 다수의 화소들(PXL4)을 포함하는 화소부(10), 주사 구동부(20), 데이터 구동부(30), 제어 구동부(40) 및 타이밍 제어부(50)를 포함할 수 있다.
또한, 본 발명의 실시예에 의한 유기발광 표시장치(1)는 주사 구동부(20)와 화소들(PXL4) 사이에 연결되는 n+1개의 주사선들(S1 내지 Sn+1)과, 데이터 구동부(30)와 화소들(PXL4) 사이에 연결되는 m개의 데이터선들(D1 내지 Dm), 및 제어 구동부(40)와 화소들(PXL4) 사이에 연결되는 n개의 제어선들(C1 내지 Cn)을 더 포함할 수 있다. (여기서, n과 m은 2 이상의 자연수이다.)
화소들(PXL4)은 n+1개의 주사선들(S1 내지 Sn+1), m개의 데이터선들(D1 내지 Dm) 및 n개의 제어선들(C1 내지 Cn)과 연결될 수 있다.
예를 들어, 각 화소(PXL4)는 데이터선, 제어선 및 두 개의 주사선들에 연결될 수 있다.
즉, h 번째 라인에 위치하는 화소들(PXL4)은 제h 주사선(Sh), 제h+1 주사선(Sh+1) 및 제h 제어선(Ch)과 연결될 수 있다. (여기서, h는 n 이하의 자연수이다.)
화소들(PXL4)은 전원 공급부(미도시)로부터 제1 전원(ELVDD), 제2 전원(ELVSS), 기준 전원(REF) 및 초기화 전원(INT)를 공급받을 수 있다.
또한, 화소들(PXL4) 각각은 제1 전원(ELVDD)으로부터 유기 발광 다이오드를 경유하여 제2 전원(ELVSS)으로 흐르는 전류에 의해, 데이터 신호에 대응하는 빛을 생성할 수 있다.
주사 구동부(20)는 타이밍 제어부(50)의 제어에 의해 주사 신호를 생성하고, 생성된 주사 신호를 주사선들(S1 내지 Sn+1)로 공급할 수 있다.
따라서, 화소들(PXL4)은 주사선들(S1 내지 Sn+1)을 통해 주사 신호를 공급받을 수 있다.
도 6을 참조하면, 본 발명의 실시예에 의한 주사 구동부(20)는 한 프레임 기간(Pf) 동안 주사선들(S1 내지 Sn+1)에 대하여 주사 신호를 두 차례 공급할 수 있다.
예를 들어, 주사 구동부(20)는 제1 서브 기간(Ps1) 동안 주사선들(S1 내지 Sn+1)로 제1 주사 신호를 순차적으로 공급하고, 제2 서브 기간(Ps2) 동안 주사선들(S1 내지 Sn+1)로 제2 주사 신호를 순차적으로 공급할 수 있다.
데이터 구동부(30)는 타이밍 제어부(50)의 제어에 의해 데이터 신호를 생성하고, 생성된 데이터 신호를 데이터선들(D1 내지 Dm)로 공급할 수 있다.
따라서, 화소들(PXL4)은 데이터선들(D1 내지 Dm)을 통해 데이터 신호를 공급받을 수 있다.
제어 구동부(40)는 타이밍 제어부(50)의 제어에 의해 제어 신호를 생성하고, 생성된 제어 신호를 제어선들(C1 내지 Cn)로 공급할 수 있다.
따라서, 화소들(PXL4)은 제어선들(C1 내지 Cn)을 통해 제어 신호를 공급받을 수 있다.
도 6을 참조하면, 본 발명의 실시예에 의한 제어 구동부(40)는 한 프레임 기간(Pf)에 포함된 서브 기간(Ps3) 동안 제어선들(C1 내지 Cn)로 제어 신호를 순차적으로 공급할 수 있다.
도 5에서는 설명의 편의를 위하여 주사 구동부(20), 데이터 구동부(30), 제어 구동부(40) 및 타이밍 제어부(50)를 개별적으로 도시하였으나, 상기 구성요소들 중 적어도 일부는 통합될 수 있다.
도 7은 도 5에 도시된 화소의 일 실시예를 나타낸 도면이다. 특히, 도 7에서는 설명의 편의를 위하여 제i 주사선(Si), 제i+1 주사선(Si+1), 제j 데이터선(Dj), 및 제i 제어선(Ci)과 연결된 화소(PXL4)를 도시하기로 한다. (여기서, i는 n 이하의 자연수이고, j는 m 이하의 자연수이다.)
도 7을 참조하면, 본 발명의 또 다른 실시예에 의한 화소(PXL4)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 커패시터(Cst) 및 유기 발광 다이오드(OLED)를 포함할 수 있다.
다만, 도 1에 도시된 화소(PXL1)와 비교하여, 도 7에 도시된 화소(PXL4)는 제1 트랜지스터(T1)의 게이트 전극이 제i 주사선(Si)에 연결되고, 제3 트랜지스터(T3)의 게이트 전극이 제i 제어선(Ci)에 연결되며, 제4 트랜지스터(T4)의 게이트 전극이 제i+1 주사선(Si+1)에 연결된다는 점에서 차이가 있다.
도 1에 도시된 화소(PXL1)는 세 개의 제어선들(CL1, CL2, CL3)과 연결되므로, 상기 화소(PXL1)의 구동을 위해서는 상기 제어선들(CL1, CL2, CL3)로 각각 제어 신호를 공급하는 세 개의 구동부가 요구된다.
그러나, 도 7에 도시된 화소(PXL4)는 두 개의 주사선들(Si, Si+1)과 한 개의 제어선(Ci)을 이용하므로, 두 개의 구동부(주사 구동부(20)와 제어 구동부(40))만을 이용하여 상기 화소(PXL4)의 구동이 가능하다.
한편, 상술한 도 1, 도 3 및 도 4와 관련된 내용은 도 7에 도시된 화소(PXL4)에 대해서도 동일하게 적용될 수 있는 바, 여기서는 그와 중복되는 내용에 대하여 생략하도록 한다.
도 8은 도 7에 도시된 화소의 구동방법을 나타낸 파형도이다.
도 7 및 도 8을 참조하여, 단위 기간(Pu) 동안의 화소(PXL4)의 구동 동작을 설명하도록 한다.
도 8을 참조하면, 본 발명의 또 다른 실시예에 의한 화소(PXL4)의 구동방법은, 도 2와 관련된 실시예와 비교하여 초기 구동 단계를 더 포함할 수 있다.
이는 제1 트랜지스터(T1)의 게이트 전극이 제i 주사선(Si)에 연결됨으로써 추가적으로 발생되는 단계이다.
즉, 본 발명의 또 다른 실시예에 의한 화소(PXL4)의 구동방법은 초기 구동 단계, 제1 초기화 단계, 문턱 전압 보상 단계, 데이터 기입 단계, 제2 초기화 단계 및 발광 단계를 포함할 수 있다.
초기 구동 단계는 제1 기간(P1) 동안 수행될 수 있다. 초기 구동 단계에서는 제i 주사선(Si)으로 제1 주사 신호(예를 들어, 하이 레벨의 신호)가 공급될 수 있다.
이에 따라, 제1 기간(P1) 동안에는 제1 트랜지스터(T1)가 온 상태를 유지하고, 제3 트랜지스터(T3)와 제4 트랜지스터(T4)가 오프 상태를 유지할 수 있다.
제1 초기화 단계는 제2 기간(P2) 동안 수행될 수 있다. 제1 초기화 단계에서는 제i 제어선(Ci)으로 제어 신호(예를 들어, 하이 레벨의 신호)가 공급되고, 제i+1 주사선(Si+1)으로 제1 주사 신호(예를 들어, 하이 레벨의 신호)가 공급될 수 있다.
이에 따라, 제2 기간(P2) 동안에는 제3 트랜지스터(T3)와 제4 트랜지스터(T4)가 온 상태를 유지하고, 제1 트랜지스터(T1)가 오프 상태를 유지할 수 있다.
결국, 제1 초기화 단계에서는 화소(PXL4)의 제1 노드(N1)와 제2 노드(N2)로 각각 기준 전압과 초기화 전압이 공급될 수 있다.
문턱 전압 보상 단계는 제3 기간(P3) 동안 수행될 수 있다. 문턱 전압 보상 단계에서는 제i 제어선(Ci)으로 제어 신호가 공급될 수 있다.
이에 따라, 제3 기간(P3) 동안에는 제3 트랜지스터(T3)가 온 상태를 유지하고, 제1 트랜지스터(T1)와 제4 트랜지스터(T4)가 오프 상태를 유지할 수 있다.
제3 기간(P3) 동안 제1 노드(N1)의 전압은 기준 전압으로 유지되며, 제2 기간(P2) 동안 제2 노드(N2)의 전압은 초기화 전압으로부터, 기준 전압에서 제2 트랜지스터(T2)의 문턱 전압을 차감한 값으로 변화하게 된다.
즉, 제2 노드(N2)의 전압은 앞서 설명한 수식 (1)에 따른 값으로 변경된다.
커패시터(Cst)는 제1 노드(N1)의 전압과 제2 노드(N2)의 전압의 차에 해당하는 전압을 저장하므로, 상기 커패시터(Cst)는 제2 트랜지스터(T2)의 문턱 전압을 저장할 수 있다.
데이터 기입 단계는 제4 기간(P4) 동안 수행될 수 있다. 데이터 기입 단계에서는 제i 주사선(Si)으로 제2 주사 신호(예를 들어, 하이 레벨의 신호)가 공급될 수 있다.
이에 따라, 제4 기간(P4) 동안에는 제1 트랜지스터(T1)가 온 상태를 유지하고, 제3 트랜지스터(T3)와 제4 트랜지스터(T4)가 오프 상태를 유지할 수 있다.
결국, 제4 기간(P4) 동안 제1 노드(N1)의 전압은 제j 데이터선(Dj)으로부터 전달된 데이터 전압으로 유지되며, 제4 기간(P4) 동안 제2 노드(N2)의 전압은 앞서 설명한 수식 (2)에 따른 값으로 변경된다.
또한, 커패시터(Cst)는 앞서 설명한 수식 (3), (4) 에 따른 전압을 저장할 수 있다.
제2 초기화 단계는 제5 기간(P5) 동안 수행될 수 있다. 제2 초기화 단계에서는 제i+1 주사선(Si+1)의 제2 주사 신호(예를 들어, 하이 레벨의 신호)가 공급될 수 있다.
이에 따라, 제5 기간(P5) 동안에는 제4 트랜지스터(T4)가 온 상태를 유지하고, 제1 트랜지스터(T1)와 제3 트랜지스터(T3)가 오프 상태를 유지할 수 있다.
결국, 제2 초기화 단계에서는 제2 노드(N2)로 초기화 전압이 공급될 수 있다.
발광 단계는 제6 기간(P6) 동안 수행될 수 있다. 발광 단계에서는 제i 주사선(Si)과 제i+1 주사선(Si+1)으로 주사 신호가 공급되지 않고, 제i 제어선(Ci)으로 제어 신호가 공급되지 않는다.
이에 따라, 제6 기간(P6) 동안에는 제1 트랜지스터(T1), 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)가 오프 상태를 유지할 수 있다.
결국, 발광 단계에서는 제2 트랜지스터(T2)가 앞서 설명한 수식 (5), (6)에 따른 구동 전류를 유기 발광 다이오드(OLED)로 공급할 수 있고, 이에 따라 유기 발광 다이오드(OLED)는 발광 단계 동안 구동 전류에 대응하는 휘도로 발광할 수 있다.
본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
PXL1, PXL2, PXL3, PXL4: 화소
1: 유기발광 표시장치
20: 주사 구동부
30: 데이터 구동부
40: 제어 구동부
50: 타이밍 제어부

Claims (20)

  1. 데이터선과 제1 노드 사이에 연결되는 제1 트랜지스터;
    제1 전원과 제2 노드 사이에 연결되며, 상기 제1 노드에 연결된 게이트 전극을 포함하는 제2 트랜지스터;
    상기 제1 노드와 기준 전원 사이에 연결되는 제3 트랜지스터;
    상기 제2 노드와 초기화 전원 사이에 연결되는 제4 트랜지스터;
    상기 제1 노드와 상기 제2 노드 사이에 연결되는 커패시터; 및
    상기 제2 노드와 제2 전원 사이에 연결되는 유기 발광 다이오드를 포함하는 화소.
  2. 제1항에 있어서,
    상기 제1 트랜지스터는, 상기 데이터선에 연결되는 제1 전극, 상기 제1 노드에 연결되는 제2 전극 및 제2 제어선에 연결되는 게이트 전극을 포함하고,
    상기 제2 트랜지스터는, 상기 제1 전원에 연결되는 제1 전극 및 상기 제2 노드에 연결되는 제2 전극을 더 포함하고,
    상기 제3 트랜지스터는, 상기 제1 노드에 연결되는 제1 전극, 상기 기준 전원에 연결되는 제2 전극 및 제1 제어선에 연결되는 게이트 전극을 포함하고,
    상기 제4 트랜지스터는, 상기 제2 노드에 연결되는 제1 전극, 상기 초기화 전원에 연결되는 제2 전극 및 제3 제어선에 연결되는 게이트 전극을 포함하는 화소.
  3. 제1항에 있어서,
    상기 제1 내지 제4 트랜지스터 각각은, n 채널형 트랜지스터인 화소.
  4. 제1항에 있어서,
    상기 제3 트랜지스터는, 제1 기간 및 제2 기간 동안 온 상태를 유지하고,
    상기 제4 트랜지스터는, 상기 제1 기간 동안 온 상태를 유지하는 화소.
  5. 제4항에 있어서,
    상기 제1 트랜지스터는, 제3 기간 동안 온 상태를 유지하고,
    상기 제4 트랜지스터는, 제4 기간 동안 온 상태를 유지하는 화소.
  6. 제1항에 있어서,
    상기 초기화 전원은, 상기 제2 전원과 동일한 전압 레벨을 갖는 화소.
  7. 제1항에 있어서,
    상기 기준 전원은, 상기 제2 전원과 동일한 전압 레벨을 갖는 화소.
  8. 제1항에 있어서,
    상기 제1 내지 제4 트랜지스터의 각 활성층은, 산화물 반도체를 포함하는 화소.
  9. 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터, 제4 트랜지스터, 커패시터 및 유기 발광 다이오드를 포함하는 화소의 구동방법에 있어서,
    상기 제3 트랜지스터를 턴-온 시켜 상기 제2 트랜지스터의 게이트 전극에 기준 전압을 공급하고, 상기 제4 트랜지스터를 턴-온 시켜 상기 제2 트랜지스터의 소스 전극에 초기화 전압을 공급하는 제1 초기화 단계;
    상기 제3 트랜지스터의 온 상태를 유지하고, 상기 커패시터에 상기 제2 트랜지스터의 문턱 전압을 저장하는 문턱 전압 보상 단계;
    상기 제1 트랜지스터를 턴-온 시켜 상기 제2 트랜지스터의 게이트 전극에 데이터 전압을 공급하는 데이터 기입 단계;
    상기 제4 트랜지스터를 턴-온 시켜 상기 제2 트랜지스터의 소스 전극에 상기 초기화 전압을 공급하는 제2 초기화 단계; 및
    상기 제2 트랜지스터로부터 상기 커패시터에 저장된 전압에 대응하는 구동 전류를 상기 유기 발광 다이오드로 공급하는 발광 단계를 포함하는 화소의 구동방법.
  10. 제9항에 있어서,
    상기 제1 트랜지스터는, 상기 제1 초기화 단계, 상기 문턱 전압 보상 단계, 상기 제2 초기화 단계 및 상기 발광 단계에서 오프 상태를 유지하는 화소의 구동방법.
  11. 제9항에 있어서,
    상기 제3 트랜지스터는, 상기 데이터 기입 단계, 상기 제2 초기화 단계 및 상기 발광 단계에서 오프 상태를 유지하는 화소의 구동방법.
  12. 제9항에 있어서,
    상기 제4 트랜지스터는, 상기 문턱 전압 보상 단계, 상기 데이터 기입 단계 및 상기 발광 단계에서 오프 상태를 유지하는 화소의 구동방법.
  13. n+1(n은 2 이상의 자연수)개의 주사선들, m(m은 2 이상의 자연수)개의 데이터선들 및 n개의 제어선들과 연결되는 다수의 화소들;
    상기 주사선들로 주사 신호를 공급하는 주사 구동부;
    상기 데이터선들로 데이터 신호를 공급하는 데이터 구동부; 및
    상기 제어선들로 제어 신호를 공급하는 제어 구동부를 포함하고,
    제i(i는 n 이하의 자연수) 주사선, 제i+1 주사선, 제i 제어선 및 제j(j는 m 이하의 자연수) 데이터선과 연결되는 화소는,
    상기 제j 데이터선과 제1 노드 사이에 연결되며, 상기 제i 주사선에 공급되는 주사 신호에 대응하여 턴-온되는 제1 트랜지스터;
    제1 전원과 제2 노드 사이에 연결되며, 상기 제1 노드에 연결된 게이트 전극을 포함하는 제2 트랜지스터;
    상기 제1 노드와 기준 전원 사이에 연결되며, 상기 제i 제어선에 공급되는 제어 신호에 대응하여 턴-온되는 제3 트랜지스터;
    상기 제2 노드와 초기화 전원 사이에 연결되며, 상기 제i+1 주사선에 공급되는 주사 신호에 대응하여 턴-온되는 제4 트랜지스터;
    상기 제1 노드와 상기 제2 노드 사이에 연결되는 커패시터; 및
    상기 제2 노드와 제2 전원 사이에 연결되는 유기 발광 다이오드를 포함하는 유기발광 표시장치.
  14. 제13항에 있어서,
    상기 제1 트랜지스터는, 상기 제j 데이터선에 연결되는 제1 전극, 상기 제1 노드에 연결되는 제2 전극 및 상기 제i 주사선에 연결되는 게이트 전극을 포함하고,
    상기 제2 트랜지스터는, 상기 제1 전원에 연결되는 제1 전극 및 상기 제2 노드에 연결되는 제2 전극을 더 포함하고,
    상기 제3 트랜지스터는, 상기 제1 노드에 연결되는 제1 전극, 상기 기준 전원에 연결되는 제2 전극 및 상기 제i 제어선에 연결되는 게이트 전극을 포함하고,
    상기 제4 트랜지스터는, 상기 제2 노드에 연결되는 제1 전극, 상기 초기화 전원에 연결되는 제2 전극 및 상기 제i+1 주사선에 연결되는 게이트 전극을 포함하는 유기발광 표시장치.
  15. 제13항에 있어서,
    상기 제1 내지 제4 트랜지스터 각각은, n 채널형 트랜지스터인 유기발광 표시장치.
  16. 제13항에 있어서,
    상기 제i 주사선은, 제1 기간 및 제4 기간 동안 주사 신호를 공급받고,
    상기 제i+1 주사선은, 제2 기간 및 제5 기간 동안 주사 신호를 공급받고,
    상기 제i 제어선은, 상기 제2 기간 및 제3 기간 동안 제어 신호를 공급받는 유기발광 표시장치.
  17. 제16항에 있어서,
    상기 유기 발광 다이오드는, 제6 기간 동안 발광하는 유기발광 표시장치.
  18. 제13항에 있어서,
    상기 초기화 전원은, 상기 제2 전원과 동일한 전압 레벨을 갖는 유기발광 표시장치.
  19. 제13항에 있어서,
    상기 기준 전원은, 상기 제2 전원과 동일한 전압 레벨을 갖는 유기발광 표시장치.
  20. 제13항에 있어서,
    상기 제1 내지 제4 트랜지스터의 각 활성층은, 산화물 반도체를 포함하는 유기발광 표시장치.
KR1020150091376A 2015-06-26 2015-06-26 화소, 화소의 구동방법 및 화소를 포함하는 유기발광 표시장치 KR102387392B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020150091376A KR102387392B1 (ko) 2015-06-26 2015-06-26 화소, 화소의 구동방법 및 화소를 포함하는 유기발광 표시장치
US15/184,901 US10083655B2 (en) 2015-06-26 2016-06-16 Pixel, method of driving the pixel and organic light-emitting display device including the pixel
CN201610474401.XA CN106297666B (zh) 2015-06-26 2016-06-24 像素、驱动像素的方法和包括像素的有机发光显示设备
CN202410111144.8A CN117727275A (zh) 2015-06-26 2016-06-24 有机发光显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150091376A KR102387392B1 (ko) 2015-06-26 2015-06-26 화소, 화소의 구동방법 및 화소를 포함하는 유기발광 표시장치

Publications (2)

Publication Number Publication Date
KR20170001895A true KR20170001895A (ko) 2017-01-05
KR102387392B1 KR102387392B1 (ko) 2022-04-19

Family

ID=57602745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150091376A KR102387392B1 (ko) 2015-06-26 2015-06-26 화소, 화소의 구동방법 및 화소를 포함하는 유기발광 표시장치

Country Status (3)

Country Link
US (1) US10083655B2 (ko)
KR (1) KR102387392B1 (ko)
CN (2) CN106297666B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180112158A (ko) * 2017-03-30 2018-10-12 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기 발광 표시 장치

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106531074B (zh) * 2017-01-10 2019-02-05 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法以及有机发光显示面板
KR102660207B1 (ko) * 2017-02-09 2024-04-25 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
CN107393466B (zh) * 2017-08-14 2019-01-15 深圳市华星光电半导体显示技术有限公司 耗尽型tft的oled外部补偿电路
TWI662530B (zh) * 2018-06-08 2019-06-11 友達光電股份有限公司 發光二極體裝置及其控制方法
KR102587744B1 (ko) * 2018-09-17 2023-10-12 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN117765880A (zh) * 2019-01-18 2024-03-26 京东方科技集团股份有限公司 像素电路、驱动方法、电致发光显示面板及显示装置
CN109584788A (zh) 2019-01-22 2019-04-05 京东方科技集团股份有限公司 像素驱动电路、像素单元及驱动方法、阵列基板、显示装置
US10909923B2 (en) * 2019-05-07 2021-02-02 Samsung Display Co., Ltd. Pixel circuit and display device including the same
KR102639309B1 (ko) 2019-06-12 2024-02-23 삼성디스플레이 주식회사 표시 장치
US11514844B2 (en) 2019-09-12 2022-11-29 Beijing Boe Technology Development Co., Ltd. Pixel drive circuit, pixel unit, driving method, array substrate, and display apparatus
CN111261109A (zh) 2020-03-04 2020-06-09 深圳市华星光电半导体显示技术有限公司 像素驱动电路及显示面板
CN111369936A (zh) * 2020-04-10 2020-07-03 深圳市华星光电半导体显示技术有限公司 发光驱动电路及其驱动方法、显示面板
KR20220000001A (ko) 2020-06-23 2022-01-03 삼성디스플레이 주식회사 표시 장치
CN114373425B (zh) * 2022-01-17 2023-09-26 深圳市华星光电半导体显示技术有限公司 驱动电路、显示面板和驱动方法
CN115775534A (zh) * 2022-11-24 2023-03-10 惠科股份有限公司 像素驱动电路、时序控制方法和显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090045866A (ko) * 2007-11-02 2009-05-08 소니 가부시끼 가이샤 유기 일렉트로루미네선스 발광부의 구동방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007316454A (ja) * 2006-05-29 2007-12-06 Sony Corp 画像表示装置
KR101056228B1 (ko) 2009-03-02 2011-08-11 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR101056240B1 (ko) 2009-03-02 2011-08-11 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR101074795B1 (ko) * 2009-07-03 2011-10-19 삼성모바일디스플레이주식회사 광 센싱 회로, 이를 포함하는 터치 패널, 및 광 센싱 회로의 구동 방법
KR101517035B1 (ko) * 2011-12-05 2015-05-06 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 구동방법
KR101935955B1 (ko) * 2012-07-31 2019-04-04 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR102023598B1 (ko) * 2012-11-20 2019-09-23 삼성디스플레이 주식회사 화소, 이를 포함하는 표시장치 및 그 구동 방법
KR101391100B1 (ko) 2013-01-18 2014-04-30 호서대학교 산학협력단 유기발광 다이오드 구동 화소회로
KR102187835B1 (ko) * 2013-10-17 2020-12-07 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치 및 그 구동 방법
KR101470968B1 (ko) 2013-11-01 2014-12-09 호서대학교 산학협력단 Vdd 전원 라인 없이 문턱전압과 전압강하를 보상하는 유기발광 다이오드 화소 회로
KR101702429B1 (ko) * 2013-12-13 2017-02-03 엘지디스플레이 주식회사 보상 화소 구조를 갖는 유기발광표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090045866A (ko) * 2007-11-02 2009-05-08 소니 가부시끼 가이샤 유기 일렉트로루미네선스 발광부의 구동방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180112158A (ko) * 2017-03-30 2018-10-12 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기 발광 표시 장치

Also Published As

Publication number Publication date
US20160379570A1 (en) 2016-12-29
CN106297666B (zh) 2024-02-09
US10083655B2 (en) 2018-09-25
CN117727275A (zh) 2024-03-19
CN106297666A (zh) 2017-01-04
KR102387392B1 (ko) 2022-04-19

Similar Documents

Publication Publication Date Title
KR102387392B1 (ko) 화소, 화소의 구동방법 및 화소를 포함하는 유기발광 표시장치
US8913090B2 (en) Pixel circuit, organic electro-luminescent display apparatus, and method of driving the same
US9823729B2 (en) Display apparatus and method of driving the same
US11217165B2 (en) Pixel and organic light emitting display device having the pixel
US8736523B2 (en) Pixel circuit configured to perform initialization and compensation at different time periods and organic electroluminescent display including the same
TWI768621B (zh) 電致發光顯示裝置
US10607538B2 (en) Pixel circuit, pixel, AMOLED display device comprising same and driving method thereof
JP5612988B2 (ja) 有機電界発光表示装置用画素及びこれを利用した有機電界発光表示装置
JP5176522B2 (ja) 自発光型表示装置およびその駆動方法
US8823613B2 (en) Pixel circuit including initialization circuit and organic electroluminescent display including the same
KR102578715B1 (ko) 유기발광 표시장치
KR102461361B1 (ko) 화소, 화소의 구동방법 및 화소를 포함하는 유기발광 표시장치
KR101549252B1 (ko) 유기발광다이오드 표시장치
KR20150077710A (ko) 유기 발광 표시 장치 및 그의 구동 방법
KR20160018892A (ko) 화소 회로 및 이를 포함하는 유기 발광 표시 장치
JP2008233129A (ja) 画素回路および表示装置とその駆動方法
KR20080000470A (ko) 유기전계발광표시장치의 화소 회로
KR20210085050A (ko) 전계 발광 표시장치
KR20210083827A (ko) 전계 발광 표시장치
KR102481520B1 (ko) 화소 및 이를 포함하는 유기발광 표시장치
CN108172172B (zh) 像素驱动电路及具有该像素驱动电路的显示装置
KR20200077929A (ko) 전계발광 표시장치
WO2019061848A1 (zh) 像素驱动电路及有机发光二极管显示器
JP2008026468A (ja) 画像表示装置
KR20170005945A (ko) 화소 및 이를 포함하는 유기발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant